JP4487488B2 - 表示装置の駆動回路、携帯電話機及び携帯用電子機器 - Google Patents
表示装置の駆動回路、携帯電話機及び携帯用電子機器 Download PDFInfo
- Publication number
- JP4487488B2 JP4487488B2 JP2003033071A JP2003033071A JP4487488B2 JP 4487488 B2 JP4487488 B2 JP 4487488B2 JP 2003033071 A JP2003033071 A JP 2003033071A JP 2003033071 A JP2003033071 A JP 2003033071A JP 4487488 B2 JP4487488 B2 JP 4487488B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- gradation
- period
- operational amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Amplifiers (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は表示装置の駆動回路、携帯電話機及び携帯用電子機器に関し、特に多階調表示を行う表示装置の駆動回路に関する。
【０００２】
【従来の技術】
液晶表示装置は、薄型、軽量、低電力という特長を有することから、ノート型パーソナルコンピュータをはじめとした様々な機器の表示装置に用いられている。その中でも、アクティブマトリクス駆動方式を用いた液晶表示装置は、高速応答、高精細表示、多階調表示可能という特長を有することから需要が高まっている。
【０００３】
アクティブマトリクス駆動方式を用いた液晶表示装置の表示部は、一般に、透明な画素電極及び薄膜トランジスタ（ＴＦＴ）を配置した半導体基板と、面全体に１つの透明な電極を形成した対向基板とを有し、これら２枚の基板を対向させて間に液晶を封入した構造からなる。そして、スイッチング機能を持つＴＦＴを制御することにより各画素電極に所定の電圧を印加し、各画素電極と対向基板に設けた対向電極との間の電位差により液晶の透過率を変化させて画像を表示している。半導体基板上には、各画素電極へ印加する複数のレベル電圧（階調電圧）を送るデータ線と、ＴＦＴのスイッチング制御信号を送る走査線とが配線され、各画素電極への階調電圧の印加はデータ線を介して行われる。データ線の駆動を行う方法として、これまで様々なデータ線駆動回路が用いられてきたが、その中で、データ線駆動回路の代表例について以下に説明する。
【０００４】
図２６は従来の第１のデータ線駆動回路の構成を示す図である。図２６に示した駆動回路は、抵抗ストリング４０１により生成された複数の階調電圧を、それぞれの階調電圧に対して設けた演算増幅器（オペアンプ）４０３−１〜４０３−ｎ（ｎは正の整数）によりインピーダンス変換し、インピーダンス変換された階調電圧の中から駆動に必要な電圧を選択回路（セレクタ）４０２−１〜４０２−ｍ（ｍは正の整数）により選択してデータ線負荷に出力することによりデータ線の駆動を行う。この駆動回路は、抵抗ストリング４０１により生成された複数の階調電圧のそれぞれを演算増幅器４０３−１〜４０３−ｎによりインピーダンス変換しているためデータ線駆動能力が高く、階調電圧を生成する抵抗ストリング４０１の抵抗値を大きくし、抵抗ストリング４０１に流れる電流を小さくすることが可能であり、駆動回路の低消費電力化を図ることができる。
【０００５】
一方、大型の液晶表示装置の場合には、データ線数が多く、また各データ線容量が大きくなるため、データ線駆動回路に大きな駆動能力が要求される。図２６の駆動回路では、１つの階調電圧で複数のデータ線を駆動する場合があるため、大型の液晶表示装置に用いる場合には駆動能力不足となる。そこで、大型の液晶表示装置に用いても十分な駆動能力を得ることができるデータ線駆動回路として、図２７に示す従来の第２のデータ線駆動回路が挙げられる。図２７の駆動回路は、抵抗ストリング４０１により生成された複数の階調電圧の中から駆動に必要な階調電圧を選択回路（セレクタ）４０２−１〜４０２−ｍにより選択し、データ線毎にデータ線出力回路として設けた演算増幅器４０４−１〜４０４−ｍによりインピーダンス変換を行い、１データ線負荷に出力することにより各データ線に所定の階調電圧を印加する。この駆動回路は、選択回路により選択された階調電圧をデータ線毎に設けた演算増幅器によりインピーダンス変換しているため大型の液晶表示装置に用いる場合でも十分な駆動能力を有している。
【０００６】
また、多階調表示を行う液晶表示装置では、隣接する階調電圧間の電位差が小さいため、演算増幅器に高い出力精度が要求される。しかし、演算増幅器は、演算増幅器を構成する能動素子の特性ばらつきによりオフセット電圧が生じるという問題がある。この問題を解決するため、図２７に示した駆動回路のデータ線出力回路４０４−１〜４０４−ｍの各々にオフセット補正機能を付加した演算増幅器を用いる場合がある。演算増幅器に生じるオフセット電圧を補正するため、これまで様々な方法が用いられてきたが、その中で、キャパシタを用いたオフセット補正手段を有する演算増幅器の代表例として特開平９−２４４５９０号公報に記載されている出力回路が挙げられる。
【０００７】
図２８は特開平９−２４４５９０号公報に記載の出力回路の構成を示す図である。図２８において、外部から供給される入力電圧Ｖｉｎは、出力回路の入力端子５０１を介して演算増幅器５０３の正相入力端子に入力される。演算増幅器５０３の出力電圧Ｖout は出力回路の出力端子５０２を介して外部に出力される。演算増幅器５０３の正相入力端子と演算増幅器５０３の出力端子との間には、スイッチ５０６及び５０７が直列に接続される。スイッチ５０６及び５０７相互の接続点と演算増幅器５０３の逆相入力端子との間にはキャパシタ５０５が接続される。また、演算増幅器５０３の逆相入力端子と演算増幅器５０３の出力端子との間にはスイッチ５０８が接続される。キャパシタ５０５とスイッチ５０６〜５０８とは、オフセット補正回路５０４を構成する。
【０００８】
次に、図２８の出力回路の動作について図２９に示したタイミングチャートを参照して説明する。まず、前回の状態である期間Ｔ１においては、スイッチ５０７のみをオン状態とし、他のスイッチ５０６及び５０８をオフ状態にしている。これにより、演算増幅器５０３の出力端子と逆相入力端子とがキャパシタ５０５を介して接続される。この状態では出力電圧Ｖout の電圧レベルは前回の出力電圧が継続している。
【０００９】
期間Ｔ２では、スイッチ５０７に加えて、スイッチ５０８がオンとなる。入力電圧Ｖｉｎの電圧レベルが変わると、それに応じて出力電圧Ｖout は変化し、オフセット電圧Ｖoff を含んだＶｉｎ＋Ｖoff となる。また、スイッチ５０７及び５０８をオンすることにより、キャパシタ５０５の両端は演算増幅器５０３の出力端子に接続されることにより短絡され、キャパシタ５０５の両端の電位は共に演算増幅器５０３の出力によってＶout （＝Ｖｉｎ＋Ｖoff ）となる。
【００１０】
期間Ｔ３において、スイッチ５０８をオンのままでスイッチ５０７をオフにし、その後スイッチ５０６をオンにする。これにより、キャパシタ５０５の一端は入力端子５０１に接続され、キャパシタ５０５の一端の電位はＶout からＶｉｎに変化する。スイッチ５０８がオンなので、キャパシタ５０５の他端の電位は出力電圧Ｖout のままである。したがって、キャパシタ５０５に印加される電圧はＶout −Ｖｉｎ＝Ｖｉｎ＋Ｖoff −Ｖｉｎ＝Ｖoff となり、キャパシタ５０５にオフセット電圧Ｖoff に相当する電荷が充電される。
【００１１】
期間Ｔ４では、スイッチ５０６及び５０８をオフにし、その後スイッチ５０７をオンにする。スイッチ５０６及び５０８をオフにすることにより、キャパシタ５０５が演算増幅器５０３の逆相入力端子及び出力端子間に直接接続され、キャパシタ５０５にオフセット電圧Ｖoff が保持される。スイッチ５０７をオンにすることにより、演算増幅器５０３の逆相入力端子に出力端子の電位を基準としてオフセット電圧Ｖoff が印加される。この結果、演算増幅器５０３の出力電圧Ｖout はＶout ＝Ｖｉｎ＋Ｖoff −Ｖoff ＝Ｖｉｎとなり、オフセット電圧は相殺され、演算増幅器５０３は高精度な電圧を出力することができる。
【００１２】
なお、図２９のタイミングチャートでは、各スイッチには遅延がなく制御手段３によるスイッチ制御が同時になされる場合について示しているが、各スイッチが遅延を有する場合には、期間Ｔ３においてスイッチ５０７がオフになる前にスイッチ５０６がオンにならないよう、また、期間Ｔ４においてスイッチ５０６及び５０８がオフになる前にスイッチ５０７がオンにならないように、遅延を考慮してスイッチ制御が行われる。
【００１３】
【発明が解決しようとする課題】
近年、携帯電話や携帯情報端末などを中心とした携帯機器が急激に普及しており、携帯機器の表示装置としてモバイルディスプレイの需要は非常に高まっている。従来、モバイルディスプレイに要求される性能の中心は低消費電力であったが、携帯機器の普及と共に高精細、多階調表示能力も求められるようになっている。
【００１４】
多階調表示を行う液晶表示装置では、各階調電圧間の電位差が小さくなるため、駆動回路に高い出力精度が要求される。しかし、図２６に示した駆動回路では、演算増幅器４０３−１〜４０３−ｎの各々に、演算増幅器を構成するトランジスタの特性ばらつきに起因するオフセット電圧が生じるため、出力電圧精度にばらつきが生じ、表示品質が低下するという課題がある。図２７に示した駆動回路においても図２６の駆動回路と同様に、演算増幅器４０４−１〜４０４−ｍの各々に、演算増幅器を構成するトランジスタの特性ばらつきに起因するオフセット電圧が生じるため、出力電圧精度にばらつきが生じ、色むらが生じるといった問題がある。また、高精細表示を行う液晶表示装置では一般に階調数よりもデータ線数が多く、図２７の駆動回路ではｍ個のデータ線に対してデータ線出力回路４０４−１〜４０４−ｍを設けるため回路数を多く要する。そのため、所要面積が増大し、コストが増大するという問題がある。
【００１５】
また、図２７に示した駆動回路の各データ線出力回路に図２８に示した出力回路を用いる場合においても、データ線数の多い液晶表示装置では、ｍ個のデータ線の各々に図２８に示した出力回路を設けるため、所要面積が増大し、コストが増大する。
【００１６】
さらに、図２７に示した駆動回路では、各データ線出力回路に入力される入力信号の電圧レベルは１出力期間毎に異なる場合がある。入力信号の電圧レベルが変化すると、演算増幅器に発生するオフセット電圧の大きさも変動する。このオフセット電圧の変動はｍＶ単位の変動であるが、このｍＶ単位の変動が液晶表示装置の階調表示に影響を与えてしまう。したがって、図２７に示した駆動回路の各データ線出力回路に図２８に示した出力回路を用いる場合、１出力期間毎に各出力回路への入力信号の電圧レベルが変化することによって１出力期間毎に演算増幅器５０３に発生するオフセット電圧の大きさが異なるので、各出力回路における高精度出力を実現して液晶表示装置における高精細表示、多階調表示を実現するために各出力回路は１出力期間毎にオフセット補正動作を行う必要がある。しかし、１出力期間毎にオフセット補正動作を行うと、オフセット電圧を記憶させるキャパシタを１出力期間毎に充放電させなければならないので、消費電力が増大するという問題がある。
【００１７】
また、オフセット補正動作をスイッチ制御により行うと、スイッチング時に生じる容量結合の影響により各出力回路の出力精度が低下する場合がある。これは、各スイッチに用いられるＭＯＳトランジスタには寄生容量が存在するため、スイッチング時に寄生容量を介して電荷の移動が生じ、これにより、キャパシタに記憶、保持されたオフセット電圧に相当する電荷が影響を受けるためである。オフセット電圧を記憶させるキャパシタの容量を大きくすることにより出力精度低下を抑制することができるが、容量を大きくすると１出力期間毎に行うオフセット補正動作によるキャパシタの充放電により消費電力が増大するという問題がある。
【００１８】
なお、特開２００１−１００７０４号公報には、液晶駆動電源の電圧を分割する抵抗分割回路に複数の調整用抵抗を設け、これら抵抗の大きさにより各増幅器のオフセット電圧を低減して出力精度を高めるようにした技術が記載されている。しかし、そもそも抵抗自体にばらつきがあるので、抵抗の大きさにより各増幅器のオフセット電圧を低減しようとしても十分に低減することができず、よって、十分な出力精度を得ることができない。
【００１９】
本発明の目的は、低消費電力、高精度出力及び低コストを実現する表示装置の駆動回路を提供することである。
【００２０】
【課題を解決するための手段】
本発明による表示装置の駆動回路は、複数の階調電圧を生成する階調電圧生成手段と、この階調電圧生成手段の複数の出力端子に対してそれぞれ設けられ、前記階調電圧生成手段の出力端子を介して入力される入力信号をインピーダンス変換する演算増幅器をそれぞれ有する複数の階調出力回路と、これら複数の階調出力回路の出力信号の中から表示装置の駆動に必要な信号を選択する選択手段とを含む表示装置の駆動回路であって、前記複数の階調出力回路の各々は、前記入力信号の階調電圧レベルに応じて前記演算増幅器に発生するオフセット電圧の各々を記憶する複数のキャパシタを有し、前記複数のキャパシタに記憶された前記オフセット電圧を用いて前記演算増幅器の出力を補正すべく前記複数の階調出力回路の各々を制御する制御手段を含み、前記制御手段は、第１の期間に、前記入力信号の階調電圧レベルに応じて前記複数のキャパシタの中から一のキャパシタを選択しこの選択されるキャパシタに前記演算増幅器のオフセット電圧を記憶させるべく前記複数の階調出力回路の各々を制御し、前記第１の期間より後の第２の期間に、前記選択されるキャパシタに記憶された前記オフセット電圧を用いて前記演算増幅器の出力を補正すべく前記複数の階調出力回路の各々を制御することを特徴とする。
【００２２】
また、前記駆動回路において、前記第１及び第２の期間が１出力期間に設定され、前記制御手段は、前記１出力期間の前記第１の期間に、前記入力信号の階調電圧レベルに応じて前記複数のキャパシタの中から一のキャパシタを選択しこの選択されるキャパシタに前記演算増幅器のオフセット電圧を記憶させるべく前記複数の階調出力回路の各々を制御し、前記１出力期間の前記第２の期間に、前記選択されるキャパシタに記憶された前記オフセット電圧を用いて前記演算増幅器の出力を補正すべく前記複数の階調出力回路の各々を制御することを特徴とする。
【００２７】
本発明の作用は次の通りである。各階調出力回路の記憶手段に、階調電圧生成手段からの入力信号の階調電圧レベルに応じて演算増幅器に発生するオフセット電圧の各々を予め記憶させておくことにより、入力信号の階調電圧レベルが変化する度に、既に記憶されていたオフセット電圧を消去して新たなオフセット電圧を記憶するようにしていた従来の技術と比較して、消費電力を低減することができる。
【００２８】
また、各階調出力回路において、記憶手段として複数のキャパシタを用い、入力信号の階調電圧レベルに応じて選択される一のキャパシタに、オフセット電圧を記憶、保持させ、この保持されたオフセット電圧を用いて演算増幅器の出力が補正される。そのため、演算増幅器の出力の補正を高精度に行うことができ、高精度出力が可能となる。また、一度オフセット電圧が記憶、保持されると、次に同じ階調電圧レベルを有する入力信号が階調出力回路に供給されたときに、同じキャパシタが選択されこのキャパシタに保持されているオフセット電圧を用いて演算増幅器の出力が補正されるので、キャパシタの充放電による電力消費がほとんどなく、電力消費を最小限に抑えることが可能となる。
【００２９】
また、階調出力回路は階調電圧生成手段の複数の出力端子に対してそれぞれ設けられている、すなわち、階調毎に階調出力回路が設けられているので、階調数がデータ線数よりも少ない場合、データ線毎に出力回路を設ける構成よりも出力回路数を削減することができる。よって、回路の省面積化を行うことができ、低コスト化を実現することができる。
【００３０】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を用いて説明する。図１は本発明の第１の実施形態による表示装置の駆動回路の構成を示す図である。図１に示した駆動回路は、２つの極性を有する表示装置の駆動回路に適用することが可能であり、具体的には、正極性及び負極性の２つの極性を有する液晶表示装置の駆動回路に適用可能である。
【００３１】
図１において、本発明の第１の実施形態による液晶表示装置の駆動回路は、正極性の複数の階調電圧ＶＰ１，ＶＰ２，・・・，ＶＰｎ（ｎは正の整数）、あるいは負極性の複数の階調電圧ＶＮ１，ＶＮ２，・・・，ＶＮｎを出力する階調電圧生成手段１と、階調電圧生成手段１からの階調電圧ＶＰ１〜ＶＰｎあるいはＶＮ１〜ＶＮｎを増幅する階調出力回路１００−１〜１００−ｎと、選択回路（セレクタ）２−１〜２−ｍ（ｍは正の整数）と、階調電圧生成手段１及び各階調出力回路を制御する制御手段３とから構成されている。
【００３２】
選択回路２−１〜２−ｍの各々は、階調出力回路１００−１〜１００−ｎにより増幅された階調電圧の中から映像データ信号にしたがって表示装置の駆動に必要な電圧を選択し、データ線に出力する。階調出力回路１００−１〜１００−ｎは、階調電圧生成手段１のｎ個の出力端子に対してそれぞれ設けられている。すなわち、階調毎に階調出力回路が設けられる。階調電圧生成手段１は、例えば、抵抗素子を直列接続した抵抗ストリングから構成され、抵抗ストリング内の接続端子から階調出力回路１００−１〜１００−ｎに正極性あるいは負極性の階調電圧をそれぞれ出力する。
【００３３】
なお、液晶表示装置に用いられる液晶には劣化を防ぐために交流電圧を印加する必要があり、液晶を交流駆動する方法としてコモン電圧（対向電圧）を固定して交流駆動を行う方式と、コモン電圧を極性に応じて変化させることにより交流駆動を行う方式が知られている。前者の駆動方式はコモンＤＣ駆動方式と呼ばれ、コモン電圧を一定とし、コモン電圧を基準として液晶に印加する電圧を交互に正、負に反転させる方式である。後者の駆動方式はコモン反転駆動方式と呼ばれ、極性に応じてコモン電圧を変化させ、コモン電圧を基準として液晶に印加する電圧を交互に正、負に反転させる方式である。
【００３４】
図２は１画素のコモン電圧の波形及び液晶に印加される信号電圧のうち最大振幅の信号電圧の波形を示す図であり、図２（ａ）はコモンＤＣ駆動方式による各波形を示す図であり、図２（ｂ）はコモン反転駆動方式による各波形を示す図である。なお、図２（ａ）及び（ｂ）では、１フレーム毎に極性反転が行われており、液晶の最大印加電圧は５Ｖとされている。図２（ａ）を参照すると、コモンＤＣ駆動方式では、コモン電圧が５Ｖ一定であるため、コモン電圧を基準として液晶に最大印加電圧である５Ｖを印加するためには、信号電圧の範囲は０〜１０Ｖとなる。一方、図２（ｂ）を参照すると、コモン反転駆動方式では、コモン電圧はあるフレームでは０Ｖ、次のフレームでは５Ｖに変化しており、コモン電圧を基準として液晶に最大印加電圧である５Ｖを印加するために、コモン電圧が０Ｖであるときの信号電圧は５Ｖ、コモン電圧が５Ｖであるときの信号電圧は０Ｖとなり、信号電圧の範囲は０〜５Ｖとなる。
【００３５】
本発明の第１の実施形態による表示装置の駆動回路では、コモンＤＣ駆動方式及びコモン反転駆動方式が使用可能である。図３は図１に示した駆動回路の階調電圧生成手段１の構成例を示す図であり、図３（ａ）はコモンＤＣ駆動方式を使用する場合の階調電圧生成手段１の構成例を示す図であり、図３（ｂ）はコモン反転駆動方式を使用する場合の階調電圧生成手段１の構成例を示す図である。
【００３６】
図３（ａ）を参照すると、コモンＤＣ駆動方式では、抵抗ストリングの一端に高位電源電圧Ｖ１が印加され、抵抗ストリングの他端に低位電源電圧Ｖ２が印加されており、抵抗ストリングの各接続端子から正極性の階調電圧ＶＰ１〜ＶＰｎ及び負極性の階調電圧ＶＮ１〜ＶＮｎが生成される。コモンＤＣ駆動方式において正極性の場合には、スイッチ１１−１〜１１−ｎがオンされ、スイッチ１２−１〜１２−ｎがオフされることにより、正極性の階調電圧ＶＰ１〜ＶＰｎが選択され出力される。また、負極性の場合には、スイッチ１１−１〜１１−ｎがオフされ、スイッチ１２−１〜１２−ｎがオンされることにより、負極性の階調電圧ＶＮ１〜ＶＮｎが選択され出力される。
【００３７】
一方、図３（ｂ）を参照すると、コモン反転駆動方式において正極性の場合には、スイッチ１３−１及び１４−２がオンされ、スイッチ１３−２及び１４−１がオフされることにより、抵抗ストリングの一端に高位電源電圧Ｖ３が印加され、抵抗ストリングの他端に低位電源電圧Ｖ４が印加され、抵抗ストリングの各接続端子から正極性の階調電圧ＶＰ１〜ＶＰｎが生成され出力される。また、負極性の場合には、スイッチ１３−１及び１４−２がオフされ、スイッチ１３−２及び１４−１がオンされることにより、抵抗ストリングの一端に低位電源電圧Ｖ４が印加され、抵抗ストリングの他端に高位電源電圧Ｖ３が印加され、抵抗ストリングの各接続端子から負極性の階調電圧ＶＮ１〜ＶＮｎが生成され出力される。以上のように、コモン反転駆動方式では、極性に応じて抵抗ストリングの両端に印加する電圧を反転させることにより、コモン電圧と各抵抗ストリング端子の電位差を正極性及び負極性において等しくすることができる。
【００３８】
図１に戻り、階調出力回路１００−１〜１００−ｎの各々は、回路入力端子１０１と、回路出力端子１０２と、演算増幅器１０３と、オフセット補正回路１０４とから構成されている。入力端子１０１には、階調電圧生成手段１から出力される正極性あるいは負極性の階調電圧が入力される。ボルテージフォロワの演算増幅器１０３は、階調電圧生成手段１から出力される正極性あるいは負極性の階調電圧と等しい電圧を出力端子１０２に出力する。
【００３９】
オフセット補正回路１０４は、スイッチ１１１〜１１３と、２個のキャパシタ１２１，１２２と、スイッチ１３１，１３２及びスイッチ１４１，１４２からなるキャパシタ選択手段とから構成されている。スイッチ１１１は演算増幅器１０３の逆相入力端子と出力端子１０２との間に接続され、スイッチ１１２及び１１３は入力端子１０１と出力端子１０２との間に直列に接続されている。また、２個のキャパシタ１２１，１２２のそれぞれの一端はスイッチ１３１，１３２を介してスイッチ１１２と１１３の接続点に共通に接続され、キャパシタ１２１，１２２のそれぞれの他端はスイッチ１４１，１４２を介して演算増幅器１０３の逆相入力端子に接続されている。
【００４０】
図４は図１に示した制御手段３の動作を説明するための図である。図４において、制御手段３は外部信号及び極性信号に基づいて、階調電圧生成手段１と各階調出力回路の制御を行う。
【００４１】
まず、制御手段３の階調電圧生成手段１に対する制御動作について図４及び図１、図３を参照して説明する。
【００４２】
図４において、制御手段３は、制御手段３に入力される外部信号及び極性信号に従って、図３（ａ），（ｂ）のような階調電圧生成手段１のスイッチのオン、オフの制御を行う。なお、上記の外部信号とは、図１の駆動回路の外部から供給される信号を意味し、各スイッチの制御信号の元となる信号である。通常、液晶表示装置の場合には、極性信号、外部信号はコントローラ（図示せず）から供給される。
【００４３】
図１及び図３（ａ）を参照すると、コモンＤＣ駆動方式の階調電圧生成手段１は、外部より制御手段３に供給される外部信号及び極性信号に従って、極性信号が正極性の場合には、スイッチ１１−１〜１１−ｎをオン、スイッチ１２−１〜１２−ｎをオフさせることにより、正極性の階調電圧（ＶＰ１〜ＶＰｎ）を生成し、各階調出力回路へと出力する。極性信号が負極性の場合には、階調電圧生成手段１は、スイッチ１１−１〜１１−ｎをオフ、スイッチ１２−１〜１２−ｎをオンさせることにより、負極性の階調電圧（ＶＮ１〜ＶＮｎ）を階調出力回路へと出力する。
【００４４】
また、図１及び図３（ｂ）を参照すると、コモン反転駆動方式の階調電圧生成手段１は、外部より制御手段３に供給される外部信号及び極性信号に従って、極性信号が正極性の場合にはスイッチ１３−１及び１４−２をオン、スイッチ１３−２及び１４−１をオフさせることにより、正極性の階調電圧（ＶＰ１〜ＶＰｎ）を生成し、各階調出力回路へと出力する。極性信号が負極性の場合には、階調電圧生成手段１は、スイッチ１３−１及び１４−２をオフ、スイッチ１３−２及び１４−１をオンさせることにより、負極性の階調電圧（ＶＮ１〜ＶＮｎ）を階調出力回路へと出力する。
【００４５】
次に、制御手段３の階調出力回路１００−１〜１００−ｎに対する制御動作について説明する。図４及び図１において、制御手段３は、制御手段３に入力される外部信号及び極性信号に従って、各階調出力回路のスイッチのオン、オフの制御を行う。各階調出力回路において、外部より制御手段３に供給される極性信号に従って、キャパシタ１２１，１２２からいずれか１つのキャパシタを選択するようにスイッチ１３１，１３２及び１４１，１４２からなるキャパシタ選択手段の動作が行われる。すなわち、制御手段３は、各階調出力回路の入力信号の階調電圧レベルに応じてキャパシタ１２１，１２２の中から１つのキャパシタを選択するよう、各階調出力回路のスイッチ１３１，１３２，１４１，１４２を制御する。例えば、制御手段３は、極性信号が正極性を示すとき、すなわち、各階調出力回路の入力信号の階調電圧レベルが正極性の階調電圧であるとき、各階調出力回路のキャパシタ１２１を選択すべく制御をなし、極性信号が負極性を示すとき、すなわち、各階調出力回路の入力信号の階調電圧レベルが負極性の階調電圧であるとき、各階調出力回路のキャパシタ１２２を選択すべく制御をなす。また、制御手段３は、各階調出力回路のスイッチ１１１〜１１３を制御することにより各階調出力回路の動作の制御を行う。
【００４６】
図１に戻り、選択回路２−１〜２−ｍの各々は、映像データ信号に従って階調出力回路１００−１〜１００−ｎの演算増幅器１０３により電流増幅された階調電圧から駆動に必要な電圧を選択しデータ線に出力する。
【００４７】
次に、本発明の第１の実施形態による表示装置の駆動回路の動作について説明する。図５は図１に示した駆動回路の各階調出力回路の動作例を示すタイミングチャートである。図５では、図１の階調電圧生成手段１のｎ個の出力端子の各々から正極性及び負極性の階調電圧が周期的に交互に出力される場合において、正極性の階調電圧が出力される出力期間である第１出力期間及び負極性の階調電圧が出力される出力期間である第２出力期間の２つの出力期間における各階調出力回路のスイッチの状態が示されている。なお、各１出力期間は、演算増幅器１０３のオフセット補正動作（オフセット電圧記憶動作）を行う第１の期間Ｔ０１と、補正出力動作を行う第２の期間Ｔ０２との２つの期間から構成されており、各階調出力回路のスイッチ１１１〜１１３及びスイッチ１３１，１３２，１４１，１４２は制御手段３により制御される。
【００４８】
図５及び図１を参照すると、まず、正極性の出力期間である第１出力期間では、スイッチ１３１，１４１がオンされ、スイッチ１３２，１４２がオフされることにより、キャパシタ１２１が選択される。また、第１出力期間の第１の期間Ｔ０１において、スイッチ１１１，１１２がオンされ、スイッチ１１３がオフされると、演算増幅器１０３の出力電圧Ｖout は入力電圧Ｖｉｎにオフセット電圧Ｖoff を含んだＶｉｎ＋Ｖoff となる。このとき、キャパシタ１２１の一方の端子の電位は入力電圧Ｖｉｎに、他方の端子はＶout となるので、キャパシタ１２１には入力電圧である正極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧Ｖoff に相当する電荷が充電される。
【００４９】
第１出力期間の第２の期間Ｔ０２では、スイッチ１１１，１１２がオフされ、スイッチ１１３がオンされる。スイッチ１１１，１１２がオフされることにより、キャパシタ１２１は演算増幅器１０３の逆相入力端子及び出力端子１０２間に直接接続され、キャパシタ１２１にはオフセット電圧Ｖoff が保持される。スイッチ１１３をオンすることにより、演算増幅器１０３の逆相入力端子に出力端子１０２の電位を基準としてオフセット電圧Ｖoff が印加される。この結果、階調出力回路１００−１〜１００−ｎの各々において、出力電圧Ｖout は、Ｖout ＝Ｖｉｎ＋Ｖoff −Ｖoff ＝Ｖｉｎとなり、オフセット電圧は相殺され、入力電圧Ｖｉｎと等しい出力電圧を得ることができる。
【００５０】
次に、負極性の出力期間である第２出力期間では、スイッチ１３１，１４１がオフされ、スイッチ１３２，１４２がオンされることにより、キャパシタ１２２が選択される。第２出力期間の第１の期間Ｔ０１及び第２の期間Ｔ０２は、第１出力期間の第１の期間Ｔ０１及び第２の期間Ｔ０２と同様にスイッチ１１１〜１１３が制御される。これにより、階調出力回路１００−１〜１００−ｎの各々において、入力電圧である負極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧がキャパシタ１２２に充電され、第１出力期間と同様にオフセット電圧が相殺される。
【００５１】
第２出力期間経過後の図示せぬ各出力期間においても、上記のように極性に従って各スイッチを制御することによりオフセット電圧が補正され、入力電圧と等しい出力電圧を得ることができる。階調出力回路１００−１〜１００−ｎにより電流増幅された階調電圧の中から選択回路２−１〜２−ｍにより駆動に必要な電圧が選択され、データ線に出力される。
【００５２】
なお、図５のタイミングチャートでは、各スイッチには遅延がなく制御手段３によるスイッチ制御が同時になされる場合について示しているが、各スイッチが遅延を有する場合には、第１の期間Ｔ０１においてスイッチ１１３がオフになる前にスイッチ１１１及び１１２がオンにならないよう、また、第２の期間Ｔ０２においてスイッチ１１１及び１１２がオフになる前にスイッチ１１３がオンにならないように、遅延を考慮してスイッチ制御が行われる。
【００５３】
演算増幅器１０３に生じるオフセット電圧の大きさは入力電圧の大きさにより異なるが、本実施形態では、各階調出力回路に入力される入力電圧である正極性及び負極性の２つの階調電圧にそれぞれ対応付けられた２つのキャパシタを設けているため、正極性の階調電圧が入力される場合に演算増幅器１０３に生じるオフセット電圧をキャパシタ１２１に記憶、保持させ、負極性の階調電圧が入力される場合に演算増幅器１０３に生じるオフセット電圧をキャパシタ１２２に記憶、保持させることができる。一度、これら２つのキャパシタにそれぞれオフセット電圧を記憶、保持させると、次に同じ極性の階調電圧が入力される出力期間において、キャパシタを充放電させる必要がなく、スイッチング時に生じる容量結合の影響により変動した電荷を補充するだけでよい。そのため、キャパシタには電荷の充放電による電力消費がほとんどない。
【００５４】
また、各キャパシタに１度オフセット電圧を記憶させると充放電による電力消費がほとんどないので、スイッチング時に生じる容量結合の影響を抑えるために各キャパシタの容量を大きくしても消費電力を増大させずに出力精度を高めることができる。
【００５５】
以上のことから、本発明の第１の実施形態に従えば、低消費電力、且つ高精度なオフセット補正機能を有する階調出力回路を用いることにより、低消費電力、且つ高精度出力可能な表示装置の駆動回路を実現することができる。
【００５６】
また、現在の携帯電話機に用いられる液晶表示装置では一般に、データ線数（ｍ）より階調数（ｎ）が少ないため、図２７に示したようにｍ本のデータ線にそれぞれ出力回路を設ける構成と比較して、図１に示した駆動回路では回路数を削減することができ、よって、低コスト化を実現することができる。例えば、現在の携帯電話機に用いられる４０９６色、画素数が１２０×１６０の液晶表示装置では、階調数が１６、データ線数が３６０（１２０×ＲＧＢ）であり、階調数はデータ線数より大幅に少ない。
【００５７】
さらに、複数のデータ線が同じ階調電圧により駆動される場合、図１に示した駆動回路では、当該複数のデータ線は共通の階調出力回路により増幅された階調電圧により駆動されるため、データ線毎に出力電圧にばらつきが生じることがない。
【００５８】
なお、図１に示した駆動回路では、階調電圧生成手段１により生成された階調電圧を階調出力回路により増幅し、増幅された電圧を選択回路により選択して選択された電圧をデータ線負荷に出力する。そのため、選択回路における選択結果によっては、全てのデータ線を１つの階調出力回路により駆動する場合がある。しかし、モバイルディスプレイのような精細度の低い小型のディスプレイは、データ線容量が十分に小さいため、この場合にも十分に駆動することができる。
【００５９】
また、図１に示した駆動回路の各階調出力回路に用いる演算増幅器は、どのような形態のものでも構わない。
【００６０】
図６は図１に示した駆動回路の各階調出力回路の別の動作例を示すタイミングチャートである。図５では、各出力期間にオフセット補正動作（オフセット電圧記憶動作）を必ず行っていたが、図６では、所定のＭ個の出力期間（Ｍは４以上の正の偶数）内の最初の第１、第２出力期間にのみオフセット補正動作を行うという点が異なる。所定のＭ個の出力期間は、階調出力回路の出力精度がリークのために低下しない期間に設定する必要がある。
【００６１】
なお、図６のタイミングチャートに従った各階調出力回路の動作は、制御手段３により制御される。図７は、図１の各階調出力回路を図６のタイミングチャートに従って動作させる場合の制御手段３の制御内容を示すための図である。図７において、制御手段３は、外部より制御手段３に供給される外部信号、極性信号及びオフセット補正動作信号に従って、階調電圧生成手段１及び各階調出力回路の制御を行う。同図において、階調電圧生成手段１及び各階調出力回路のスイッチ１３１，１３２，１４１，１４２は外部より制御手段３に供給される極性信号に従って図４と同様に制御される。各階調出力回路のスイッチ１１１〜１１３は、オフセット補正動作信号がＨ(High)レベルの場合に図６のオフセット補正動作を行う第１、第２出力期間の動作が行われ、オフセット補正動作信号がＬ(Low) レベルの場合に補正電圧出力のみ行う第３〜第Ｍ出力期間の動作が行われる。
【００６２】
図６及び図１を参照すると、第１、第２出力期間では、図５の第１、第２出力期間におけるスイッチ制御と同様の制御が行われる。したがって、第１出力期間では、各階調出力回路に入力される正極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧がキャパシタ１２１に充電、保持され、キャパシタ１２１に記憶されたオフセット電圧を用いて演算増幅器１０３の出力が補正されることにより、各階調出力回路において入力電圧と等しい出力電圧を得ることができる。
【００６３】
同様に、第２出力期間では、各階調出力回路に入力される負極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧がキャパシタ１２２に充電、保持され、キャパシタ１２２に記憶されたオフセット電圧を用いて演算増幅器１０３の出力が補正されることにより、各階調出力回路において入力電圧と等しい出力電圧を得ることができる。
【００６４】
次に、第３〜第Ｍ出力期間の内、正極性の階調電圧が各階調出力回路に入力される出力期間（正極性の出力期間）では、第１出力期間において正極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧に相当する電荷がキャパシタ１２１に記憶、保持されているため、期間Ｔ０１に行うオフセット補正動作を行うことなく演算増幅器１０３の出力を補正することができる。
【００６５】
同様に、第３〜第Ｍ出力期間の内、負極性の階調電圧が各階調出力回路に入力される出力期間（負極性の出力期間）では、第２出力期間において負極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧に相当する電荷がキャパシタ１２２に記憶、保持されているため、期間Ｔ０１に行うオフセット補正動作を行うことなく演算増幅器１０３の出力を補正することができる。
【００６６】
図６の動作例に従って制御手段３により図１に示した駆動回路を動作させることにより、第１〜第Ｍ出力期間において、最初の第１、第２出力期間のみオフセット補正動作を行い、それ以降の第３〜第Ｍ出力期間においてオフセット補正動作を行うことなく補正電圧出力が可能である。したがって、第１〜第Ｍ出力期間における消費電力を図５のタイミングチャートに従った動作よりも抑えることがきる。
【００６７】
このように、図６のタイミングチャートに従った動作を行うことにより、図５に従った動作と同様に高精度なオフセット補正を行うことが可能であり、また、図５に従って図１に示した駆動回路を動作させる場合より低消費電力化を実現することができる。
【００６８】
なお、制御手段３は、外部信号により、図１に示した駆動回路を用いた表示装置の電源投入時、あるいは、駆動回路が停止状態から再動作する場合に必ずオフセット補正動作を行うように制御してもよい。
【００６９】
本発明の第２の実施形態による表示装置の駆動回路の構成を図８に示す。図８において、図１と同等部分は同一符号にて示している。図８を参照すると、階調出力回路１００−１〜１００−ｎの各々において、出力端子１０２にスイッチ１５１，１５２を介してキャパシタ１２３、１２４がそれぞれ接続されており、キャパシタ１２３，１２４の他端はそれぞれ高位電源電圧ＶDD、低位電源電圧ＶSSに接続されている。その他の構成は図１の構成と同様である。
【００７０】
次に、本発明の第２の実施形態による表示装置の駆動回路の動作について図面を参照して説明する。図９は図８に示した駆動回路の各階調出力回路の動作を示すタイミングチャートである。なお、各階調出力回路のスイッチ１１１〜１１３及びスイッチ１３１，１３２，１４１，１４２，１５１，１５２は、制御手段３に入力される外部信号、極性信号及びオフセット補正動作信号に従って制御手段３により制御される。
【００７１】
図９及び８を参照すると、まず、正極性の第１出力期間では、スイッチ１３１，１４１がオンされ、スイッチ１３２，１４２がオフされることにより、キャパシタ１２１が選択される。第１出力期間の第１の期間Ｔ０１において、出力端子１０２に接続されているスイッチ１５１，１５２は共にオフされる。また、第１出力期間の第１の期間Ｔ０１において、スイッチ１１１，１１２がオンされ、スイッチ１１３がオフされるので、出力電圧Ｖout は入力電圧Ｖｉｎにオフセット電圧Ｖoff を含んだ電圧となる。このとき、キャパシタ１２１の一方の端子の電位は入力電圧Ｖｉｎに、他方の端子の電位はＶout となり、キャパシタ１２１には入力電圧である正極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧Ｖoff に相当する電荷が充電される。
【００７２】
次に、第１出力期間の第２の期間Ｔ０２では、スイッチ１１１，１１２がオフされ、スイッチ１１３がオンされる。このとき、キャパシタ１２１は演算増幅器１０３の逆相入力端子及び出力端子１０２間に直接接続され、キャパシタ１２１にはオフセット電圧Ｖoff が保持される。スイッチ１１３がオンされることにより、演算増幅器１０３の逆相入力端子に出力端子１０２の電位を基準としてオフセット電圧Ｖoff が印加される。この結果、出力電圧Ｖout は、Ｖout ＝Ｖｉｎ＋Ｖoff −Ｖoff ＝Ｖｉｎとなり、オフセット電圧は相殺され、入力電圧Ｖｉｎと等しい出力電圧を得ることができる。また、第１出力期間の第２の期間Ｔ０２にスイッチ１５１がオンされるため、キャパシタ１２３には正極性時の補正された出力電圧が充電される。
【００７３】
次に、負極性の第２出力期間では、スイッチ１３１，１４１がオフされ、スイッチ１３２，１４２がオンされることにより、キャパシタ１２２が選択される。スイッチ１１１〜１１３は、第２出力期間においても、第１出力期間の第１の期間Ｔ０１及び第２の期間Ｔ０２と同様に制御される。また、出力端子１０２に接続されたスイッチ１５１，１５２は共に、第２出力期間の第１の期間Ｔ０１ではオフされる。そして、第２出力期間の第２の期間Ｔ０２において、スイッチ１５１がオフされ、スイッチ１５２がオンされる。
【００７４】
上記のようにスイッチを制御することにより、第２出力期間においても、入力電圧である負極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧がキャパシタ１２２に充電され、第１出力期間と同様にオフセット電圧が相殺される。また、キャパシタ１２４には負極性時の補正された出力電圧が充電される。
【００７５】
次に、正極性である第３出力期間では、キャパシタ１２１には第１出力期間において演算増幅器１０３に生じたオフセット電圧に相当する電荷が記憶、保持されている。そのため、第３出力期間では、第１出力期間の期間Ｔ０１に行われたオフセット補正動作（オフセット電圧記憶動作）を行う必要がなく、第１出力期間の期間Ｔ０２と同様の動作のみを行うことにより、演算増幅器１０３の出力を補正することができる。
【００７６】
また、キャパシタ１２３には第１出力期間において充電された正極性時の出力電圧が保持されているため、スイッチ１５１がオンされることにより、第３出力期間の初期段階ではキャパシタ１２３から電荷がデータ線容量へと供給される。したがって、データ線の電圧変化が速められる。
【００７７】
次に、負極性である第４出力期間では、キャパシタ１２２には第２出力期間において演算増幅器１０３に生じたオフセット電圧に相当する電荷が記憶、保持されている。そのため、第４出力期間では、第２出力期間の期間Ｔ０１に行われたオフセット補正動作を行う必要がなく、第２出力期間の期間Ｔ０２と同様の動作のみを行うことにより、演算増幅器１０３の出力を補正することができる。
【００７８】
また、キャパシタ１２４には第２出力期間において充電された負極性時の出力電圧が保持されているため、スイッチ１５２がオンされることにより、第４出力期間の初期段階ではキャパシタ１２４から電荷がデータ線容量へと供給される。したがって、データ線の電圧変化が速められる。
【００７９】
第４出力期間以降の図示せぬ出力期間では、正極性及び負極性の出力期間が交互に繰り返されるため、極性に応じて第３出力期間及び第４出力期間における動作を交互に行うことにより、演算増幅器１０３の出力を補正することができる。また、各出力期間の初期段階にはキャパシタ１２３あるいは１２４に保持された電荷がデータ線容量へと供給されるため、データ線の電圧変化が速くなる。
【００８０】
このように、図８に示した駆動回路では、各階調出力回路の出力端子１０２にスイッチ１５１，１５２を介してキャパシタ１２３，１２４を接続することにより、一度キャパシタ１２３，１２４が補正された出力電圧を保持すると、それ以降の出力期間においてキャパシタ１２３あるいは１２４から電荷がデータ線へと供給されるため出力電圧の変化が速くなる。そのため、演算増幅器１０３の駆動電流を小さくして駆動能力を抑えることができる、よって、図１に示した駆動回路よりも低消費電力化することができる。
【００８１】
図１０は図８に示した駆動回路の各階調出力回路の出力電圧波形及び図１に示した駆動回路の各階調出力回路の出力電圧波形を示す図である。なお、図１０に示された出力電圧波形は、補正電圧出力を行う期間Ｔ０２における波形である。図１０に示されているように、期間Ｔ０２の初期段階において、図８の各階調出力回路の出力電圧は、キャパシタ１２３あるいは１２４から電荷がデータ線へと供給されるため、図１の各階調出力回路の出力電圧よりも高速に変化する。
【００８２】
以上説明したように、本発明の第２の実施形態に従えば、本発明の第１の実施形態と同様に、低消費電力、且つ高精度なオフセット補正機能を有する階調出力回路を用いることにより、低消費電力、且つ高精度出力可能な表示装置の駆動回路を実現することができる。また、各階調出力回路の出力端子１０２にスイッチ１５１，１５２を介してキャパシタ１２３，１２４を接続することにより、一度キャパシタ１２３，１２４が補正された出力電圧を保持すると、それ以降の出力期間においてキャパシタ１２３あるいは１２４から電荷がデータ線へと供給されるため出力電圧の変化は第１の実施形態よりも高速となる。そのため、演算増幅器１０３の駆動電流を小さくして演算増幅器１０３の駆動能力を抑えることができ、よって、第１の実施形態よりも低消費電力化することができる。
【００８３】
さらに、階調毎に階調出力回路を設ける構成であるため、階調数が出力数よりも少ない液晶表示装置の駆動回路に本発明の第２の実施形態による駆動回路を適用すれば、データ線毎に出力回路を設ける図２７に示した構成よりも出力回路数を削減することができる。よって、回路の省面積化を行うことができ、低コスト化を実現することができる。
【００８４】
図１１は本発明の第３の実施形態による表示装置の駆動回路の構成を示す図であり、図１と同等部分は同一符号にて示している。図１１に示した駆動回路では、コモンＤＣ駆動方式を採用している。図３（ａ）に示した階調電圧生成手段１はスイッチ１１−１〜１１−ｎ及びスイッチ１２−１〜１２−ｎを有しており、これらスイッチが制御されることにより正極性の階調電圧ＶＰ１〜ＶＰｎあるいは負極性の階調電圧ＶＮ１〜ＶＮｎが図１に示した階調出力回路１００−１〜１００−ｎに出力されていた。しかし、図１１に示した階調電圧生成手段１は、スイッチを有していないので、正極性の階調電圧ＶＰ１〜ＶＰｎ及び負極性の階調電圧ＶＮ１〜ＶＮｎを出力する。
【００８５】
したがって、図１１に示した駆動回路では、２ｎ個の階調出力回路１００−１〜１００−２ｎが正極性及び負極性の階調電圧に対してそれぞれ設けられている。また、階調出力回路１００−１〜１００−２ｎの各々において、図１１に示した階調電圧生成手段１から入力される入力信号の階調電圧レベルは一定であるので、図１１に示した各階調出力回路には、演算増幅器１０３に生じるオフセット電圧を記憶させるためのキャパシタとして、キャパシタ１２１を１つ設ければよい。図１１に示した選択回路２−１〜２−ｍの各々は、階調出力回路１００−１〜１００−２ｎより出力された出力信号の中から駆動に必要な信号を選択し、データ線に出力する。なお、各階調出力回路のスイッチ１１１〜１１３は制御手段３により制御される。
【００８６】
次に、本発明の第３の実施形態による表示装置の駆動回路の動作について図面を参照して説明する。図１２は図１１に示した駆動回路の各階調出力回路の動作を示すタイミングチャートである。図１２及び１１を参照すると、まず、第１出力期間の第１の期間Ｔ０１において、スイッチ１１１，１１２がオンされ、スイッチ１１３がオフされ、演算増幅器１０３の出力電圧Ｖout は入力電圧Ｖｉｎにオフセット電圧Ｖoff を含んだＶｉｎ＋Ｖoff となる。このとき、キャパシタ１２１の一方の端子の電位は入力電圧Ｖｉｎに、他方の端子の電位はＶout となり、キャパシタ１２１には入力電圧Ｖｉｎに応じて演算増幅器１０３に生じるオフセット電圧Ｖoff に相当する電荷が充電される。
【００８７】
第１出力期間の第２の期間Ｔ０２では、スイッチ１１１，１１２がオフされ、スイッチ１１３がオンされる。このとき、キャパシタ１２１は演算増幅器１０３の逆相入力端子及び出力端子１０２間に直接接続され、キャパシタ１２１にはオフセット電圧Ｖoff が保持される。スイッチ１１３がオンされることにより、演算増幅器１０３の逆相入力端子に出力端子１０２の電位を基準としてオフセット電圧Ｖoff が印加される。この結果、出力電圧Ｖout は、Ｖout ＝Ｖｉｎ＋Ｖoff −Ｖoff ＝Ｖｉｎとなり、オフセット電圧は相殺され、入力電圧Ｖｉｎと等しい出力電圧を得ることができる。
【００８８】
各階調出力回路において、第１出力期間に入力される階調電圧と第２〜第Ｍ出力期間の各々に入力される階調電圧とは同じであり、また、第２〜第Ｍ出力期間の各々では、第１出力期間に記憶されたオフセット電圧に相当する電荷がキャパシタ１２１に保持されている。したがって、第２〜第Ｍ出力期間の各々では、期間Ｔ０１の動作を行うことなく、期間Ｔ０２の動作を行うことにより演算増幅器１０３の出力を補正することができる。
【００８９】
本発明の第３の実施形態では、各階調出力回路に入力される階調電圧が一定であるため、一度キャパシタにオフセット電圧を記憶、保持させると、それ以降の出力期間において、キャパシタを充放電させる必要がなく、スイッチング時に生じる容量結合の影響により変動した電荷を補充するだけでよい。そのため、キャパシタには電荷の充放電による電力消費がほとんどない。また、キャパシタに１度オフセット電圧を記憶させると充放電による電力消費がほとんどないため、スイッチング時に生じる容量結合の影響を抑えるためにキャパシタの容量を大きくしても消費電力を増大させずに出力精度を高めることができる。
【００９０】
図１３はアクティブマトリクス型有機ＥＬ表示装置の最も単純な画素構成を示す図である。図１３に示した画素構成を有するアクティブマトリクス型有機ＥＬ表示装置にも、図１１に示した駆動回路と同様の構成の駆動回路を適用することができる。図１３において、データ線からトランジスタ１１を介してトランジスタ１２のゲートに階調電圧を印加して保持することにより、階調電圧により変調された電流が、トランジスタ１２を介して画素を構成する有機発光ダイオードＯＬＥＤに流れて、階調電圧に対応する光量で発光する（電流変調方式）。各画素のトランジスタ１２のゲートに階調電圧を供給する駆動回路として、図１１に示した駆動回路と同様の構成の駆動回路が適用できる。
【００９１】
有機ＥＬディスプレイでは、液晶表示装置のような極性反転は必要ない。その結果、各階調出力回路において、階調電圧生成手段から入力される入力信号の階調電圧レベルは、本発明の第３の実施形態と同様に一定となる。したがって、各階調出力回路には、本発明の第３の実施形態と同様に、演算増幅器に生じるオフセット電圧を記憶させるキャパシタを１つ設ければよい。
【００９２】
なお、アクティブマトリクス型有機ＥＬディスプレイの基本構成はＳＩＤ９８ＤＩＧＥＳＴ 第１１から１４頁、Ｒ．Ｍ．Ａ．Ｄａｗｓｏｎ他の「４．２ Design of an Improved Pixel for a Polysilicon Active-Matrix Organic LED Display 」に記載されているので、その詳細な説明は省略する。
【００９３】
以上説明したように、本発明の第３の実施形態に従えば、低消費電力、且つ高精度なオフセット補正機能を有する階調出力回路を用いることにより、低消費電力、且つ高精度出力可能な表示装置の駆動回路を実現することができる。また、本発明の第３の実施形態では、階調毎に階調出力回路を設ける構成であるため、階調数が出力数よりも少ない液晶表示装置の駆動回路に本発明の第３の実施形態による駆動回路を適用すれば、データ線毎に出力回路を設ける図２７に示した構成よりも出力回路数を削減することができる。よって、回路の省面積化を行うことができ、低コスト化を実現することができる。
【００９４】
上記の本発明の実施形態についてさらに詳細に説明するため、代表的な演算増幅器を用いて各階調出力回路を構成した表示装置の駆動回路について、図面を参照して説明する。
【００９５】
図１４は図１に示した駆動回路の各階調出力回路の演算増幅器１０３の構成を示す図である。図１４の各階調出力回路を構成する演算増幅器１０３は、ソースが共通接続され、ゲートが正相入力端子、逆相入力端子にそれぞれ接続され、差動対をなすＰＭＯＳトランジスタ３０１及び３０２と、トランジスタ３０１及び３０２の共通接続されたソースと高位側電源ＶＤＤとの間に接続された定電流源３１１と、ソースが低位側電源ＶＳＳに接続され、ゲートがＮＭＯＳトランジスタ３０４のゲートに接続され、ドレインがトランジスタ３０１のドレインに接続されたＮＭＯＳトランジスタ３０３と、ソースが低位側電源ＶＳＳに接続され、ドレインとゲートが接続されてトランジスタ３０２のドレインに接続されたＮＭＯＳトランジスタ３０４と、高位側電源ＶＤＤと演算増幅器の出力端子との間に接続された定電流源３１２と、差動対の出力をゲートに入力し、ソースが低位側電源ＶＳＳに接続され、ドレインが出力端子と定電流源３１２との接続点に接続されているＮＭＯＳトランジスタ３０５と、出力端子とトランジスタ３０５のゲート端子との間に接続される位相補償容量３２１とを備えている。
【００９６】
図１４に示した構成の演算増幅器１０３自体は、これを構成する能動素子の特性ばらつきによりオフセット電圧が生じる場合があり、入力電圧と等しい出力電圧を出力することができない。
【００９７】
しかし、図１４に示した増幅回路では、制御手段３が極性に応じて各階調出力回路のスイッチ１３１，１３２，１４１，１４２及びスイッチ１１１〜１１３を制御することにより、入力電圧と１対１に対応するキャパシタに入力電圧レベルに応じたオフセット電圧を記憶、保持させ、オフセット電圧の補正がなされる。そのため、高精度出力が可能となり、また、オフセット補正動作による電力消費がほとんどないので、オフセット補正動作による消費電力を最小限に抑えることができる。
【００９８】
また、キャパシタに一度オフセット電圧を記憶させると充放電による電力消費がほとんどないため、スイッチング時に生じる容量結合の影響を抑えるためにキャパシタの容量を大きくしても消費電力を増大させずに出力精度を高めることができる。
【００９９】
図１５は図１に示した駆動回路の各階調出力回路の演算増幅器１０３の別の構成例を示す図である。図１５の各階調出力回路を構成する演算増幅器１０３は、ＮＭＯＳトランジスタ２０１及び２０２からなる差動対と、ＰＭＯＳトランジスタ２０５及び２０６からなる差動対とが、ＮＭＯＳトランジスタ２０１及び２０２の能動負荷であるＰＭＯＳトランジスタ２０３及び２０４とそれぞれゲート電極を共通にしたＰＭＯＳトランジスタ２０９及び２１０を介して並列に構成されることにより、広入力レンジを可能とする入力段となっている。また、高位側電源ＶＤＤからＰＭＯＳトランジスタ２１３のドレイン−ソース間の電圧分だけ下がった電位から、低位側電源ＶＳＳからＮＭＯＳトランジスタ２１４のドレイン−ソース間の電圧分だけ上がった電位までの出力レンジを有しており、広出力レンジを可能とする出力段となっている。
【０１００】
ここで、オフセット電圧は、差動対を構成するトランジスタの対称性がトランジスタのしきい値電圧、あるいはゲート幅／ゲート長（Ｗ／Ｌ）等のばらつきにより崩れた場合に生じる。図１５の各階調出力回路を構成する演算増幅器１０３において、ＮＭＯＳトランジスタ２０１及び２０２から構成される差動対の素子ばらつきは、ＰＭＯＳトランジスタ２０３及び２０４とカレントミラー回路を構成するＰＭＯＳトランジスタ２０９及び２１０を介してＰＭＯＳトランジスタ２０５及び２０６から構成される差動対へと帰還されるので、２つの差動対が共に動作する入力電圧範囲内では、２つの差動対の素子ばらつきにより生じるオフセット電圧は平均化される。したがって、２つの差動対が共に動作する入力電圧範囲内では、それぞれの差動対が有する素子特性ばらつきにより生じるオフセット電圧を補正する作用が働くため、出力電圧精度が高く、オフセット電圧が小さいという特長がある。
【０１０１】
近年、携帯電話を中心とした携帯機器の需要が高まっており、携帯機器に要求される重要な性能として低電力化が挙げられる。図１５の演算増幅器１０３を携帯機器に用いる場合、演算増幅器の電源電圧を下げることにより演算増幅器の低電力化を実現することができる。しかし、図１５の演算増幅器１０３において、ＮＭＯＳトランジスタ２０１及び２０２からなる差動対は、入力電圧がトランジスタ２０１の閾値電圧より小さい場合に動作せず、また、ＰＭＯＳトランジスタ２０５及び２０６からなる差動対は、入力電圧が高位側電源ＶＤＤからトランジスタ２０５の閾値電圧だけ下がった電位以上の場合に動作しない。
【０１０２】
トランジスタの閾値電圧を下げるとオフリーク電流が増加するため、電源電圧を下げても閾値電圧を下げることができない。そのため、電源電圧が十分低い条件で図１５の演算増幅器を動作させる場合には、ＮＭＯＳトランジスタ２０１及び２０２からなる差動対と、ＰＭＯＳトランジスタ２０５及び２０６からなる差動対とが共に動作する入力電圧範囲が電源電圧範囲に対して狭くなり、２つの差動対のどちらか一方しか動作しない入力電圧範囲が広くなる。２つの差動対の一方しか動作しない場合には、その差動対が有する能動素子の特性ばらつきの影響によりオフセット電圧が生じる。すなわち、上記のような高精度出力可能な演算増幅器でも電源電圧が十分低い条件では高精度出力が困難になる。
【０１０３】
一方、図１５に示した駆動回路では、極性に応じて制御手段３が各階調出力回路のスイッチ１３１，１３２，１４１，１４２及びスイッチ１１１〜１１３を制御することにより、入力電圧に１対１に対応付けられたキャパシタに入力電圧レベルに応じたオフセット電圧を記憶、保持させ、オフセット電圧の補正を行う。そのため、電源電圧が十分低い場合においても、演算増幅器１０３の出力を高精度に補正することができるため、図１５に示した各階調出力回路は高精度出力が可能である。
【０１０４】
また、オフセット補正動作による電荷の充放電による電力消費がほとんどなく、オフセット補正動作による消費電力を最小限に抑えることができる。したがって、図１５に示した階調出力回路１００−１〜１００−ｎの各々では、高精度出力、低消費電力、広入出力レンジを実現することができる。
【０１０５】
また、キャパシタに一度オフセット電圧を記憶させると充放電による電力消費がほとんどないため、スイッチング時に生じる容量結合の影響を抑えるためにキャパシタの容量を大きくしても消費電力を増大させずに出力精度を高めることができる。
【０１０６】
さらに、階調毎に出力回路を設けるため、階調数が出力数よりも少ない液晶表示装置の駆動回路に図１５に示した駆動回路を適用すれば、データ線毎に出力回路を設ける図２７に示した構成よりも出力回路数を削減することができるため、回路の省面積化を行うことができ、低コスト化を実現することができる。
【０１０７】
なお、図１４や図１５に示した構成の演算増幅器１０３は、図１に示した駆動回路の各階調出力回路だけでなく、図８及び１１に示した駆動回路の各階調出力回路の演算増幅器にも適用することができることは勿論である。また、図１，８及び１１に示した駆動回路の各階調出力回路の演算増幅器は、図１４や図１５に示した構成の演算増幅器１０３に限定されるものではなく、その他の演算増幅器も用いることができることは勿論である。
【０１０８】
図１６は本発明の第４の実施形態による表示装置の駆動回路の構成を示す図である。図１６において、階調出力回路１００−１〜１００−ｎの各々は、回路入力端子１０１と、回路出力端子１０２と、１つの正相入力端子及び２つの逆相入力端子を有する演算増幅器７０と、オフセット補正回路７１とから構成されている。入力端子１０１には、階調電圧生成手段１から出力される正極性あるいは負極性の階調電圧が入力される。ボルテージフォロワの演算増幅器７０は、階調電圧生成手段１から出力される正極性あるいは負極性の階調電圧と等しい電圧を出力端子１０２に出力する。
【０１０９】
オフセット補正回路７１は、スイッチ１６１，１６２，１１２及び１１３と、２つのキャパシタ１２１及び１２２と、スイッチ１３１及び１３２からなるキャパシタ選択手段とから構成されている。スイッチ１６１及び１６２は演算増幅器７０の２つの逆相入力端子と出力端子１０２との間にそれぞれ接続され、スイッチ１１２及び１１３は入力端子１０１と出力端子１０２との間に直列に接続されている。また、２つのキャパシタ１２１及び１２２のそれぞれの一端はスイッチ１３１及び１３２を介してスイッチ１１２とスイッチ１１３との接続点に共通に接続され、キャパシタ１２１及び１２２の他端はそれぞれ演算増幅器７０の２つの逆相入力端子に接続されている。
【０１１０】
以下に、図１４に示した演算増幅器１０３を用いて図１６に示した各階調出力回路を構成した場合を例に挙げて、図１６に示した表示装置の駆動回路について図面を参照して説明する。
【０１１１】
図１７は図１４に示した構成の演算増幅器を図１６に示した各階調出力回路の演算増幅器７０に適用した場合の表示装置の駆動回路の構成を示す図である。図１７に示した構成の演算増幅器７０では、ゲート電極が正相入力端子に対応するＰＭＯＳトランジスタ（正相入力トランジスタ）３０１に対して２つのＰＭＯＳトランジスタ（逆相入力トランジスタ）３３２及び３３３が並列に設けられている。正相入力トランジスタ３０１に対して並列に設けられた２つの逆相入力トランジスタ３３２及び３３３のゲート電極はそれぞれ２つの逆相入力端子に対応し、キャパシタ１２１及び１２２と直接接続されている。また、２つの逆相入力トランジスタ３３２及び３３３のドレイン電極は共通接続され、ソース電極はスイッチ８１及び８２を介して共通接続されている。
【０１１２】
次に、図１７に示した表示装置の駆動回路の動作について説明する。図１８は図１７に示した駆動回路の各階調出力回路の動作例を示すタイミングチャートである。図１８では、図１７の階調電圧生成手段１のｎ個の出力端子の各々から正極性及び負極性の階調電圧が周期的に交互に出力される場合において、正極性の階調電圧が出力される第１出力期間及び負極性の階調電圧が出力される第２出力期間の２つの出力期間における各階調出力回路のスイッチの状態が示されている。なお、各階調出力回路及び演算増幅器７０のスイッチ１６１，１６２，１１２，１１３，１３１，１３２，８１及び８２は制御手段３により制御される。
【０１１３】
図１８及び図１７を参照すると、まず、正極性の出力期間である第１出力期間では、スイッチ１３１がオン、スイッチ１３２がオフに制御されことによりキャパシタ１２１が選択される。また、スイッチ８１がオン、スイッチ８２がオフに制御されることにより、トランジスタ３０１及び３３２が演算増幅器７０の入力段の差動対として動作する。また、正極性の出力期間である第１出力期間では、スイッチ１６２はオフに制御される。
【０１１４】
第１出力期間の第１の期間Ｔ０１において、スイッチ１６１，１１２がオンされ、スイッチ１１３がオフされると、演算増幅器７０の出力電圧Ｖout は入力電圧Ｖｉｎにオフセット電圧Ｖoff を含んだＶｉｎ＋Ｖoff となる。このとき、キャパシタ１２１の一端の電位は入力電圧Ｖｉｎに、他端はＶout となるので、キャパシタ１２１には入力電圧である正極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧Ｖoff に相当する電荷が充電される。
【０１１５】
第１出力期間の第２の期間Ｔ０２では、スイッチ１６１，１１２がオフされ、スイッチ１１３がオンに制御される。スイッチ１６１，１１２がオフされることにより、キャパシタ１２１にはオフセット電圧Ｖoff が保持される。スイッチ１１３をオンすることにより、演算増幅器７０の２つの逆相入力端子のうちキャパシタ１２１に直接接続された逆相入力端子に出力端子１０２の電位を基準としてオフセット電圧Ｖoff が印加される。この結果、階調出力回路１００−１〜１００−ｎの各々において、出力電圧Ｖout は、Ｖout ＝Ｖｉｎ＋Ｖoff −Ｖoff ＝Ｖｉｎとなり、オフセット電圧は相殺され、入力電圧Ｖｉｎと等しい出力電圧を得ることができる。
【０１１６】
次に、負極性の出力期間である第２出力期間では、スイッチ１３２がオン、スイッチ１３１がオフに制御されことによりキャパシタ１２２が選択される。また、スイッチ８１がオフ、スイッチ８２がオンに制御されることにより、トランジスタ３０１及び３３３が演算増幅器７０の入力段の差動対として動作する。また、負極性の出力期間である第２出力期間では、スイッチ１６１はオフに制御される。
【０１１７】
第２出力期間の第１の期間Ｔ０１では、スイッチ１６２，１１２はオン、スイッチ１１３はオフ、第２出力期間の第２の期間Ｔ０２では、スイッチ１６２，１１２はオフ、スイッチ１１３はオンに制御される。第２出力期間においても階調出力回路１００−１〜１００−ｎの各々において、入力電圧である負極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧がキャパシタ１２２に充電され、第１出力期間と同様にオフセット電圧が相殺され、入力電圧Ｖｉｎと等しい出力電圧を得ることができる。
【０１１８】
第２出力期間経過後の図示せぬ各出力期間においても、上記のように極性に従って各スイッチを制御することによりオフセット電圧が補正され、入力電圧と等しい出力電圧を得ることができる。階調出力回路１００−１〜１００−ｎにより電流増幅された階調電圧の中から選択回路２−１〜２−ｍにより駆動に必要な電圧が選択され、データ線に出力される。
【０１１９】
なお、図１８のタイミングチャートでは、各スイッチには遅延がなく制御手段３によるスイッチ制御が同時になされる場合について示しているが、各スイッチが遅延を有する場合には、第１の期間Ｔ０１においてスイッチ１１３がオフになる前にスイッチ１６１及び１１２がオンにならないよう、また、第２の期間Ｔ０２においてスイッチ１６２及び１１２がオフになる前にスイッチ１１３がオンにならないように、遅延を考慮してスイッチ制御が行われる。
【０１２０】
このように、図１７に示した駆動回路では、各階調出力回路に入力される入力電圧である正極性及び負極性の２つの階調電圧にそれぞれ対応付けられた２つのキャパシタを設けているため、正極性及び負極性の２つの階調電圧がそれぞれ入力される場合に演算増幅器７０に生じるオフセット電圧をキャパシタ１２１及び１２２にそれぞれ記憶、保持させることができる。一度、これら２つのキャパシタにそれぞれオフセット電圧を記憶、保持させると、次に同じ極性の階調電圧が入力される出力期間において、キャパシタを充放電させる必要がなく、スイッチング時に生じる容量結合の影響により変動した電荷を補充するだけでよい。そのため、キャパシタには電荷の充放電による電力消費がほとんどない。
【０１２１】
また、各キャパシタに１度オフセット電圧を記憶させると充放電による電力消費がほとんどないので、スイッチング時に生じる容量結合の影響を抑えるために各キャパシタの容量を大きくしても消費電力を増大させずに出力精度を高めることができる。
【０１２２】
図１９は図１７に示した駆動回路の各階調出力回路の別の動作例を示すタイミングチャートである。図１８では、各出力期間にオフセット補正動作（オフセット電圧記憶動作）を必ず行なっていたが、図１９では、所定のＭ個の出力期間（Ｍは４以上の正の偶数）内の最初の第１、第２出力期間にのみオフセット補正動作を行なうという点が異なる。なお、各階調出力回路及び演算増幅器７０のスイッチ１６１，１６２，１１２，１１３，１３１，１３２，８１及び８２は制御手段３により制御される。また、所定のＭ個の出力期間は、階調出力回路の出力精度がリークのために低下しない期間に設定する必要がある。
【０１２３】
図１９を参照すると、最初の第１、第２出力期間では図１８の第１、第２出力期間におけるスイッチ制御と同様の制御が行われる。したがって、第１出力期間では、各階調出力回路に入力される正極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧がキャパシタ１２１に充電、保持され、キャパシタ１２１に記憶されたオフセット電圧を用いて演算増幅器７０の出力が補正されることにより、各階調出力回路において入力電圧と等しい出力電圧を得ることができる。
【０１２４】
同様に、第２出力期間では、各階調出力回路に入力される負極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧がキャパシタ１２２に充電、保持され、キャパシタ１２２に記憶されたオフセット電圧を用いて演算増幅器７０の出力が補正されることにより、各階調出力回路において入力電圧と等しい出力電圧を得ることができる。
【０１２５】
次に、第３〜第Ｍ出力期間の内、正極性の階調電圧が各階調出力回路に入力される出力期間（正極性の出力期間）では、第１出力期間において正極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧に相当する電荷がキャパシタ１２１に記憶、保持されているため、期間Ｔ０１に行うオフセット補正動作を行うことなく演算増幅器７０の出力を補正することができる。なお、第３〜第Ｍ出力期間の内、正極性の出力期間では、スイッチ８１及び１３１はオンされ、スイッチ８２及び１３２はオフされる。
【０１２６】
同様に、第３〜第Ｍ出力期間の内、負極性の階調電圧が各階調出力回路に入力される出力期間（負極性の出力期間）では、第２出力期間において負極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧に相当する電荷がキャパシタ１２２に記憶、保持されているため、期間Ｔ０１に行うオフセット補正動作を行うことなく演算増幅器７０の出力を補正することができる。なお、第３〜第Ｍ出力期間の内、負極性の出力期間では、スイッチ８１及び１３１はオフされ、スイッチ８２及び１３２はオンされる。
【０１２７】
図１９の動作例に従って制御手段３により図１７に示した駆動回路を動作させることにより、第１〜第Ｍ出力期間において、最初の第１、第２出力期間のみオフセット補正動作を行い、それ以降の第３〜第Ｍ出力期間においてオフセット補正動作を行うことなく補正電圧出力が可能である。したがって、第１〜第Ｍ出力期間における消費電力を図１８のタイミングチャートに従った動作よりも抑えることができる。
【０１２８】
このように、図１９のタイミングチャートに従った動作を行うことにより、図１８に従った動作と同様に高精度なオフセット補正を行うことが可能であり、また、図１８に従って図１７に示した駆動回路を動作させる場合より低消費電力化を実現することができる。なお、制御手段３は、外部信号により、図１７に示した駆動回路を用いた表示装置の電源投入時、あるいは、駆動回路が停止状態から再動作する場合に必ずオフセット補正動作を行うように制御してもよい。
【０１２９】
以上説明したように、図１７に示した駆動回路においても、図１に示した駆動回路と同様の効果を得ることが可能である。すなわち、図１６に示した駆動回路において、図１に示した駆動回路と同様の効果を得ることが可能である。
【０１３０】
次に、図１６に示した駆動回路と図１に示した駆動回路との性能の差について説明する。
【０１３１】
図１に示した駆動回路では、極性が反転されると、反転前の入力電圧レベルに対応するキャパシタに代えて反転後の入力電圧レベルに対応するキャパシタがスイッチ１４１あるいは１４２を介して演算増幅器１０３の逆相入力端子へと接続される。逆相入力端子にはゲート容量などの寄生容量が存在するが、この寄生容量は極性反転前の入力電圧レベルに応じた電圧で充電されている。図６に示した動作例における第３〜第Ｍ出力期間では、オフセット補正動作を行うことなく第１出力期間及び第２出力期間にキャパシタに保持させたオフセット電圧を用いて演算増幅器の出力の補正を行っている。この場合、極性反転後に逆相入力端子がスイッチ１４１あるいは１４２を介して異なるキャパシタへ接続されると、逆相入力端子の寄生容量が極性反転前の入力電圧レベルに応じた電圧で充電されているため、キャパシタに保持していた電荷が変動し、補正出力電圧の精度が低下する場合がある。
【０１３２】
一方、図１６に示した駆動回路では、演算増幅器７０にキャパシタ１２１及び１２２とそれぞれ直接接続された２つの逆相入力端子が設けられているため、図１に示した駆動回路において生じるキャパシタに保持していた電荷の変動はなく、図１に示した駆動回路よりも高精度な補正電圧出力が可能となる。
【０１３３】
なお、図１６に示した演算増幅器７０の構成は図１７に示した構成に限られるものではない。以下に、図１５に示した演算増幅器１０３を用いて図１６に示した各階調出力回路を構成した場合を例に挙げて、図１６に示した演算増幅器７０の別の構成例について図面を参照して説明する。
【０１３４】
図２０は図１５に示した構成の演算増幅器を図１６に示した各階調出力回路の演算増幅器７０に適用した場合の表示装置の駆動回路の構成を示す図である。図２０に示した構成の演算増幅器７０では、ゲート電極が正相入力端子に対応するＮＭＯＳトランジスタ（正相入力トランジスタ）２０１に対して２つのＮＭＯＳトランジスタ（逆相入力トランジスタ）２３２及び２３３が並列に設けられ、また、ゲート電極が正相入力端子に対応するＰＭＯＳトランジスタ（正相入力トランジスタ）２０５に対しては２つのＰＭＯＳトランジスタ（逆相入力トランジスタ）２３６及び２３７が並列に設けられている。
【０１３５】
正相入力トランジスタ２０１に対して並列に設けられた２つの逆相入力トランジスタ２３２及び２３３のゲート電極はそれぞれ２つの逆相入力端子に対応し、キャパシタ１２１及び１２２と直接接続されている。また、２つの逆相入力トランジスタ２３２及び２３３のドレイン電極は共通接続され、ソース電極はスイッチ１７１及び１７２を介して共通接続されている。同様に、正相入力トランジスタ２０５に対して並列に設けられた２つの逆相入力トランジスタ２３６及び２３７のゲート電極はそれぞれ２つの逆相入力端子に対応し、キャパシタ１２１及び１２２と直接接続されている。また、２つの逆相入力トランジスタ２３６及び２３７のドレイン電極は共通接続され、ソース電極はスイッチ１８１及び１８２を介して共通接続されている。
【０１３６】
次に、図２０に示した表示装置の駆動回路の動作について説明する。図２１は図２０に示した駆動回路の各階調出力回路の動作例を示すタイミングチャートである。図２１では、図２０の階調電圧生成手段１のｎ個の出力端子の各々から正極性及び負極性の階調電圧が周期的に交互に出力される場合において、正極性の階調電圧が出力される第１出力期間及び負極性の階調電圧が出力される第２出力期間の２つの出力期間における各階調出力回路のスイッチの状態が示されている。なお、各階調出力回路及び演算増幅器７０のスイッチ１６１，１６２，１１２，１１３，１３１，１３２，１７１，１７２，１８１及び１８２は制御手段３により制御される。
【０１３７】
図２１を参照すると、正極性の出力期間である第１出力期間では、スイッチ１７１及び１８１がオン、スイッチ１７２及び１８２がオフに制御されることにより、トランジスタ２０１及び２３２が演算増幅器７０の入力段の一方の差動対として動作し、トランジスタ２０５及び２３６が演算増幅器７０の入力段の他方の差動対として動作する。また、第１出力期間において、スイッチ１６１，１６２，１１２，１１３，１３１及び１３２が図１８に示した動作例と同様に制御される。したがって、第１出力期間の第１の期間Ｔ０１において、キャパシタ１２１には入力電圧である正極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧に相当する電荷が充電され、第１出力期間の第２の期間Ｔ０２では、オフセット電圧は相殺され、入力電圧と等しい出力電圧を得ることができる。
【０１３８】
負極性の出力期間である第２出力期間では、スイッチ１７１及び１８１がオフ、スイッチ１７２及び１８２がオンに制御されることにより、トランジスタ２０１及び２３３が演算増幅器７０の入力段の一方の差動対として動作し、トランジスタ２０５及び２３７が演算増幅器７０の入力段の他方の差動対として動作する。また、第２出力期間において、スイッチ１６１，１６２，１１２，１１３，１３１及び１３２が図１８に示した動作例と同様に制御される。したがって、第２出力期間の第１の期間Ｔ０１において、キャパシタ１２２には入力
電圧である負極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧に相当する電荷が充電され、第２出力期間の第２の期間Ｔ０２では、オフセット電圧は相殺され、入力電圧と等しい出力電圧を得ることができる。
【０１３９】
第２出力期間経過後の図示せぬ各出力期間においても、上記のように極性に従って各スイッチを制御することによりオフセット電圧が補正され、入力電圧と等しい出力電圧を得ることができる。階調出力回路１００−１〜１００−ｎにより電流増幅された階調電圧の中から選択回路２−１〜２−ｍにより駆動に必要な電圧が選択され、データ線に出力される。
【０１４０】
なお、図２１のタイミングチャートでは、各スイッチには遅延がなく制御手段３によるスイッチ制御が同時になされる場合について示しているが、各スイッチが遅延を有する場合には、第１の期間Ｔ０１においてスイッチ１１３がオフになる前にスイッチ１６１及び１１２がオンにならないよう、また、第２の期間Ｔ０２においてスイッチ１６２及び１１２がオフになる前にスイッチ１１３がオンにならないように、遅延を考慮してスイッチ制御が行われる。
【０１４１】
以上説明したように図２０に示した駆動回路を動作させることにより、図２０に示した駆動回路においても、図１８の動作例に従って図１７に示した駆動回路を動作させる場合と同様の効果が得られることは明らかである。
【０１４２】
図２２は図２０に示した駆動回路の各階調出力回路の別の動作例を示すタイミングチャートである。図２１では、各出力期間にオフセット補正動作（オフセット電圧記憶動作）を必ず行なっていたが、図２２では、所定のＭ個の出力期間（Ｍは４以上の正の偶数）内の最初の第１、第２出力期間にのみオフセット補正動作を行なうという点が異なる。なお、各階調出力回路及び演算増幅器７０のスイッチ１６１，１６２，１１２，１１３，１３１，１３２，１７１，１７２，１８１及び１８２は制御手段３により制御される。また、所定のＭ個の出力期間は、階調出力回路の出力精度がリークのために低下しない期間に設定する必要がある。
【０１４３】
図２２を参照すると、最初の第１、第２出力期間では図２１の第１、第２出力期間におけるスイッチ制御と同様の制御が行われる。したがって、第１、第２出力期間では、図２１を用いて上述したように各階調出力回路において入力電圧と等しい出力電圧を得ることができる。
【０１４４】
第３〜第Ｍ出力期間の内、正極性の階調電圧が各階調出力回路に入力される出力期間（正極性の出力期間）では、第１出力期間において正極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧に相当する電荷がキャパシタ１２１に記憶、保持されているため、期間Ｔ０１に行うオフセット補正動作を行うことなく演算増幅器７０の出力を補正することができる。なお、第３〜第Ｍ出力期間の内、正極性の出力期間では、スイッチ１３１，１７１及び１８１はオンされ、スイッチ１３２，１７２及び１８２はオフされる。
【０１４５】
同様に、第３〜第Ｍ出力期間の内、負極性の階調電圧が各階調出力回路に入力される出力期間（負極性の出力期間）では、第２出力期間において負極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧に相当する電荷がキャパシタ１２２に記憶、保持されているため、期間Ｔ０１に行うオフセット補正動作を行うことなく演算増幅器７０の出力を補正することができる。なお、第３〜第Ｍ出力期間の内、負極性の出力期間では、スイッチ１３１，１７１及び１８１はオフされ、スイッチ１３２，１７２及び１８２はオンされる。
【０１４６】
なお、制御手段３は、外部信号により、図２０に示した駆動回路を用いた表示装置の電源投入時、あるいは、駆動回路が停止状態から再動作する場合に必ずオフセット補正動作を行うように制御してもよい。
【０１４７】
以上説明したように図２０に示した駆動回路を動作させることにより、図２０に示した駆動回路においても、図１９の動作例に従って図１７に示した駆動回路を動作させる場合と同様の効果が得られることは明らかである。
【０１４８】
なお、図１６に示した演算増幅器７０の構成は図１７や図２０に示した構成に限られるものではなく、すなわち、図１６に示した演算増幅器７０に適用可能な演算増幅器は図１４や図１５に示した構成の演算増幅器に限られるものではなく、どのような形態の演算増幅器でも図１７や図２０に示したように２つの逆相入力端子を設けることにより、図１６に示した演算増幅器７０として用いることができる。
【０１４９】
ところで、図１，８，１１及び１６に示した駆動回路では、オフセット補正動作（オフセット電圧記憶動作）を行う期間Ｔ０１は、データ線負荷とキャパシタの両方を駆動して出力電圧が安定するのに十分な期間に設定する必要がある。そこで、各階調出力回路の出力端子１０２にスイッチを設け、オフセット補正動作を行う期間Ｔ０１においてスイッチをオフさせて各階調出力回路を負荷から切り離し、補正電圧出力を行う期間Ｔ０２にスイッチをオンさせて各階調出力回路を負荷に接続するようにする。その結果、期間Ｔ０１ではデータ線負荷を駆動しなくてよく、キャパシタにオフセット電圧を記憶させるだけであるため、期間Ｔ０１を短縮させることができる。
【０１５０】
次に、本発明の上記各実施形態による表示装置の駆動回路を用いた液晶表示装置について図面を用いて説明する。
【０１５１】
図２３は本発明の上記各実施形態による表示装置の駆動回路を用いた液晶表示装置のソースドライバの構成を示す図である。図２３に示したソースドライバでは、階調に応じたデジタル信号が入力され、クロックに同期して全出力分のデジタル信号が順々にレジスタ３２に格納される。その後、全データをラッチ３３でラッチすると共に、本発明の上記各実施形態による駆動回路である駆動回路３４を通してデジタル信号を液晶の電圧−透過率特性に対応するアナログ信号へと変換してデータ線へと出力する。本発明の上記各実施形態による表示装置の駆動回路を液晶表示装置のソースドライバに組み込むことにより、低消費電力、高精度出力可能なソースドライバを実現することができる。
【０１５２】
図２４は本発明の上記各実施形態による表示装置の駆動回路を用いたソースドライバを組み込んだアクティブマトリクス駆動方式の液晶表示装置の構成を示す図である。図２４に示したアクティブマトリクス駆動方式の液晶表示装置では、コントローラ３５が、映像信号、クロック、垂直及び水平同期信号を受けて、階調電圧の信号を出力するソースドライバ３６と、走査信号を出力するゲートドライバ３７とを制御する。図２３のソースドライバを液晶表示装置のソースドライバ３６として使用することにより、低消費電力、高い表示品質を有する液晶表示装置を実現することができる。
【０１５３】
次に、本発明の上記各実施形態による表示装置の駆動回路を用いた携帯用電子機器について説明する。
【０１５４】
本発明の上記各実施形態による表示装置の駆動回路を用いたアクティブマトリクス型表示装置の用途として、携帯用電子機器、特に、携帯電話機に代表される携帯情報端末が挙げられる。以下、本発明の上記各実施形態による表示装置の駆動回路を用いたアクティブマトリクス型表示装置を組み込んだ携帯情報端末の一例として、携帯電話機について図面を用いて説明する。
【０１５５】
図２５は本発明の上記各実施形態による表示装置の駆動回路を用いたアクティブマトリクス型表示装置を組み込んだ携帯電話機を示す図である。図２５において、この携帯電話機は、筐体６０１と、アンテナ６０２と、音声入力部６０３と、音声出力部６０４と、キーパッド６０５と、表示部６０６とから構成されている。本発明では、アクティブマトリクス型表示装置が用いられた表示パネルに図２４の表示装置を用いることができる。図２４の表示装置を携帯電話機の表示部６０６に用いることにより、低消費電力、高い表示品質を有する携帯電話機を実現することができる。
【０１５６】
【発明の効果】
本発明による効果は、低消費電力、高精度出力及び低コストを実現することができることである。その理由は、各階調出力回路の記憶手段に、階調電圧生成手段からの入力信号の階調電圧レベルに応じて演算増幅器に発生するオフセット電圧の各々を予め記憶させておくためであり、これにより、入力信号の階調電圧レベルが変化する度に、既に記憶されていたオフセット電圧を消去して新たなオフセット電圧を記憶するようにしていた従来の技術と比較して、消費電力を低減することができる。
【０１５７】
また、各階調出力回路において、記憶手段として複数のキャパシタを用い、入力信号の階調電圧レベルに応じて選択される一のキャパシタに、オフセット電圧を記憶、保持させ、この保持されたオフセット電圧を用いて演算増幅器の出力が補正される。そのため、演算増幅器の出力の補正を高精度に行うことができ、高精度出力が可能となる。また、一度オフセット電圧が記憶、保持されると、次に同じ階調電圧レベルを有する入力信号が階調出力回路に供給されたときに、同じキャパシタが選択されこのキャパシタに保持されているオフセット電圧を用いて演算増幅器の出力が補正されるので、キャパシタの充放電による電力消費がほとんどなく、電力消費を最小限に抑えることが可能となる。
【０１５８】
また、階調出力回路は階調電圧生成手段の複数の出力端子に対してそれぞれ設けられている、すなわち、階調毎に階調出力回路が設けられているので、階調数が駆動回路の出力数よりも少ない場合、データ線毎に出力回路を設ける構成よりも出力回路数を削減することができる。よって、回路の省面積化を行うことができ、低コスト化を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による表示装置の駆動回路の構成を示す図である。
【図２】１画素のコモン電圧の波形及び液晶に印加される信号電圧のうち最大振幅の信号電圧の波形を示す図であり、図２（ａ）はコモンＤＣ駆動方式による各波形を示す図であり、図２ （ｂ）はコモン反転駆動方式による各波形を示す図である。
【図３】図１の駆動回路の階調電圧生成手段１の構成例を示す図であり、図３（ａ）はコモンＤＣ駆動方式を使用する場合の階調電圧生成手段１の構成例を示す図であり、図３（ｂ）はコモン反転駆動方式を使用する場合の階調電圧生成手段１の構成例を示す図である。
【図４】図１の制御手段３の動作を説明するための図である。
【図５】図１の駆動回路の各階調出力回路の動作例を示すタイミングチャートである。
【図６】図１の駆動回路の各階調出力回路の別の動作例を示すタイミングチャートである。
【図７】図１の各階調出力回路を図６のタイミングチャートに従って動作させる場合の制御手段３の制御内容を示すための図である。
【図８】本発明の第２の実施形態による表示装置の駆動回路の構成を示す図である。
【図９】図８の駆動回路の各階調出力回路の動作を示すタイミングチャートである。
【図１０】図８の駆動回路の各階調出力回路の出力電圧波形及び図１の駆動回路の各階調出力回路の出力電圧波形を示す図である。
【図１１】本発明の第３の実施形態による表示装置の駆動回路の構成を示す図である。
【図１２】図１１の駆動回路の各階調出力回路の動作を示すタイミングチャートである。
【図１３】アクティブマトリクス型有機ＥＬ表示装置の最も単純な画素構成を示す図である。
【図１４】図１の駆動回路の各階調出力回路の演算増幅器１０３の構成を示す図である。
【図１５】図１の駆動回路の各階調出力回路の演算増幅器１０３の別の構成を示す図である。
【図１６】本発明の第４の実施形態による表示装置の駆動回路の構成を示す図である。
【図１７】図１４に示した構成の演算増幅器を図１６の各階調出力回路の演算増幅器７０に適用した場合の表示装置の駆動回路の構成を示す図である。
【図１８】図１７の駆動回路の各階調出力回路の動作例を示すタイミングチャートである。
【図１９】図１７の駆動回路の各階調出力回路の別の動作例を示すタイミングチャートである。
【図２０】図１５に示した構成の演算増幅器を図１６の各階調出力回路の演算増幅器７０に適用した場合の表示装置の駆動回路の構成を示す図である。
【図２１】図２０の駆動回路の各階調出力回路の動作例を示すタイミングチャートである。
【図２２】図２０の駆動回路の各階調出力回路の別の動作例を示すタイミングチャートである。
【図２３】本発明の上記各実施形態による表示装置の駆動回路を用いた液晶表示装置のソースドライバの構成を示す図である。
【図２４】本発明の上記各実施形態による表示装置の駆動回路を用いたソースドライバを組み込んだアクティブマトリクス駆動方式の液晶表示装置の構成を示す図である。
【図２５】本発明の上記各実施形態による表示装置の駆動回路を用いたアクティブマトリクス型表示装置を組み込んだ携帯電話機を示す図である。
【図２６】従来の第１のデータ線駆動回路の構成を示す図である。
【図２７】従来の第２のデータ線駆動回路の構成を示す図である。
【図２８】従来の出力回路の構成を示す図である。
【図２９】図２８の出力回路の動作を示すタイミングチャートである。
【符号の説明】
１ 階調電圧生成手段
２−１〜２−ｍ 選択回路
３ 制御手段
１００−１〜１００−ｎ〜１００−２ｎ 階調出力回路
１０１ 回路入力端子
１０２ 回路出力端子
７０，１０３ 演算増幅器
７１，１０４ オフセット補正回路
１１１，１１２，１１３，１３１，１３２，１４１，
１４２，１５１，１５２，１６１，１６２ スイッチ
１２１，１２２，１２３，１２４ キャパシタ
【発明の属する技術分野】
本発明は表示装置の駆動回路、携帯電話機及び携帯用電子機器に関し、特に多階調表示を行う表示装置の駆動回路に関する。
【０００２】
【従来の技術】
液晶表示装置は、薄型、軽量、低電力という特長を有することから、ノート型パーソナルコンピュータをはじめとした様々な機器の表示装置に用いられている。その中でも、アクティブマトリクス駆動方式を用いた液晶表示装置は、高速応答、高精細表示、多階調表示可能という特長を有することから需要が高まっている。
【０００３】
アクティブマトリクス駆動方式を用いた液晶表示装置の表示部は、一般に、透明な画素電極及び薄膜トランジスタ（ＴＦＴ）を配置した半導体基板と、面全体に１つの透明な電極を形成した対向基板とを有し、これら２枚の基板を対向させて間に液晶を封入した構造からなる。そして、スイッチング機能を持つＴＦＴを制御することにより各画素電極に所定の電圧を印加し、各画素電極と対向基板に設けた対向電極との間の電位差により液晶の透過率を変化させて画像を表示している。半導体基板上には、各画素電極へ印加する複数のレベル電圧（階調電圧）を送るデータ線と、ＴＦＴのスイッチング制御信号を送る走査線とが配線され、各画素電極への階調電圧の印加はデータ線を介して行われる。データ線の駆動を行う方法として、これまで様々なデータ線駆動回路が用いられてきたが、その中で、データ線駆動回路の代表例について以下に説明する。
【０００４】
図２６は従来の第１のデータ線駆動回路の構成を示す図である。図２６に示した駆動回路は、抵抗ストリング４０１により生成された複数の階調電圧を、それぞれの階調電圧に対して設けた演算増幅器（オペアンプ）４０３−１〜４０３−ｎ（ｎは正の整数）によりインピーダンス変換し、インピーダンス変換された階調電圧の中から駆動に必要な電圧を選択回路（セレクタ）４０２−１〜４０２−ｍ（ｍは正の整数）により選択してデータ線負荷に出力することによりデータ線の駆動を行う。この駆動回路は、抵抗ストリング４０１により生成された複数の階調電圧のそれぞれを演算増幅器４０３−１〜４０３−ｎによりインピーダンス変換しているためデータ線駆動能力が高く、階調電圧を生成する抵抗ストリング４０１の抵抗値を大きくし、抵抗ストリング４０１に流れる電流を小さくすることが可能であり、駆動回路の低消費電力化を図ることができる。
【０００５】
一方、大型の液晶表示装置の場合には、データ線数が多く、また各データ線容量が大きくなるため、データ線駆動回路に大きな駆動能力が要求される。図２６の駆動回路では、１つの階調電圧で複数のデータ線を駆動する場合があるため、大型の液晶表示装置に用いる場合には駆動能力不足となる。そこで、大型の液晶表示装置に用いても十分な駆動能力を得ることができるデータ線駆動回路として、図２７に示す従来の第２のデータ線駆動回路が挙げられる。図２７の駆動回路は、抵抗ストリング４０１により生成された複数の階調電圧の中から駆動に必要な階調電圧を選択回路（セレクタ）４０２−１〜４０２−ｍにより選択し、データ線毎にデータ線出力回路として設けた演算増幅器４０４−１〜４０４−ｍによりインピーダンス変換を行い、１データ線負荷に出力することにより各データ線に所定の階調電圧を印加する。この駆動回路は、選択回路により選択された階調電圧をデータ線毎に設けた演算増幅器によりインピーダンス変換しているため大型の液晶表示装置に用いる場合でも十分な駆動能力を有している。
【０００６】
また、多階調表示を行う液晶表示装置では、隣接する階調電圧間の電位差が小さいため、演算増幅器に高い出力精度が要求される。しかし、演算増幅器は、演算増幅器を構成する能動素子の特性ばらつきによりオフセット電圧が生じるという問題がある。この問題を解決するため、図２７に示した駆動回路のデータ線出力回路４０４−１〜４０４−ｍの各々にオフセット補正機能を付加した演算増幅器を用いる場合がある。演算増幅器に生じるオフセット電圧を補正するため、これまで様々な方法が用いられてきたが、その中で、キャパシタを用いたオフセット補正手段を有する演算増幅器の代表例として特開平９−２４４５９０号公報に記載されている出力回路が挙げられる。
【０００７】
図２８は特開平９−２４４５９０号公報に記載の出力回路の構成を示す図である。図２８において、外部から供給される入力電圧Ｖｉｎは、出力回路の入力端子５０１を介して演算増幅器５０３の正相入力端子に入力される。演算増幅器５０３の出力電圧Ｖout は出力回路の出力端子５０２を介して外部に出力される。演算増幅器５０３の正相入力端子と演算増幅器５０３の出力端子との間には、スイッチ５０６及び５０７が直列に接続される。スイッチ５０６及び５０７相互の接続点と演算増幅器５０３の逆相入力端子との間にはキャパシタ５０５が接続される。また、演算増幅器５０３の逆相入力端子と演算増幅器５０３の出力端子との間にはスイッチ５０８が接続される。キャパシタ５０５とスイッチ５０６〜５０８とは、オフセット補正回路５０４を構成する。
【０００８】
次に、図２８の出力回路の動作について図２９に示したタイミングチャートを参照して説明する。まず、前回の状態である期間Ｔ１においては、スイッチ５０７のみをオン状態とし、他のスイッチ５０６及び５０８をオフ状態にしている。これにより、演算増幅器５０３の出力端子と逆相入力端子とがキャパシタ５０５を介して接続される。この状態では出力電圧Ｖout の電圧レベルは前回の出力電圧が継続している。
【０００９】
期間Ｔ２では、スイッチ５０７に加えて、スイッチ５０８がオンとなる。入力電圧Ｖｉｎの電圧レベルが変わると、それに応じて出力電圧Ｖout は変化し、オフセット電圧Ｖoff を含んだＶｉｎ＋Ｖoff となる。また、スイッチ５０７及び５０８をオンすることにより、キャパシタ５０５の両端は演算増幅器５０３の出力端子に接続されることにより短絡され、キャパシタ５０５の両端の電位は共に演算増幅器５０３の出力によってＶout （＝Ｖｉｎ＋Ｖoff ）となる。
【００１０】
期間Ｔ３において、スイッチ５０８をオンのままでスイッチ５０７をオフにし、その後スイッチ５０６をオンにする。これにより、キャパシタ５０５の一端は入力端子５０１に接続され、キャパシタ５０５の一端の電位はＶout からＶｉｎに変化する。スイッチ５０８がオンなので、キャパシタ５０５の他端の電位は出力電圧Ｖout のままである。したがって、キャパシタ５０５に印加される電圧はＶout −Ｖｉｎ＝Ｖｉｎ＋Ｖoff −Ｖｉｎ＝Ｖoff となり、キャパシタ５０５にオフセット電圧Ｖoff に相当する電荷が充電される。
【００１１】
期間Ｔ４では、スイッチ５０６及び５０８をオフにし、その後スイッチ５０７をオンにする。スイッチ５０６及び５０８をオフにすることにより、キャパシタ５０５が演算増幅器５０３の逆相入力端子及び出力端子間に直接接続され、キャパシタ５０５にオフセット電圧Ｖoff が保持される。スイッチ５０７をオンにすることにより、演算増幅器５０３の逆相入力端子に出力端子の電位を基準としてオフセット電圧Ｖoff が印加される。この結果、演算増幅器５０３の出力電圧Ｖout はＶout ＝Ｖｉｎ＋Ｖoff −Ｖoff ＝Ｖｉｎとなり、オフセット電圧は相殺され、演算増幅器５０３は高精度な電圧を出力することができる。
【００１２】
なお、図２９のタイミングチャートでは、各スイッチには遅延がなく制御手段３によるスイッチ制御が同時になされる場合について示しているが、各スイッチが遅延を有する場合には、期間Ｔ３においてスイッチ５０７がオフになる前にスイッチ５０６がオンにならないよう、また、期間Ｔ４においてスイッチ５０６及び５０８がオフになる前にスイッチ５０７がオンにならないように、遅延を考慮してスイッチ制御が行われる。
【００１３】
【発明が解決しようとする課題】
近年、携帯電話や携帯情報端末などを中心とした携帯機器が急激に普及しており、携帯機器の表示装置としてモバイルディスプレイの需要は非常に高まっている。従来、モバイルディスプレイに要求される性能の中心は低消費電力であったが、携帯機器の普及と共に高精細、多階調表示能力も求められるようになっている。
【００１４】
多階調表示を行う液晶表示装置では、各階調電圧間の電位差が小さくなるため、駆動回路に高い出力精度が要求される。しかし、図２６に示した駆動回路では、演算増幅器４０３−１〜４０３−ｎの各々に、演算増幅器を構成するトランジスタの特性ばらつきに起因するオフセット電圧が生じるため、出力電圧精度にばらつきが生じ、表示品質が低下するという課題がある。図２７に示した駆動回路においても図２６の駆動回路と同様に、演算増幅器４０４−１〜４０４−ｍの各々に、演算増幅器を構成するトランジスタの特性ばらつきに起因するオフセット電圧が生じるため、出力電圧精度にばらつきが生じ、色むらが生じるといった問題がある。また、高精細表示を行う液晶表示装置では一般に階調数よりもデータ線数が多く、図２７の駆動回路ではｍ個のデータ線に対してデータ線出力回路４０４−１〜４０４−ｍを設けるため回路数を多く要する。そのため、所要面積が増大し、コストが増大するという問題がある。
【００１５】
また、図２７に示した駆動回路の各データ線出力回路に図２８に示した出力回路を用いる場合においても、データ線数の多い液晶表示装置では、ｍ個のデータ線の各々に図２８に示した出力回路を設けるため、所要面積が増大し、コストが増大する。
【００１６】
さらに、図２７に示した駆動回路では、各データ線出力回路に入力される入力信号の電圧レベルは１出力期間毎に異なる場合がある。入力信号の電圧レベルが変化すると、演算増幅器に発生するオフセット電圧の大きさも変動する。このオフセット電圧の変動はｍＶ単位の変動であるが、このｍＶ単位の変動が液晶表示装置の階調表示に影響を与えてしまう。したがって、図２７に示した駆動回路の各データ線出力回路に図２８に示した出力回路を用いる場合、１出力期間毎に各出力回路への入力信号の電圧レベルが変化することによって１出力期間毎に演算増幅器５０３に発生するオフセット電圧の大きさが異なるので、各出力回路における高精度出力を実現して液晶表示装置における高精細表示、多階調表示を実現するために各出力回路は１出力期間毎にオフセット補正動作を行う必要がある。しかし、１出力期間毎にオフセット補正動作を行うと、オフセット電圧を記憶させるキャパシタを１出力期間毎に充放電させなければならないので、消費電力が増大するという問題がある。
【００１７】
また、オフセット補正動作をスイッチ制御により行うと、スイッチング時に生じる容量結合の影響により各出力回路の出力精度が低下する場合がある。これは、各スイッチに用いられるＭＯＳトランジスタには寄生容量が存在するため、スイッチング時に寄生容量を介して電荷の移動が生じ、これにより、キャパシタに記憶、保持されたオフセット電圧に相当する電荷が影響を受けるためである。オフセット電圧を記憶させるキャパシタの容量を大きくすることにより出力精度低下を抑制することができるが、容量を大きくすると１出力期間毎に行うオフセット補正動作によるキャパシタの充放電により消費電力が増大するという問題がある。
【００１８】
なお、特開２００１−１００７０４号公報には、液晶駆動電源の電圧を分割する抵抗分割回路に複数の調整用抵抗を設け、これら抵抗の大きさにより各増幅器のオフセット電圧を低減して出力精度を高めるようにした技術が記載されている。しかし、そもそも抵抗自体にばらつきがあるので、抵抗の大きさにより各増幅器のオフセット電圧を低減しようとしても十分に低減することができず、よって、十分な出力精度を得ることができない。
【００１９】
本発明の目的は、低消費電力、高精度出力及び低コストを実現する表示装置の駆動回路を提供することである。
【００２０】
【課題を解決するための手段】
本発明による表示装置の駆動回路は、複数の階調電圧を生成する階調電圧生成手段と、この階調電圧生成手段の複数の出力端子に対してそれぞれ設けられ、前記階調電圧生成手段の出力端子を介して入力される入力信号をインピーダンス変換する演算増幅器をそれぞれ有する複数の階調出力回路と、これら複数の階調出力回路の出力信号の中から表示装置の駆動に必要な信号を選択する選択手段とを含む表示装置の駆動回路であって、前記複数の階調出力回路の各々は、前記入力信号の階調電圧レベルに応じて前記演算増幅器に発生するオフセット電圧の各々を記憶する複数のキャパシタを有し、前記複数のキャパシタに記憶された前記オフセット電圧を用いて前記演算増幅器の出力を補正すべく前記複数の階調出力回路の各々を制御する制御手段を含み、前記制御手段は、第１の期間に、前記入力信号の階調電圧レベルに応じて前記複数のキャパシタの中から一のキャパシタを選択しこの選択されるキャパシタに前記演算増幅器のオフセット電圧を記憶させるべく前記複数の階調出力回路の各々を制御し、前記第１の期間より後の第２の期間に、前記選択されるキャパシタに記憶された前記オフセット電圧を用いて前記演算増幅器の出力を補正すべく前記複数の階調出力回路の各々を制御することを特徴とする。
【００２２】
また、前記駆動回路において、前記第１及び第２の期間が１出力期間に設定され、前記制御手段は、前記１出力期間の前記第１の期間に、前記入力信号の階調電圧レベルに応じて前記複数のキャパシタの中から一のキャパシタを選択しこの選択されるキャパシタに前記演算増幅器のオフセット電圧を記憶させるべく前記複数の階調出力回路の各々を制御し、前記１出力期間の前記第２の期間に、前記選択されるキャパシタに記憶された前記オフセット電圧を用いて前記演算増幅器の出力を補正すべく前記複数の階調出力回路の各々を制御することを特徴とする。
【００２７】
本発明の作用は次の通りである。各階調出力回路の記憶手段に、階調電圧生成手段からの入力信号の階調電圧レベルに応じて演算増幅器に発生するオフセット電圧の各々を予め記憶させておくことにより、入力信号の階調電圧レベルが変化する度に、既に記憶されていたオフセット電圧を消去して新たなオフセット電圧を記憶するようにしていた従来の技術と比較して、消費電力を低減することができる。
【００２８】
また、各階調出力回路において、記憶手段として複数のキャパシタを用い、入力信号の階調電圧レベルに応じて選択される一のキャパシタに、オフセット電圧を記憶、保持させ、この保持されたオフセット電圧を用いて演算増幅器の出力が補正される。そのため、演算増幅器の出力の補正を高精度に行うことができ、高精度出力が可能となる。また、一度オフセット電圧が記憶、保持されると、次に同じ階調電圧レベルを有する入力信号が階調出力回路に供給されたときに、同じキャパシタが選択されこのキャパシタに保持されているオフセット電圧を用いて演算増幅器の出力が補正されるので、キャパシタの充放電による電力消費がほとんどなく、電力消費を最小限に抑えることが可能となる。
【００２９】
また、階調出力回路は階調電圧生成手段の複数の出力端子に対してそれぞれ設けられている、すなわち、階調毎に階調出力回路が設けられているので、階調数がデータ線数よりも少ない場合、データ線毎に出力回路を設ける構成よりも出力回路数を削減することができる。よって、回路の省面積化を行うことができ、低コスト化を実現することができる。
【００３０】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を用いて説明する。図１は本発明の第１の実施形態による表示装置の駆動回路の構成を示す図である。図１に示した駆動回路は、２つの極性を有する表示装置の駆動回路に適用することが可能であり、具体的には、正極性及び負極性の２つの極性を有する液晶表示装置の駆動回路に適用可能である。
【００３１】
図１において、本発明の第１の実施形態による液晶表示装置の駆動回路は、正極性の複数の階調電圧ＶＰ１，ＶＰ２，・・・，ＶＰｎ（ｎは正の整数）、あるいは負極性の複数の階調電圧ＶＮ１，ＶＮ２，・・・，ＶＮｎを出力する階調電圧生成手段１と、階調電圧生成手段１からの階調電圧ＶＰ１〜ＶＰｎあるいはＶＮ１〜ＶＮｎを増幅する階調出力回路１００−１〜１００−ｎと、選択回路（セレクタ）２−１〜２−ｍ（ｍは正の整数）と、階調電圧生成手段１及び各階調出力回路を制御する制御手段３とから構成されている。
【００３２】
選択回路２−１〜２−ｍの各々は、階調出力回路１００−１〜１００−ｎにより増幅された階調電圧の中から映像データ信号にしたがって表示装置の駆動に必要な電圧を選択し、データ線に出力する。階調出力回路１００−１〜１００−ｎは、階調電圧生成手段１のｎ個の出力端子に対してそれぞれ設けられている。すなわち、階調毎に階調出力回路が設けられる。階調電圧生成手段１は、例えば、抵抗素子を直列接続した抵抗ストリングから構成され、抵抗ストリング内の接続端子から階調出力回路１００−１〜１００−ｎに正極性あるいは負極性の階調電圧をそれぞれ出力する。
【００３３】
なお、液晶表示装置に用いられる液晶には劣化を防ぐために交流電圧を印加する必要があり、液晶を交流駆動する方法としてコモン電圧（対向電圧）を固定して交流駆動を行う方式と、コモン電圧を極性に応じて変化させることにより交流駆動を行う方式が知られている。前者の駆動方式はコモンＤＣ駆動方式と呼ばれ、コモン電圧を一定とし、コモン電圧を基準として液晶に印加する電圧を交互に正、負に反転させる方式である。後者の駆動方式はコモン反転駆動方式と呼ばれ、極性に応じてコモン電圧を変化させ、コモン電圧を基準として液晶に印加する電圧を交互に正、負に反転させる方式である。
【００３４】
図２は１画素のコモン電圧の波形及び液晶に印加される信号電圧のうち最大振幅の信号電圧の波形を示す図であり、図２（ａ）はコモンＤＣ駆動方式による各波形を示す図であり、図２（ｂ）はコモン反転駆動方式による各波形を示す図である。なお、図２（ａ）及び（ｂ）では、１フレーム毎に極性反転が行われており、液晶の最大印加電圧は５Ｖとされている。図２（ａ）を参照すると、コモンＤＣ駆動方式では、コモン電圧が５Ｖ一定であるため、コモン電圧を基準として液晶に最大印加電圧である５Ｖを印加するためには、信号電圧の範囲は０〜１０Ｖとなる。一方、図２（ｂ）を参照すると、コモン反転駆動方式では、コモン電圧はあるフレームでは０Ｖ、次のフレームでは５Ｖに変化しており、コモン電圧を基準として液晶に最大印加電圧である５Ｖを印加するために、コモン電圧が０Ｖであるときの信号電圧は５Ｖ、コモン電圧が５Ｖであるときの信号電圧は０Ｖとなり、信号電圧の範囲は０〜５Ｖとなる。
【００３５】
本発明の第１の実施形態による表示装置の駆動回路では、コモンＤＣ駆動方式及びコモン反転駆動方式が使用可能である。図３は図１に示した駆動回路の階調電圧生成手段１の構成例を示す図であり、図３（ａ）はコモンＤＣ駆動方式を使用する場合の階調電圧生成手段１の構成例を示す図であり、図３（ｂ）はコモン反転駆動方式を使用する場合の階調電圧生成手段１の構成例を示す図である。
【００３６】
図３（ａ）を参照すると、コモンＤＣ駆動方式では、抵抗ストリングの一端に高位電源電圧Ｖ１が印加され、抵抗ストリングの他端に低位電源電圧Ｖ２が印加されており、抵抗ストリングの各接続端子から正極性の階調電圧ＶＰ１〜ＶＰｎ及び負極性の階調電圧ＶＮ１〜ＶＮｎが生成される。コモンＤＣ駆動方式において正極性の場合には、スイッチ１１−１〜１１−ｎがオンされ、スイッチ１２−１〜１２−ｎがオフされることにより、正極性の階調電圧ＶＰ１〜ＶＰｎが選択され出力される。また、負極性の場合には、スイッチ１１−１〜１１−ｎがオフされ、スイッチ１２−１〜１２−ｎがオンされることにより、負極性の階調電圧ＶＮ１〜ＶＮｎが選択され出力される。
【００３７】
一方、図３（ｂ）を参照すると、コモン反転駆動方式において正極性の場合には、スイッチ１３−１及び１４−２がオンされ、スイッチ１３−２及び１４−１がオフされることにより、抵抗ストリングの一端に高位電源電圧Ｖ３が印加され、抵抗ストリングの他端に低位電源電圧Ｖ４が印加され、抵抗ストリングの各接続端子から正極性の階調電圧ＶＰ１〜ＶＰｎが生成され出力される。また、負極性の場合には、スイッチ１３−１及び１４−２がオフされ、スイッチ１３−２及び１４−１がオンされることにより、抵抗ストリングの一端に低位電源電圧Ｖ４が印加され、抵抗ストリングの他端に高位電源電圧Ｖ３が印加され、抵抗ストリングの各接続端子から負極性の階調電圧ＶＮ１〜ＶＮｎが生成され出力される。以上のように、コモン反転駆動方式では、極性に応じて抵抗ストリングの両端に印加する電圧を反転させることにより、コモン電圧と各抵抗ストリング端子の電位差を正極性及び負極性において等しくすることができる。
【００３８】
図１に戻り、階調出力回路１００−１〜１００−ｎの各々は、回路入力端子１０１と、回路出力端子１０２と、演算増幅器１０３と、オフセット補正回路１０４とから構成されている。入力端子１０１には、階調電圧生成手段１から出力される正極性あるいは負極性の階調電圧が入力される。ボルテージフォロワの演算増幅器１０３は、階調電圧生成手段１から出力される正極性あるいは負極性の階調電圧と等しい電圧を出力端子１０２に出力する。
【００３９】
オフセット補正回路１０４は、スイッチ１１１〜１１３と、２個のキャパシタ１２１，１２２と、スイッチ１３１，１３２及びスイッチ１４１，１４２からなるキャパシタ選択手段とから構成されている。スイッチ１１１は演算増幅器１０３の逆相入力端子と出力端子１０２との間に接続され、スイッチ１１２及び１１３は入力端子１０１と出力端子１０２との間に直列に接続されている。また、２個のキャパシタ１２１，１２２のそれぞれの一端はスイッチ１３１，１３２を介してスイッチ１１２と１１３の接続点に共通に接続され、キャパシタ１２１，１２２のそれぞれの他端はスイッチ１４１，１４２を介して演算増幅器１０３の逆相入力端子に接続されている。
【００４０】
図４は図１に示した制御手段３の動作を説明するための図である。図４において、制御手段３は外部信号及び極性信号に基づいて、階調電圧生成手段１と各階調出力回路の制御を行う。
【００４１】
まず、制御手段３の階調電圧生成手段１に対する制御動作について図４及び図１、図３を参照して説明する。
【００４２】
図４において、制御手段３は、制御手段３に入力される外部信号及び極性信号に従って、図３（ａ），（ｂ）のような階調電圧生成手段１のスイッチのオン、オフの制御を行う。なお、上記の外部信号とは、図１の駆動回路の外部から供給される信号を意味し、各スイッチの制御信号の元となる信号である。通常、液晶表示装置の場合には、極性信号、外部信号はコントローラ（図示せず）から供給される。
【００４３】
図１及び図３（ａ）を参照すると、コモンＤＣ駆動方式の階調電圧生成手段１は、外部より制御手段３に供給される外部信号及び極性信号に従って、極性信号が正極性の場合には、スイッチ１１−１〜１１−ｎをオン、スイッチ１２−１〜１２−ｎをオフさせることにより、正極性の階調電圧（ＶＰ１〜ＶＰｎ）を生成し、各階調出力回路へと出力する。極性信号が負極性の場合には、階調電圧生成手段１は、スイッチ１１−１〜１１−ｎをオフ、スイッチ１２−１〜１２−ｎをオンさせることにより、負極性の階調電圧（ＶＮ１〜ＶＮｎ）を階調出力回路へと出力する。
【００４４】
また、図１及び図３（ｂ）を参照すると、コモン反転駆動方式の階調電圧生成手段１は、外部より制御手段３に供給される外部信号及び極性信号に従って、極性信号が正極性の場合にはスイッチ１３−１及び１４−２をオン、スイッチ１３−２及び１４−１をオフさせることにより、正極性の階調電圧（ＶＰ１〜ＶＰｎ）を生成し、各階調出力回路へと出力する。極性信号が負極性の場合には、階調電圧生成手段１は、スイッチ１３−１及び１４−２をオフ、スイッチ１３−２及び１４−１をオンさせることにより、負極性の階調電圧（ＶＮ１〜ＶＮｎ）を階調出力回路へと出力する。
【００４５】
次に、制御手段３の階調出力回路１００−１〜１００−ｎに対する制御動作について説明する。図４及び図１において、制御手段３は、制御手段３に入力される外部信号及び極性信号に従って、各階調出力回路のスイッチのオン、オフの制御を行う。各階調出力回路において、外部より制御手段３に供給される極性信号に従って、キャパシタ１２１，１２２からいずれか１つのキャパシタを選択するようにスイッチ１３１，１３２及び１４１，１４２からなるキャパシタ選択手段の動作が行われる。すなわち、制御手段３は、各階調出力回路の入力信号の階調電圧レベルに応じてキャパシタ１２１，１２２の中から１つのキャパシタを選択するよう、各階調出力回路のスイッチ１３１，１３２，１４１，１４２を制御する。例えば、制御手段３は、極性信号が正極性を示すとき、すなわち、各階調出力回路の入力信号の階調電圧レベルが正極性の階調電圧であるとき、各階調出力回路のキャパシタ１２１を選択すべく制御をなし、極性信号が負極性を示すとき、すなわち、各階調出力回路の入力信号の階調電圧レベルが負極性の階調電圧であるとき、各階調出力回路のキャパシタ１２２を選択すべく制御をなす。また、制御手段３は、各階調出力回路のスイッチ１１１〜１１３を制御することにより各階調出力回路の動作の制御を行う。
【００４６】
図１に戻り、選択回路２−１〜２−ｍの各々は、映像データ信号に従って階調出力回路１００−１〜１００−ｎの演算増幅器１０３により電流増幅された階調電圧から駆動に必要な電圧を選択しデータ線に出力する。
【００４７】
次に、本発明の第１の実施形態による表示装置の駆動回路の動作について説明する。図５は図１に示した駆動回路の各階調出力回路の動作例を示すタイミングチャートである。図５では、図１の階調電圧生成手段１のｎ個の出力端子の各々から正極性及び負極性の階調電圧が周期的に交互に出力される場合において、正極性の階調電圧が出力される出力期間である第１出力期間及び負極性の階調電圧が出力される出力期間である第２出力期間の２つの出力期間における各階調出力回路のスイッチの状態が示されている。なお、各１出力期間は、演算増幅器１０３のオフセット補正動作（オフセット電圧記憶動作）を行う第１の期間Ｔ０１と、補正出力動作を行う第２の期間Ｔ０２との２つの期間から構成されており、各階調出力回路のスイッチ１１１〜１１３及びスイッチ１３１，１３２，１４１，１４２は制御手段３により制御される。
【００４８】
図５及び図１を参照すると、まず、正極性の出力期間である第１出力期間では、スイッチ１３１，１４１がオンされ、スイッチ１３２，１４２がオフされることにより、キャパシタ１２１が選択される。また、第１出力期間の第１の期間Ｔ０１において、スイッチ１１１，１１２がオンされ、スイッチ１１３がオフされると、演算増幅器１０３の出力電圧Ｖout は入力電圧Ｖｉｎにオフセット電圧Ｖoff を含んだＶｉｎ＋Ｖoff となる。このとき、キャパシタ１２１の一方の端子の電位は入力電圧Ｖｉｎに、他方の端子はＶout となるので、キャパシタ１２１には入力電圧である正極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧Ｖoff に相当する電荷が充電される。
【００４９】
第１出力期間の第２の期間Ｔ０２では、スイッチ１１１，１１２がオフされ、スイッチ１１３がオンされる。スイッチ１１１，１１２がオフされることにより、キャパシタ１２１は演算増幅器１０３の逆相入力端子及び出力端子１０２間に直接接続され、キャパシタ１２１にはオフセット電圧Ｖoff が保持される。スイッチ１１３をオンすることにより、演算増幅器１０３の逆相入力端子に出力端子１０２の電位を基準としてオフセット電圧Ｖoff が印加される。この結果、階調出力回路１００−１〜１００−ｎの各々において、出力電圧Ｖout は、Ｖout ＝Ｖｉｎ＋Ｖoff −Ｖoff ＝Ｖｉｎとなり、オフセット電圧は相殺され、入力電圧Ｖｉｎと等しい出力電圧を得ることができる。
【００５０】
次に、負極性の出力期間である第２出力期間では、スイッチ１３１，１４１がオフされ、スイッチ１３２，１４２がオンされることにより、キャパシタ１２２が選択される。第２出力期間の第１の期間Ｔ０１及び第２の期間Ｔ０２は、第１出力期間の第１の期間Ｔ０１及び第２の期間Ｔ０２と同様にスイッチ１１１〜１１３が制御される。これにより、階調出力回路１００−１〜１００−ｎの各々において、入力電圧である負極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧がキャパシタ１２２に充電され、第１出力期間と同様にオフセット電圧が相殺される。
【００５１】
第２出力期間経過後の図示せぬ各出力期間においても、上記のように極性に従って各スイッチを制御することによりオフセット電圧が補正され、入力電圧と等しい出力電圧を得ることができる。階調出力回路１００−１〜１００−ｎにより電流増幅された階調電圧の中から選択回路２−１〜２−ｍにより駆動に必要な電圧が選択され、データ線に出力される。
【００５２】
なお、図５のタイミングチャートでは、各スイッチには遅延がなく制御手段３によるスイッチ制御が同時になされる場合について示しているが、各スイッチが遅延を有する場合には、第１の期間Ｔ０１においてスイッチ１１３がオフになる前にスイッチ１１１及び１１２がオンにならないよう、また、第２の期間Ｔ０２においてスイッチ１１１及び１１２がオフになる前にスイッチ１１３がオンにならないように、遅延を考慮してスイッチ制御が行われる。
【００５３】
演算増幅器１０３に生じるオフセット電圧の大きさは入力電圧の大きさにより異なるが、本実施形態では、各階調出力回路に入力される入力電圧である正極性及び負極性の２つの階調電圧にそれぞれ対応付けられた２つのキャパシタを設けているため、正極性の階調電圧が入力される場合に演算増幅器１０３に生じるオフセット電圧をキャパシタ１２１に記憶、保持させ、負極性の階調電圧が入力される場合に演算増幅器１０３に生じるオフセット電圧をキャパシタ１２２に記憶、保持させることができる。一度、これら２つのキャパシタにそれぞれオフセット電圧を記憶、保持させると、次に同じ極性の階調電圧が入力される出力期間において、キャパシタを充放電させる必要がなく、スイッチング時に生じる容量結合の影響により変動した電荷を補充するだけでよい。そのため、キャパシタには電荷の充放電による電力消費がほとんどない。
【００５４】
また、各キャパシタに１度オフセット電圧を記憶させると充放電による電力消費がほとんどないので、スイッチング時に生じる容量結合の影響を抑えるために各キャパシタの容量を大きくしても消費電力を増大させずに出力精度を高めることができる。
【００５５】
以上のことから、本発明の第１の実施形態に従えば、低消費電力、且つ高精度なオフセット補正機能を有する階調出力回路を用いることにより、低消費電力、且つ高精度出力可能な表示装置の駆動回路を実現することができる。
【００５６】
また、現在の携帯電話機に用いられる液晶表示装置では一般に、データ線数（ｍ）より階調数（ｎ）が少ないため、図２７に示したようにｍ本のデータ線にそれぞれ出力回路を設ける構成と比較して、図１に示した駆動回路では回路数を削減することができ、よって、低コスト化を実現することができる。例えば、現在の携帯電話機に用いられる４０９６色、画素数が１２０×１６０の液晶表示装置では、階調数が１６、データ線数が３６０（１２０×ＲＧＢ）であり、階調数はデータ線数より大幅に少ない。
【００５７】
さらに、複数のデータ線が同じ階調電圧により駆動される場合、図１に示した駆動回路では、当該複数のデータ線は共通の階調出力回路により増幅された階調電圧により駆動されるため、データ線毎に出力電圧にばらつきが生じることがない。
【００５８】
なお、図１に示した駆動回路では、階調電圧生成手段１により生成された階調電圧を階調出力回路により増幅し、増幅された電圧を選択回路により選択して選択された電圧をデータ線負荷に出力する。そのため、選択回路における選択結果によっては、全てのデータ線を１つの階調出力回路により駆動する場合がある。しかし、モバイルディスプレイのような精細度の低い小型のディスプレイは、データ線容量が十分に小さいため、この場合にも十分に駆動することができる。
【００５９】
また、図１に示した駆動回路の各階調出力回路に用いる演算増幅器は、どのような形態のものでも構わない。
【００６０】
図６は図１に示した駆動回路の各階調出力回路の別の動作例を示すタイミングチャートである。図５では、各出力期間にオフセット補正動作（オフセット電圧記憶動作）を必ず行っていたが、図６では、所定のＭ個の出力期間（Ｍは４以上の正の偶数）内の最初の第１、第２出力期間にのみオフセット補正動作を行うという点が異なる。所定のＭ個の出力期間は、階調出力回路の出力精度がリークのために低下しない期間に設定する必要がある。
【００６１】
なお、図６のタイミングチャートに従った各階調出力回路の動作は、制御手段３により制御される。図７は、図１の各階調出力回路を図６のタイミングチャートに従って動作させる場合の制御手段３の制御内容を示すための図である。図７において、制御手段３は、外部より制御手段３に供給される外部信号、極性信号及びオフセット補正動作信号に従って、階調電圧生成手段１及び各階調出力回路の制御を行う。同図において、階調電圧生成手段１及び各階調出力回路のスイッチ１３１，１３２，１４１，１４２は外部より制御手段３に供給される極性信号に従って図４と同様に制御される。各階調出力回路のスイッチ１１１〜１１３は、オフセット補正動作信号がＨ(High)レベルの場合に図６のオフセット補正動作を行う第１、第２出力期間の動作が行われ、オフセット補正動作信号がＬ(Low) レベルの場合に補正電圧出力のみ行う第３〜第Ｍ出力期間の動作が行われる。
【００６２】
図６及び図１を参照すると、第１、第２出力期間では、図５の第１、第２出力期間におけるスイッチ制御と同様の制御が行われる。したがって、第１出力期間では、各階調出力回路に入力される正極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧がキャパシタ１２１に充電、保持され、キャパシタ１２１に記憶されたオフセット電圧を用いて演算増幅器１０３の出力が補正されることにより、各階調出力回路において入力電圧と等しい出力電圧を得ることができる。
【００６３】
同様に、第２出力期間では、各階調出力回路に入力される負極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧がキャパシタ１２２に充電、保持され、キャパシタ１２２に記憶されたオフセット電圧を用いて演算増幅器１０３の出力が補正されることにより、各階調出力回路において入力電圧と等しい出力電圧を得ることができる。
【００６４】
次に、第３〜第Ｍ出力期間の内、正極性の階調電圧が各階調出力回路に入力される出力期間（正極性の出力期間）では、第１出力期間において正極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧に相当する電荷がキャパシタ１２１に記憶、保持されているため、期間Ｔ０１に行うオフセット補正動作を行うことなく演算増幅器１０３の出力を補正することができる。
【００６５】
同様に、第３〜第Ｍ出力期間の内、負極性の階調電圧が各階調出力回路に入力される出力期間（負極性の出力期間）では、第２出力期間において負極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧に相当する電荷がキャパシタ１２２に記憶、保持されているため、期間Ｔ０１に行うオフセット補正動作を行うことなく演算増幅器１０３の出力を補正することができる。
【００６６】
図６の動作例に従って制御手段３により図１に示した駆動回路を動作させることにより、第１〜第Ｍ出力期間において、最初の第１、第２出力期間のみオフセット補正動作を行い、それ以降の第３〜第Ｍ出力期間においてオフセット補正動作を行うことなく補正電圧出力が可能である。したがって、第１〜第Ｍ出力期間における消費電力を図５のタイミングチャートに従った動作よりも抑えることがきる。
【００６７】
このように、図６のタイミングチャートに従った動作を行うことにより、図５に従った動作と同様に高精度なオフセット補正を行うことが可能であり、また、図５に従って図１に示した駆動回路を動作させる場合より低消費電力化を実現することができる。
【００６８】
なお、制御手段３は、外部信号により、図１に示した駆動回路を用いた表示装置の電源投入時、あるいは、駆動回路が停止状態から再動作する場合に必ずオフセット補正動作を行うように制御してもよい。
【００６９】
本発明の第２の実施形態による表示装置の駆動回路の構成を図８に示す。図８において、図１と同等部分は同一符号にて示している。図８を参照すると、階調出力回路１００−１〜１００−ｎの各々において、出力端子１０２にスイッチ１５１，１５２を介してキャパシタ１２３、１２４がそれぞれ接続されており、キャパシタ１２３，１２４の他端はそれぞれ高位電源電圧ＶDD、低位電源電圧ＶSSに接続されている。その他の構成は図１の構成と同様である。
【００７０】
次に、本発明の第２の実施形態による表示装置の駆動回路の動作について図面を参照して説明する。図９は図８に示した駆動回路の各階調出力回路の動作を示すタイミングチャートである。なお、各階調出力回路のスイッチ１１１〜１１３及びスイッチ１３１，１３２，１４１，１４２，１５１，１５２は、制御手段３に入力される外部信号、極性信号及びオフセット補正動作信号に従って制御手段３により制御される。
【００７１】
図９及び８を参照すると、まず、正極性の第１出力期間では、スイッチ１３１，１４１がオンされ、スイッチ１３２，１４２がオフされることにより、キャパシタ１２１が選択される。第１出力期間の第１の期間Ｔ０１において、出力端子１０２に接続されているスイッチ１５１，１５２は共にオフされる。また、第１出力期間の第１の期間Ｔ０１において、スイッチ１１１，１１２がオンされ、スイッチ１１３がオフされるので、出力電圧Ｖout は入力電圧Ｖｉｎにオフセット電圧Ｖoff を含んだ電圧となる。このとき、キャパシタ１２１の一方の端子の電位は入力電圧Ｖｉｎに、他方の端子の電位はＶout となり、キャパシタ１２１には入力電圧である正極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧Ｖoff に相当する電荷が充電される。
【００７２】
次に、第１出力期間の第２の期間Ｔ０２では、スイッチ１１１，１１２がオフされ、スイッチ１１３がオンされる。このとき、キャパシタ１２１は演算増幅器１０３の逆相入力端子及び出力端子１０２間に直接接続され、キャパシタ１２１にはオフセット電圧Ｖoff が保持される。スイッチ１１３がオンされることにより、演算増幅器１０３の逆相入力端子に出力端子１０２の電位を基準としてオフセット電圧Ｖoff が印加される。この結果、出力電圧Ｖout は、Ｖout ＝Ｖｉｎ＋Ｖoff −Ｖoff ＝Ｖｉｎとなり、オフセット電圧は相殺され、入力電圧Ｖｉｎと等しい出力電圧を得ることができる。また、第１出力期間の第２の期間Ｔ０２にスイッチ１５１がオンされるため、キャパシタ１２３には正極性時の補正された出力電圧が充電される。
【００７３】
次に、負極性の第２出力期間では、スイッチ１３１，１４１がオフされ、スイッチ１３２，１４２がオンされることにより、キャパシタ１２２が選択される。スイッチ１１１〜１１３は、第２出力期間においても、第１出力期間の第１の期間Ｔ０１及び第２の期間Ｔ０２と同様に制御される。また、出力端子１０２に接続されたスイッチ１５１，１５２は共に、第２出力期間の第１の期間Ｔ０１ではオフされる。そして、第２出力期間の第２の期間Ｔ０２において、スイッチ１５１がオフされ、スイッチ１５２がオンされる。
【００７４】
上記のようにスイッチを制御することにより、第２出力期間においても、入力電圧である負極性の階調電圧に応じて演算増幅器１０３に生じるオフセット電圧がキャパシタ１２２に充電され、第１出力期間と同様にオフセット電圧が相殺される。また、キャパシタ１２４には負極性時の補正された出力電圧が充電される。
【００７５】
次に、正極性である第３出力期間では、キャパシタ１２１には第１出力期間において演算増幅器１０３に生じたオフセット電圧に相当する電荷が記憶、保持されている。そのため、第３出力期間では、第１出力期間の期間Ｔ０１に行われたオフセット補正動作（オフセット電圧記憶動作）を行う必要がなく、第１出力期間の期間Ｔ０２と同様の動作のみを行うことにより、演算増幅器１０３の出力を補正することができる。
【００７６】
また、キャパシタ１２３には第１出力期間において充電された正極性時の出力電圧が保持されているため、スイッチ１５１がオンされることにより、第３出力期間の初期段階ではキャパシタ１２３から電荷がデータ線容量へと供給される。したがって、データ線の電圧変化が速められる。
【００７７】
次に、負極性である第４出力期間では、キャパシタ１２２には第２出力期間において演算増幅器１０３に生じたオフセット電圧に相当する電荷が記憶、保持されている。そのため、第４出力期間では、第２出力期間の期間Ｔ０１に行われたオフセット補正動作を行う必要がなく、第２出力期間の期間Ｔ０２と同様の動作のみを行うことにより、演算増幅器１０３の出力を補正することができる。
【００７８】
また、キャパシタ１２４には第２出力期間において充電された負極性時の出力電圧が保持されているため、スイッチ１５２がオンされることにより、第４出力期間の初期段階ではキャパシタ１２４から電荷がデータ線容量へと供給される。したがって、データ線の電圧変化が速められる。
【００７９】
第４出力期間以降の図示せぬ出力期間では、正極性及び負極性の出力期間が交互に繰り返されるため、極性に応じて第３出力期間及び第４出力期間における動作を交互に行うことにより、演算増幅器１０３の出力を補正することができる。また、各出力期間の初期段階にはキャパシタ１２３あるいは１２４に保持された電荷がデータ線容量へと供給されるため、データ線の電圧変化が速くなる。
【００８０】
このように、図８に示した駆動回路では、各階調出力回路の出力端子１０２にスイッチ１５１，１５２を介してキャパシタ１２３，１２４を接続することにより、一度キャパシタ１２３，１２４が補正された出力電圧を保持すると、それ以降の出力期間においてキャパシタ１２３あるいは１２４から電荷がデータ線へと供給されるため出力電圧の変化が速くなる。そのため、演算増幅器１０３の駆動電流を小さくして駆動能力を抑えることができる、よって、図１に示した駆動回路よりも低消費電力化することができる。
【００８１】
図１０は図８に示した駆動回路の各階調出力回路の出力電圧波形及び図１に示した駆動回路の各階調出力回路の出力電圧波形を示す図である。なお、図１０に示された出力電圧波形は、補正電圧出力を行う期間Ｔ０２における波形である。図１０に示されているように、期間Ｔ０２の初期段階において、図８の各階調出力回路の出力電圧は、キャパシタ１２３あるいは１２４から電荷がデータ線へと供給されるため、図１の各階調出力回路の出力電圧よりも高速に変化する。
【００８２】
以上説明したように、本発明の第２の実施形態に従えば、本発明の第１の実施形態と同様に、低消費電力、且つ高精度なオフセット補正機能を有する階調出力回路を用いることにより、低消費電力、且つ高精度出力可能な表示装置の駆動回路を実現することができる。また、各階調出力回路の出力端子１０２にスイッチ１５１，１５２を介してキャパシタ１２３，１２４を接続することにより、一度キャパシタ１２３，１２４が補正された出力電圧を保持すると、それ以降の出力期間においてキャパシタ１２３あるいは１２４から電荷がデータ線へと供給されるため出力電圧の変化は第１の実施形態よりも高速となる。そのため、演算増幅器１０３の駆動電流を小さくして演算増幅器１０３の駆動能力を抑えることができ、よって、第１の実施形態よりも低消費電力化することができる。
【００８３】
さらに、階調毎に階調出力回路を設ける構成であるため、階調数が出力数よりも少ない液晶表示装置の駆動回路に本発明の第２の実施形態による駆動回路を適用すれば、データ線毎に出力回路を設ける図２７に示した構成よりも出力回路数を削減することができる。よって、回路の省面積化を行うことができ、低コスト化を実現することができる。
【００８４】
図１１は本発明の第３の実施形態による表示装置の駆動回路の構成を示す図であり、図１と同等部分は同一符号にて示している。図１１に示した駆動回路では、コモンＤＣ駆動方式を採用している。図３（ａ）に示した階調電圧生成手段１はスイッチ１１−１〜１１−ｎ及びスイッチ１２−１〜１２−ｎを有しており、これらスイッチが制御されることにより正極性の階調電圧ＶＰ１〜ＶＰｎあるいは負極性の階調電圧ＶＮ１〜ＶＮｎが図１に示した階調出力回路１００−１〜１００−ｎに出力されていた。しかし、図１１に示した階調電圧生成手段１は、スイッチを有していないので、正極性の階調電圧ＶＰ１〜ＶＰｎ及び負極性の階調電圧ＶＮ１〜ＶＮｎを出力する。
【００８５】
したがって、図１１に示した駆動回路では、２ｎ個の階調出力回路１００−１〜１００−２ｎが正極性及び負極性の階調電圧に対してそれぞれ設けられている。また、階調出力回路１００−１〜１００−２ｎの各々において、図１１に示した階調電圧生成手段１から入力される入力信号の階調電圧レベルは一定であるので、図１１に示した各階調出力回路には、演算増幅器１０３に生じるオフセット電圧を記憶させるためのキャパシタとして、キャパシタ１２１を１つ設ければよい。図１１に示した選択回路２−１〜２−ｍの各々は、階調出力回路１００−１〜１００−２ｎより出力された出力信号の中から駆動に必要な信号を選択し、データ線に出力する。なお、各階調出力回路のスイッチ１１１〜１１３は制御手段３により制御される。
【００８６】
次に、本発明の第３の実施形態による表示装置の駆動回路の動作について図面を参照して説明する。図１２は図１１に示した駆動回路の各階調出力回路の動作を示すタイミングチャートである。図１２及び１１を参照すると、まず、第１出力期間の第１の期間Ｔ０１において、スイッチ１１１，１１２がオンされ、スイッチ１１３がオフされ、演算増幅器１０３の出力電圧Ｖout は入力電圧Ｖｉｎにオフセット電圧Ｖoff を含んだＶｉｎ＋Ｖoff となる。このとき、キャパシタ１２１の一方の端子の電位は入力電圧Ｖｉｎに、他方の端子の電位はＶout となり、キャパシタ１２１には入力電圧Ｖｉｎに応じて演算増幅器１０３に生じるオフセット電圧Ｖoff に相当する電荷が充電される。
【００８７】
第１出力期間の第２の期間Ｔ０２では、スイッチ１１１，１１２がオフされ、スイッチ１１３がオンされる。このとき、キャパシタ１２１は演算増幅器１０３の逆相入力端子及び出力端子１０２間に直接接続され、キャパシタ１２１にはオフセット電圧Ｖoff が保持される。スイッチ１１３がオンされることにより、演算増幅器１０３の逆相入力端子に出力端子１０２の電位を基準としてオフセット電圧Ｖoff が印加される。この結果、出力電圧Ｖout は、Ｖout ＝Ｖｉｎ＋Ｖoff −Ｖoff ＝Ｖｉｎとなり、オフセット電圧は相殺され、入力電圧Ｖｉｎと等しい出力電圧を得ることができる。
【００８８】
各階調出力回路において、第１出力期間に入力される階調電圧と第２〜第Ｍ出力期間の各々に入力される階調電圧とは同じであり、また、第２〜第Ｍ出力期間の各々では、第１出力期間に記憶されたオフセット電圧に相当する電荷がキャパシタ１２１に保持されている。したがって、第２〜第Ｍ出力期間の各々では、期間Ｔ０１の動作を行うことなく、期間Ｔ０２の動作を行うことにより演算増幅器１０３の出力を補正することができる。
【００８９】
本発明の第３の実施形態では、各階調出力回路に入力される階調電圧が一定であるため、一度キャパシタにオフセット電圧を記憶、保持させると、それ以降の出力期間において、キャパシタを充放電させる必要がなく、スイッチング時に生じる容量結合の影響により変動した電荷を補充するだけでよい。そのため、キャパシタには電荷の充放電による電力消費がほとんどない。また、キャパシタに１度オフセット電圧を記憶させると充放電による電力消費がほとんどないため、スイッチング時に生じる容量結合の影響を抑えるためにキャパシタの容量を大きくしても消費電力を増大させずに出力精度を高めることができる。
【００９０】
図１３はアクティブマトリクス型有機ＥＬ表示装置の最も単純な画素構成を示す図である。図１３に示した画素構成を有するアクティブマトリクス型有機ＥＬ表示装置にも、図１１に示した駆動回路と同様の構成の駆動回路を適用することができる。図１３において、データ線からトランジスタ１１を介してトランジスタ１２のゲートに階調電圧を印加して保持することにより、階調電圧により変調された電流が、トランジスタ１２を介して画素を構成する有機発光ダイオードＯＬＥＤに流れて、階調電圧に対応する光量で発光する（電流変調方式）。各画素のトランジスタ１２のゲートに階調電圧を供給する駆動回路として、図１１に示した駆動回路と同様の構成の駆動回路が適用できる。
【００９１】
有機ＥＬディスプレイでは、液晶表示装置のような極性反転は必要ない。その結果、各階調出力回路において、階調電圧生成手段から入力される入力信号の階調電圧レベルは、本発明の第３の実施形態と同様に一定となる。したがって、各階調出力回路には、本発明の第３の実施形態と同様に、演算増幅器に生じるオフセット電圧を記憶させるキャパシタを１つ設ければよい。
【００９２】
なお、アクティブマトリクス型有機ＥＬディスプレイの基本構成はＳＩＤ９８ＤＩＧＥＳＴ 第１１から１４頁、Ｒ．Ｍ．Ａ．Ｄａｗｓｏｎ他の「４．２ Design of an Improved Pixel for a Polysilicon Active-Matrix Organic LED Display 」に記載されているので、その詳細な説明は省略する。
【００９３】
以上説明したように、本発明の第３の実施形態に従えば、低消費電力、且つ高精度なオフセット補正機能を有する階調出力回路を用いることにより、低消費電力、且つ高精度出力可能な表示装置の駆動回路を実現することができる。また、本発明の第３の実施形態では、階調毎に階調出力回路を設ける構成であるため、階調数が出力数よりも少ない液晶表示装置の駆動回路に本発明の第３の実施形態による駆動回路を適用すれば、データ線毎に出力回路を設ける図２７に示した構成よりも出力回路数を削減することができる。よって、回路の省面積化を行うことができ、低コスト化を実現することができる。
【００９４】
上記の本発明の実施形態についてさらに詳細に説明するため、代表的な演算増幅器を用いて各階調出力回路を構成した表示装置の駆動回路について、図面を参照して説明する。
【００９５】
図１４は図１に示した駆動回路の各階調出力回路の演算増幅器１０３の構成を示す図である。図１４の各階調出力回路を構成する演算増幅器１０３は、ソースが共通接続され、ゲートが正相入力端子、逆相入力端子にそれぞれ接続され、差動対をなすＰＭＯＳトランジスタ３０１及び３０２と、トランジスタ３０１及び３０２の共通接続されたソースと高位側電源ＶＤＤとの間に接続された定電流源３１１と、ソースが低位側電源ＶＳＳに接続され、ゲートがＮＭＯＳトランジスタ３０４のゲートに接続され、ドレインがトランジスタ３０１のドレインに接続されたＮＭＯＳトランジスタ３０３と、ソースが低位側電源ＶＳＳに接続され、ドレインとゲートが接続されてトランジスタ３０２のドレインに接続されたＮＭＯＳトランジスタ３０４と、高位側電源ＶＤＤと演算増幅器の出力端子との間に接続された定電流源３１２と、差動対の出力をゲートに入力し、ソースが低位側電源ＶＳＳに接続され、ドレインが出力端子と定電流源３１２との接続点に接続されているＮＭＯＳトランジスタ３０５と、出力端子とトランジスタ３０５のゲート端子との間に接続される位相補償容量３２１とを備えている。
【００９６】
図１４に示した構成の演算増幅器１０３自体は、これを構成する能動素子の特性ばらつきによりオフセット電圧が生じる場合があり、入力電圧と等しい出力電圧を出力することができない。
【００９７】
しかし、図１４に示した増幅回路では、制御手段３が極性に応じて各階調出力回路のスイッチ１３１，１３２，１４１，１４２及びスイッチ１１１〜１１３を制御することにより、入力電圧と１対１に対応するキャパシタに入力電圧レベルに応じたオフセット電圧を記憶、保持させ、オフセット電圧の補正がなされる。そのため、高精度出力が可能となり、また、オフセット補正動作による電力消費がほとんどないので、オフセット補正動作による消費電力を最小限に抑えることができる。
【００９８】
また、キャパシタに一度オフセット電圧を記憶させると充放電による電力消費がほとんどないため、スイッチング時に生じる容量結合の影響を抑えるためにキャパシタの容量を大きくしても消費電力を増大させずに出力精度を高めることができる。
【００９９】
図１５は図１に示した駆動回路の各階調出力回路の演算増幅器１０３の別の構成例を示す図である。図１５の各階調出力回路を構成する演算増幅器１０３は、ＮＭＯＳトランジスタ２０１及び２０２からなる差動対と、ＰＭＯＳトランジスタ２０５及び２０６からなる差動対とが、ＮＭＯＳトランジスタ２０１及び２０２の能動負荷であるＰＭＯＳトランジスタ２０３及び２０４とそれぞれゲート電極を共通にしたＰＭＯＳトランジスタ２０９及び２１０を介して並列に構成されることにより、広入力レンジを可能とする入力段となっている。また、高位側電源ＶＤＤからＰＭＯＳトランジスタ２１３のドレイン−ソース間の電圧分だけ下がった電位から、低位側電源ＶＳＳからＮＭＯＳトランジスタ２１４のドレイン−ソース間の電圧分だけ上がった電位までの出力レンジを有しており、広出力レンジを可能とする出力段となっている。
【０１００】
ここで、オフセット電圧は、差動対を構成するトランジスタの対称性がトランジスタのしきい値電圧、あるいはゲート幅／ゲート長（Ｗ／Ｌ）等のばらつきにより崩れた場合に生じる。図１５の各階調出力回路を構成する演算増幅器１０３において、ＮＭＯＳトランジスタ２０１及び２０２から構成される差動対の素子ばらつきは、ＰＭＯＳトランジスタ２０３及び２０４とカレントミラー回路を構成するＰＭＯＳトランジスタ２０９及び２１０を介してＰＭＯＳトランジスタ２０５及び２０６から構成される差動対へと帰還されるので、２つの差動対が共に動作する入力電圧範囲内では、２つの差動対の素子ばらつきにより生じるオフセット電圧は平均化される。したがって、２つの差動対が共に動作する入力電圧範囲内では、それぞれの差動対が有する素子特性ばらつきにより生じるオフセット電圧を補正する作用が働くため、出力電圧精度が高く、オフセット電圧が小さいという特長がある。
【０１０１】
近年、携帯電話を中心とした携帯機器の需要が高まっており、携帯機器に要求される重要な性能として低電力化が挙げられる。図１５の演算増幅器１０３を携帯機器に用いる場合、演算増幅器の電源電圧を下げることにより演算増幅器の低電力化を実現することができる。しかし、図１５の演算増幅器１０３において、ＮＭＯＳトランジスタ２０１及び２０２からなる差動対は、入力電圧がトランジスタ２０１の閾値電圧より小さい場合に動作せず、また、ＰＭＯＳトランジスタ２０５及び２０６からなる差動対は、入力電圧が高位側電源ＶＤＤからトランジスタ２０５の閾値電圧だけ下がった電位以上の場合に動作しない。
【０１０２】
トランジスタの閾値電圧を下げるとオフリーク電流が増加するため、電源電圧を下げても閾値電圧を下げることができない。そのため、電源電圧が十分低い条件で図１５の演算増幅器を動作させる場合には、ＮＭＯＳトランジスタ２０１及び２０２からなる差動対と、ＰＭＯＳトランジスタ２０５及び２０６からなる差動対とが共に動作する入力電圧範囲が電源電圧範囲に対して狭くなり、２つの差動対のどちらか一方しか動作しない入力電圧範囲が広くなる。２つの差動対の一方しか動作しない場合には、その差動対が有する能動素子の特性ばらつきの影響によりオフセット電圧が生じる。すなわち、上記のような高精度出力可能な演算増幅器でも電源電圧が十分低い条件では高精度出力が困難になる。
【０１０３】
一方、図１５に示した駆動回路では、極性に応じて制御手段３が各階調出力回路のスイッチ１３１，１３２，１４１，１４２及びスイッチ１１１〜１１３を制御することにより、入力電圧に１対１に対応付けられたキャパシタに入力電圧レベルに応じたオフセット電圧を記憶、保持させ、オフセット電圧の補正を行う。そのため、電源電圧が十分低い場合においても、演算増幅器１０３の出力を高精度に補正することができるため、図１５に示した各階調出力回路は高精度出力が可能である。
【０１０４】
また、オフセット補正動作による電荷の充放電による電力消費がほとんどなく、オフセット補正動作による消費電力を最小限に抑えることができる。したがって、図１５に示した階調出力回路１００−１〜１００−ｎの各々では、高精度出力、低消費電力、広入出力レンジを実現することができる。
【０１０５】
また、キャパシタに一度オフセット電圧を記憶させると充放電による電力消費がほとんどないため、スイッチング時に生じる容量結合の影響を抑えるためにキャパシタの容量を大きくしても消費電力を増大させずに出力精度を高めることができる。
【０１０６】
さらに、階調毎に出力回路を設けるため、階調数が出力数よりも少ない液晶表示装置の駆動回路に図１５に示した駆動回路を適用すれば、データ線毎に出力回路を設ける図２７に示した構成よりも出力回路数を削減することができるため、回路の省面積化を行うことができ、低コスト化を実現することができる。
【０１０７】
なお、図１４や図１５に示した構成の演算増幅器１０３は、図１に示した駆動回路の各階調出力回路だけでなく、図８及び１１に示した駆動回路の各階調出力回路の演算増幅器にも適用することができることは勿論である。また、図１，８及び１１に示した駆動回路の各階調出力回路の演算増幅器は、図１４や図１５に示した構成の演算増幅器１０３に限定されるものではなく、その他の演算増幅器も用いることができることは勿論である。
【０１０８】
図１６は本発明の第４の実施形態による表示装置の駆動回路の構成を示す図である。図１６において、階調出力回路１００−１〜１００−ｎの各々は、回路入力端子１０１と、回路出力端子１０２と、１つの正相入力端子及び２つの逆相入力端子を有する演算増幅器７０と、オフセット補正回路７１とから構成されている。入力端子１０１には、階調電圧生成手段１から出力される正極性あるいは負極性の階調電圧が入力される。ボルテージフォロワの演算増幅器７０は、階調電圧生成手段１から出力される正極性あるいは負極性の階調電圧と等しい電圧を出力端子１０２に出力する。
【０１０９】
オフセット補正回路７１は、スイッチ１６１，１６２，１１２及び１１３と、２つのキャパシタ１２１及び１２２と、スイッチ１３１及び１３２からなるキャパシタ選択手段とから構成されている。スイッチ１６１及び１６２は演算増幅器７０の２つの逆相入力端子と出力端子１０２との間にそれぞれ接続され、スイッチ１１２及び１１３は入力端子１０１と出力端子１０２との間に直列に接続されている。また、２つのキャパシタ１２１及び１２２のそれぞれの一端はスイッチ１３１及び１３２を介してスイッチ１１２とスイッチ１１３との接続点に共通に接続され、キャパシタ１２１及び１２２の他端はそれぞれ演算増幅器７０の２つの逆相入力端子に接続されている。
【０１１０】
以下に、図１４に示した演算増幅器１０３を用いて図１６に示した各階調出力回路を構成した場合を例に挙げて、図１６に示した表示装置の駆動回路について図面を参照して説明する。
【０１１１】
図１７は図１４に示した構成の演算増幅器を図１６に示した各階調出力回路の演算増幅器７０に適用した場合の表示装置の駆動回路の構成を示す図である。図１７に示した構成の演算増幅器７０では、ゲート電極が正相入力端子に対応するＰＭＯＳトランジスタ（正相入力トランジスタ）３０１に対して２つのＰＭＯＳトランジスタ（逆相入力トランジスタ）３３２及び３３３が並列に設けられている。正相入力トランジスタ３０１に対して並列に設けられた２つの逆相入力トランジスタ３３２及び３３３のゲート電極はそれぞれ２つの逆相入力端子に対応し、キャパシタ１２１及び１２２と直接接続されている。また、２つの逆相入力トランジスタ３３２及び３３３のドレイン電極は共通接続され、ソース電極はスイッチ８１及び８２を介して共通接続されている。
【０１１２】
次に、図１７に示した表示装置の駆動回路の動作について説明する。図１８は図１７に示した駆動回路の各階調出力回路の動作例を示すタイミングチャートである。図１８では、図１７の階調電圧生成手段１のｎ個の出力端子の各々から正極性及び負極性の階調電圧が周期的に交互に出力される場合において、正極性の階調電圧が出力される第１出力期間及び負極性の階調電圧が出力される第２出力期間の２つの出力期間における各階調出力回路のスイッチの状態が示されている。なお、各階調出力回路及び演算増幅器７０のスイッチ１６１，１６２，１１２，１１３，１３１，１３２，８１及び８２は制御手段３により制御される。
【０１１３】
図１８及び図１７を参照すると、まず、正極性の出力期間である第１出力期間では、スイッチ１３１がオン、スイッチ１３２がオフに制御されことによりキャパシタ１２１が選択される。また、スイッチ８１がオン、スイッチ８２がオフに制御されることにより、トランジスタ３０１及び３３２が演算増幅器７０の入力段の差動対として動作する。また、正極性の出力期間である第１出力期間では、スイッチ１６２はオフに制御される。
【０１１４】
第１出力期間の第１の期間Ｔ０１において、スイッチ１６１，１１２がオンされ、スイッチ１１３がオフされると、演算増幅器７０の出力電圧Ｖout は入力電圧Ｖｉｎにオフセット電圧Ｖoff を含んだＶｉｎ＋Ｖoff となる。このとき、キャパシタ１２１の一端の電位は入力電圧Ｖｉｎに、他端はＶout となるので、キャパシタ１２１には入力電圧である正極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧Ｖoff に相当する電荷が充電される。
【０１１５】
第１出力期間の第２の期間Ｔ０２では、スイッチ１６１，１１２がオフされ、スイッチ１１３がオンに制御される。スイッチ１６１，１１２がオフされることにより、キャパシタ１２１にはオフセット電圧Ｖoff が保持される。スイッチ１１３をオンすることにより、演算増幅器７０の２つの逆相入力端子のうちキャパシタ１２１に直接接続された逆相入力端子に出力端子１０２の電位を基準としてオフセット電圧Ｖoff が印加される。この結果、階調出力回路１００−１〜１００−ｎの各々において、出力電圧Ｖout は、Ｖout ＝Ｖｉｎ＋Ｖoff −Ｖoff ＝Ｖｉｎとなり、オフセット電圧は相殺され、入力電圧Ｖｉｎと等しい出力電圧を得ることができる。
【０１１６】
次に、負極性の出力期間である第２出力期間では、スイッチ１３２がオン、スイッチ１３１がオフに制御されことによりキャパシタ１２２が選択される。また、スイッチ８１がオフ、スイッチ８２がオンに制御されることにより、トランジスタ３０１及び３３３が演算増幅器７０の入力段の差動対として動作する。また、負極性の出力期間である第２出力期間では、スイッチ１６１はオフに制御される。
【０１１７】
第２出力期間の第１の期間Ｔ０１では、スイッチ１６２，１１２はオン、スイッチ１１３はオフ、第２出力期間の第２の期間Ｔ０２では、スイッチ１６２，１１２はオフ、スイッチ１１３はオンに制御される。第２出力期間においても階調出力回路１００−１〜１００−ｎの各々において、入力電圧である負極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧がキャパシタ１２２に充電され、第１出力期間と同様にオフセット電圧が相殺され、入力電圧Ｖｉｎと等しい出力電圧を得ることができる。
【０１１８】
第２出力期間経過後の図示せぬ各出力期間においても、上記のように極性に従って各スイッチを制御することによりオフセット電圧が補正され、入力電圧と等しい出力電圧を得ることができる。階調出力回路１００−１〜１００−ｎにより電流増幅された階調電圧の中から選択回路２−１〜２−ｍにより駆動に必要な電圧が選択され、データ線に出力される。
【０１１９】
なお、図１８のタイミングチャートでは、各スイッチには遅延がなく制御手段３によるスイッチ制御が同時になされる場合について示しているが、各スイッチが遅延を有する場合には、第１の期間Ｔ０１においてスイッチ１１３がオフになる前にスイッチ１６１及び１１２がオンにならないよう、また、第２の期間Ｔ０２においてスイッチ１６２及び１１２がオフになる前にスイッチ１１３がオンにならないように、遅延を考慮してスイッチ制御が行われる。
【０１２０】
このように、図１７に示した駆動回路では、各階調出力回路に入力される入力電圧である正極性及び負極性の２つの階調電圧にそれぞれ対応付けられた２つのキャパシタを設けているため、正極性及び負極性の２つの階調電圧がそれぞれ入力される場合に演算増幅器７０に生じるオフセット電圧をキャパシタ１２１及び１２２にそれぞれ記憶、保持させることができる。一度、これら２つのキャパシタにそれぞれオフセット電圧を記憶、保持させると、次に同じ極性の階調電圧が入力される出力期間において、キャパシタを充放電させる必要がなく、スイッチング時に生じる容量結合の影響により変動した電荷を補充するだけでよい。そのため、キャパシタには電荷の充放電による電力消費がほとんどない。
【０１２１】
また、各キャパシタに１度オフセット電圧を記憶させると充放電による電力消費がほとんどないので、スイッチング時に生じる容量結合の影響を抑えるために各キャパシタの容量を大きくしても消費電力を増大させずに出力精度を高めることができる。
【０１２２】
図１９は図１７に示した駆動回路の各階調出力回路の別の動作例を示すタイミングチャートである。図１８では、各出力期間にオフセット補正動作（オフセット電圧記憶動作）を必ず行なっていたが、図１９では、所定のＭ個の出力期間（Ｍは４以上の正の偶数）内の最初の第１、第２出力期間にのみオフセット補正動作を行なうという点が異なる。なお、各階調出力回路及び演算増幅器７０のスイッチ１６１，１６２，１１２，１１３，１３１，１３２，８１及び８２は制御手段３により制御される。また、所定のＭ個の出力期間は、階調出力回路の出力精度がリークのために低下しない期間に設定する必要がある。
【０１２３】
図１９を参照すると、最初の第１、第２出力期間では図１８の第１、第２出力期間におけるスイッチ制御と同様の制御が行われる。したがって、第１出力期間では、各階調出力回路に入力される正極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧がキャパシタ１２１に充電、保持され、キャパシタ１２１に記憶されたオフセット電圧を用いて演算増幅器７０の出力が補正されることにより、各階調出力回路において入力電圧と等しい出力電圧を得ることができる。
【０１２４】
同様に、第２出力期間では、各階調出力回路に入力される負極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧がキャパシタ１２２に充電、保持され、キャパシタ１２２に記憶されたオフセット電圧を用いて演算増幅器７０の出力が補正されることにより、各階調出力回路において入力電圧と等しい出力電圧を得ることができる。
【０１２５】
次に、第３〜第Ｍ出力期間の内、正極性の階調電圧が各階調出力回路に入力される出力期間（正極性の出力期間）では、第１出力期間において正極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧に相当する電荷がキャパシタ１２１に記憶、保持されているため、期間Ｔ０１に行うオフセット補正動作を行うことなく演算増幅器７０の出力を補正することができる。なお、第３〜第Ｍ出力期間の内、正極性の出力期間では、スイッチ８１及び１３１はオンされ、スイッチ８２及び１３２はオフされる。
【０１２６】
同様に、第３〜第Ｍ出力期間の内、負極性の階調電圧が各階調出力回路に入力される出力期間（負極性の出力期間）では、第２出力期間において負極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧に相当する電荷がキャパシタ１２２に記憶、保持されているため、期間Ｔ０１に行うオフセット補正動作を行うことなく演算増幅器７０の出力を補正することができる。なお、第３〜第Ｍ出力期間の内、負極性の出力期間では、スイッチ８１及び１３１はオフされ、スイッチ８２及び１３２はオンされる。
【０１２７】
図１９の動作例に従って制御手段３により図１７に示した駆動回路を動作させることにより、第１〜第Ｍ出力期間において、最初の第１、第２出力期間のみオフセット補正動作を行い、それ以降の第３〜第Ｍ出力期間においてオフセット補正動作を行うことなく補正電圧出力が可能である。したがって、第１〜第Ｍ出力期間における消費電力を図１８のタイミングチャートに従った動作よりも抑えることができる。
【０１２８】
このように、図１９のタイミングチャートに従った動作を行うことにより、図１８に従った動作と同様に高精度なオフセット補正を行うことが可能であり、また、図１８に従って図１７に示した駆動回路を動作させる場合より低消費電力化を実現することができる。なお、制御手段３は、外部信号により、図１７に示した駆動回路を用いた表示装置の電源投入時、あるいは、駆動回路が停止状態から再動作する場合に必ずオフセット補正動作を行うように制御してもよい。
【０１２９】
以上説明したように、図１７に示した駆動回路においても、図１に示した駆動回路と同様の効果を得ることが可能である。すなわち、図１６に示した駆動回路において、図１に示した駆動回路と同様の効果を得ることが可能である。
【０１３０】
次に、図１６に示した駆動回路と図１に示した駆動回路との性能の差について説明する。
【０１３１】
図１に示した駆動回路では、極性が反転されると、反転前の入力電圧レベルに対応するキャパシタに代えて反転後の入力電圧レベルに対応するキャパシタがスイッチ１４１あるいは１４２を介して演算増幅器１０３の逆相入力端子へと接続される。逆相入力端子にはゲート容量などの寄生容量が存在するが、この寄生容量は極性反転前の入力電圧レベルに応じた電圧で充電されている。図６に示した動作例における第３〜第Ｍ出力期間では、オフセット補正動作を行うことなく第１出力期間及び第２出力期間にキャパシタに保持させたオフセット電圧を用いて演算増幅器の出力の補正を行っている。この場合、極性反転後に逆相入力端子がスイッチ１４１あるいは１４２を介して異なるキャパシタへ接続されると、逆相入力端子の寄生容量が極性反転前の入力電圧レベルに応じた電圧で充電されているため、キャパシタに保持していた電荷が変動し、補正出力電圧の精度が低下する場合がある。
【０１３２】
一方、図１６に示した駆動回路では、演算増幅器７０にキャパシタ１２１及び１２２とそれぞれ直接接続された２つの逆相入力端子が設けられているため、図１に示した駆動回路において生じるキャパシタに保持していた電荷の変動はなく、図１に示した駆動回路よりも高精度な補正電圧出力が可能となる。
【０１３３】
なお、図１６に示した演算増幅器７０の構成は図１７に示した構成に限られるものではない。以下に、図１５に示した演算増幅器１０３を用いて図１６に示した各階調出力回路を構成した場合を例に挙げて、図１６に示した演算増幅器７０の別の構成例について図面を参照して説明する。
【０１３４】
図２０は図１５に示した構成の演算増幅器を図１６に示した各階調出力回路の演算増幅器７０に適用した場合の表示装置の駆動回路の構成を示す図である。図２０に示した構成の演算増幅器７０では、ゲート電極が正相入力端子に対応するＮＭＯＳトランジスタ（正相入力トランジスタ）２０１に対して２つのＮＭＯＳトランジスタ（逆相入力トランジスタ）２３２及び２３３が並列に設けられ、また、ゲート電極が正相入力端子に対応するＰＭＯＳトランジスタ（正相入力トランジスタ）２０５に対しては２つのＰＭＯＳトランジスタ（逆相入力トランジスタ）２３６及び２３７が並列に設けられている。
【０１３５】
正相入力トランジスタ２０１に対して並列に設けられた２つの逆相入力トランジスタ２３２及び２３３のゲート電極はそれぞれ２つの逆相入力端子に対応し、キャパシタ１２１及び１２２と直接接続されている。また、２つの逆相入力トランジスタ２３２及び２３３のドレイン電極は共通接続され、ソース電極はスイッチ１７１及び１７２を介して共通接続されている。同様に、正相入力トランジスタ２０５に対して並列に設けられた２つの逆相入力トランジスタ２３６及び２３７のゲート電極はそれぞれ２つの逆相入力端子に対応し、キャパシタ１２１及び１２２と直接接続されている。また、２つの逆相入力トランジスタ２３６及び２３７のドレイン電極は共通接続され、ソース電極はスイッチ１８１及び１８２を介して共通接続されている。
【０１３６】
次に、図２０に示した表示装置の駆動回路の動作について説明する。図２１は図２０に示した駆動回路の各階調出力回路の動作例を示すタイミングチャートである。図２１では、図２０の階調電圧生成手段１のｎ個の出力端子の各々から正極性及び負極性の階調電圧が周期的に交互に出力される場合において、正極性の階調電圧が出力される第１出力期間及び負極性の階調電圧が出力される第２出力期間の２つの出力期間における各階調出力回路のスイッチの状態が示されている。なお、各階調出力回路及び演算増幅器７０のスイッチ１６１，１６２，１１２，１１３，１３１，１３２，１７１，１７２，１８１及び１８２は制御手段３により制御される。
【０１３７】
図２１を参照すると、正極性の出力期間である第１出力期間では、スイッチ１７１及び１８１がオン、スイッチ１７２及び１８２がオフに制御されることにより、トランジスタ２０１及び２３２が演算増幅器７０の入力段の一方の差動対として動作し、トランジスタ２０５及び２３６が演算増幅器７０の入力段の他方の差動対として動作する。また、第１出力期間において、スイッチ１６１，１６２，１１２，１１３，１３１及び１３２が図１８に示した動作例と同様に制御される。したがって、第１出力期間の第１の期間Ｔ０１において、キャパシタ１２１には入力電圧である正極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧に相当する電荷が充電され、第１出力期間の第２の期間Ｔ０２では、オフセット電圧は相殺され、入力電圧と等しい出力電圧を得ることができる。
【０１３８】
負極性の出力期間である第２出力期間では、スイッチ１７１及び１８１がオフ、スイッチ１７２及び１８２がオンに制御されることにより、トランジスタ２０１及び２３３が演算増幅器７０の入力段の一方の差動対として動作し、トランジスタ２０５及び２３７が演算増幅器７０の入力段の他方の差動対として動作する。また、第２出力期間において、スイッチ１６１，１６２，１１２，１１３，１３１及び１３２が図１８に示した動作例と同様に制御される。したがって、第２出力期間の第１の期間Ｔ０１において、キャパシタ１２２には入力
電圧である負極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧に相当する電荷が充電され、第２出力期間の第２の期間Ｔ０２では、オフセット電圧は相殺され、入力電圧と等しい出力電圧を得ることができる。
【０１３９】
第２出力期間経過後の図示せぬ各出力期間においても、上記のように極性に従って各スイッチを制御することによりオフセット電圧が補正され、入力電圧と等しい出力電圧を得ることができる。階調出力回路１００−１〜１００−ｎにより電流増幅された階調電圧の中から選択回路２−１〜２−ｍにより駆動に必要な電圧が選択され、データ線に出力される。
【０１４０】
なお、図２１のタイミングチャートでは、各スイッチには遅延がなく制御手段３によるスイッチ制御が同時になされる場合について示しているが、各スイッチが遅延を有する場合には、第１の期間Ｔ０１においてスイッチ１１３がオフになる前にスイッチ１６１及び１１２がオンにならないよう、また、第２の期間Ｔ０２においてスイッチ１６２及び１１２がオフになる前にスイッチ１１３がオンにならないように、遅延を考慮してスイッチ制御が行われる。
【０１４１】
以上説明したように図２０に示した駆動回路を動作させることにより、図２０に示した駆動回路においても、図１８の動作例に従って図１７に示した駆動回路を動作させる場合と同様の効果が得られることは明らかである。
【０１４２】
図２２は図２０に示した駆動回路の各階調出力回路の別の動作例を示すタイミングチャートである。図２１では、各出力期間にオフセット補正動作（オフセット電圧記憶動作）を必ず行なっていたが、図２２では、所定のＭ個の出力期間（Ｍは４以上の正の偶数）内の最初の第１、第２出力期間にのみオフセット補正動作を行なうという点が異なる。なお、各階調出力回路及び演算増幅器７０のスイッチ１６１，１６２，１１２，１１３，１３１，１３２，１７１，１７２，１８１及び１８２は制御手段３により制御される。また、所定のＭ個の出力期間は、階調出力回路の出力精度がリークのために低下しない期間に設定する必要がある。
【０１４３】
図２２を参照すると、最初の第１、第２出力期間では図２１の第１、第２出力期間におけるスイッチ制御と同様の制御が行われる。したがって、第１、第２出力期間では、図２１を用いて上述したように各階調出力回路において入力電圧と等しい出力電圧を得ることができる。
【０１４４】
第３〜第Ｍ出力期間の内、正極性の階調電圧が各階調出力回路に入力される出力期間（正極性の出力期間）では、第１出力期間において正極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧に相当する電荷がキャパシタ１２１に記憶、保持されているため、期間Ｔ０１に行うオフセット補正動作を行うことなく演算増幅器７０の出力を補正することができる。なお、第３〜第Ｍ出力期間の内、正極性の出力期間では、スイッチ１３１，１７１及び１８１はオンされ、スイッチ１３２，１７２及び１８２はオフされる。
【０１４５】
同様に、第３〜第Ｍ出力期間の内、負極性の階調電圧が各階調出力回路に入力される出力期間（負極性の出力期間）では、第２出力期間において負極性の階調電圧に応じて演算増幅器７０に生じるオフセット電圧に相当する電荷がキャパシタ１２２に記憶、保持されているため、期間Ｔ０１に行うオフセット補正動作を行うことなく演算増幅器７０の出力を補正することができる。なお、第３〜第Ｍ出力期間の内、負極性の出力期間では、スイッチ１３１，１７１及び１８１はオフされ、スイッチ１３２，１７２及び１８２はオンされる。
【０１４６】
なお、制御手段３は、外部信号により、図２０に示した駆動回路を用いた表示装置の電源投入時、あるいは、駆動回路が停止状態から再動作する場合に必ずオフセット補正動作を行うように制御してもよい。
【０１４７】
以上説明したように図２０に示した駆動回路を動作させることにより、図２０に示した駆動回路においても、図１９の動作例に従って図１７に示した駆動回路を動作させる場合と同様の効果が得られることは明らかである。
【０１４８】
なお、図１６に示した演算増幅器７０の構成は図１７や図２０に示した構成に限られるものではなく、すなわち、図１６に示した演算増幅器７０に適用可能な演算増幅器は図１４や図１５に示した構成の演算増幅器に限られるものではなく、どのような形態の演算増幅器でも図１７や図２０に示したように２つの逆相入力端子を設けることにより、図１６に示した演算増幅器７０として用いることができる。
【０１４９】
ところで、図１，８，１１及び１６に示した駆動回路では、オフセット補正動作（オフセット電圧記憶動作）を行う期間Ｔ０１は、データ線負荷とキャパシタの両方を駆動して出力電圧が安定するのに十分な期間に設定する必要がある。そこで、各階調出力回路の出力端子１０２にスイッチを設け、オフセット補正動作を行う期間Ｔ０１においてスイッチをオフさせて各階調出力回路を負荷から切り離し、補正電圧出力を行う期間Ｔ０２にスイッチをオンさせて各階調出力回路を負荷に接続するようにする。その結果、期間Ｔ０１ではデータ線負荷を駆動しなくてよく、キャパシタにオフセット電圧を記憶させるだけであるため、期間Ｔ０１を短縮させることができる。
【０１５０】
次に、本発明の上記各実施形態による表示装置の駆動回路を用いた液晶表示装置について図面を用いて説明する。
【０１５１】
図２３は本発明の上記各実施形態による表示装置の駆動回路を用いた液晶表示装置のソースドライバの構成を示す図である。図２３に示したソースドライバでは、階調に応じたデジタル信号が入力され、クロックに同期して全出力分のデジタル信号が順々にレジスタ３２に格納される。その後、全データをラッチ３３でラッチすると共に、本発明の上記各実施形態による駆動回路である駆動回路３４を通してデジタル信号を液晶の電圧−透過率特性に対応するアナログ信号へと変換してデータ線へと出力する。本発明の上記各実施形態による表示装置の駆動回路を液晶表示装置のソースドライバに組み込むことにより、低消費電力、高精度出力可能なソースドライバを実現することができる。
【０１５２】
図２４は本発明の上記各実施形態による表示装置の駆動回路を用いたソースドライバを組み込んだアクティブマトリクス駆動方式の液晶表示装置の構成を示す図である。図２４に示したアクティブマトリクス駆動方式の液晶表示装置では、コントローラ３５が、映像信号、クロック、垂直及び水平同期信号を受けて、階調電圧の信号を出力するソースドライバ３６と、走査信号を出力するゲートドライバ３７とを制御する。図２３のソースドライバを液晶表示装置のソースドライバ３６として使用することにより、低消費電力、高い表示品質を有する液晶表示装置を実現することができる。
【０１５３】
次に、本発明の上記各実施形態による表示装置の駆動回路を用いた携帯用電子機器について説明する。
【０１５４】
本発明の上記各実施形態による表示装置の駆動回路を用いたアクティブマトリクス型表示装置の用途として、携帯用電子機器、特に、携帯電話機に代表される携帯情報端末が挙げられる。以下、本発明の上記各実施形態による表示装置の駆動回路を用いたアクティブマトリクス型表示装置を組み込んだ携帯情報端末の一例として、携帯電話機について図面を用いて説明する。
【０１５５】
図２５は本発明の上記各実施形態による表示装置の駆動回路を用いたアクティブマトリクス型表示装置を組み込んだ携帯電話機を示す図である。図２５において、この携帯電話機は、筐体６０１と、アンテナ６０２と、音声入力部６０３と、音声出力部６０４と、キーパッド６０５と、表示部６０６とから構成されている。本発明では、アクティブマトリクス型表示装置が用いられた表示パネルに図２４の表示装置を用いることができる。図２４の表示装置を携帯電話機の表示部６０６に用いることにより、低消費電力、高い表示品質を有する携帯電話機を実現することができる。
【０１５６】
【発明の効果】
本発明による効果は、低消費電力、高精度出力及び低コストを実現することができることである。その理由は、各階調出力回路の記憶手段に、階調電圧生成手段からの入力信号の階調電圧レベルに応じて演算増幅器に発生するオフセット電圧の各々を予め記憶させておくためであり、これにより、入力信号の階調電圧レベルが変化する度に、既に記憶されていたオフセット電圧を消去して新たなオフセット電圧を記憶するようにしていた従来の技術と比較して、消費電力を低減することができる。
【０１５７】
また、各階調出力回路において、記憶手段として複数のキャパシタを用い、入力信号の階調電圧レベルに応じて選択される一のキャパシタに、オフセット電圧を記憶、保持させ、この保持されたオフセット電圧を用いて演算増幅器の出力が補正される。そのため、演算増幅器の出力の補正を高精度に行うことができ、高精度出力が可能となる。また、一度オフセット電圧が記憶、保持されると、次に同じ階調電圧レベルを有する入力信号が階調出力回路に供給されたときに、同じキャパシタが選択されこのキャパシタに保持されているオフセット電圧を用いて演算増幅器の出力が補正されるので、キャパシタの充放電による電力消費がほとんどなく、電力消費を最小限に抑えることが可能となる。
【０１５８】
また、階調出力回路は階調電圧生成手段の複数の出力端子に対してそれぞれ設けられている、すなわち、階調毎に階調出力回路が設けられているので、階調数が駆動回路の出力数よりも少ない場合、データ線毎に出力回路を設ける構成よりも出力回路数を削減することができる。よって、回路の省面積化を行うことができ、低コスト化を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による表示装置の駆動回路の構成を示す図である。
【図２】１画素のコモン電圧の波形及び液晶に印加される信号電圧のうち最大振幅の信号電圧の波形を示す図であり、図２（ａ）はコモンＤＣ駆動方式による各波形を示す図であり、図２ （ｂ）はコモン反転駆動方式による各波形を示す図である。
【図３】図１の駆動回路の階調電圧生成手段１の構成例を示す図であり、図３（ａ）はコモンＤＣ駆動方式を使用する場合の階調電圧生成手段１の構成例を示す図であり、図３（ｂ）はコモン反転駆動方式を使用する場合の階調電圧生成手段１の構成例を示す図である。
【図４】図１の制御手段３の動作を説明するための図である。
【図５】図１の駆動回路の各階調出力回路の動作例を示すタイミングチャートである。
【図６】図１の駆動回路の各階調出力回路の別の動作例を示すタイミングチャートである。
【図７】図１の各階調出力回路を図６のタイミングチャートに従って動作させる場合の制御手段３の制御内容を示すための図である。
【図８】本発明の第２の実施形態による表示装置の駆動回路の構成を示す図である。
【図９】図８の駆動回路の各階調出力回路の動作を示すタイミングチャートである。
【図１０】図８の駆動回路の各階調出力回路の出力電圧波形及び図１の駆動回路の各階調出力回路の出力電圧波形を示す図である。
【図１１】本発明の第３の実施形態による表示装置の駆動回路の構成を示す図である。
【図１２】図１１の駆動回路の各階調出力回路の動作を示すタイミングチャートである。
【図１３】アクティブマトリクス型有機ＥＬ表示装置の最も単純な画素構成を示す図である。
【図１４】図１の駆動回路の各階調出力回路の演算増幅器１０３の構成を示す図である。
【図１５】図１の駆動回路の各階調出力回路の演算増幅器１０３の別の構成を示す図である。
【図１６】本発明の第４の実施形態による表示装置の駆動回路の構成を示す図である。
【図１７】図１４に示した構成の演算増幅器を図１６の各階調出力回路の演算増幅器７０に適用した場合の表示装置の駆動回路の構成を示す図である。
【図１８】図１７の駆動回路の各階調出力回路の動作例を示すタイミングチャートである。
【図１９】図１７の駆動回路の各階調出力回路の別の動作例を示すタイミングチャートである。
【図２０】図１５に示した構成の演算増幅器を図１６の各階調出力回路の演算増幅器７０に適用した場合の表示装置の駆動回路の構成を示す図である。
【図２１】図２０の駆動回路の各階調出力回路の動作例を示すタイミングチャートである。
【図２２】図２０の駆動回路の各階調出力回路の別の動作例を示すタイミングチャートである。
【図２３】本発明の上記各実施形態による表示装置の駆動回路を用いた液晶表示装置のソースドライバの構成を示す図である。
【図２４】本発明の上記各実施形態による表示装置の駆動回路を用いたソースドライバを組み込んだアクティブマトリクス駆動方式の液晶表示装置の構成を示す図である。
【図２５】本発明の上記各実施形態による表示装置の駆動回路を用いたアクティブマトリクス型表示装置を組み込んだ携帯電話機を示す図である。
【図２６】従来の第１のデータ線駆動回路の構成を示す図である。
【図２７】従来の第２のデータ線駆動回路の構成を示す図である。
【図２８】従来の出力回路の構成を示す図である。
【図２９】図２８の出力回路の動作を示すタイミングチャートである。
【符号の説明】
１ 階調電圧生成手段
２−１〜２−ｍ 選択回路
３ 制御手段
１００−１〜１００−ｎ〜１００−２ｎ 階調出力回路
１０１ 回路入力端子
１０２ 回路出力端子
７０，１０３ 演算増幅器
７１，１０４ オフセット補正回路
１１１，１１２，１１３，１３１，１３２，１４１，
１４２，１５１，１５２，１６１，１６２ スイッチ
１２１，１２２，１２３，１２４ キャパシタ
Claims (13)
- 複数の階調電圧を生成する階調電圧生成手段と、この階調電圧生成手段の複数の出力端子に対してそれぞれ設けられ、前記階調電圧生成手段の出力端子を介して入力される入力信号をインピーダンス変換する演算増幅器をそれぞれ有する複数の階調出力回路と、これら複数の階調出力回路の出力信号の中から表示装置の駆動に必要な信号を選択する選択手段とを含む表示装置の駆動回路であって、
前記複数の階調出力回路の各々は、前記入力信号の階調電圧レベルに応じて前記演算増幅器に発生するオフセット電圧の各々を記憶する複数のキャパシタを有し、
前記複数のキャパシタに記憶された前記オフセット電圧を用いて前記演算増幅器の出力を補正すべく前記複数の階調出力回路の各々を制御する制御手段を含み、
前記制御手段は、第１の期間に、前記入力信号の階調電圧レベルに応じて前記複数のキャパシタの中から一のキャパシタを選択しこの選択されるキャパシタに前記演算増幅器のオフセット電圧を記憶させるべく前記複数の階調出力回路の各々を制御し、前記第１の期間より後の第２の期間に、前記選択されるキャパシタに記憶された前記オフセット電圧を用いて前記演算増幅器の出力を補正すべく前記複数の階調出力回路の各々を制御することを特徴とする表示装置の駆動回路。 - 前記第１及び第２の期間が１出力期間に設定され、前記制御手段は、前記１出力期間の前記第１の期間に、前記入力信号の階調電圧レベルに応じて前記複数のキャパシタの中から一のキャパシタを選択しこの選択されるキャパシタに前記演算増幅器のオフセット電圧を記憶させるべく前記複数の階調出力回路の各々を制御し、前記１出力期間の前記第２の期間に、前記選択されるキャパシタに記憶された前記オフセット電圧を用いて前記演算増幅器の出力を補正すべく前記複数の階調出力回路の各々を制御することを特徴とする請求項１記載の表示装置の駆動回路。
- 前記複数の階調出力回路の各々において、前記入力信号が供給される回路入力端子と前記演算増幅器の一対の入力端子の一方とが接続されており、
前記制御手段は、前記第１の期間に、前記選択されるキャパシタの一端を前記回路入力端子に接続すると共にその他端を前記一対の入力端子の他方及び前記演算増幅器の出力端子に接続すべく前記複数の階調出力回路の各々を制御し、前記第２の期間に、前記一端を前記回路入力端子から切り離し前記他端を前記演算増幅器の出力端子から切り離すと共に、前記一端を前記演算増幅器の出力端子に接続すべく前記複数の階調出力回路の各々を制御することを特徴とする請求項１又は２記載の表示装置の駆動回路。 - 前記制御手段は、前記１出力期間より後の出力期間における前記入力信号の階調電圧レベルが前記１出力期間における前記入力信号の階調電圧レベルと同一である場合、当該後の出力期間を通じて前記第２の期間における制御のみを前記複数の階調出力回路の各々に対して行うことを特徴とする請求項２記載の表示装置の駆動回路。
- 前記制御手段は、前記１出力期間より後の出力期間における前記入力信号の階調電圧レベルが前記１出力期間における前記入力信号の階調電圧レベルと同一であり、かつ、当該後の出力期間が前記１出力期間が経過してから所定の期間内の出力期間である場合、当該後の出力期間を通じて前記第２の期間における制御のみを前記複数の階調出力回路の各々に対して行うことを特徴とする請求項２記載の表示装置の駆動回路。
- 前記複数の階調出力回路の各々は、前記一対の入力端子の他方と前記演算増幅器の出力端子との間に接続される第１のスイッチと、前記一対の入力端子の一方と前記回路入力端子との接続点に一端が接続される第２のスイッチと、前記第２のスイッチの他端と前記出力端子との間に接続される第３のスイッチと、前記第２のスイッチの他端と前記複数のキャパシタの各一端との間にそれぞれ接続される複数の第１キャパシタ選択スイッチと、前記一対の入力端子の他方と前記複数のキャパシタの各他端との間にそれぞれ接続される複数の第２キャパシタ選択スイッチとを有し、
前記制御手段は、前記第１の期間に、前記選択されるキャパシタの一端を前記回路入力端子に接続すると共にその他端を前記一対の入力端子の他方及び前記演算増幅器の出力端子に接続すべく前記複数の階調出力回路の各々の前記スイッチを制御し、前記第２の期間に、前記一端を前記回路入力端子から切り離し前記他端を前記演算増幅器の出力端子から切り離すと共に、前記一端を前記演算増幅器の出力端子に接続すべく前記複数の階調出力回路の各々の前記スイッチを制御することを特徴とする請求項３記載の表示装置の駆動回路。 - 前記複数の階調出力回路の各々は、前記入力信号の階調電圧レベルに応じて前記演算増幅器に発生するオフセット電圧の各々を記憶する２つのキャパシタと、前記一対の入力端子の他方と前記演算増幅器の出力端子との間に接続される第１のスイッチと、前記一対の入力端子の一方と前記回路入力端子との接続点に一端が接続される第２のスイッチと、前記第２のスイッチの他端と前記出力端子との間に接続される第３のスイッチと、前記第２のスイッチの他端と前記２つのキャパシタの各一端との間にそれぞれ接続される２つの第１キャパシタ選択スイッチと、前記一対の入力端子の他方と前記２つのキャパシタの各他端との間にそれぞれ接続される２つの第２キャパシタ選択スイッチとを有し、
前記制御手段は、前記第１の期間に、前記入力信号の階調電圧の極性に応じて前記２つのキャパシタの中の一のキャパシタを選択し、前記選択されるキャパシタの一端を前記回路入力端子に接続すると共にその他端を前記一対の入力端子の他方及び前記演算増幅器の出力端子に接続すべく前記複数の階調出力回路の各々の前記スイッチを制御し、前記第２の期間に、前記一端を前記回路入力端子から切り離し前記他端を前記演算増幅器の出力端子から切り離すと共に、前記一端を前記演算増幅器の出力端子に接続すべく前記複数の階調出力回路の各々の前記スイッチを制御することを特徴とする請求項３記載の表示装置の駆動回路。 - 前記複数の階調出力回路の各々において、前記入力信号が供給される回路入力端子と前記演算増幅器の一対の入力端子の一方とが接続され、前記演算増幅器は、前記複数のキャパシタの一端にそれぞれ接続され各々前記一対の入力端子の他方として機能しうる複数の端子を有し、
前記制御手段は、前記第１の期間に、前記複数の端子のうち前記選択されるキャパシタに接続された端子を前記一対の入力端子の他方として機能せしめ、前記選択されるキャパシタの他端を前記回路入力端子に接続すると共にその一端を前記演算増幅器の出力端子に接続すべく、前記複数の階調出力回路の各々を制御し、前記第２の期間に、前記選択されるキャパシタの他端を前記回路入力端子から切り離しその一端を前記演算増幅器の出力端子から切り離すと共に、その他端を前記演算増幅器の出力端子に接続すべく前記複数の階調出力回路の各々を制御することを特徴とする請求項１又は２記載の表示装置の駆動回路。 - 前記演算増幅器は、前記一対の入力端子の一方に制御電極が接続され前記演算増幅器の入力段の差動トランジスタ対を構成する第１のトランジスタと、前記複数の端子に制御電極がそれぞれ接続され、各々前記第１のトランジスタと共に前記差動トランジスタ対を構成しうる複数のトランジスタとを有し、
前記制御手段は、前記第１の期間に、前記複数のトランジスタのうち前記選択されるキャパシタに前記複数の端子の一つを介して接続された制御電極を有するトランジスタと前記第１のトランジスタとにより前記差動トランジスタ対を構成せしめることにより、前記複数の端子のうち前記選択されるキャパシタに接続された端子を前記一対の入力端子の他方として機能せしめることを特徴とする請求項８記載の表示装置の駆動回路。 - 前記複数の階調出力回路の各々は、前記一対の入力端子の一方と前記回路入力端子との接続点に一端が接続される第１のスイッチと、前記第１のスイッチの他端と前記演算増幅器の出力端子との間に接続される第２のスイッチと、前記第１のスイッチの他端と前記複数のキャパシタの各他端との間にそれぞれ接続される複数のキャパシタ選択スイッチと、前記複数の端子と前記演算増幅器の出力端子との間にそれぞれ接続される複数のスイッチとを有し、
前記制御手段は、前記第１の期間に、前記複数の端子のうち前記選択されるキャパシタに接続された端子を前記一対の入力端子の他方として機能せしめるべく前記複数の階調出力回路の各々の前記スイッチを制御し、前記第２の期間に、前記選択されるキャパシタの他端を前記回路入力端子から切り離しその一端を前記演算増幅器の出力端子から切り離すと共に、その他端を前記演算増幅器の出力端子に接続すべく前記複数の階調出力回路の各々の前記スイッチを制御することを特徴とする請求項８記載の表示装置の駆動回路。 - 前記複数の階調出力回路の各々は、補正後の前記演算増幅器の出力信号の階調電圧をそれぞれ保持する複数の補正出力電圧保持キャパシタを更に有し、
前記制御手段は、前記複数の階調出力回路の各々の前記演算増幅器の出力を補正する際、前記入力信号の階調電圧レベルに応じた一の前記補正出力電圧保持キャパシタが保持する電圧を前記演算増幅器の出力端子に印加すべく前記複数の階調出力回路の各々を制御することを特徴とする請求項１〜１０いずれか記載の表示装置の駆動回路。 - 請求項１〜１１いずれか記載の表示装置の駆動回路を用いたアクティブマトリクス型表示装置を表示部として備えることを特徴とする携帯電話機。
- 請求項１〜１１いずれか記載の表示装置の駆動回路を用いたアクティブマトリクス型表示装置を表示部として備えることを特徴とする携帯用電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003033071A JP4487488B2 (ja) | 2002-03-13 | 2003-02-12 | 表示装置の駆動回路、携帯電話機及び携帯用電子機器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002-67769 | 2002-03-13 | ||
| JP2002067769 | 2002-03-13 | ||
| JP2003033071A JP4487488B2 (ja) | 2002-03-13 | 2003-02-12 | 表示装置の駆動回路、携帯電話機及び携帯用電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003337560A JP2003337560A (ja) | 2003-11-28 |
| JP4487488B2 true JP4487488B2 (ja) | 2010-06-23 |
Family
ID=29714058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003033071A Expired - Fee Related JP4487488B2 (ja) | 2002-03-13 | 2003-02-12 | 表示装置の駆動回路、携帯電話機及び携帯用電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4487488B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116493A (ja) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | オフセットキャンセル装置 |
| JP2008216363A (ja) * | 2007-02-28 | 2008-09-18 | Optrex Corp | 液晶表示装置の駆動装置 |
| JP2009139441A (ja) * | 2007-12-03 | 2009-06-25 | Casio Comput Co Ltd | 表示駆動装置及び表示装置 |
| JP2009146088A (ja) * | 2007-12-13 | 2009-07-02 | Hitachi Displays Ltd | 静電結合型信号送受信回路 |
| JP5470823B2 (ja) * | 2008-12-03 | 2014-04-16 | セイコーエプソン株式会社 | 基準電圧生成回路、集積回路装置、電気光学装置、及び電子機器 |
| JP2010134107A (ja) * | 2008-12-03 | 2010-06-17 | Seiko Epson Corp | 集積回路装置、電気光学装置、及び電子機器 |
| JPWO2016038855A1 (ja) * | 2014-09-12 | 2017-05-25 | 株式会社Ｊｏｌｅｄ | ソースドライバ回路および表示装置 |
| JP7321942B2 (ja) * | 2017-12-22 | 2023-08-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
2003
- 2003-02-12 JP JP2003033071A patent/JP4487488B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003337560A (ja) | 2003-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005916B2 (en) | Amplifier circuit, driving circuit of display apparatus, portable telephone and portable electronic apparatus | |
| US7079127B2 (en) | Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage | |
| US7936329B2 (en) | Active matrix type display device and driving method thereof | |
| JP3627710B2 (ja) | 表示駆動回路、表示パネル、表示装置及び表示駆動方法 | |
| JP3520418B2 (ja) | 演算増幅回路、駆動回路及び演算増幅回路の制御方法 | |
| US7405720B2 (en) | Analog buffer circuit, display device and portable terminal | |
| JP4193771B2 (ja) | 階調電圧発生回路及び駆動回路 | |
| US8274504B2 (en) | Output amplifier circuit and data driver of display device using the same | |
| US6781605B2 (en) | Display apparatus and driving device for displaying | |
| US9147361B2 (en) | Output circuit, data driver and display device | |
| KR100432289B1 (ko) | 화상 표시 장치 및 그 구동 방법 | |
| US7078941B2 (en) | Driving circuit for display device | |
| KR20050006363A (ko) | 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법 | |
| JP4487488B2 (ja) | 表示装置の駆動回路、携帯電話機及び携帯用電子機器 | |
| JPH11259052A (ja) | 液晶表示装置の駆動回路 | |
| JP2002251160A (ja) | 表示装置 | |
| JP4039414B2 (ja) | 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 | |
| JP3780868B2 (ja) | 液晶表示装置 | |
| JP4133244B2 (ja) | 表示装置 | |
| JP2007188093A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100322 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |