JP4485865B2 - 半導体装置、及びその製造方法 - Google Patents

半導体装置、及びその製造方法 Download PDF

Info

Publication number
JP4485865B2
JP4485865B2 JP2004205692A JP2004205692A JP4485865B2 JP 4485865 B2 JP4485865 B2 JP 4485865B2 JP 2004205692 A JP2004205692 A JP 2004205692A JP 2004205692 A JP2004205692 A JP 2004205692A JP 4485865 B2 JP4485865 B2 JP 4485865B2
Authority
JP
Japan
Prior art keywords
conductive layer
semiconductor device
resin
electrode pad
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004205692A
Other languages
English (en)
Other versions
JP2006032453A (ja
Inventor
高 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2004205692A priority Critical patent/JP4485865B2/ja
Priority to US11/152,225 priority patent/US7352063B2/en
Publication of JP2006032453A publication Critical patent/JP2006032453A/ja
Application granted granted Critical
Publication of JP4485865B2 publication Critical patent/JP4485865B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置、特に、冷却機能を内蔵するチップサイズパッケージ型の樹脂封止半導体装置、及びその製造方法に関する。
近年、ノートパソコンや携帯電話に代表される携帯機器が急速に普及し、それに搭載される半導体装置の小型化、薄膜化、軽量化が要求されている。これを実現するキーテクノロジーの一つとして、半導体チップのサイズに限りなく近づけたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）などの高密度パッケージがある。特に、封止工程をウエハ状態で行うＷ−ＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）は、製造コストの低減化などが期待できることから、究極の小型パッケージとして注目を集めている。
Ｗ−ＣＳＰを始めとする高密度パッケージでは、その特徴である小型化を妨げることなく、効率的に半導体チップを冷却する必要がある。冷却機能を有する半導体装置が、例えば、特許文献１及び２に記載されている。
特許文献１に記載の半導体装置は、ＣＳＰの封止樹脂内に金属の放熱用ポストを設け、半導体チップから発生する熱を、放熱用ポストを介して自然放熱している。
特許文献２に記載の半導体装置は、複数の半導体基板を積層して単一のパッケージに搭載するスタック型ＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）において、冷却装置であるペルチエ素子を半導体基板と共に積層し、各基板間の熱移動を制御している。これにより、ジャンクション温度が異なる半導体基板の積層構造であっても、全ての半導体基板を効率よく冷却することができる。
特開２００１−２９１７９３号公報（第３−４頁，図２−３） 特開２００３−１７６３８号公報（第３−４頁、図１）
Ｗ−ＣＳＰなどの高密度パッケージの場合、半導体チップの一部、例えば、半導体素子が形成されていない裏面側などは大気中に露出していることが多い。大気に露出しているシリコンの熱放射率は約０．０３８であり、通常のモールドパッケージに封止された場合の熱放射率０．９３に比べるとかなり低く、シリコン単体では放熱しにくいことがわかる。しかしながら、従来のように外部放熱フィンを取り付けることは、高密度パッケージ本来の目的である小型化に逆行することになり、あまり現実的ではない。
特許文献１に記載の半導体装置は、封止樹脂内に設けられた金属の放熱用ポストを介して自然対流環境下で放熱するため、冷却効率を上げるにはポストを大型化する必要がある。従って、消費電力の大きい半導体チップを実装するのは困難である。
特許文献２に記載の半導体装置は、ペルチエ素子を用いて強制冷却しているため、特許文献１に記載の半導体装置よりも冷却効率は良くなる。しかしながら、別体のペルチエ素子を半導体チップ表面に取り付ける際、ペルチエ素子と半導体チップとの接合部に空気などが入ってしまう虞がある。この空気の層は熱の伝導を妨げ、ペルチエ素子の放熱効果を低下させてしまう。
本発明に係る半導体装置は、半導体チップと略同一の寸法に封止される半導体装置であって、互いに対向する第１面及び第２面と、前記第１面及び前記第２面に隣り合い、かつ互いに対向する第３面及び第４面とを有する半導体チップと、前記第１面上を覆う第１封止樹脂と、前記第２面上を覆う第２封止樹脂と、前記第２面上に形成される第１絶縁膜と、前記第３面上に形成される第２絶縁膜と、前記第４面上に形成される第３絶縁膜と、冷却素子と、を備える。
冷却素子は、前記第１絶縁膜上に形成される第１導電層と、前記第１導電層上に形成され、一端が前記第２封止樹脂から露出されるＮ型半導体と、前記第１導電層上に形成され、一端が前記第２封止樹脂から露出されるＰ型半導体と、前記露出された前記Ｎ型半導体の一端に接して形成される第２導電層と、前記露出された前記Ｐ型半導体の一端に接して形成される第３導電層と、前記第１封止樹脂上に形成される第１電極パッド及び第２電極パッドと、前記第２絶縁膜上に形成され、前記第２導電層と前記第１電極パッドとを接続するように形成される第４導電層と、前記第３絶縁膜上に形成され、前記第３導電層と前記第２電極パッドとを接続するように形成される第５導電層と、前記第１電極パッド及び前記第２電極パッドに形成される球状電極とから構成される。
本発明によれば、第１乃至５導電層と、Ｎ型半導体と、Ｐ型半導体と、第１及び第２電極パッドと、球状電極とにより、冷却素子を構成する。この冷却素子は、半導体装置の製造工程内において半導体装置と一体に形成することができるため、冷却素子を構成する部材間が密接した構造となり、パッケージの小型化が実現できるとともに、冷却素子の効果を最大限に発揮することができる。
（１）第１参考例
〔構造〕
図１は、第１参考例に係る樹脂封止半導体装置１００の構造図である。図１（ａ）は樹脂封止半導体装置１００の平面図を、図１（ｂ）は図１（ａ）のＡ−Ａ’で示す位置の同断面図を示している。
樹脂封止半導体装置１００は、半導体チップ１と、保護膜２及び３と、電極パッド４及び５と、電極パッド６ａ及び６ｂと、再配線層７と、ポスト８と、導電層９と、導電層１０ａ及び１０ｂと、Ｎ型半導体１１と、Ｐ型半導体１２と、球状電極１３と、球状電極１４ａ及び１４ｂと、封止樹脂１５とを備えている。なお、球状電極１３、１４ａ及び１４ｂの配置や数は、図１（ａ）の平面図及び図１（ｂ）の断面図に示すものに限定するものではない。
半導体チップ１は、素子形成面１ａ側に保護膜２と電極パッド４とを備えている。素子形成面１ａには、トランジスタなどの半導体素子によって電子回路（図示せず）が構成されている。保護膜２は、機械的応力や不純物の進入から半導体チップ１を保護するためのパッシベーションである。保護膜２は、例えば、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（Ｓｉ３Ｎ４）などが使用される。電極パッド４は、半導体チップ１と外部との間で電気信号のやり取りをするもので、素子形成面１ａに形成された半導体素子（図示せず）と電気的に接続される。
電極パッド４の上方を除いて、半導体チップ１上には保護膜３が形成される。保護膜３は、例えば、ポリイミド樹脂である。再配線層７は、保護膜３上に形成され、電極パッド４と電気的に接続している。ポスト８は、再配線層７と電極パッド５とを接続する。再配線層７、ポスト８及び電極パッド５は、例えば、Ｃｕ（銅）やＡｌ（アルミニウム）などの金属である。球状電極１３は、電極パッド５上に形成され、樹脂封止半導体装置１００を外部装置、例えば、プリント配線基板などに接続するための端子であり、一般的には半田が使用される。なお、図１（ｂ）の断面図において、樹脂封止半導体装置１００の外周二列の球状電極１３が開示されているが、最外周の球状電極１３と半導体チップ１との間の配線は省略している。
導電層９は、半導体チップ１のほぼ中央において、保護膜３上に再配線層７とは電気的に分離して形成される。導電層９は、例えば、ＣｕやＡｌなどの金属である。Ｎ型半導体１１は、導電層９と導電層１０ａとを接続する。Ｐ型半導体１２は、導電層９と導電層１０ｂとを接続する。導電層１０ａ及び１０ｂは、例えば、ＣｕやＡｌなどの金属である。導電層１０ａと一体に形成された電極パッド６ａ上には、球状電極１４ａが形成され、導電層１０ｂと一体に形成された電極パッド６ｂ上には、球状電極１４ｂが形成される。球状電極１４ａ及び１４ｂは、一般的には半田が使用される。なお、電極パッド６ａ及び球状電極１４ａは、導電層１０ａに対して複数形成することも可能である。同様に、電極パッド６ｂ及び球状電極１４ｂは、導電層１０ｂに対して複数形成することも可能である。封止樹脂１５は、保護膜３、再配線層７、ポスト８、導電層９、Ｎ型半導体１１及びＰ型半導体１２を封止する。封止樹脂１５は、例えば、エポキシ樹脂などの熱硬化性樹脂である。
〔冷却機能〕
第１参考例に係る樹脂封止半導体装置１００の冷却機能は、ペルチエ効果を利用するものである。
図２は、ペルチエ素子の冷却原理を示している。ペルチエ素子は、Ｎ型半導体とＰ型半導体を金属などの導体で直列に接続し、この直列構造に所定の電流を流すと、その電流の方向に応じて吸熱や放熱が生じる熱電変換素子である。図２のペルチエ素子では、Ｎ型半導体とＰ型半導体が導体Ａを介して接続されており、Ｎ型半導体の一端には導体Ｂが、Ｐ型半導体の一端には導体Ｃが取り付けられている。今、Ｎ型半導体に接続する導体Ｂに＋電圧を、Ｐ型半導体に接続する導体Ｃに−電圧を印可すると、導体Ｂ→Ｎ型半導体→導体Ａ→Ｐ型半導体→導体Ｃの方向に電流が流れる。この場合、導体Ａ側で熱の吸収が起こり、導体Ｂ側及び導体Ｃ側で熱の放出が起こる。
図３は、樹脂封止半導体装置１００内部に形成されたペルチエ素子による冷却機能と放熱経路（矢印で示す）を示している。なお、図３では、樹脂封止半導体装置１００の各構成要素に対して、図１（ｂ）と同一の符号を付している。
樹脂封止半導体装置１００は、球状電極１３、１４ａ及び１４ｂを介して実装基板１６と接続される。図３の破線で囲まれた部分がペルチエ素子としての機能を果たす。すなわち、電極パッド６ａ及び６ｂと、導電層９と、導電層１０ａ及び１０ｂと、Ｎ型半導体１１と、Ｐ型半導体１２と、球状電極１４ａ及び１４ｂとでペルチエ素子が構成される。今、外部より、球状電極１４ａに＋電圧を、球状電極１４ｂに−電圧を印可すると、球状電極１４ａ→電極パッド６ａ→導電層１０ａ→Ｎ型半導体１１→導電層９→Ｐ型半導体１２→導電層１０ｂ→電極パッド６ｂ→球状電極１４ｂの方向に電流が流れる。ここで、図２のペルチエ素子と対比すれば、導電層９が導体Ａに、導電層１０ａが導体Ｂに、導電層１０ｂが導体Ｃに相当するため、導電層９側で吸熱を生じ、導電層１０ａ側及び１０ｂ側で放熱を生じることがわかる。導電層１０ａ及び１０ｂに伝わった熱は、直接空間に放出されるとともに、球状電極１４ａ及び１４ｂを介して実装基板１６に伝わり放熱される。なお、半導体チップ１からの放熱経路は上記に限るものではないが、ここでは本参考例に関係する経路だけを示している。
〔製造方法〕
図４乃至６は、図１（ｂ）のＡ−Ａ’で示す位置の断面を基に、樹脂封止半導体装置１００の製造工程を簡略に示したものである。なお、Ｗ−ＣＳＰでは、封止工程をウエハ状態で行うため、図４乃至６はウエハ状態での加工となる。
まず、図４（ａ）に示すように、ウエハ検査によって電気的特性が評価された半導体ウエハ１’を準備する。半導体ウエハ１’は、素子形成面１ａ側に保護膜２と電極パッド４とを備えている。素子形成面１ａには、トランジスタなどの半導体素子によって電子回路（図示せず）が構成されており、電極パッド４はそれらの半導体素子と電気的に接続している。また、電極パッド４の上方を除いて保護膜２が形成されている。保護膜２は、一般的にはシリコン酸化膜（ＳｉＯ２）であるが、シリコン窒化膜（Ｓｉ３Ｎ４）であってもよい。
次に、図４（ｂ）に示すように、半導体ウエハ１’の全面にポリイミド樹脂を塗布し、ホトリソエッチングにより電極パッド４の上方を除いて保護膜３を形成する。
次に、図４（ｃ）に示すように、スパッタ法でＣｕを堆積し、ホトリソエッチングにより再配線層７及び導電層９を形成する。再配線層７は、電極パッド４に接続するように形成される。また、導電層９は、再配線層７と電気的に分離して形成される。なお、再配線層７及び導電層９の材料として、Ｃｕの代わりにＡｌなどを使用することも可能である。
次に、図４（ｄ）に示すように、再配線層７の一部にめっき法によりＣｕのポスト８を形成する。めっき工程は、例えば、半導体ウエハ１’の全面にレジストを塗布した後、再配線層７の一部を露出するようにレジストを加工して開口部を形成する。次に、半導体ウエハ１’をＣｕのめっき液に漬け込み、開口部にめっき液を充填させる。めっき液が固まった後、レジストを除去すれば再配線層７上にポスト８が形成される。なお、ポスト８の材料として、Ｃｕの代わりにＡｌなどを使用することも可能である。
次に、図５（ｅ）に示すように、導電層９上にＮ型半導体１１及びＰ型半導体１２を形成する。Ｎ型半導体１１の形成は、予めＮ型の半導体基板より切り出した個片を、例えば、エポキシ系接着剤で導電層９上に貼り付ける。同様に、Ｐ型半導体１２の形成は、予めＰ型の半導体基板より切り出した個片を、例えば、エポキシ系接着剤で導電層９上に貼り付ける。
次に、図５（ｆ）に示すように、保護膜３、再配線層７、導電層９、ポスト８、Ｎ型半導体１１及びＰ型半導体１２を封止樹脂１５、例えば、エポキシ樹脂などで封止する。
次に、図５（ｇ）に示すように、封止樹脂１５の表面を全面エッチング（グラインド）し、ポスト８、Ｎ型半導体１１及びＰ型半導体１２の表面を露出させる。
次に、図５（ｈ）に示すように、スパッタ法でＣｕを堆積し、ホトリソエッチングにより、ポスト８上に電極パッド５を形成する。同時に、Ｎ型半導体１１上に導電層１０ａ及び電極パッド６ａを形成し、Ｐ型半導体１２上に導電層１０ｂ及び電極パッド６ｂを形成する。なお、電極パッド５、電極パッド６ａ、電極パッド６ｂ、導電層１０ａ及び１０ｂの材料として、Ｃｕの代わりにＡｌなどを使用することも可能である。
次に、図６（ｉ）に示すように、電極パッド５上に半田の球状電極１３を形成し、電極パッド６ａ上に半田の球状電極１４ａを形成し、電極パッド６ｂ上に半田の球状電極１４ｂを形成する。球状電極１３、球状電極１４ａ及び１４ｂの形成は、例えば、ボールマウント方式によって行われる。
最後に、図６（ｊ）に示すように、半導体ウエハ１’を個片化して樹脂封止半導体装置１００が完成する。
〔作用効果〕
第１参考例に係る半導体装置によれば、ペルチエ素子を樹脂封止半導体装置１００の内部に一体に作り込むことで、パッケージの小型化が実現できる。また、ペルチエ素子を構成する部材間、すなわち、電極パッド６ａ及び６ｂと、導電層９と、導電層１０ａ及び１０ｂと、Ｎ型半導体１１と、Ｐ型半導体１２と、球状電極１４ａ及び１４ｂとがそれぞれ密接した構造となるため、別体のペルチエ素子を貼り付ける場合に懸念されるような、空気などの封入による冷却機能の低下を生じることはない。従って、ペルチエ素子の効果を最大限に発揮することができ、放熱効率が向上する。さらに、ペルチエ素子の形成も含めて、ほとんどの工程をウエハ状態で一括処理できるため、コスト低減も可能となる。
（２）第２参考例
〔構造〕
図７は、第２参考例に係る樹脂封止半導体装置１０１の構造図である。図７（ａ）は樹脂封止半導体装置１０１の平面図を、図７（ｂ）は図７（ａ）のＡ−Ａ’で示す位置の同断面図を示している。
第２参考例に係る樹脂封止半導体装置１０１は、第１参考例に係る樹脂封止半導体装置１００（図１）において、さらに、放熱材１７を導電層１０ａ及び１０ｂの上に備えている。放熱材１７は、セラミック板である。放熱材１７は、図７（ａ）に示すように、導電層１０ａ及び１０ｂに重なるように形成するのが望ましいが、必ずしも一体に形成する必要はない。すなわち、導電層１０ａ上と、導電層１０ｂ上とにそれぞれ分離して形成しても良い。ただし、セラミック板は絶縁体であるため、球状電極１３、１４ａ及び１４ｂを露出して、その導通を妨げないように形成する必要がある。その他の構造は樹脂封止半導体装置１００と同一であるため、図７では、樹脂封止半導体装置１００と同一の構造については、図１と同一符号を付してその説明を省略する。
〔冷却機能〕
第２参考例に係る樹脂封止半導体装置１０１の冷却機能は、ペルチエ効果と放熱材の二重構造によるものである。
樹脂封止半導体装置１０１では、電極パッド６ａ及び６ｂと、導電層９と、導電層１０ａ及び１０ｂと、Ｎ型半導体１１と、Ｐ型半導体１２と、球状電極１４ａ及び１４ｂとで構成されるペルチエ素子による強制冷却効果と、セラミックの放熱材１７による自然冷却効果との相乗効果により、さらに冷却効果を高めている。
〔製造方法〕
第２参考例に係る樹脂封止半導体装置１０１の製造方法は、ウエハ検査によって電気的特性が評価された半導体ウエハ１’を準備する工程（図４（ａ））から、球状電極１３、１４ａ及び１４ｂを形成する工程（図６（ｉ））までは、第１参考例を製造する方法と同じである。第２参考例では、球状電極１３、１４ａ及び１４ｂを形成する工程（図６（ｉ））の後において、さらに、放熱材１７を導電層１０ａ及び１０ｂの上に形成する工程が追加となる。
放熱材１７の形成は、セラミック板を、例えば、エポキシ系接着剤で導電層１０ａ及び１０ｂの上に貼り付ける。放熱材１７を形成した後、図６（ｊ）と同様に半導体ウエハ１’を個片化して樹脂封止半導体装置１０１が完成する。
〔作用効果〕
第２参考例に係る半導体装置によれば、ペルチエ素子を樹脂封止半導体装置１０１の内部に一体に作り込むことで、パッケージの小型化が実現できるとともに、ペルチエ素子を構成する部材間が密接した構造となるため、ペルチエ素子の効果を最大限に発揮することができ、放熱効率が向上する。また、熱伝導、熱放射に優れるセラミックの放熱材１７を導電層１０ａ及び１０ｂの上に形成することで、さらに放熱効率が向上する。さらに、ペルチエ素子及び放熱材１７の形成も含めて、ほとんどの工程をウエハ状態で一括処理できるため、コスト低減も可能となる。
（３）第３参考例
〔構造〕
図８は、第３参考例に係る樹脂封止半導体装置１０２の構造図である。図８（ａ）は樹脂封止半導体装置１０２の平面図を、図８（ｂ）は図８（ａ）のＡ−Ａ’で示す位置の同断面図を示している。
第３参考例に係る樹脂封止半導体装置１０２は、第１参考例に係る樹脂封止半導体装置１００（図１）において、さらに、放熱材１８を導電層１０ａ及び１０ｂの上に備えている。放熱材１８は、液状セラミックを塗布して硬化させたものである。放熱材１８は、図８（ａ）に示すように、導電層１０ａ及び１０ｂに重なるように形成するのが望ましいが、必ずしも一体に形成する必要はない。すなわち、導電層１０ａ上と、導電層１０ｂ上とにそれぞれ分離して形成しても良い。ただし、セラミックは絶縁体であるため、液状セラミックを塗布して形成する際、球状電極１３、１４ａ及び１４ｂを露出して、その導通を妨げないように形成する必要がある。その他の構造は樹脂封止半導体装置１００と同一であるため、図８では、樹脂封止半導体装置１００と同一の構造については、図１と同一符号を付してその説明を省略する。
〔冷却機能〕
第３参考例に係る樹脂封止半導体装置１０２の冷却機能は、ペルチエ効果と放熱材の二重構造によるものである。
樹脂封止半導体装置１０２では、電極パッド６ａ及び６ｂと、導電層９と、導電層１０ａ及び１０ｂと、Ｎ型半導体１１と、Ｐ型半導体１２と、球状電極１４ａ及び１４ｂとで構成されるペルチエ素子による強制冷却効果と、セラミックの放熱材１８による自然冷却効果との相乗効果により、さらに冷却効果を高めている。
〔製造方法〕
第３参考例に係る樹脂封止半導体装置１０２の製造方法は、ウエハ検査によって電気的特性が評価された半導体ウエハ１’を準備する工程（図４（ａ））から、球状電極１３、１４ａ及び１４ｂを形成する工程（図６（ｉ））までは、第１参考例を製造する方法と同じである。第３参考例では、球状電極１３、１４ａ及び１４ｂを形成する工程（図６（ｉ））の後において、さらに、放熱材１８を導電層１０ａ及び１０ｂの上に形成する工程が追加となる。
放熱材１８の形成は、液状セラミックを導電層１０ａ及び１０ｂの上に塗布し、例えば、５０℃×３６Ｈｒの熱処理によって硬化させる。液状セラミックの塗布はスプレーを使用することもできる。放熱材１７を形成した後、図６（ｊ）と同様に半導体ウエハ１’を個片化して樹脂封止半導体装置１０２が完成する。
〔作用効果〕
第３参考例に係る半導体装置によれば、ペルチエ素子を樹脂封止半導体装置１０２の内部に一体に作り込むことで、パッケージの小型化が実現できるとともに、ペルチエ素子を構成する部材間が密接した構造となるため、ペルチエ素子の効果を最大限に発揮することができ、放熱効率が向上する。また、熱伝導、熱放射に優れるセラミックの放熱材１８を導電層１０ａ及び１０ｂの上に形成することで、さらに放熱効率が向上する。また、放熱材１８の形成を液状セラミックの塗布で行うため、任意の領域に、任意の範囲でセラミックを形成でき、放熱設計の自由度が高くなる。また、液状セラミックの塗布をスプレーなどにより簡便に行えるため、作業性もよくなる。さらに、ペルチエ素子及び放熱材１８の形成も含めて、ほとんどの工程をウエハ状態で一括処理できるため、コスト低減も可能となる。
（４）第４参考例
〔構造〕
図９は、第４参考例に係る樹脂封止半導体装置１０３の構造図であり、図１（ａ）のＡ−Ａ’で示す位置と同位置の断面図を示している。
第４参考例に係る樹脂封止半導体装置１０３は、第１参考例に係る樹脂封止半導体装置１００（図１）において、さらに、放熱材１９ａを導電層１０ａの上に備え、放熱材１９ｂを導電層１０ｂの上に備えている。放熱材１９ａ及び１９ｂは、例えば、ＣｕやＡｌなどの金属であり、球状電極１３、１４ａ及び１４ｂとほぼ同じ高さを有している。放熱材１９ａ及び１９ｂは、図８（ｂ）に示すように、それぞれ導電層１０ａ及び１０ｂに重なるように形成するのが望ましいが、必ずしも導電層１０ａ及び１０ｂの形状に一致する必要はない。ただし、放熱材１９ａ及び１９ｂは、電気的に導通しないように所定の間隔を有して形成する必要がある。また、放熱材１９ａは、球状電極１４ａ以外の球状電極、すなわち、球状電極１３及び１４ｂとは電気的に導通しないように形成する必要がある。同様に、放熱材１９ｂは、球状電極１４ｂ以外の球状電極、すなわち、球状電極１３及び１４ａとは電気的に導通しないように形成する必要がある。その他の構造は樹脂封止半導体装置１００と同一であるため、図９では、樹脂封止半導体装置１００と同一の構造については、図１と同一符号を付してその説明を省略する。
〔冷却機能〕
第４参考例に係る樹脂封止半導体装置１０３の冷却機能は、ペルチエ効果と放熱材の二重構造によるものである。
図１０は、樹脂封止半導体装置１０３内部に形成されたペルチエ素子による冷却機能と放熱経路（矢印で示す）を示している。なお、図１０では、樹脂封止半導体装置１０３の各構成要素に対して図９と同一の符号を付している。
樹脂封止半導体装置１０３は、球状電極１３、１４ａ及び１４ｂを介して実装基板１６と接続される。また、放熱材１９ａ及び１９ｂも実装基板１６と接続される。放熱材１９ａ及び１９ｂと実装基板１６との接続は、例えば、実装基板１６の表面に形成された金属パッドを介して行われる。ここで、金属パッドは、実装基板１６の内部において電気的にフローティングであっても、内部パターンと接続していても構わない。ただし、内部パターンに接続する場合は、放熱材１９ａは球状電極１４ａと共通のパターンに接続し、放熱材１９ｂは球状電極１４ｂと共通のパターンに接続する必要がある。電極パッド６ａ及び６ｂと、導電層９と、導電層１０ａ及び１０ｂと、Ｎ型半導体１１と、Ｐ型半導体１２と、球状電極１４ａ及び１４ｂとで構成されるペルチエ素子によって取り出された熱は、球状電極１４ａ及び１４ｂを介して実装基板１６に伝わり放熱される。同時に、金属の放熱材１９ａ及び１９ｂを介して実装基板１６に伝わり放熱される。なお、半導体チップ１からの放熱経路は上記に限るものではないが、ここでは本参考例に関係する経路だけを示している。
〔製造方法〕
第４参考例に係る樹脂封止半導体装置１０３の製造方法は、ウエハ検査によって電気的特性が評価された半導体ウエハ１’を準備する工程（図４（ａ））から、球状電極１３、１４ａ及び１４ｂを形成する工程（図６（ｉ））までは、第１参考例を製造する方法と同じである。第４参考例では、球状電極１３、１４ａ及び１４ｂを形成する工程（図６（ｉ））の後において、さらに、放熱材１９ａを導電層１０ａの上に、放熱材１９ｂを導電層１０ｂの上に形成する工程が追加となる。
放熱材１９ａ及び１９ｂの形成は、ＣｕやＡｌなどの金属片を、例えば、エポキシ系接着剤で導電層１０ａ及び１０ｂの上に貼り付ける。この時、放熱材１９ａと放熱材１９ｂとが電気的に導通しないように、所定の間隔を有して形成する必要がある。放熱材１９ａ及び１９ｂを形成した後、図６（ｊ）と同様に半導体ウエハ１’を個片化して樹脂封止半導体装置１０３が完成する。
〔作用効果〕
第４参考例に係る半導体装置によれば、ペルチエ素子を樹脂封止半導体装置１０３の内部に一体に作り込むことで、パッケージの小型化が実現できるとともに、ペルチエ素子を構成する部材間が密接した構造となるため、ペルチエ素子の効果を最大限に発揮することができ、放熱効率が向上する。また、熱伝導に優れる金属の放熱材１９ａ及び１９ｂを導電層１０ａ及び１０ｂの上に形成し、当該放熱材１９ａ及び１９ｂを実装基板１６に接続することにより、さらに放熱効率が向上する。さらに、ペルチエ素子及び放熱材１９（１９ａ、１９ｂ）の形成も含めて、ほとんどの工程をウエハ状態で一括処理できるため、コスト低減も可能となる。
（５）第５参考例
〔構造〕
図１１は、第５参考例に係る樹脂封止半導体装置１０４の構造図であり、図１（ａ）のＡ−Ａ’で示す位置と同位置の断面図を示している。
第５参考例に係る樹脂封止半導体装置１０４は、第１参考例に係る樹脂封止半導体装置１００（図１）において、さらに、放熱材２０を導電層１０ａ及び１０ｂの上に備えている。放熱材２０は、液状セラミックを塗布して硬化させたものであり、球状電極１３、１４ａ及び１４ｂとほぼ同じ高さを有している。放熱材２０は、図１１に示すように、導電層１０ａ及び１０ｂに重なるように形成するのが望ましいが、必ずしも一体に形成する必要はない。すなわち、導電層１０ａ上と、導電層１０ｂ上とにそれぞれ分離して形成しても良い。ただし、セラミックは絶縁体であるため、液状セラミックを塗布して形成する際、球状電極１３、１４ａ及び１４ｂを露出して、その導通を妨げないように形成する必要がある。その他の構造は樹脂封止半導体装置１００と同一であるため、図１１では、樹脂封止半導体装置１００と同一の構造については、図１と同一符号を付してその説明を省略する。
〔冷却機能〕
第５参考例に係る樹脂封止半導体装置１０４の冷却機能は、ペルチエ効果と放熱材の二重構造によるものである。
樹脂封止半導体装置１０４は、球状電極１３、１４ａ及び１４ｂを介して実装基板１６と接続される。また、第４参考例の放熱材１９ａ及び１９ｂと同様（図１０）に、放熱材２０も実装基板１６と接続される。放熱材２０と実装基板１６との接続は、例えば、実装基板１６の表面に形成された金属パッドを介して行われる。ここで、金属パッドは、実装基板１６の内部において電気的にフローティングであっても、内部パターンと接続していても構わない。電極パッド６ａ及び６ｂと、導電層９と、導電層１０ａ及び１０ｂと、Ｎ型半導体１１と、Ｐ型半導体１２と、球状電極１４ａ及び１４ｂとで構成されるペルチエ素子によって取り出された熱は、球状電極１４ａ及び１４ｂを介して実装基板１６に伝わり放熱される。同時に、セラミックの放熱材２０を介して実装基板１６に伝わり放熱される。
〔製造方法〕
第５参考例に係る樹脂封止半導体装置１０４の製造方法は、ウエハ検査によって電気的特性が評価された半導体ウエハ１’を準備する工程（図４（ａ））から、球状電極１３、球状電極１４ａ及び球状電極１４ｂを形成する工程（図６（ｉ））までは、第１参考例を製造する方法と同じである。第５参考例では、球状電極１３、１４ａ及び１４ｂを形成する工程（図６（ｉ））の後において、さらに、放熱材２０を導電層１０ａ及び１０ｂの上に形成する工程が追加となる。
放熱材２０の形成は、液状セラミックを導電層１０ａ及び１０ｂの上に塗布して、例えば、５０℃×３６Ｈｒの熱処理によって硬化させる。液状セラミックの塗布はスプレーを使用することもできる。なお、液状セラミックを塗布する際、液状セラミックの粘性だけで球状電極１３、１４ａ及び１４ｂと同じ高さまで盛り上げることは可能であるが、必要に応じてマスキングなどのバリアを設けてもよい。放熱材２０を形成した後、図６（ｊ）と同様に半導体ウエハ１’を個片化して樹脂封止半導体装置１０４が完成する。
〔作用効果〕
第５参考例に係る半導体装置によれば、ペルチエ素子を樹脂封止半導体装置１０４の内部に一体に作り込むことで、パッケージの小型化が実現できるとともに、ペルチエ素子を構成する部材間が密接した構造となるため、ペルチエ素子の効果を最大限に発揮することができ、放熱効率が向上する。また、熱伝導、熱放射に優れるセラミックの放熱材２０を導電層１０ａ及び１０ｂの上に形成し、当該放熱材２０を実装基板１６に接続することにより、さらに放熱効果が向上する。また、放熱材２０の形成を液状セラミックの塗布で行うため、任意の領域に、任意の範囲でセラミックを形成でき、放熱設計の自由度が高くなる。また、液状セラミックの塗布をスプレーなどにより簡便に行えるため、作業性もよくなる。さらに、ペルチエ素子及び放熱材２０の形成も含めて、ほとんどの工程をウエハ状態で一括処理できるため、コスト低減も可能となる。
（６）第６実施形態
〔構造〕
図１２は、本発明の第６実施形態に係る樹脂封止半導体装置１０５の構造図であり、図１（ａ）のＡ−Ａ’で示す位置と同位置の断面図を示している。なお、図１２では、樹脂封止半導体装置１００と同一の構造については、図１と同一符号を付している。また、説明の便宜上、外周二列の球状電極のみ描いている。
樹脂封止半導体装置１０５は、半導体チップ１と、保護膜２及び３と、電極パッド４〜６と、再配線層７と、ポスト８と、導電層９、１０及び２１と、Ｎ型半導体１１と、Ｐ型半導体１２と、球状電極１３及び１４と、封止樹脂１５及び２２と、絶縁膜２３と、絶縁膜２４ａ及び２４ｂとを備えている。
半導体チップ１の構成は、第１参考例と同様である。すなわち、半導体チップ１は、素子形成面１ａ側に保護膜２と電極パッド４とを備えている。
電極パッド４の上方を除いた領域には保護膜３が形成される。保護膜３は、例えば、ポリイミド樹脂である。再配線層７は、電極パッド４と電気的に接続している。ポスト８は、再配線層７と電極パッド５とを接続する。再配線層７、ポスト８及び電極パッド５は、例えば、ＣｕやＡｌなどの金属である。球状電極１３は、電極パッド５上に形成され、樹脂封止半導体装置１０５を外部装置、例えば、プリント配線基板などに接続するための端子であり、一般的には半田が使用される。封止樹脂１５は、保護膜３、再配線層７、ポスト８を封止する。封止樹脂１５は、例えば、エポキシ樹脂などの熱硬化性樹脂である。
絶縁膜２３は、放熱材としての機能を有するセラミックであり、半導体チップ１の裏面１ｂに形成される。導電層９は、半導体チップ１の裏面１ｂの全域を覆うように絶縁膜２３上に形成される。導電層９は、例えば、ＣｕやＡｌなどの金属である。半導体チップ１と導電層９とは、絶縁膜２３によって電気的に絶縁されている。Ｎ型半導体１１は、導電層９と導電層１０ａとを接続する。Ｐ型半導体１２は、導電層９と導電層１０ｂとを接続する。導電層１０ａ及び１０ｂは、例えば、ＣｕやＡｌなどの金属である。封止樹脂２２は、導電層９、Ｎ型半導体１１及びＰ型半導体１２を封止する。封止樹脂２２は、例えば、エポキシ樹脂などの熱硬化性樹脂である。
絶縁膜２４ａ及び２４ｂは、放熱材としての機能を有するセラミックであり、半導体チップ１の側面１ｃの一部と、封止樹脂１５及び２２の側面の一部とを覆うように絶縁膜２４ａが形成され、半導体チップ１の側面１ｄの一部と、封止樹脂１５及び２２の側面の一部とを覆うように絶縁膜２４ｂが形成される。導電層２１ａは、絶縁膜２４ａを覆うように形成され、導電層１０ａと電極パッド６ａを接続する。導電層２１ｂは、絶縁膜２４ｂを覆うように形成され、導電層１０ｂと電極パッド６ｂを接続する。導電層２１ａ及び２１ｂ及び電極パッド６ａ及び６ｂは、例えば、ＣｕやＡｌなどの金属である。半導体チップ１と導電層２１ａ及び２１ｂとは、絶縁膜２４ａ及び２４ｂによって電気的に絶縁されている。同様に、導電層９と導電層２１ａ及び２１ｂとは、絶縁膜２４ａ及び２４ｂによって電気的に絶縁されている。球状電極１４ａは電極パッド６ａ上に形成され、外部装置、例えば、プリント配線基板などに接続される。同様に、球状電極１４ｂは電極パッド６ｂ上に形成され、外部装置、例えば、プリント配線基板などに接続される。球状電極１４ａ及び１４ｂは、一般的には半田が使用される。
〔冷却機能〕
本発明の第６実施形態に係る樹脂封止半導体装置１０５の冷却機能は、ペルチエ効果と放熱材の二重構造によるものである。
樹脂封止半導体装置１０５では、電極パッド６ａ及び６ｂと、導電層９と、導電層１０ａ及び１０ｂと、導電層２１ａ及び２１ｂと、Ｎ型半導体１１と、Ｐ型半導体１２と、球状電極１４ａ及び１４ｂとで構成されるペルチエ素子による強制冷却効果と、セラミックの絶縁膜２３、２４ａ及び２４ｂによる自然冷却効果との相乗効果により、さらに冷却効果を高めている。
〔製造方法〕
図１３乃至１６は、図１（ｂ）のＡ−Ａ’で示す位置と同位置の半導体装置１０５の断面を基に、製造工程を簡略に示したものである。なお、Ｗ−ＣＳＰでは、封止工程をウエハ状態で行うため、図１３乃至１６はウエハ状態での加工となる。
まず、図１３（ａ）に示すように、ウエハ検査によって電気的特性が評価された半導体ウエハ１’を準備する。半導体ウエハ１’は、素子形成面１ａ側に保護膜２と電極パッド４を備えている。素子形成面１ａには、トランジスタなどの半導体素子によって電子回路（図示せず）が構成されており、電極パッド４はそれらの半導体素子と電気的に接続している。また、電極パッド４の上方を除いて保護膜２が形成されている。保護膜２は、一般的にはシリコン酸化膜（ＳｉＯ２）であるが、シリコン窒化膜（Ｓｉ３Ｎ４）であってもよい。
次に、図１３（ｂ）に示すように、半導体ウエハ１’の全面にポリイミド樹脂を塗布し、ホトリソエッチングにより電極パッド４の上方を除いて保護膜３を形成する。
次に、図１３（ｃ）に示すように、スパッタ法でＣｕを堆積し、ホトリソエッチングにより再配線層７を形成する。再配線層７は、電極パッド４に接続するように形成する。なお、再配線層７の材料として、Ｃｕの代わりにＡｌなどを使用することも可能である。
次に、図１３（ｄ）に示すように、再配線層７の一部にめっき法によりＣｕのポスト８を形成する。めっき工程は、例えば、半導体ウエハ１’の全面にレジストを塗布した後、再配線層７の一部を露出するように開口部を形成する。次に、半導体ウエハ１’をＣｕのめっき液に漬け込み、開口部にめっき液を充填させる。めっき液が固まった後、レジストを除去すれば再配線層７上にポスト８が形成される。なお、ポスト８の材料として、Ｃｕの代わりにＡｌなどを使用することも可能である。
次に、図１４（ｅ）に示すように、保護膜３、再配線層７及びポスト８を封止樹脂１５、例えば、エポキシ樹脂などで封止する。
次に、図１４（ｆ）に示すように、封止樹脂１５の表面を全面エッチング（グラインド）し、ポスト８の表面を露出させる。
次に、図１４（ｇ）に示すように、半導体ウエハ１’の裏面１ｂ上に、セラミックの絶縁膜２３を形成する。絶縁膜２３の形成は、液状セラミックを半導体ウエハ１’の裏面１ｂ上に塗布して、例えば、５０℃×３６Ｈｒの熱処理によって硬化させる。液状セラミックの塗布は、スプレーを使用することもできる。
次に、図１４（ｈ）に示すように、絶縁膜２３上にスパッタ法でＣｕを堆積して導電層９を形成する。なお、導電層９の材料として、Ｃｕの代わりにＡｌなどを使用することも可能である。
次に、図１５（ｉ）に示すように、導電層９上にＮ型半導体１１及びＰ型半導体１２を形成する。Ｎ型半導体１１は、予めＮ型の半導体基板より切り出した個片を、例えば、エポキシ系接着剤で導電層９上に貼り付ける。同様に、Ｐ型半導体１２は、予めＰ型の半導体基板より切り出した個片を、例えば、エポキシ系接着剤で導電層９上に貼り付ける。
次に、図１５（ｊ）に示すように、導電層９、Ｎ型半導体１１及びＰ型半導体１２を封止樹脂２２、例えば、エポキシ樹脂などで封止する。
次に、図１５（ｋ）に示すように、後の個片化において切断の基準となるスクライブ領域に貫通孔２５を形成する。貫通孔２５の形成は、例えば、プラズマエッチングやレーザーなどによって行われる。貫通孔２５の径は、例えば、１００μｍであり、スクライブ領域に少なくとも２個形成する。本実施形態では、対向する１対のスクライブ領域の各一辺に、貫通孔２５を１個ずつ形成している。
次に、図１５（ｌ）に示すように、貫通孔２５の内壁に、セラミックの絶縁膜２４ａ及び２４ｂを形成する。絶縁膜２４ａ及び２４ｂの形成は、貫通孔２５内に液状セラミックを注入して、例えば、５０℃×３６Ｈｒの熱処理によって硬化させる。なお、貫通孔２５内に液状セラミックを注入する際、毛細管現象を利用すれば、液状セラミックを貫通孔２５内に注入することは可能である。しかし、必要に応じてバキュームなどにより加圧注入してもよい。
次に、図１６（ｍ）に示すように、封止樹脂１５上にスパッタ法でＣｕを堆積し、ホトリソエッチングによりポスト８上に電極パッド５をする。同時に、電極パッド６ａ及び６ｂも形成する。次に、封止樹脂２２上にスパッタ法でＣｕを堆積し、ホトリソエッチングにより導電層１０ａ及び１０ｂを形成する。続いて、貫通孔２５の内壁に導電層２１ａ及び２１ｂを形成する。導電層２１ａ及び２１ｂの形成は、通常のスルーホール形成と同じように、Ｃｕの無電解めっきを行えばよい。この工程によって、導電層１０ａと、導電層２１ａと、電極パッド６ａとが接続される。また、導電層１０ｂと、導電層２１ｂと、電極パッド６ｂとが接続される。なお、電極パッド６ａ及び６ｂ、導電層１０ａ及び１０ｂ、導電層２１ａ及び２１ｂの材料として、Ｃｕの代わりにＡｌなどを使用することも可能である。
次に、図１６（ｎ）に示すように、電極パッド５上に半田の球状電極１３を形成する。また、電極パッド６ａ上に半田の球状電極１４ａを形成し、電極パッド６ｂ上に半田の球状電極１４ｂを形成する。球状電極１３、１４ａ及び１４ｂの形成は、例えば、ボールマウント方式によって行われる。
最後に、図１６（ｏ）に示すように、半導体ウエハ１’を個片化して樹脂封止半導体装置１０５が完成する。
〔作用効果〕
第６施形態に係る半導体装置によれば、ペルチエ素子を樹脂封止半導体装置１０５の内部に一体に作り込むことで、パッケージの小型化が実現できるとともに、ペルチエ素子を構成する部材間が密接した構造となるため、ペルチエ素子の効果を最大限に発揮することができ、放熱効率が向上する。また、ペルチエ素子を半導体チップ１の裏面１ｂ側に形成することで、導電層９、１０ａ及び１０ｂを広範囲に形成することができ、これにより、吸熱面積（導電層９）及び放熱面積（導電層１０）が増大して放熱効率が向上する。また、熱伝導、熱放射に優れるセラミックの絶縁膜２３、２４ａ及び２４ｂを備えているため、自然冷却効率も向上する。さらに、ペルチエ素子、絶縁膜２３、２４ａ及び２４ｂの形成も含めて、ほとんどの工程をウエハ状態で一括処理できるため、コスト低減も可能となる。
（７） 第７実施形態
〔構造〕
図１７は、本発明の第７実施形態に係る樹脂封止半導体装置１０６の構造図であり、図１（ａ）のＡ−Ａ’で示す位置と同位置の断面図を示している。
第７実施形態に係る樹脂封止半導体装置１０６は、第６実施形態に係る樹脂封止半導体装置１０５（図１２）において、さらに、放熱材２６を導電層１０ａ及び１０ｂの上に備えている。放熱材２６は、液状セラミックを塗布して硬化させたものである。その他の構造は樹脂封止半導体装置１０５と同一であるため、図１７では、樹脂封止半導体装置１０５と同一の構造については、図１２と同一符号を付してその説明を省略する。
〔冷却機能〕
本発明の第７実施形態に係る樹脂封止半導体装置１０６の冷却機能は、ペルチエ効果と放熱材の二重構造によるものである。
樹脂封止半導体装置１０６では、電極パッド６ａ及び６ｂと、導電層９と、導電層１０ａ及び１０ｂと、導電層２１ａ及び２１ｂと、Ｎ型半導体１１と、Ｐ型半導体１２と、球状電極１４ａ及び１４ｂとで構成されるペルチエ素子による強制冷却効果と、セラミックの絶縁膜２３、２４ａ及び２４ｂ及び２５による自然冷却効果との相乗効果により、さらに冷却効果を高めている。
〔製造方法〕
第７実施形態に係る樹脂封止半導体装置１０６の製造方法は、ウエハ検査によって電気的特性が評価された半導体ウエハ１’を準備する工程（図１６（ａ））から、電極パッド６ａ及び６ｂ、導電層１０ａ及び１０ｂ、導電層２１ａ及び２１ｂを形成する工程（図１６（ｍ））までは、第６実施形態を製造する方法と同じである。第７実施形態では、電極パッド６ａ及び６ｂ、導電層１０ａ及び１０ｂ、導電層２１ａ及び２１ｂを形成する工程（図１６（ｍ））の後において、さらに、放熱材２６を導電層１０ａ及び１０ｂの上に形成する工程が追加となる。
放熱材２６の形成は、液状セラミックを導電層１０ａ及び１０ｂの上に塗布して、例えば、５０℃×３６Ｈｒの熱処理によって硬化させる。液状セラミックの塗布はスプレーを使用することもできる。放熱材２６を形成した後、図１６（ｎ）と同様に電極パッド５上に半田の球状電極１３を形成する。また、電極パッド６ａ上に半田の球状電極１４ａを形成し、電極パッド６ｂ上に半田の球状電極１４ｂを形成する。球状電極１３、１４ａ及び１４ｂの形成は、例えば、ボールマウント方式によって行われる。続いて、図１６（ｏ）と同様に、半導体ウエハ１’を個片化して樹脂封止半導体装置１０６が完成する。
〔作用効果〕
第７施形態に係る半導体装置によれば、ペルチエ素子を樹脂封止半導体装置１０６の内部に一体に作り込むことで、パッケージの小型化が実現できるとともに、ペルチエ素子を構成する部材間が密接した構造となるため、ペルチエ素子の効果を最大限に発揮することができ、放熱効率が向上する。また、ペルチエ素子を半導体チップ１の裏面１ｂ側に形成することで、導電層９、１０ａ及び１０ｂを広範囲に形成することができ、これにより、吸熱面積（導電層９）及び放熱面積（導電層１０）が増大して放熱効率が向上する。また、熱伝導、熱放射に優れるセラミックの絶縁膜２３、２４ａ及び２４ｂに加え、さらに、放熱部である導電層１０ａ及び１０ｂの上にセラミックの放熱材２６を備えているため、自然冷却効果もより向上する。さらに、ペルチエ素子、絶縁膜２３、２４ａ、２４ｂ及び２５の形成も含めて、ほとんどの工程をウエハ状態で一括処理できるため、コスト低減も可能となる。
（８）第８実施形態
〔構造〕
図１８は、本発明の第８実施形態に係る樹脂封止半導体装置１０７の構造図であり、図１（ａ）のＡ−Ａ’で示す位置と同位置の断面図を示している。
第８実施形態に係る樹脂封止半導体装置１０７は、第６実施形態に係る樹脂封止半導体装置１０５（図１２）において、さらに、放熱材２７を導電層１０ａ及び１０ｂの上と、導電層２１ａ及び２１ｂの上とに備えている。放熱材２７は、液状セラミックを塗布して硬化させたものである。その他の構造は樹脂封止半導体装置１０５と同一であるため、図１８では、樹脂封止半導体装置１０５と同一の構造については、図１２と同一符号を付してその説明を省略する。
〔冷却機能〕
本発明の第８実施形態に係る樹脂封止半導体装置１０７の冷却機能は、ペルチエ効果と放熱材の二重構造によるものである。
樹脂封止半導体装置１０７では、電極パッド６ａ及び６ｂと、導電層９と、導電層１０ａ及び１０ｂと、導電層２１ａ及び２１ｂと、Ｎ型半導体１１と、Ｐ型半導体１２と、球状電極１４ａ及び１４ｂとで構成されるペルチエ素子による強制冷却効果と、セラミックの絶縁膜２３、、２４ａ、２４ｂ及び２６による自然冷却効果との相乗効果により、さらに冷却効果を高めている。
〔製造方法〕
第８実施形態に係る樹脂封止半導体装置１０７の製造方法は、ウエハ検査によって電気的特性が評価された半導体ウエハ１’を準備する工程（図１６（ａ））から、電極パッド６ａ及び６ｂ、導電層１０ａ及び１０ｂ、導電層２１ａ及び２１ｂを形成する工程（図１６（ｍ））までは、第６実施形態を製造する方法と同じである。第８実施形態では、電極パッド６ａ及び６ｂ、導電層１０ａ及び１０ｂ、導電層２１ａ及び２１ｂを形成する工程（図１６（ｍ））の後において、さらに、放熱材２７を、導電層１０ａ及び１０ｂの上と、導電層２１ａ及び２１ｂの上とに形成する工程が追加となる。
放熱材２７の形成は、液状セラミックを導電層１０ａ及び１０ｂの上に塗布し、また、貫通孔２５内に液状セラミックを注入して、例えば、５０℃×３６Ｈｒの熱処理によって硬化させる。なお、貫通孔２５内に液状セラミックを注入する際、毛細管現象を利用すれば液状セラミックを貫通孔２５内に注入することは可能である。しかし、必要に応じてバキュームなどにより加圧注入してもよい。また、貫通孔２５の形成する工程（図１５（ｋ））において、貫通孔２５の径を大きく加工すれば液状セラミックを注入しやすくなる。貫通孔２５の径を、例えば、１００μｍから１５０μｍに拡大すればよい。放熱材２７を形成した後、図１６（ｎ）と同様に電極パッド５上に半田の球状電極１３を形成する。また、電極パッド６ａ上に半田の球状電極１４ａを形成し、電極パッド６ｂ上に半田の球状電極１４ｂを形成する。球状電極１３、１４ａ及び１４ｂの形成は、例えば、ボールマウント方式によって行われる。続いて、図１６（ｏ）と同様に半導体ウエハ１’を個片化して樹脂封止半導体装置１０７が完成する。
〔作用効果〕
第８施形態に係る半導体装置によれば、ペルチエ素子を樹脂封止半導体装置１０７の内部に一体に作り込むことで、パッケージの小型化が実現できるとともに、ペルチエ素子を構成する部材間が密接した構造となるため、ペルチエ素子の効果を最大限に発揮することができ、放熱効率が向上する。また、ペルチエ素子を半導体チップ１の裏面１ｂ側に形成することで、導電層９、１０ａ及び１０ｂを広範囲に形成することができ、これにより、吸熱面積（導電層９）及び放熱面積（導電層１０）が増大して放熱効率が向上する。また、熱伝導、熱放射に優れるセラミックの絶縁膜２３、２４ａ及び２４ｂに加え、さらに、放熱部である導電層１０ａ及び１０ｂの上と、導電層２１ａ及び２１ｂの上とにセラミックの放熱材２７を備えているため、自然冷却効果もより向上する。さらに、ペルチエ素子、絶縁膜２３、２４ａ、２４ｂ及び２６の形成も含めて、ほとんどの工程をウエハ状態で一括処理できるため、コスト低減も可能となる。
第１参考例に係る樹脂封止半導体装置の構造図。 ペルチエ素子の冷却原理。 第１参考例に係る樹脂封止半導体装置の冷却機能と放熱経路。 第１乃至５参考例に係る樹脂封止半導体装置の製造工程断面図。 第１乃至５参考例に係る樹脂封止半導体装置の製造工程断面図。 第１乃至５参考例に係る樹脂封止半導体装置の製造工程断面図。 第２参考例に係る樹脂封止半導体装置の構造図。 第３参考例に係る樹脂封止半導体装置の構造図。 第４参考例に係る樹脂封止半導体装置の構造図。 第４参考例に係る樹脂封止半導体装置の冷却機能と放熱経路。 第５参考例に係る樹脂封止半導体装置の構造図。 第６実施形態に係る樹脂封止半導体装置の構造図。 第６乃至８実施形態に係る樹脂封止半導体装置の製造工程断面図。 第６乃至８実施形態に係る樹脂封止半導体装置の製造工程断面図。 第６乃至８実施形態に係る樹脂封止半導体装置の製造工程断面図。 第６乃至８実施形態に係る樹脂封止半導体装置の製造工程断面図。 第７実施形態に係る樹脂封止半導体装置の構造図。 第８実施形態に係る樹脂封止半導体装置の構造図。
１・・・半導体チップ
１’・・・半導体ウエハ
２、３・・・保護膜
４、５、６ａ、６ｂ・・・電極パッド
７・・・再配線層
８・・・ポスト
９、１０ａ、１０ｂ、２１ａ、２１ｂ・・・導電層
１１・・・Ｎ型半導体
１２・・・Ｐ型半導体
１３、１４ａ、１４ｂ・・・球状電極
１５、２２・・・封止樹脂
１６・・・実装基板
１７、１８、１９ａ、１９ｂ、２０、２６、２７・・・放熱材
２３、２４ａ、２４ｂ・・・絶縁膜
２５・・・貫通孔
１００〜１０７ 樹脂封止半導体装置

Claims (16)

  1. 半導体チップと略同一の寸法に封止される半導体装置であって、
    互いに対向する第１面及び第２面と、前記第１面及び前記第２面に隣り合い、かつ互いに対向する第３面及び第４面とを有する半導体チップと、
    前記第１面上を覆う第１封止樹脂と、
    前記第２面上を覆う第２封止樹脂と、
    前記第２面上に形成される第１絶縁膜と、
    前記第３面上に形成される第２絶縁膜と、
    前記第４面上に形成される第３絶縁膜と、
    前記第１絶縁膜上に形成される第１導電層と、前記第１導電層上に形成され、一端が前記第２封止樹脂から露出されるＮ型半導体と、前記第１導電層上に形成され、一端が前記第２封止樹脂から露出されるＰ型半導体と、前記露出された前記Ｎ型半導体の一端に接して形成される第２導電層と、前記露出された前記Ｐ型半導体の一端に接して形成される第３導電層と、前記第１封止樹脂上に形成される第１電極パッド及び第２電極パッドと、前記第２絶縁膜上に形成され、前記第２導電層と前記第１電極パッドとを接続するように形成される第４導電層と、前記第３絶縁膜上に形成され、前記第３導電層と前記第２電極パッドとを接続するように形成される第５導電層と、前記第１電極パッド及び前記第２電極パッドに形成される球状電極とから構成される冷却素子と、
    を備えることを特徴とする半導体装置。
  2. 前記第２導電層上及び前記第３導電層上に、さらに第４放熱材を備えることを特徴とする、請求項１に記載の半導体装置。
  3. 前記第４放熱材は、液状セラミックによって形成されることを特徴とする、請求項２に記載の半導体装置。
  4. 前記第４導電層上及び前記第５導電層上に、さらに第５放熱材を備えることを特徴とする、請求項２に記載の半導体装置。
  5. 前記第４放熱材及び前記第５放熱材は、液状セラミックによって形成されることを特徴とする、請求項４に記載の半導体装置。
  6. 前記第１導電層は、金属であることを特徴とする、請求項１に記載の半導体装置。
  7. 前記第２導電層と、前記第３導電層と、前記第１電極パッドと、前記第２電極パッドとは、金属であることを特徴とする、請求項１に記載の半導体装置。
  8. 前記第１絶縁膜と、前記第２絶縁膜と、前記第３絶縁膜とは、液状セラミックによって形成されることを特徴とする、請求項１に記載の半導体装置。
  9. 半導体チップと略同一の寸法に封止される半導体装置を製造する方法であって、
    互いに対向する第１面及び第２面と、前記第１面及び前記第２面に隣り合い、かつ互いに対向する第３面及び第４面とを有する半導体ウエハを準備するステップと、
    前記第１面上を第１封止樹脂で覆うステップと、
    前記第２面上に第１絶縁膜を形成するステップと、
    前記第１絶縁膜上に第１導電層を形成するステップと、
    前記第１導電層上にＮ型半導体を形成するステップと、
    前記第１導電層上にＰ型半導体を形成するステップと、
    前記第２面上を第２封止樹脂で覆うステップと、
    前記Ｎ型半導体の一端を前記第２封止樹脂から露出させるステップと、
    前記Ｐ型半導体の一端を前記第２封止樹脂から露出させるステップと、
    前記半導体ウエハと前記第１封止樹脂と前記第２封止樹脂とを貫通するように第１貫通孔及び第２貫通孔を形成するステップと
    前記第１貫通孔の内壁に第２絶縁膜を形成するステップと
    前期第２貫通孔の内壁に第３絶縁膜を形成するステップと、
    前記露出された前記Ｎ型半導体の一端に接して第２導電層を形成するステップと、
    前記露出された前記Ｐ型半導体の一端に接して第３導電層を形成するステップと、
    前記第１封止樹脂上に第１電極パッド及び第２電極パッドを形成するステップと、
    前記第１貫通孔の内壁において第２絶縁膜の表面を覆うように第４導電層を形成し、前記第２導電層と前記第１電極パッドとを接続するステップと、
    前記第２貫通孔の内壁において第３絶縁膜の表面を覆うように第５導電層を形成し、前記第３導電層と前記第２電極パッドとを接続するステップと、
    前記第１電極パッド及び前記第２電極パッドに球状電極を形成するステップと
    を含むことを特徴とする半導体装置の製造方法。
  10. 前記第２導電層上及び前記第３導電層上に、さらに第４放熱材を形成するステップを含むことを特徴とする、請求項９に記載の半導体装置の製造方法。
  11. 前記第４放熱材は、液状セラミックによって形成されることを特徴とする、請求項１０に記載の半導体装置の製造方法。
  12. 前記第４導電層上及び前記第５導電層上に、さらに第５放熱材を形成するステップを含むことを特徴とする、請求項１０に記載の半導体装置の製造方法。
  13. 前記第４放熱材及び第５放熱材は、液状セラミックによって形成されることを特徴とする、請求項１２に記載の半導体装置の製造方法。
  14. 前記第１導電層は、金属であることを特徴とする、請求項９に記載の半導体装置の製造方法。
  15. 前記第２導電層と、前記第３導電層と、前記第１電極パッドと、前記第２電極パッドとは、金属であることを特徴とする、請求項９に記載の半導体装置の製造方法。
  16. 前記第１絶縁膜と、前記第２絶縁膜と、前記第３絶縁膜とは、液状セラミックによって形成されることを特徴とする、請求項９に記載の半導体装置の製造方法。
JP2004205692A 2004-07-13 2004-07-13 半導体装置、及びその製造方法 Expired - Fee Related JP4485865B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004205692A JP4485865B2 (ja) 2004-07-13 2004-07-13 半導体装置、及びその製造方法
US11/152,225 US7352063B2 (en) 2004-07-13 2005-06-15 Semiconductor structure that includes a cooling structure formed on a semiconductor surface and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004205692A JP4485865B2 (ja) 2004-07-13 2004-07-13 半導体装置、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006032453A JP2006032453A (ja) 2006-02-02
JP4485865B2 true JP4485865B2 (ja) 2010-06-23

Family

ID=35598603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004205692A Expired - Fee Related JP4485865B2 (ja) 2004-07-13 2004-07-13 半導体装置、及びその製造方法

Country Status (2)

Country Link
US (1) US7352063B2 (ja)
JP (1) JP4485865B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686277B2 (en) * 2004-12-27 2014-04-01 Intel Corporation Microelectronic assembly including built-in thermoelectric cooler and method of fabricating same
JP2006222374A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
KR100790290B1 (ko) * 2006-12-20 2008-01-02 동부일렉트로닉스 주식회사 전자 냉각소자 및 그의 제조방법
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
TWI355057B (en) * 2007-07-10 2011-12-21 Unimicron Technology Corp Wire bonding type package substrate having heat-co
CN101533847A (zh) * 2008-03-13 2009-09-16 瑞鼎科技股份有限公司 具有热电致冷散热功能的整合型芯片
US8598700B2 (en) * 2008-06-27 2013-12-03 Qualcomm Incorporated Active thermal control for stacked IC devices
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
JP5367413B2 (ja) 2009-03-02 2013-12-11 ラピスセミコンダクタ株式会社 半導体装置
TWI407545B (zh) * 2009-08-19 2013-09-01 Ind Tech Res Inst 整合熱電元件與晶片的封裝體
US8410600B2 (en) * 2009-10-02 2013-04-02 Arkansas Power Electronics International, Inc. Semiconductor device with protecting film and method of fabricating the semiconductor device with protecting film
DE102010029526B4 (de) 2010-05-31 2012-05-24 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit einer gestapelten Chipkonfiguration mit einem integrierten Peltier-Element
TWI441292B (zh) * 2011-03-02 2014-06-11 矽品精密工業股份有限公司 半導體結構及其製法
US9625186B2 (en) 2013-08-29 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Cooling system for 3D IC
MA40285A (fr) * 2014-06-02 2017-04-05 Hat Teknoloji A S Configuration de cellule tridimensionnelle intégrée, réseau de refroidissement intégré et circuit intégré précaractérisé
WO2016046713A1 (en) * 2014-09-22 2016-03-31 Consorzio Delta Ti Research Silicon integrated, out-of-plane heat flux thermoelectric generator
JP6571431B6 (ja) * 2015-07-23 2019-10-09 国立大学法人広島大学 吸熱素子の製造方法
CN110494997A (zh) * 2017-03-30 2019-11-22 琳得科株式会社 热电转换模块及其制造方法
WO2020071396A1 (ja) 2018-10-03 2020-04-09 リンテック株式会社 熱電変換モジュール用中間体の製造方法
CN114747001A (zh) * 2019-12-19 2022-07-12 索尼半导体解决方案公司 半导体器件
JP2022057265A (ja) * 2020-09-30 2022-04-11 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224253A (ja) * 1984-04-20 1985-11-08 Fujitsu Ltd 半導体装置およびその製造方法
JPH01245549A (ja) * 1988-03-26 1989-09-29 Matsushita Electric Works Ltd 半導体装置およびその製法
JP2000311974A (ja) * 1999-04-27 2000-11-07 Nec Corp 電子デバイス
JP2001291793A (ja) * 2000-04-06 2001-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874775A (en) * 1994-08-03 1999-02-23 Sumitomo Electric Industries, Ltd. Diamond heat sink including microchannel therein and methods for manufacturing diamond heat sinks
US6281120B1 (en) * 1998-12-18 2001-08-28 National Semiconductor Corporation Temperature control structure for integrated circuit
JP4817543B2 (ja) 2001-07-02 2011-11-16 富士通セミコンダクター株式会社 積層型マルチチップ半導体装置
US6711904B1 (en) * 2003-03-06 2004-03-30 Texas Instruments Incorporated Active thermal management of semiconductor devices
US7034394B2 (en) * 2003-10-08 2006-04-25 Intel Corporation Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224253A (ja) * 1984-04-20 1985-11-08 Fujitsu Ltd 半導体装置およびその製造方法
JPH01245549A (ja) * 1988-03-26 1989-09-29 Matsushita Electric Works Ltd 半導体装置およびその製法
JP2000311974A (ja) * 1999-04-27 2000-11-07 Nec Corp 電子デバイス
JP2001291793A (ja) * 2000-04-06 2001-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20060012033A1 (en) 2006-01-19
JP2006032453A (ja) 2006-02-02
US7352063B2 (en) 2008-04-01

Similar Documents

Publication Publication Date Title
JP4485865B2 (ja) 半導体装置、及びその製造方法
KR101678539B1 (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US7936054B2 (en) Multi-chip package
US20130026609A1 (en) Package assembly including a semiconductor substrate with stress relief structure
JP2008545263A (ja) パッケージ、部分組立品、及びその製造方法
KR20060110604A (ko) 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
JP4494240B2 (ja) 樹脂封止型半導体装置
KR20180002913A (ko) 반도체 패키지 및 그 제조방법
JP2019071412A (ja) チップパッケージ
JP6213554B2 (ja) 半導体装置
JP2012015225A (ja) 半導体装置
JP6457206B2 (ja) 半導体パッケージ及びその製造方法
JP2008053693A (ja) 半導体モジュール、携帯機器、および半導体モジュールの製造方法
US9082738B2 (en) Semiconductor package with improved thermal properties
CN111341739B (zh) 一种封装构件及其制备方法
US11417581B2 (en) Package structure
JP2005158777A (ja) 半導体装置及びその製造方法
TWI635587B (zh) 封裝結構及其製作方法
JP2007027654A (ja) 半導体装置
JP6712051B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
TW202008517A (zh) 封裝結構及其製造方法
JP6418686B2 (ja) 半導体装置及びその製造方法
JP2004179504A (ja) 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器
JP2012142486A (ja) 半導体装置
JP2012146734A (ja) 半導体装置およびその製造方法ならびに実装体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061019

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100325

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees