JP4476876B2 - 並列計算装置 - Google Patents
並列計算装置 Download PDFInfo
- Publication number
- JP4476876B2 JP4476876B2 JP2005171483A JP2005171483A JP4476876B2 JP 4476876 B2 JP4476876 B2 JP 4476876B2 JP 2005171483 A JP2005171483 A JP 2005171483A JP 2005171483 A JP2005171483 A JP 2005171483A JP 4476876 B2 JP4476876 B2 JP 4476876B2
- Authority
- JP
- Japan
- Prior art keywords
- processors
- processing
- power consumption
- time
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
Description
本発明の並列計算装置は、処理にかけられる制約時間および入力データ量に応じて、省電力のための最適な実行方式を選定することを特徴とする。具体的には、動作周波数と電圧が可変であるプロセッサを複数備えた並列計算装置により、処理完了時間が制約されている問題を処理する場合に、消費電力量が最も少なくなるように、使用するプロセッサ数およびプロセッサの動作周波数・電圧を設定する。
図1は、本発明の実施の形態1における並列計算装置による処理の流れの一例を示した図である。具体的には、1つの適用例であるレーダーセンサーシステムにおいて、対象とする並列計算装置部分の処理の流れの概略を示したものである。図1の処理においては、観測周期(時間間隔:T)毎に、データ量が異なる処理データ(観測データ)がシステムの並列計算装置に届く。この時間間隔Tが制約時間に相当する。
図3は、本発明の実施の形態2の並列計算装置において、2つの実行方式の消費電力量の比較を示した図である。具体的には、制約時間に相当する時間間隔T内に、ある処理データの処理を完了させる場合に、2つの実行方式による消費電力量をタイムチャートとして示したものである。
本実施の形態3では、動作周波数および電圧が可変であるプロセッサを用いる場合の具体例について説明する。図4は、本発明の実施の形態3の並列計算装置に用いられるプロセッサのスペック例を示した図である。このスペック例では、動作周波数及び電圧の設定により、高速動作状態、低速動作状態、休眠状態の3状態の切り換えが可能であるプロセッサの例を示している。
本実施の形態4では、並列処理によるオーバーヘッドを考慮する場合について説明する。ここで、並列処理によるオーバーヘッドとは、データを分割処理することによってデータ処理以外に必要となる余計な処理時間に相当する。すなわち、処理データをn分割した場合には、それぞれのプロセッサによる処理時間は、単純にn分の1になるのではなく、さらに各プロセッサによる並列処理に伴うオーバーヘッド分の処理時間が必要となる。
本実施の形態5では、発熱量を考慮した上で、各プロセッサの実行方式を選定する場合について説明する。一般的に、物質の温度変化に対する発熱量の関係は、下式(4)で表すことができる。また、発熱量と消費電力量の関係は、下式(5)で表すことができるため、消費電力量を如何に低減させるかという課題は、発熱量を如何に低減させるかという課題と等価となる。
本実施の形態6では、許容消費電力量を考慮した上で、各プロセッサの実行方式を選定する場合について説明する。図10は、本発明の実施の形態6における許容消費電力量を考慮した実行方式の選定に関する説明図である。
本実施の形態7では、プロセッサの状態温度が外気温度に下がるまでの時間特性を考慮した上で、各プロセッサの実行方式を選定する場合について説明する。図11は、本発明の実施の形態7におけるCPU温度の時間特性を示した図である。このようなCPU温度の時間特性が分かっている場合には、処理が完了してから制約時間経過までの間の温度特性を考慮した上で、制約時間が終わった時点で最もCPU温度が低くなる実行方式を選定することも考えられる。
Claims (5)
- 動作周波数および電圧が可変であるプロセッサを複数用いて、処理完了時間が制約されているデータの処理を分割して並列処理を実行することにより制約時間内に前記データの処理を終了させる並列計算装置であって、
複数のデータ量と、動作周波数および電圧をパラメータとして処理を実行したときのプロセッサの消費電力量とを対応付けた消費電力量情報を記憶する記憶部と、
前記制約時間内に前記データの処理を終了させるために、前記制約時間ごとに入力したデータのデータ量に応じて前記データの処理を分割して複数のプロセッサに割り付ける際に、前記記憶部に記憶された前記消費電力量情報に基づいて、前記複数のプロセッサによる消費電力量の合計が最小となるように、複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行う割付設定処理部と、
複数のプロセッサの状態温度を検出する温度検出部と
を備え、
前記記憶部は、プロセッサの状態温度が外気温度に下がるまでの時間特性を冷却特性情報としてさらに記憶し、
前記割付設定処理部は、前記制約時間内に前記データの処理を終了させるために、前記制約時間ごとに入力したデータのデータ量に応じて前記データの処理を分割して複数のプロセッサに割り付ける際に、前記記憶部に記憶された前記消費電力量情報および前記冷却特性情報と、前記温度検出部で検出された前記状態温度とに基づいて、それぞれのプロセッサの処理完了後から前記制約時間経過時までの各プロセッサの状態温度の低下分を加味して、複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行う
ことを特徴とする並列計算装置。 - 請求項1に記載の並列計算装置において、
前記割付設定処理部は、今回の制約時間の次の制約時間以降に処理すべきデータ量が既知の場合には、前記今回の制約時間と前記次の制約時間以降とを加算した総制約時間経過後の前記複数のプロセッサによる消費電力量の合計が最小となるように、複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行うことを特徴とする並列計算装置。 - 請求項1に記載の並列計算装置において、
前記記憶部は、前記複数のプロセッサの前記消費電力量情報に対応して、前記複数のプロセッサの処理に伴う前記複数のプロセッサ以外の周辺機器の消費電力量を周辺機器消費電力量情報としてさらに備え、
前記割付設定処理部は、前記複数のプロセッサによる消費電力量と前記複数のプロセッサ以外の周辺機器の消費電力量との合計が最小となるように、複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行う
ことを特徴とする並列計算装置。 - 請求項1に記載の並列計算装置において、
前記記憶部は、仕様の異なるプロセッサに対応する消費電力量情報を記憶することを特徴とする並列計算装置。 - 請求項1に記載の並列計算装置において、
前記割付設定処理部は、並列処理による通信オーバーヘッドを考慮して、前記複数のプロセッサによる消費電力量の合計が最小となるように、複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行うことを特徴とする並列計算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005171483A JP4476876B2 (ja) | 2005-06-10 | 2005-06-10 | 並列計算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005171483A JP4476876B2 (ja) | 2005-06-10 | 2005-06-10 | 並列計算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006344162A JP2006344162A (ja) | 2006-12-21 |
JP4476876B2 true JP4476876B2 (ja) | 2010-06-09 |
Family
ID=37641059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005171483A Expired - Fee Related JP4476876B2 (ja) | 2005-06-10 | 2005-06-10 | 並列計算装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4476876B2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4275168B2 (ja) * | 2006-11-30 | 2009-06-10 | シャープ株式会社 | Nicを備えるシステム機器および同システム機器の省電力制御方法 |
WO2009037731A1 (ja) | 2007-09-21 | 2009-03-26 | Fujitsu Limited | 翻訳装置と翻訳方法および翻訳プログラムとプロセッサコアの制御方法およびプロセッサ |
US20090138220A1 (en) * | 2007-11-28 | 2009-05-28 | Bell Jr Robert H | Power-aware line intervention for a multiprocessor directory-based coherency protocol |
JP5152197B2 (ja) | 2007-12-19 | 2013-02-27 | 富士通株式会社 | 電源制御方法及び装置 |
JP4724730B2 (ja) * | 2008-04-09 | 2011-07-13 | 株式会社日立製作所 | 情報処理システムの運用管理方法、運用管理プログラム、および運用管理装置、ならびに情報処理システム |
WO2010032501A1 (ja) * | 2008-09-17 | 2010-03-25 | 株式会社日立製作所 | 情報処理システムの運用管理方法 |
JP4768082B2 (ja) | 2008-10-30 | 2011-09-07 | 株式会社日立製作所 | 情報処理システムの運用管理装置 |
JP2010211331A (ja) * | 2009-03-06 | 2010-09-24 | Nec Corp | 業務管理システム、管理装置、業務管理方法、プログラム及び記録媒体 |
US20110022870A1 (en) * | 2009-07-21 | 2011-01-27 | Microsoft Corporation | Component power monitoring and workload optimization |
JP5328929B2 (ja) * | 2009-11-02 | 2013-10-30 | 株式会社日立製作所 | サービス設定支援方法 |
JP4681676B1 (ja) * | 2010-03-26 | 2011-05-11 | 株式会社野村総合研究所 | 情報処理システムおよび情報処理方法 |
EP2595056A4 (en) | 2010-07-13 | 2013-08-28 | Fujitsu Ltd | INFORMATION PROCESSING DEVICE, INFORMATION PROCESSING DEVICE CONTROL METHOD, AND PROGRAM |
JP4878397B2 (ja) * | 2010-07-14 | 2012-02-15 | 株式会社野村総合研究所 | 情報処理システムおよび情報処理方法 |
WO2012014312A1 (ja) * | 2010-07-30 | 2012-02-02 | 富士通株式会社 | マルチコアプロセッサシステム、割り当てプログラム、制御プログラム、割り当て方法、および制御方法 |
WO2012108058A1 (ja) * | 2011-02-10 | 2012-08-16 | 富士通株式会社 | スケジューリング方法、設計支援方法、およびシステム |
WO2014061141A1 (ja) | 2012-10-18 | 2014-04-24 | トヨタ自動車株式会社 | 並列計算装置 |
JP6083278B2 (ja) * | 2013-03-22 | 2017-02-22 | 富士通株式会社 | 計算システム及びその電力管理方法 |
JP6186862B2 (ja) * | 2013-05-07 | 2017-08-30 | 富士通株式会社 | 情報処理装置、省電力化制御方法および省電力化制御プログラム |
JP6206496B2 (ja) | 2013-07-17 | 2017-10-04 | 富士通株式会社 | クラスタシステム,制御装置,制御方法,制御プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 |
JP6196886B2 (ja) | 2013-11-15 | 2017-09-13 | オリンパス株式会社 | 演算装置 |
JP5761419B2 (ja) * | 2014-04-03 | 2015-08-12 | 富士通株式会社 | マルチプロセッサシステム、制御方法、および制御プログラム |
US9378536B2 (en) * | 2014-04-30 | 2016-06-28 | Qualcomm Incorporated | CPU/GPU DCVS co-optimization for reducing power consumption in graphics frame processing |
WO2016185599A1 (ja) * | 2015-05-21 | 2016-11-24 | 株式会社日立製作所 | 計算機システム及び計算機 |
JP6826919B2 (ja) * | 2017-03-14 | 2021-02-10 | 株式会社富士通アドバンストエンジニアリング | データ分配装置及びデータ分配比率の決定方法 |
JP7259236B2 (ja) * | 2018-09-10 | 2023-04-18 | 日本電気株式会社 | 設定装置、処理装置及び設定方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07168726A (ja) * | 1993-12-16 | 1995-07-04 | Matsushita Electric Ind Co Ltd | 電子計算機及びマルチプロセスオペレーティングシステムのスケジューリング方法 |
JPH1069469A (ja) * | 1996-08-28 | 1998-03-10 | Hitachi Ltd | 並列プログラム自動生成方法 |
JP3923574B2 (ja) * | 1996-12-02 | 2007-06-06 | 株式会社日立製作所 | 並列データ処理機能を備えた検査装置及び検査方法 |
JPH11272629A (ja) * | 1998-03-19 | 1999-10-08 | Hitachi Ltd | データ処理装置 |
JPH11296488A (ja) * | 1998-04-09 | 1999-10-29 | Hitachi Ltd | 電子機器 |
US7174194B2 (en) * | 2000-10-24 | 2007-02-06 | Texas Instruments Incorporated | Temperature field controlled scheduling for processing systems |
JP3830133B2 (ja) * | 2001-11-06 | 2006-10-04 | 株式会社日立製作所 | 電力制御装置及び方法並びに電力制御プログラム |
JPWO2003083693A1 (ja) * | 2002-04-03 | 2005-08-04 | 富士通株式会社 | 分散処理システムにおけるタスクスケジューリング装置 |
US20040205757A1 (en) * | 2003-04-09 | 2004-10-14 | Pering Trevor A. | Performance scheduling using multiple constraints |
JP3896352B2 (ja) * | 2003-08-08 | 2007-03-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 分散コンピューティングシステム |
-
2005
- 2005-06-10 JP JP2005171483A patent/JP4476876B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006344162A (ja) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4476876B2 (ja) | 並列計算装置 | |
EP3355163B1 (en) | Adaptive power control loop | |
US20240029488A1 (en) | Power management based on frame slicing | |
JP6483609B2 (ja) | マルチcpuシステム | |
KR100663864B1 (ko) | 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법 | |
US7058824B2 (en) | Method and system for using idle threads to adaptively throttle a computer | |
JP5985708B2 (ja) | マルチコアプロセッサにおける電力消費の管理 | |
JP5189921B2 (ja) | コンピュータの放熱システム | |
CN106598184B (zh) | 在处理器中执行跨域热控制 | |
US20060279152A1 (en) | Method and apparatus for implementing a hybrid mode for a multi-core processor | |
JP4490298B2 (ja) | プロセッサ電力制御装置及びプロセッサ電力制御方法 | |
WO2013036497A2 (en) | Dynamically allocating a power budget over multiple domains of a processor | |
US20120226925A1 (en) | Method for switching operating system and electronic apparatus using the same | |
WO2005106623A1 (ja) | Cpuクロック制御装置、cpuクロック制御方法、cpuクロック制御プログラム、記録媒体、及び伝送媒体 | |
US20130080809A1 (en) | Server system and power managing method thereof | |
US10768684B2 (en) | Reducing power by vacating subsets of CPUs and memory | |
JP2005135350A (ja) | 温度制御装置及びその方法、携帯端末装置並びに温度制御プログラム | |
JP4620768B2 (ja) | 複数のコアを含むプロセッサを有するコンピュータ・システムの制御 | |
JP2010039802A (ja) | マルチプロセッサシステム、スケジューリング方法およびそのプログラム | |
JP2006190104A (ja) | 並列計算装置 | |
US20230266816A1 (en) | Information processing apparatus and control method | |
KR101510694B1 (ko) | 데이터 처리 장치 및 방법 | |
US20220300324A1 (en) | Thermal-aware task scheduling | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
US20190391846A1 (en) | Semiconductor integrated circuit, cpu allocation method, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4476876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |