JP4475761B2 - 半導体パッケージ用絶縁フィルム及びその製造方法 - Google Patents

半導体パッケージ用絶縁フィルム及びその製造方法 Download PDF

Info

Publication number
JP4475761B2
JP4475761B2 JP2000225339A JP2000225339A JP4475761B2 JP 4475761 B2 JP4475761 B2 JP 4475761B2 JP 2000225339 A JP2000225339 A JP 2000225339A JP 2000225339 A JP2000225339 A JP 2000225339A JP 4475761 B2 JP4475761 B2 JP 4475761B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor package
holes
line
circuit patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000225339A
Other languages
English (en)
Other versions
JP2002043465A (ja
Inventor
誠 吉野
健治 桝本
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP2000225339A priority Critical patent/JP4475761B2/ja
Priority to US09/909,013 priority patent/US6875637B2/en
Publication of JP2002043465A publication Critical patent/JP2002043465A/ja
Application granted granted Critical
Publication of JP4475761B2 publication Critical patent/JP4475761B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージにおいて半導体チップを搭載する絶縁基板を提供するための絶縁フィルム及びその製造方法に関する。
【０００２】
【従来の技術】
携帯電話、携帯型コンピュータその他の小型電子機器の普及に伴って、これらに搭載する半導体パッケージの小型化の要求が高まっている。ＢＧＡやＬＧＡ構造の半導体パッケージは、外部基板へのインタフェースとしての外部接続端子をその装置の底面に２次元的に配置することができるので、その小型化に適している。その一方で、これらの半導体パッケージは、ＱＦＰ（Quad Flat Package）等の従来構造の装置に比べて、一般的にその単位当りの製造コストが高いという問題がある。
【０００３】
ＢＧＡやＬＧＡ構造の半導体パッケージの製造においては、ポリイミド樹脂その他からなる可撓性の絶縁フィルムを用いる。この絶縁フィルムの行及び列方向に同一の回路パターンを複数形成し、各回路パターン上に半導体チップを実装し、モールドにより封止して同時並列的に複数の半導体パッケージを製造する。
【０００４】
図１０は、この種の半導体パッケージを製造するために用いる可撓性絶縁フィルムの一例を示している。絶縁フィルム１１０は、その巻き取り及び搬送が可能なように該絶縁フィルム両辺に沿ってスプロケットホール１１２の列を有している。絶縁フィルムの上記スプロケットホール１１２の両列の間に、銅その他の金属による複数の回路パターン１１４が形成される（図では具体的な回路パターンを省略し、その領域のみを示している）。この回路パターン１１４の領域下には、該回路の形成に先立って、多数のスルーホールが形成されている（図示せず）。さらに絶縁フィルム１１０の面上には、上記回路パターン１１４と共に、導体パターン１１６及び該導体パターンと各回路パターン１１４とをつなぐブリッジ１１８が形成される。導体パターン１１６及びブリッジ１１８は、各回路パターン１１４にめっきを施すための給電用のパターンである。上記導体パターンに直流電源の陰極を接続し、めっき金属イオンを含む溶液中で直流電解することによって、回路パターンを含む絶縁フィルム上のパターンをめっきする。各回路パターンにめっきを施すことは、回路パターンの耐腐食性、半田濡れ性を向上させるために必須の技術である。上記絶縁フィルム１１０への回路パターン１１４、給電用導体パターン１１６及びブリッジ１１８の形成は、最初に絶縁フィルムの全域に金属箔を貼り付け、次いでリソグラフィ技術を用いて不要部分、すなわち回路パターン内及び各回路パターンの周囲の領域を除去することによって達成される。
【０００５】
上記絶縁フィルムを用いた従来の半導体パッケージの製造工程において、図１０に示される絶縁フィルム１１０の各回路パターン１１４上に半導体チップが搭載され、各半導体チップの電極パッドと回路パターン１１４とがワイヤボンディングにより接続される。次いで、絶縁フィルム１１０は、金型内に収められ、各半導体チップがモールドされる。ここで、金型は、各半導体チップに対応したキャビティを有しており、該各キャビティ内にモールドコンパウンドが注入され、これによって半導体チップが封止されると共に、該モールドコンパウンドによって半導体パッケージの外形が形成される。次に、絶縁フィルムの裏面側に、外部接続端子としての半田バンプが絶縁フィルムのスルーホール上に形成された後に、打ち抜き治具を用いて、絶縁フィルムから各半導体パッケージが順次打ち抜かれる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の絶縁フィルムを用いた半導体パッケージの製造においては、以下のような幾つかの問題があった。
（１）異なるサイズの半導体パッケージを製造する場合、該サイズに応じた回路パターン及びそれに対応するスルーホールを有する絶縁フィルムを設計する必要がある。このため、製造する半導体パッケージのサイズに応じて、上記絶縁フィルムに施されるスルーホールの配置を変更しなければならず、またパッケージの種類毎にスルーホール開口用の金型(以下、スタンパーと称する)を新たに用意する必要が生じる。その結果、従来の絶縁フィルムを用いた半導体パッケージ製造においては、ＴＡＴ(ターンアラウンド時間)が長くなり、また製造コストが高くなるという問題が生じている。
【０００７】
（２）従来の半導体パッケージの製造においては、各半導体パッケージに対応して樹脂をモールドし、打ち抜き治具を用いて個々にその切り出しを行っているため、絶縁フィルム上の各回路パターンの間隔を小さくすることが困難であった。そのため、１枚の絶縁フィルムから製造可能な半導体パッケージの個数が制限されると共に、絶縁フィルム上に、半導体パッケージの基板として使用されない個所が多く生じてしまい、これらがその製造コストを引き上げ、また生産性を向上する上での妨げとなっていた。
【０００８】
従って、本発明の目的は、異なるサイズ又は形状の半導体パッケージの製造において、共通して用いることができる汎用性の高い絶縁フィルムを提供し、これによって、半導体パッケージの製造コスト及びＴＡＴの短縮を図ることにある。
【０００９】
また、本発明の別の目的は、絶縁フィルムから製造し得る半導体パッケージの単位面積当りの個数を増加させ、絶縁フィルム上の廃棄される領域を減少させることで、半導体パッケージの製造コストを引き下げることである。
【００１０】
【課題を解決するための手段】
本発明は、半導体パッケージにおいて半導体チップを実装する絶縁基板を提供するための絶縁フィルムに関する。本発明に係る絶縁フィルムは、上記絶縁フィルムの両端に沿ってピッチＬの間隔で形成された複数のスプロケットホールにより構成される２つのスプロケットホール列と、上記スプロケットホール列の間にピッチｐの間隔で２次元的に形成された複数のスルーホールとを有し、上記複数のスルーホールを半導体パッケージのサイズに応じて当該半導体パッケージの絶縁基板におけるスルーホールとして選択的に使用することができる。
【００１１】
好適には、上記ピッチＬ及びｐがｍｐ＝ｎＬ（但し、ｎ、ｍはｎ＜ｍを満足する自然数）の関係式を満足することが好ましい。
【００１２】
上記絶縁フィルムは、更に、半導体パッケージのサイズに応じて上記絶縁フィルム上に２次元的に形成された複数の回路パターンと、上記複数の回路パターンに電気的に接続されためっき給電用導体パターンとを有する。
【００１３】
上記の場合において、上記複数の回路パターンの周囲を囲む主線と、上記各回路パターンの間に延びて上記各回路パターンと上記主線とを電気的に接続する副線とを有することが好ましい。
【００１４】
また、本発明は、半導体パッケージにおいて半導体チップを搭載する絶縁基板を提供するための絶縁フィルムの製造方法に関する。本発明に係る絶縁フィルムの製造方法は、その両端に沿ってピッチＬの間隔で形成された複数のスプロケットホールにより構成される２つのスプロケットホール列を有する絶縁フィルムを用意する工程と、上記絶縁フィルムの上記２つのスプロケットホール列の間にピッチｐの間隔で２次元的に複数のスルーホールを形成する工程とを有する。
【００１５】
好適には、上記ピッチＬ及びｐがｍｐ＝ｎＬ（但し、ｎ、ｍはｎ＜ｍを満足する自然数）の関係式を満足することが好ましい。
【００１６】
上記の場合に、上記スルーホールを形成する工程が、上記絶縁フィルムの幅方向における上記スルーホールの形成有効幅で、上記絶縁フィルムの長さ方向におけるｎＬの長さの領域に、上記スルーホールを一括して打ち抜いて形成する工程と、上記スプロケットホールにより上記絶縁フィルムをその長さ方向にｎＬだけ送る工程とを有し、上記両工程を交互に繰り返すことにより上記絶縁フィルムに上記複数のスルーホールを形成することが好ましい。
【００１７】
また、本発明は、上記絶縁フィルム上に半導体パッケージに合わせて２次元的に配置された複数の回路パターンと、上記複数の回路パターンに電気的に接続されるめっき給電用導体パターンとを形成する工程を有することができる。
【００１８】
更に、本発明は、上記絶縁フィルムを用いた半導体パッケージの製造方法に関する。本発明に係る半導体パッケージの製造方法は、その両端に沿ってピッチＬの間隔で形成された複数のスプロケットホールにより構成される２つのスプロケットホール列と、上記スプロケットホール列の間にピッチｐの間隔で２次元的に形成された複数のスルーホールと、半導体パッケージのサイズに応じて２次元的に形成された複数の回路パターンと、上記複数の回路パターンに電気的に接続され、上記複数の回路パターンの周囲を囲む主線と上記各回路パターンの間に延びて上記各回路パターンと上記主線とを電気的に接続する副線とを有するめっき給電用導体パターンとを有する絶縁フィルムを用意する工程と、上記絶縁フィルムの上記各回路パターンの所定の領域にそれぞれ半導体チップを固定すると共に、上記回路パターンと上記半導体チップとを電気的に接続する工程と、上記導体パターンの上記主線で囲まれた領域毎に区画して樹脂封止を行なう工程と、上記絶縁フィルムの上記副線に沿ってダイシングを行なって個々の半導体パッケージに切り離す工程とを有する。
【００１９】
上記半導体パッケージの製造方法において、上記絶縁フィルム上の上記めっき給電用導体パターンを用いて上記各回路パターンをめっきする工程を有することが好ましい。この場合に、上記ダイシング工程が、上記導体パターンの上記副線の線幅よりも広い刃幅を有するダイシング用ブレードを用いて上記副線が上記絶縁フィルム上に残らないように行なわれることが好ましい。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態を図面に沿って説明する。図１は本発明の一実施形態に係る絶縁フィルムを示す平面図、図２はその一部を拡大して示す図である。これら図において絶縁フィルム１０は、下面に半田バンプを二次元的に備えたＬＧＡパッケージの絶縁基板を形成するためのもので、異なるサイズのＬＧＡパッケージの絶縁基板に汎用的に用いることができるものである。この絶縁フィルムを基材として、ここに、成形するＬＧＡパッケージのサイズに合わせた回路パターンを形成する。図において絶縁フィルム１０は、その連続方向の両辺にスプロケットホール１２の列を有する。スプロケットホール１２は、一般的な絶縁フィルムに形成されるスプロケットホールと同様に、ここにスプロケットを係合させることによって、絶縁フィルムの送りを実現する。本発明の絶縁フィルム１０において、スプロケットホール１２のピッチＬは、一般的な絶縁フィルムの送り用スプロケットに対応させる目的で、これと同じにすることが好ましく、実施例においてピッチＬは、４．７５ｍｍである。絶縁フィルム１０は、最初、長尺状のフィルムとして供給され、図１に示すようなモールド成形において金型内に収められる所望の寸法に切断されて使用される。一実施形態において、絶縁フィルム１０は、厚さ５０μｍ、幅４８．１７５ｍｍのポリイミド樹脂フィルムである。
【００２１】
絶縁フィルム１０は、スプロケットホール１２の列間における有効領域に、隙間無く二次元的にスルーホール１４を備える。後述するようにスルーホール１４は、スタンパーと呼ばれる治具を用いて、スプロケットホール１２のピッチＬで規定される所定の幅単位で打ち抜かれ、絶縁フィルムの長さ方向（Ｘ方向ということがある）に沿って順次形成される。本発明において、上記Ｘ方向及び絶縁フィルムの幅方向（Ｙ方向ということがある）におけるスルーホール１４のピッチｐは一定で、これは製造するＬＧＡパッケージの半田バンプのピッチに基づいて決定される。本発明において、ピッチｐはまた、スプロケットホール１２のピッチＬとの関係で規定される。すなわち、スルーホール１４のピッチｐは、
ｍｐ＝ｎＬ(但し、ｎ、ｍはｎ＜ｍで自然数)
で与えられる。図に示す実施形態において、ｎは２であり、ｍは１９である。これによって、スプロケットホール１２の２ピッチ分の領域に１９個のスルーホール１４が形成される。また、実施形態において絶縁フィルム１０の幅方向（Ｙ方向）には、その有効領域の全域に渡って、７９個のスルーホールが形成されている。ここで、ｎ及びｍはスタンパーによって一度に開けられるスルーホール１４のＸ方向の長さとの関係で決定される。一般的なスタンパーの開口能力、すなわち一度に開けられるスルーホールの個数は２０００個以下であり、これを考慮してｎ及びｍを決定する。本実施形態においてスタンパーは、１９×７９＝１５０１個のスルーホールを一括して形成する。図３は、スタンパーの単一の打ち抜き動作（以下、これを１ショットという）によって、絶縁フィルム１０上に形成されたスルーホール１４を示している。スプロケットホール１２を用いた絶縁フィルム１０の１ステップ搬送毎（１ステップで２Ｌだけ絶縁フィルムが搬送される）に、スタンパーによる打ち抜きを実施し、絶縁フィルム１０上に隙間無くスルーホール１４を形成する。スルーホール１４のピッチｐとスプロケットホール１２のピッチＬとを関連付けることによって、各ショットで隣り合うスルーホール１４間のピッチも、上記一定のピッチｐにすることができ、従って、絶縁フィルム１０の全領域において、スルーホール１４の一定のピッチｐが保証される。
【００２２】
図４及び図５は、比較的小さいサイズのＬＧＡパッケージを形成するために、上記絶縁フィルム１０上に回路パターンを含む導体パターンを形成したものを示しており、図４はその全体図、図５はその一部を拡大した図である。本図に従う導体パターンを有する絶縁フィルムにより、３ｍｍ角のパッケージサイズを有する３６０個のＬＧＡパッケージが同時に形成され、各パッケージには、外部接続端子としての半田バンプが移載される５×５のスルーホール１４が備えられる。
【００２３】
これらの図において、絶縁フィルム１０は、その一方の面に、回路パターン１６、並びに比較的太めの主線２０及び比較的細め副線２２を含んで構成されるめっき用導体パターン１８を備える。これらのパターンは、絶縁フィルム１０上の全域に、一旦金属箔（好ましくは銅箔）を蒸着し、リソグラフィ技術（すなわち、レジストを塗布した後、必要部分又は不必要部分をマスクして露光し、エッチングする）を用いて不必要な金属部分を除去することによって形成される。図５においては、絶縁フィルム１０上に形成された各スルーホール１４が実線として示されているが、実際には、全てのスルーホール１４は、回路パターン１６又はめっき用導体パターン１８によって覆われている。
【００２４】
絶縁フィルム１０には、その行及び列方向に多数の回路パターン１６が規則正しく配列されている。各回路パターン１６は、後述する導体パターンの副線２２で区画された領域内に１つ形成される。図の例で、絶縁フィルム１０上に３６０個の回路パターン１６が作られている。図では、該回路パターン１６の具体的な構成を省略しているが、実際には、各回路パターン１６は、絶縁フィルム上に形成したスルーホール１４に対応してこれを覆う複数のランド、半導体チップからのワイヤボンディングのための複数の接続ランド及び両ランドを結ぶ複数の線分を含んで構成されている。図５には、該回路パターン１６によって形成される半導体パッケージの外形が、線分２６によって示されており、後に説明する半導体装置の製造工程において、絶縁フィルム１０はこの線分２６のサイズに分離され、これが半導体パッケージの絶縁基板として用いられる。
【００２５】
めっき用導体パターン１８は、主線２０及び副線２２を含んで構成される。導体パターンの主線２０は、絶縁フィルム１０上の回路パターン１６を複数のブロック（図４の例では３つのブロック２４Ａ〜２４Ｃ）に区画するよう形成された比較的太めの線からなる枠状配線である。すなわち主線２０は、絶縁フィルム１０の両側に沿って形成される横線２０ａと、絶縁フィルム１０の長手方向において所定間隔、すなわち所定回路パターン数毎に形成された縦線２０ｂで構成されている。回路パターン１６のめっきの工程において、直流電源の陰極は直接的にこの主線２０に接続される。本実施形態において、主線の縦線２０ｂは、一つのスルーホール１４の列上に形成され、これは、該スルーホール１４の列を覆う。一つの好適な実施例において、この横線２０ａの線幅は、０．６〜１．０ｍｍ、縦線２０ｂの線幅は、０．３〜２．０ｍｍである。
【００２６】
導体パターンの副線２２は、上記主線２０によって囲まれた各ブロック２４Ａ〜２４Ｃ内に形成される比較的細めの線からなる格子状配線である。すなわち副線２２は、その両端が上記主線の横線２０ａにつながれる縦線２２ａと、その両端が上記主線の縦線２０ｂにつながれる横線２２ｂで構成されている。そして該縦線２２ａと横線２２ｂで形成される格子の升目内に、上記各回路パターン１６が形成されている。なお、主線２０に隣接する副線２２で囲まれた領域は、回路パターンが形成されない余った領域である。各副線２２は、スルーホール１４の列の間にそれに沿って形成されている。副線２２で囲まれた各回路パターン１６の各構成部分は、その周囲の副線２２に向かって延びており、ここに繋がっている。
【００２７】
副線２２の線幅は、後述する本絶縁フィルムを用いた半導体パッケージの製造工程において用いられるダイシングブレードの刃幅との関係で決定される。各半導体パッケージの切り離しの際に、絶縁フィルム１０は、ダイシングブレードを用いてこの副線２２の位置で切断分離される。本製造工程において切断後の絶縁フィルム１０上に、この副線２２が残らないようにしなければならない。副線２２は、各回路パターン１６内の配線同士の短絡を引き起こすからである。副線２２の除去は、副線２２の線幅よりも広い刃幅を有するダイシングブレードを用いることによって達成される。一つの好適な実施例において、ダイシングブレードの刃幅が、１５０〜２５０μｍ程度であるとき、この副線２２は、１００μｍ以下、より好ましくは５０μｍの細線である。
【００２８】
図６及び図７は、比較的大きいサイズのＬＧＡパッケージを形成するために、図１の絶縁フィルム１０上に回路パターンを含む導体パターンを形成したものを示しており、図６はその全体図、図７はその一部を拡大した図である。本図に従う導体パターンを有する絶縁フィルムにより、７ｍｍ角のパッケージサイズを有する９０個のＬＧＡパッケージが同時に形成され、各パッケージには、外部接続端子としての半田バンプが移載される１３×１３のスルーホール１４が備えられる。
【００２９】
これらの図において、絶縁フィルム１０上には、図４及び図５に示した比較的小さいサイズのパッケージを形成する場合と同様に、そのパッケージサイズに合わせて設計された、回路パターン１６及びめっき用導体パターン１８が形成される。すなわち、絶縁フィルム１０には、めっき用導体パターン１８の主線２０で囲まれた３つのブロック２４Ａ〜２４Ｃ内を、その副線２２でさらに区画し、該副線２２で規定される領域内に、回路パターン１６を備える。図の例では、各ブロック毎に３０個の回路パターン１６が形成されている。各回路パターン１６の構成部分は、図７で示されるように、その周囲の副線２２に繋がっており、これによってめっき処理時における回路パターンに対する給電が実現される。
【００３０】
以上のように、同一の絶縁フィルム１０に対して異なる導体パターンを形成することにより、異なるサイズのＬＧＡパッケージの絶縁基板を供給可能となる。
【００３１】
次に、上記絶縁フィルム１０を用いた半導体パッケージの製造工程について説明する。図８は本製造工程を示すフローチャート、図９は図８の各工程に対応した概略の側面図である。図の工程に先立って、図１に示す絶縁フィルム１０、すなわちスプロケットホール間に多数のスルーホールを隙間無く配列した絶縁フィルムが用意される。絶縁フィルムに対するスルーホールの形成は、先に図３に関連して説明したように、絶縁フィルムのスプロケットホール２ピッチづつの送りに従って、スタンパーを動作させることで行う。ここでスルーホール形成に用いられるスタンパーは一種類あればよい。従来のように、異なるサイズの半導体パッケージ毎に異なるピン配列を有するスタンパーを用意する必要はない。
【００３２】
次に、このスルーホールを備えた絶縁フィルムの一面に、所望の回路パターン及びめっき用導体パターンを形成する。これらのパターンは、絶縁フィルム１０上の全域に、一旦金属箔を蒸着し、リソグラフィ技術を用いて不必要な金属部分を除去することによって形成される。次の工程で、回路パターン１６には所望のめっきが施される。めっきは、上記めっき用導体パターンの主線２０に直流電源の陰極を接続し、めっき金属イオンを含む溶液中で直流電解することによって行う。更に、各回路パターン１６の半導体チップ搭載領域上に、熱可塑性ポリイミドその他の材料からなる接着材が塗布される。
【００３３】
図８の工程８０１及び図９（Ａ）において、回路パターンを形成した面側を上にして絶縁フィルム１０を配置し、上記接着材を塗布した回路パターン上の領域に半導体チップ９０を移載する。この状態でリフロー炉を通過させ、上記接着材を溶融して半導体チップ９０を絶縁フィルム１０上に固定する。次の工程８０２及び図９（Ｂ）において、各半導体チップ９０の電極パッドと、対応する回路パターンの接続ランドの間をワイヤボンディングする（導体ワイヤ９２）。
【００３４】
次に、工程８０３及び図９（Ｃ）において、各半導体チップ９０をモールド９４により樹脂封止する。該モールドの工程においては、主線２０で区画されたブロック２４Ａ〜２４Ｃの領域（図４又は図６を参照）に対応するキャビティ（すなわち３つのキャビティ）を有する金型を用いる。金型に供給されるモールドコンパウンドは、ランナー（一つの実施例では１つのキャビティに対して２つのランナーを備える）を通して、各キャビティ内に導かれ、そのブロック内に配置された複数の半導体チップ９０を同時に覆う。モールド９４により覆われる絶縁フィルム１０上の領域には、上記導体パターンの副線２２が含まれる。また、上記導体パターンの主線２０の一部又は全部が含まれて良い。
【００３５】
次の工程８０４及び図９（Ｄ）において、絶縁フィルム１０の裏面側に外部接続端子としての、半田バンプ９６、すなわちＬＧＡ構造のランドが形成される。各半田バンプ９６は、絶縁フィルムに形成したスルーホール９８を介して回路パターン１６のランドと電気的に接続される。スルーホール９８の位置に対応した孔を有するメタルマスクを絶縁フィルム１０の裏面に沿って配置し、スキージを用いて該孔内にはんだペーストを充填した後、リフロー炉を通して該半田バンプ９６を形成することができる。もっとも、本発明の工程は、はんだを充填したスルーホール上にはんだボールを移載し固定する、ＢＧＡ構造のパッケージの製造においても適用できることは、当業者であれば明らかであろう。
【００３６】
次に、工程８０５及び図９（Ｅ）において、ダイシングブレード１００を用いて、絶縁フィルム１０及びモールド９４をダイシングし、個々の半導体パッケージ１０２に分離する。ダイシングは、図のようにダイシングテープ１０４上にモールド側を下にして絶縁フィルム１０を固定し、前述のように、導体パターンの副線２２の線幅よりも刃幅の広いダイシングブレードを用い、該副線２２の位置で行う。これによって、絶縁フィルム１０及びモールド９４は、各半導体パッケージ単位に分割され、かつ各回路パターン内の各配線同士を電気的に接続していた副線２２が除去される。
【００３７】
以上により、上記絶縁フィルム１０を用いて多数の半導体パッケージ１０２が同時に製造される。上記製造において、絶縁フィルム１０上の導体パターンの主線２０で囲まれた領域は、その殆ど（ダイシングで除去される副線２２の領域及び主線２０に隣接する領域を除く）半導体パッケージの基板の領域として用いられ、廃棄される絶縁フィルム上の領域は、極めて少ないものとなる。
【００３８】
以上、本発明の実施形態を図面に沿って説明した。本発明の適用範囲が、上記実施形態において示した事項に限定されないことは明らかである。上記実施形態においては、半導体チップを絶縁フィルム上の回路パターンにワイヤボンディングにより接続した。しかしながら、半導体チップの主面を下にして実装する、いわゆるフリップチップ実装によるパッケージにおいても、本発明の絶縁フィルム及び上記製造方法は好適に用いられる。また、上記実施形態においては、スプロケットホールの２ピッチ分の領域に、スタンパーを用いて１９×７９のスルーホールを一度に開口した。しかしながら、スタンパーの開口能力が許す限り、より多くのスルーホール（例えば、スプロケットホールの４ピッチ分の領域に、３８×７９個）を一度に開口してもよい。
【００３９】
【発明の効果】
以上の如く本発明によれば、以下のような効果が得られる。
（１）異なるサイズの半導体パッケージを製造する場合においても、本発明に従うスルーホールを備えた一種類の絶縁フィルムを用意すればよい。また、スルーホールを開口するためのスタンパーも一種類あればよく、半導体パッケージの生産性及びコストが改善される。
【００４０】
（２）本発明に係る半導体パッケージの製造方法によれば、１枚の絶縁フィルムから製造し得る半導体パッケージの個数が飛躍的に高まり、その生産性が向上する。本絶縁フィルムを用いた半導体パッケージの製造において、絶縁フィルム上の廃棄される領域及び使用されるモールドコンパウンドの量が最小限に抑えられ、これは半導体パッケージのコストを引き下げる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る絶縁フィルムの平面図である。
【図２】図１の一部を拡大した図である。
【図３】スタンパーの１ショットによって、絶縁フィルム上に形成されたスルーホールを示す絶縁フィルムの平面図である。
【図４】比較的小さいサイズのＬＧＡパッケージを形成するために、絶縁フィルム上に回路パターンを含む導体パターンを形成したものを示す図である。
【図５】図４の一部を拡大した図である。
【図６】比較的大きいサイズのＬＧＡパッケージを形成するために、絶縁フィルム上に回路パターンを含む導体パターンを形成したものを示す図である。
【図７】図６の一部を拡大した図である。
【図８】本発明に係る半導体パッケージの製造工程を示すフローチャートである。
【図９】図８の各工程に対応した概略の側面図である。
【図１０】半導体パッケージを製造するために用いる従来構造の可撓性絶縁フィルム上のパターン構成を示した図である。
【符号の説明】
ｐ スルーホールのピッチ
Ｌ スプロケットホールのピッチ
１０ 絶縁フィルム
１２ スプロケットホール
１４ スルーホール
１６ 回路パターン
１８ めっき用導体パターン
２０ 主線
２２ 副線
９０ 半導体チップ
９２ 導体ワイヤ
９４ モールド
９６ 半田バンプ
９８ スルーホール
１００ ダイシングブレード
１０２ スプロケットホール
１０４ ダイシングテープ

Claims (9)

  1. 半導体パッケージにおいて半導体チップを搭載する絶縁基板を提供するための絶縁フィルムであって、
    上記絶縁フィルムの両端に沿ってピッチＬの間隔で形成された複数のスプロケットホールにより構成される２つのスプロケットホール列と、
    上記スプロケットホール列の間にピッチｐの間隔で２次元的に形成された複数のスルーホールと、
    半導体パッケージのサイズに応じて上記絶縁フィルム上に２次元的に形成された複数の回路パターンと、
    上記複数の回路パターンに電気的に接続されためっき給電用導体パターンと、
    を有し、
    上記複数のスルーホールを半導体パッケージのサイズに応じて当該半導体パッケージの絶縁基板におけるスルーホールとして選択的に使用することができる、
    絶縁フィルム。
  2. 上記ピッチＬ及びｐがｍｐ＝ｎＬ（但し、ｎ、ｍはｎ＜ｍを満足する自然数）の関係式を満足する、
    請求項１に記載の絶縁フィルム。
  3. 上記めっき給電用導体パターンが、上記複数の回路パターンの周囲を囲む主線と、上記各回路パターンの間に延びて上記各回路パターンと上記主線とを電気的に接続する副線とを有する、
    請求項１又は２に記載の絶縁フィルム。
  4. 半導体パッケージにおいて半導体チップを搭載する絶縁基板を提供するための絶縁フィルムの製造方法であって、
    その両端に沿ってピッチＬの間隔で形成された複数のスプロケットホールにより構成される２つのスプロケットホール列を有する絶縁フィルムを用意する工程と、
    上記絶縁フィルムの上記２つのスプロケットホール列の間にピッチｐの間隔で２次元的に複数のスルーホールを形成する工程と、
    上記絶縁フィルム上に半導体パッケージに合わせて２次元的に配置された複数の回路パターンと、上記複数の回路パターンに電気的に接続されるめっき給電用導体パターンとを形成する工程と、
    を有する、
    絶縁フィルムの製造方法。
  5. 上記ピッチＬ及びｐがｍｐ＝ｎＬ（但し、ｎ、ｍはｎ＜ｍを満足する自然数）の関係式を満足する、
    請求項４に記載の絶縁フィルムの製造方法。
  6. 上記スルーホールを形成する工程が、
    上記絶縁フィルムの幅方向における上記スルーホールの形成有効幅で、上記絶縁フィルムの長さ方向における上記ｎＬの長さの領域に、上記スルーホールを一括して打ち抜いて形成する工程と、
    上記スプロケットホールにより上記絶縁フィルムをその長さ方向に上記ｎＬだけ送る工程と、
    を有し、
    上記両工程を交互に繰り返すことにより上記絶縁フィルムに上記複数のスルーホールを形成する、
    請求項５に記載の絶縁フィルムの製造方法。
  7. その両端に沿ってピッチＬの間隔で形成された複数のスプロケットホールにより構成される２つのスプロケットホール列と、上記スプロケットホール列の間にピッチｐの間隔で２次元的に形成された複数のスルーホールと、半導体パッケージのサイズに応じて２次元的に形成された複数の回路パターンと、上記複数の回路パターンに電気的に接続され、上記複数の回路パターンの周囲を囲む主線と上記各回路パターンの間に延びて上記各回路パターンと上記主線とを電気的に接続する副線とを有するめっき給電用導体パターンとを有する絶縁フィルムを用意する工程と、
    上記絶縁フィルムの上記各回路パターンの所定の領域にそれぞれ半導体チップを固定すると共に、上記回路パターンと上記半導体チップとを電気的に接続する工程と、
    上記導体パターンの上記主線で囲まれた領域毎に区画して樹脂封止を行なう工程と、
    上記絶縁フィルムの上記副線に沿ってダイシングを行なって個々の半導体パッケージに切り離す工程と、
    を有する、
    半導体パッケージの製造方法。
  8. 上記絶縁フィルム上の上記めっき給電用導体パターンを用いて上記各回路パターンをめっきする工程を更に有する、
    請求項７に記載の半導体パッケージの製造方法。
  9. 上記ダイシング工程が、上記導体パターンの上記副線の線幅よりも広い刃幅を有するダイシング用ブレードを用いて上記副線が上記絶縁フィルム上に残らないように行なわれる、
    請求項７又は８に記載の半導体パッケージの製造方法。
JP2000225339A 2000-07-26 2000-07-26 半導体パッケージ用絶縁フィルム及びその製造方法 Expired - Fee Related JP4475761B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000225339A JP4475761B2 (ja) 2000-07-26 2000-07-26 半導体パッケージ用絶縁フィルム及びその製造方法
US09/909,013 US6875637B2 (en) 2000-07-26 2001-07-19 Semiconductor package insulation film and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000225339A JP4475761B2 (ja) 2000-07-26 2000-07-26 半導体パッケージ用絶縁フィルム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002043465A JP2002043465A (ja) 2002-02-08
JP4475761B2 true JP4475761B2 (ja) 2010-06-09

Family

ID=34385897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000225339A Expired - Fee Related JP4475761B2 (ja) 2000-07-26 2000-07-26 半導体パッケージ用絶縁フィルム及びその製造方法

Country Status (2)

Country Link
US (1) US6875637B2 (ja)
JP (1) JP4475761B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767691B2 (ja) * 2002-02-27 2006-04-19 セイコーエプソン株式会社 配線基板及びテープ状配線基板の製造方法
JP4002143B2 (ja) 2002-07-10 2007-10-31 株式会社ルネサステクノロジ 半導体装置の製造方法
US10787303B2 (en) 2016-05-29 2020-09-29 Cellulose Material Solutions, LLC Packaging insulation products and methods of making and using same
US11078007B2 (en) 2016-06-27 2021-08-03 Cellulose Material Solutions, LLC Thermoplastic packaging insulation products and methods of making and using same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238831A (ja) * 1997-12-16 1999-08-31 Shinko Electric Ind Co Ltd テープキャリア及びその製造方法
KR100272737B1 (ko) * 1998-01-09 2001-01-15 윤종용 릴인쇄회로기판및그를이용한칩온보드패키지
JP3536728B2 (ja) * 1998-07-31 2004-06-14 セイコーエプソン株式会社 半導体装置及びテープキャリア並びにそれらの製造方法、回路基板、電子機器並びにテープキャリア製造装置

Also Published As

Publication number Publication date
US20030017653A1 (en) 2003-01-23
JP2002043465A (ja) 2002-02-08
US6875637B2 (en) 2005-04-05

Similar Documents

Publication Publication Date Title
US6660558B1 (en) Semiconductor package with molded flash
US6828661B2 (en) Lead frame and a resin-sealed semiconductor device exhibiting improved resin balance, and a method for manufacturing the same
TW544883B (en) Manufacturing method of semiconductor device
US7566969B2 (en) Semiconductor device with improved arrangement of a through-hole in a wiring substrate
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
EP0536418B1 (en) Method of manufacturing a semiconductor device terminal structure
US8941250B1 (en) Electronic component package fabrication method and structure
US20080237857A1 (en) Semiconductor package
KR20040030297A (ko) 리드 프레임, 그 리드 프레임의 제조 방법, 및 반도체 장치
KR19980042617A (ko) 웨이퍼 레벨 패키징
US11848214B2 (en) Encapsulated semiconductor package
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
US5614443A (en) Method of producing a frame made of connected semiconductor die mounting substrates
US7154048B2 (en) Common electrode wire for plating
JP4475761B2 (ja) 半導体パッケージ用絶縁フィルム及びその製造方法
US6711815B2 (en) Fabricating method of semiconductor devices
US6444494B1 (en) Process of packaging a semiconductor device with reinforced film substrate
US6894374B2 (en) Semiconductor package insulation film and manufacturing method thereof
KR100258606B1 (ko) Pcb 기판 형성방법 및 그를 이용한 bga 반도체 패키지 구조
JP4023966B2 (ja) 半導体パッケージの製造方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
JP3920657B2 (ja) 樹脂封止型半導体装置の製造方法
JPH1116947A (ja) 半導体パッケージ及びその製造方法
JPH10154768A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20020402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20020522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090625

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100309

R150 Certificate of patent or registration of utility model

Ref document number: 4475761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees