JP4472620B2 - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP4472620B2
JP4472620B2 JP2005335634A JP2005335634A JP4472620B2 JP 4472620 B2 JP4472620 B2 JP 4472620B2 JP 2005335634 A JP2005335634 A JP 2005335634A JP 2005335634 A JP2005335634 A JP 2005335634A JP 4472620 B2 JP4472620 B2 JP 4472620B2
Authority
JP
Japan
Prior art keywords
sealing resin
circuit board
semiconductor
resin layer
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005335634A
Other languages
English (en)
Other versions
JP2007142248A (ja
Inventor
昭枝 濱崎
直史 泉
智則 篠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2005335634A priority Critical patent/JP4472620B2/ja
Publication of JP2007142248A publication Critical patent/JP2007142248A/ja
Application granted granted Critical
Publication of JP4472620B2 publication Critical patent/JP4472620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、樹脂封止型半導体装置の製造方法に関する。
従来より多くの半導体装置は、回路基板に搭載された半導体素子を樹脂により封止した半導体装置形態として使用されている。
半導体素子の半導体装置パッケージング方法としては、デバイスを実装したリードフレーム（板金、ＴＡＢテープ等）を金型にセットし、金型内に溶融した樹脂を充填固化し封止を行う方法が一般的である。
しかしながらこの方法は、半導体装置の薄肉化に限界がある。
この理由としては、厚み精度の高い金型の作成が困難であることと、金型の狭小空間に圧入される樹脂の流動圧力によって、デバイスの微細構造（回路、ワイヤ等）が破損するおそれがあるためである。
また金型を使用して樹脂封止を行う場合には、小ロット品でも量産品でも同様に金型が必要となり、小ロット品の場合には金型作成のコストが問題となる。
このため、金型に代わって、樹脂シートを用いた半導体素子の封止方法が提案されている。
たとえば特許文献１（特開平１１−２５１３４７号公報）には、図９に示したように配線パターンを有する回路基板１００上に搭載された半導体素子１０２および半導体素子１０２と配線パターンの接続部を樹脂１０４によって封止する半導体装置の製造方法が開示されている。
この方法は、半導体素子１０２のサイズに応じた量の樹脂１０４を半導体素子１０２の形状に応じたパターンで基材テープ１０６の表面に形成し、半導体素子１０２および接続部の機械的強度に応じて樹脂１０４を溶融化し、回路基板１００と基材テープ１０６の位置調整によって半導体素子１０２と溶融化された樹脂１０４を位置合わせし、位置合わせされた樹脂１０４と半導体素子１０２に所定の圧力を付加して溶融化された樹脂１０４中に半導体素子１０２を埋没させることにより、半導体素子１０２と接続部を損傷させずに封止するという方法である。
特開平１１−２５１３４７号公報
しかしながら、特許文献１には、アウターリードを有する半導体装置への適用は開示されていない。また、このような従来の樹脂封止の方法では、封止される半導体素子のサイズに応じた量の樹脂を半導体素子の形状に応じたパターンで基材テープの表面に予め形成しておく必要があるため、封止される半導体素子の形状に応じて、種々のテープを準備する必要があり、汎用性に劣ることになっていた。
また、予め半導体素子の形状に応じたパターンで基材テープが形成されているため、半導体素子の封止を行う際には、基材テープと回路基板の位置合わせ精度が極めて要求されるものであり、この位置合わせに多大な労力を費やすこととなっていた。
さらに、基材テープ上に所定形状で形成された樹脂層は溶融化された状態で圧力を加え
られ、半導体素子を埋没するが、この際に樹脂層の端面も溶融、流動化するため、得られる半導体装置の側端面が所定の位置からあふれ出す。これによりアウターリードが樹脂で汚染し、導通不良を起こすおそれがあった。
本発明は、このような現状に鑑み、半導体封止用樹脂シートを用いた半導体素子の封止方法において、半導体封止用樹脂シートの汎用性が高く、また基材テープと回路基板の位置合わせに多大な労力を費やすことがなく、さらにアウターリードを有する半導体装置にも適用が可能な封止方法を提供し、半導体装置の製造において、コストの低減および品質の向上を図ることを目的としている。
本発明は、前述したような従来技術における課題および目的を達成するために発明されたものであって、
本発明の半導体装置の製造方法は、
複数の半導体チップが搭載されたリードピン形成用金属フレームよりなる回路基板を準備する工程と、
前記回路基板の表面または裏面の少なくとも一面に、前記複数の半導体チップが各々に島状となるよう所望部分にマスキング部材の貼付を行う工程と、
支持シートと、前記支持シートの全面に剥離可能に積層されてなる熱硬化性の封止樹脂層とからなる半導体封止用樹脂シートを準備する工程と、
前記半導体封止用樹脂シートの前記封止樹脂層を、前記マスキング部材が貼付された前記回路基板上に貼付する工程と、
前記封止樹脂層を前記回路基板上に貼付した後、前記マスキング部材を前記マスキング部材上に重なる一部の前記封止樹脂層ともに剥離することにより、前記回路基板の前記半導体チップを島状に樹脂封止する工程と、
前記回路基板の前記半導体チップを島状に樹脂封止した後、樹脂封止された島状の前記半導体チップごとに前記回路基板を切断する工程と、を含み、
前記マスキング部材を剥離する前または／および前記マスキング部材を剥離した後に前記封止樹脂層の熱硬化を行う工程を含むことを特徴とする。
このように構成することによって、従来のような金型を用いることなく、半導体装置を製造することができる。
しかも半導体封止用樹脂シートの汎用性が高く、また基材テープと回路基板の位置合わせに多大な労力を費やすことがなく、さらに得られる半導体装置端面の形状を一定とすることができる。
また、半導体封止用樹脂シートを用いることにより、半導体装置の製造においてコストの低減および品質の向上を図ることができる。
また、本発明の半導体装置の製造方法は、
前記回路基板の両面に、前記マスキング部材の貼付が行われることを特徴とする。
このように構成することによって、所望の部分のみに半導体封止用樹脂シートを貼付し、回路基板の表面と裏面を樹脂封止することができる。
また、本発明の半導体装置の製造方法は、
前記半導体封止用樹脂シートの前記封止樹脂層を、前記マスキング部材が貼付された前記回路基板上に貼付する工程と、
前記封止樹脂層を前記回路基板上に貼付した後、前記マスキング部材を前記マスキング部材上に重なる一部の前記封止樹脂層ともに剥離することにより、前記回路基板の前記半導体チップを島状に樹脂封止する工程と、の間に、
前記マスキング部材を前記マスキング部材上に重なる一部の前記封止樹脂層ともに剥離
し易いよう、前記マスキング部材の側端にあわせて前記樹脂封止樹脂層に切り込みを入れる工程を有することを特徴とする。
このように構成することによって、マスキング部材が剥離しやすくなるとともに、切り込みにより、半導体装置の封止樹脂の端部形状が整い、製品の品質を向上させることができる。
また、本発明の半導体装置の製造方法は、
前記回路基板の平面形状よりもやや大きな開口部を有する枠体に前記半導体封止用樹脂シートを張設した状態で、前記半導体封止用樹脂シートの前記封止樹脂層面を回路基板面に接触させることを特徴とする。
このように構成することによって、半導体封止用樹脂シートの移送中に傷や凹みを生ずることなく、高品質を保ったまま、樹脂封止に用いることができる。
本発明によれば、半導体封止用樹脂シートの汎用性が高く、また基材テープと回路基板の位置合わせに多大な労力を費やすことがなく、さらに得られる半導体装置端面の形状を一定とすることのできる方法を提供し、半導体装置の製造において、コストの低減および品質の向上を図ることができる。
以下、本発明の実施の形態（実施例）を図面に基づいてより詳細に説明する。
本発明の製法においては、図１（ａ）および図１（ｂ）に示したように、まずリードピン形成用金属フレーム１２上に複数の半導体チップ１４が搭載された回路基板１０を用意する。
回路基板１０となる金属フレームは、例えば、銅あるいは銅合金の板材を所定のパターンに打ち抜いた硬質の材料の使用が好適である。
このような回路基板１０は、所定の位置に接着性樹脂１６を介して半導体チップ１４が接着（ダイボンド）されている。
なお、接着性樹脂１６としては、エポキシ系接着剤のような通常の熱硬化型接着剤を使用することが好ましい。また、接着性樹脂としてフィルム状ダイボンド材を用いてもよい。
そして、この半導体チップ１４は、ワイヤ１８を介して半導体チップ１４上の電極端子
２８と回路基板１０上のインナーリード形成部２４ａと電気的に接続されている。なお、ワイヤ１８は、通常は金線などにより構成されている。
また、図１（ａ）および図１（ｂ）に示した回路基板１０は、長尺・幅広の回路基板１０を用い、二次元的に２×２配列の半導体チップ１４を配置した状態を示したが、さらに多配列の回路基板を用いてもよいし、１列の回路基板１０を用い、長手方向に一定間隔で半導体チップ１４を配置した回路基板であってもよい。
本発明では、複数の半導体チップ１４が搭載された回路基板１０の半導体チップ搭載面を半導体封止用樹脂シート３０により樹脂封止する。
以下、この工程を封止工程と呼ぶ。
まず、図２（ａ）および図２（ｂ）に示したように、上記の回路基板１０の表面と裏面の、半導体封止用樹脂シート３０、３０’による樹脂封止を行わない箇所に、マスキング部材２０、２０’を貼付する。
このようなマスキング部材２０、２０’としては、マスキング部材２０、２０’を剥離する際に、後述の熱硬化を行っている場合には、芳香族型ポリイミドフィルムにシリコーン粘着剤層を有する耐熱性粘着テープなどを用いることが好ましい。
また、マスキング部材２０、２０’を剥離するまでに、後述の熱硬化を行っていない場合には、ポリエチレンテレフタレートフィルムに再剥離型アクリル系粘着剤層を有する粘着テープなどを用いることが好ましい。
そして、図３（ａ）および図３（ｂ）に示したように、マスキング部材２０、２０’を貼付した回路基板１０の表面と裏面の上に、複数の半導体チップ１４の樹脂封止が必要な部分を覆う表面用（チップ搭載面）及び裏面用の半導体封止用樹脂シート３０、３０’を用意する。
封止工程に用いられる半導体封止用樹脂シート３０、３０’は、図３（ｂ）に示したように、表面用及び裏面用ともに支持シート３２、３２’と、支持シート３２、３２’の片面に剥離可能に積層されてなる熱硬化性の封止樹脂層３４、３４’とからなっている。なお、支持シート３２、３２’と封止樹脂層３４、３４’の好適例については、後述する。
また、表面用の半導体封止用樹脂シート３０は、回路基板１０よりもやや大きな開口部を有する枠体（図示せず）に外周部を固定して用いることが好ましい。
このような枠体（図示せず）を用いることによって、工程間の移送を簡便に行うことができる。
また、枠体（図示せず）の材質は特に限定はされず、金属製、樹脂製などのいずれであってもよい。
枠体（図示せず）に半導体封止用樹脂シート３０を固定する際には、半導体封止用樹脂シート３０を枠体（図示せず）に積層し、枠体（図示せず）を加熱することで、半導体封止用樹脂シート３０外周部の熱硬化性の封止樹脂層３４が加熱されて硬化し、枠体（図示せず）と半導体封止用樹脂シート３０とを強固に接着できる。
表面用の半導体封止用樹脂シート３０は、図４（ａ）および図４（ｂ）に示したように、半導体封止用樹脂シート３０の封止樹脂層３４を、回路基板１０の半導体チップ搭載面の凹凸、隙間に埋め込み、封止樹脂層３４面を回路基板１０面に接触させ、半導体チップ１４を完全に覆うように半導体封止用樹脂シート３０を被せる。この際、好ましくは、図
４（ｂ）に示したように、封止工程を次の２工程に分け、段階的に行うと良い。
まず、回路基板１０に搭載された半導体チップ１４を加熱しつつ、半導体封止用樹脂シート３０の封止樹脂層３４を半導体チップ１４最上面に密着させる。半導体チップ１４を加熱することで、ワイヤ１８も加熱されることとなる。
さらに、加熱された半導体チップ１４およびワイヤ１８に半導体封止用樹脂シート３０を垂直に加圧すると、まずワイヤ１８に封止樹脂層３４が接触し、ワイヤ１８近傍の封止樹脂層３４のみが局部的に粘度が低下する。
このため、封止樹脂層３４中にワイヤ１８が速やかに埋め込まれ、ワイヤ１８の損傷が低減される。
しかしながら、加熱されたワイヤ１８や半導体チップ１４から遠い樹脂は、熱伝導が遅れ封止樹脂層３４が半導体チップ１４に接触して充分な時間が経過するまでは、実質的な粘度の低下は起こらない。
なお、半導体封止用樹脂シート３０を半導体チップ１４の上面に接触させる際には、チップと略同サイズの押圧コテ５０を用いて、半導体チップ１４の最上面近傍のみを局所的に加圧することが好ましい。
次いで回路基板１０全体を加熱しつつ、封止樹脂層３４を回路基板１０の半導体チップ１４搭載面の凹凸、隙間に埋め込む。
このように回路基板１０全体を加熱することで、封止樹脂層３４全体も軟化する。半導体封止用樹脂シート３０を回路基板１０に圧接することで、半導体チップ１４の側面、すそ野、回路基板１０本体に封止樹脂が充分に埋め込まれる。ワイヤ１２はすでにその周囲を樹脂で充填されているため、樹脂の流動でワイヤを断線するような大きな力は加わらない。
これによって、樹脂が回路基板１０の凹凸、隙間に充分に充填され、半導体チップ１４が樹脂封止される。
この際、半導体封止用樹脂シート３０を回路基板１０に圧接するために、シート全面を押圧する平板状プレス機を使用しても良いが、半導体封止用樹脂シート３０を枠体（図示せず）に固定している場合には、枠体（図示せず）を回路基板方向に降下させ、図５（ａ）および図５（ｂ）に示したようにローラー５２によって半導体封止用樹脂シート３０を回路基板１０に圧接でき、プロセスおよび装置を従来より簡略化することができる。
また、半導体封止用樹脂シート３０を回路基板１０に圧接する際には、脱気を行うことが好ましい。脱気によって封止樹脂層３４と回路基板１０との間での空気溜まりの発生を低減でき、封止樹脂層３４と回路基板１０との密着性が向上する。
また上記の工程において半導体チップ１４および回路基板面は、封止樹脂層３４が充分に軟化できる温度で、かつ硬化によって該封止樹脂層３４の増粘が始まらない程度の温度に加熱されることが好ましい。
この際、封止樹脂層３４が軟化し過ぎると、樹脂が不必要に流動化し、必要とされる部分以外にまで樹脂が拡散し、デバイスの汚損、外観不良を招来するおそれがある。
続いて、裏面用の半導体封止用樹脂シート３０’を回路基板１０へ貼付する。封止用樹脂シートの貼付手段は、シート全面を押圧する平板状プレス機（図示せず）を使用してもよいし、単にローラーによって半導体封止用樹脂シート３０’を回路基板１０に貼付してもよい。
また、表面用の半導体封止用樹脂シート３０の貼付を先工程とし裏面側の貼付を後工程としたが、反対の工程であってもよい。さらに、先に貼付した封止樹脂層３４を熱硬化（完全硬化または半硬化）した後で、反対面の半導体封止用樹脂シート３０’を貼付し熱硬化を行ってもよく、双方の半導体封止用樹脂シート３０、３０’を貼付した後で熱硬化を行ってもよい。
なお、回路基板１０の裏面は半導体チップ１４の搭載面ではないため、段階的ではなく直接、ローラー５２によって半導体封止用樹脂シート３０’を回路基板１０に圧接すると良い。
このようにして、樹脂封止を行った回路基板１０は、封止工程の直後に封止樹脂層３４、３４’を熱硬化してもよく、後述の諸工程を行った後で熱硬化を行ってもよい。なお、熱硬化の条件は封止樹脂層３４、３４’を構成する熱硬化性樹脂を完全に硬化する条件であれば特に限定されるものではない。また、熱硬化を二段階に分けて行ってもよく、その場合は前段でプレキュアを行いＢステージ化し、後段で完全硬化を行う。
そして、図６（ａ）および図６（ｂ）に示したように、半導体封止用樹脂シート３０、３０’の支持シート３２、３２’を回路基板１０の両面から剥離し、さらに回路基板１０上に貼付されたマスキング部材２０、２０’の側端にあわせて切り込み２２を入れる。
なお、この切り込み２２は、封止工程後に封止樹脂層３４、３４’を完全に熱硬化した場合に行うとよく、後に説明する封止工程後に封止樹脂層３４、３４’を熱硬化しない場合や半硬化した場合には、切り込みを入れなくても良く、封止樹脂層３４、３４’の硬さにあわせて切り込みの工程を行うか否かを選択するとよい。
そして、図７（ａ）および図７（ｂ）に示したように、回路基板１０からマスキング部材２０、２０’とともにマスキング部材２０、２０’上の封止樹脂層３４、３４’を剥離することにより、回路基板１０上の複数の半導体チップ１４を、各々両面より樹脂封止される。
なお、封止工程後に封止樹脂層３４、３４’を熱硬化しない場合には、マスキング部材２０、２０’ととともにマスキング部材２０、２０’と上の封止樹脂層３４、３４’を剥離した後、封止樹脂層３４、３４’を完全に熱硬化するとよい。
また、封止工程後に既に封止樹脂層３４、３４’を半硬化している場合には、マスキング部材２０、２０’とともにマスキング部材２０、２０’上の封止樹脂層３４、３４’を剥離した後、さらに加熱処理を行うことにより、封止樹脂層３４、３４’を完全に熱硬化することができる。
さらに、このような封止工程を行った後、図８に示したように、リードピン形成用金属フレーム１２の不要な部分を切り離して個別の半導体装置ごとに分離し、さらにアウターリード形成部２６ａを基板に実装しやすいように折り曲げることにより半導体装置４０が得られる。
なお、リードピン形成用金属フレーム１２の不要部分の切り離しの方法については、特に限定されるものではないが、例えばパンチング等によって行われる。
このようにして得られた半導体装置４０は、リードピン形成用金属フレーム１２の樹脂封止されている部分がインナーリード２４ｂ、樹脂封止されていない折り曲げられた部分がアウターリード２６ｂである。
次に本発明で使用する半導体封止用樹脂シート３０の好適例を説明する。
半導体封止用樹脂シート３０は、図３（ｂ）に示したように、支持シート３２と、支持シート３２の片面全面に剥離可能に積層されてなる熱硬化性の封止樹脂層３４とからなる。
このような支持シート３２としては、たとえば、ポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・（メタ）アクリル酸共重合体フィルム、エチレン・（メタ）アクリル酸エステル共重合体フィルム、ポリスチレンフィルム、ポリカーボネートフィルム、ポリイミドフィルム、フッ素樹脂フィルム等のフィルムが用いられる。また、これらの架橋フィルムも用いられる。
さらにこれらの積層フィルムであってもよい。またこれらのフィルムは、透明フィルム、着色フィルムあるいは不透明フィルムであってもよい。
本発明に係る半導体装置４０の製造方法においては、支持シート３２上の封止樹脂層３４を、回路基板１０の半導体チップ１４搭載面に転写するため、支持シート３２と封止樹脂層３４とは剥離可能なように積層されている。
このため、支持シート３２の封止樹脂層３４に接する面の表面張力は、好ましくは４０ｍN／ｍ以下、さらに好ましくは３７mN／m以下、特に好ましくは３５mN／m以下であるこ
とが望ましい。
このような表面張力が低いフィルムは、材質を適宜に選択して得ることが可能であるし、またフィルムの表面に、シリコーン樹脂やアルキッド樹脂などの剥離剤を塗布して剥離処理を施すことで得ることもできる。
さらに、支持シート３２としては封止樹脂層３４と接する面に、再剥離型粘着剤層あるいはエネルギー線硬化型粘着剤層を有するものを使用することができる。
再剥離型粘着剤層を有する支持シート３２は封止樹脂層３４とを弱い接着力で結合し、剥離が容易となっている。
また、エネルギー線硬化型粘着剤層を有する支持シートは、エネルギー線の照射を受けると硬化し、その粘着力を喪失または激減する。このため、封止樹脂層３４から支持シートの剥離をさらに容易に行えるようになる。
このような支持シート３２の膜厚は、通常１０〜５００μｍ、好ましくは１５〜３００μｍ、特に好ましくは２０〜２５０μｍ程度である。
また、弱粘着剤層あるいはエネルギー線硬化型粘着剤層の膜厚は、通常は１〜１０００μｍ、好ましくは３〜５００μｍ程度である。
封止樹脂層３４は熱硬化性を有し、かつ加熱環境下において特異な流動特性を示すことが好ましい。
前述したように、半導体封止用樹脂シート３０の封止樹脂層３４は、回路基板１０の半導体チップ１４搭載面に転写され、最終的には硬化され半導体チップ１４および回路を樹脂封止する。
すなわち、本発明においては、半導体封止用樹脂シート３０の封止樹脂層３４を、チップ搭載面の凹凸、隙間に埋め込み、封止樹脂面を回路基板面に接触させ、最終的には封止樹脂層３４を硬化させる。封止樹脂層３４の厚み精度は、最終的に形成される半導体装置４０の厚み精度に影響を与える。
このため、保管、移送条件において厚み精度に変動が少ないものが好ましい。
したがって、封止樹脂層３４の熱硬化前における弾性率は、好ましくは１．０×１０3
〜１．０×１０4Ｐａ、さらに好ましくは１．０×１０3〜５．０×１０3Ｐａである。
なお、封止樹脂層３４の弾性率は、１００℃にて、動的粘弾性測定装置により測定周波数１Ｈｚにて測定される。封止樹脂層３４の熱硬化前における弾性率がこのような範囲にあると、樹脂シートの保存、輸送環境下で封止樹脂層３４の変形が起こりにくく、封止樹脂層３４の厚み精度が保たれる。
また、チップ搭載面への圧接時において、封止樹脂層３４が硬すぎると、ワイヤボンディングされたデバイスはワイヤが潰れたり、断線するおそれがある。
一方、封止樹脂層３４が軟らかすぎると、封止樹脂が過剰に流動化し、必要とされる部分以外にまで樹脂が拡散し、デバイスの汚損、外観不良を招来するおそれがある。
したがって、チップ搭載面への圧接時における封止樹脂層３４、すなわち熱硬化前の封止樹脂層３４は、適度な加熱流動性を有することが求められる。
このため、熱硬化前の封止樹脂層３４の１２０℃における溶融粘度は、好ましくは１００〜２００Ｐａ・秒、さらに好ましくは１１０〜１９０Ｐａ・秒である。
なお、熱硬化前の封止樹脂層３４の１２０℃における溶融粘度は動的粘弾性測定装置により測定周波数１Ｈｚにて測定される。
また、熱硬化前の封止樹脂層３４を１２０℃で温度一定とした場合に、溶融粘度が最低値に達するまでの時間は、好ましくは６０秒以下、さらに好ましく５０秒以下、特に好ましくは４０秒以下である。
組成に高分子を含む封止樹脂は、高温になっても全体が均一な粘度を示すまで時間がかかる。従って、封止樹脂は昇温の後一定温度とすると徐々に粘度が低下していく。しかし、封止樹脂は熱硬化性を有するので、時間の経過とともに熱硬化による粘度の上昇が起こる。
なお、封止樹脂層３４の１２０℃における溶融粘度が最小値に達する時間は、動的粘弾性測定装置により測定周波数１Ｈｚにて測定される。
上記封止樹脂層３４は、基本的にはバインダー成分（Ａ）と熱硬化性成分（Ｂ）とを必須成分とし、必要に応じ、その他の添加物（Ｃ）が配合される。
以下、上記成分（Ａ）〜（Ｃ）を説明する。
「バインダー成分（Ａ）」
バインダー成分（Ａ）としては、接着性を有するポリマーであれば特に制限なく使用できるが、通常アクリル系重合体が好ましく使用される。
アクリル系重合体の繰り返し単位としては、（メタ）アクリル酸エステルモノマーおよび（メタ）アクリル酸誘導体から導かれる繰り返し単位が挙げられる。
ここで（メタ）アクリル酸エステルモノマーとしては、（メタ）アクリル酸シクロアルキルエステル、（メタ）アクリル酸ベンジルエステル、アルキル基の炭素数が１〜１８である（メタ）アクリル酸アルキルエステルが用いられる。
これらの中でも、特に好ましくはアルキル基の炭素数が１〜１８である（メタ）アクリル酸アルキルエステル、たとえばアクリル酸メチル、メタクリル酸メチル、アクリル酸エチル、メタクリル酸エチル、アクリル酸プロピル、メタクリル酸プロピル、アクリル酸ブチル、メタクリル酸ブチル等が用いられる。また、（メタ）アクリル酸誘導体としては、たとえば（メタ）アクリル酸グリシジル等を挙げることができる。
特に（メタ）アクリル酸グリシジル単位と、少なくとも１種類の（メタ）アクリル酸アルキルエステル単位を含むが好ましい。この場合、共重合体中における（メタ）アクリル酸グリシジルから誘導される成分単位の含有率は通常は０〜８０質量％、好ましくは５〜５０質量％である。グリシジル基を導入することにより、後述する熱硬化性成分としてのエポキシ樹脂との相溶性が向上し、また硬化後のＴｇが高くなり耐熱性も向上する。
また（メタ）アクリル酸アルキルエステルとしては、（メタ）アクリル酸メチル、（メタ）アクリル酸エチル、（メタ）アクリル酸ブチル等を用いることが好ましい。
また、アクリル酸ヒドロキシエチル等の水酸基含有モノマーを導入することにより、被着体との密着性や粘着物性のコントロールが容易になる。
アクリル系重合体の重量平均分子量は、好ましくは１０万以上、さらに好ましくは１５万〜１００万である。
「熱硬化性成分（Ｂ）」
熱硬化性成分（Ｂ）は、加熱を受けると三次元網状化し、被着体を強固に接着する性質を有する。このような熱硬化性成分（Ｂ）は、一般的にはエポキシ、フェノール、レゾルシノール、ユリア、メラミン、フラン、不飽和ポリエステル、シリコーン等の熱硬化性樹脂と、適当な硬化促進剤とから形成されている。このような熱硬化性成分は種々知られており、本発明においては特に制限されることなく従来より公知の様々な熱硬化性成分を用いることができる。
このような熱硬化性成分の一例としては、(Ｂ−１)エポキシ樹脂と(Ｂ−２)熱活性型潜在性エポキシ樹脂硬化剤とからなる接着成分を挙げることができる。
エポキシ樹脂(Ｂ−１)としては、従来より公知の種々のエポキシ樹脂が用いられるが、通常は、重量平均分子量３００〜２０００程度のものが好ましく、特に３００〜５００、好ましくは３３０〜４００の常態液状のエポキシ樹脂と、重量平均分子量４００〜２０００、好ましくは５００〜１５００の常態固体のエポキシ樹脂とをブレンドした形で用いるのが望ましい。
また、本発明において好ましく使用されるエポキシ樹脂のエポキシ当量は通常５０〜５０００ｇ／ｅｑである。
このようなエポキシ樹脂としては、具体的には、ビスフェノールＡ、ビスフェノールＦ、レゾルシノール、フェニルノボラック、クレゾールノボラックなどのフェノール類のグリシジルエーテル；ブタンジオール、ポリエチレングリコール、ポリプロピレングリコールなどのアルコール類のグリシジルエーテル；フタル酸、イソフタル酸、テトラヒドロフタル酸などのカルボン酸のグリシジルエーテル；アニリンイソシアヌレートなどの窒素原子に結合した活性水素をグリシジル基で置換したグリシジル型もしくはアルキルグリシジル型のエポキシ樹脂；ビニルシクロヘキサンジエポキシド、３,４−エポキシシクロヘキ
シルメチル−３,４−ジシクロヘキサンカルボキシレート、２−(３,４−エポキシ)シクロヘキシル−５,５−スピロ(３,４−エポキシ)シクロヘキサン−ｍ−ジオキサンなどのように、分子内の炭素−炭素二重結合をたとえば酸化することによりエポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。
また分子内にジシクロペンタジエン骨格と、反応性のエポキシ基を有するジシクロペンタジエン骨格含有エポキシ樹脂を用いても良い。
これらの中でも、本発明では、ビスフェノール系グリシジル型エポキシ樹脂、o-クレゾールノボラック型エポキシ樹脂およびフェノールノボラック型エポキシ樹脂が好ましく用いられる。
これらエポキシ樹脂は、１種単独で、または２種以上を組み合わせて用いることができる。
熱活性型潜在性エポキシ樹脂硬化剤(Ｂ−２)とは、室温ではエポキシ樹脂と反応せず、ある温度以上の加熱により活性化し、エポキシ樹脂と反応するタイプの硬化剤である。
熱活性型潜在性エポキシ樹脂硬化剤(Ｂ−２)の活性化方法には、加熱による化学反応で活性種（アニオン、カチオン）を生成する方法；室温付近ではエポキシ樹脂(Ｂ−１)中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法；モレキュラーシーブ封入タイプの硬化剤で高温で溶出して硬化反応を開始する方法；マイクロカプセルによる方法等が存在する。
これら熱活性型潜在性エポキシ樹脂硬化剤は、１種単独で、または２種以上を組み合わせて用いることができる。特に上記の中でも、ジシアンジアミド、イミダゾール化合物あるいはこれらの混合物が好ましい。
上記のような熱活性型潜在性エポキシ樹脂硬化剤(Ｂ−２)は、エポキシ樹脂(Ｂ−１)１００質量部に対して通常０．１〜２０質量部、好ましくは０．５〜１５質量部、特に好ましくは１〜１０質量部の割合で用いられる。
「その他の成分（Ｃ）」
封止樹脂層３４には、カップリング剤（Ｃ１）を配合しても良い。
カップリング剤（Ｃ１）は、上記（Ａ）または（Ｂ）成分、好ましくは成分（Ｂ）が有する官能基と反応する基を有することが望ましい。
カップリング剤（Ｃ１）は硬化反応時に、カップリング剤中の有機官能基が熱硬化性成分（Ｂ）（特に好ましくはエポキシ樹脂）と反応すると考えられ、硬化物の耐熱性を損なわずに、接着性、密着性を向上させることができ、さらに耐水性（耐湿熱性）も向上する。
カップリング剤（Ｃ１）としては、その汎用性とコストメリットなどからシラン系（シランカップリング剤）が好ましい。
また、上記のようなカップリング剤（Ｃ１）は、前記熱硬化性成分（Ｂ）１００質量部に対して通常０．１〜２０質量部、好ましくは０．３〜１５質量部、特に好ましくは０．５〜１０質量部の割合で用いられる。
上記封止樹脂層３４には、硬化前の初期接着性および凝集性を調節するために、有機多価イソシアナート化合物、有機多価イミン化合物等の架橋剤（Ｃ２）を添加することもできる。
上記有機多価イソシアナート化合物としては、芳香族多価イソシアナート化合物、脂肪族多価イソシアナート化合物、脂環族多価イソシアナート化合物およびこれらの多価イソシアナート化合物の三量体、ならびにこれら多価イソシアナート化合物とポリオール化合物とを反応させて得られる末端イソシアナートウレタンプレポリマー等をあげることができる。
有機多価イソシアナート化合物のさらに具体的な例としては、たとえば２，４−トリレンジイソシアナート、２，６−トリレンジイソシアナート、１，３−キシリレンジイソシアナート、１，４−キシレンジイソシアナート、ジフェニルメタン−４，４'−ジイソシ
アナート、ジフェニルメタン−２，４'−ジイソシアナート、３−メチルジフェニルメタ
ンジイソシアナート、ヘキサメチレンジイソシアナート、イソホロンジイソシアナート、ジシクロヘキシルメタン−４，４'−ジイソシアナート、ジシクロヘキシルメタン−２，
４'−ジイソシアナート、リジンイソシアナートなどがあげられる。
上記有機多価イミン化合物の具体例としては、Ｎ,Ｎ'−ジフェニルメタン−４,４'−ビス(1−アジリジンカルボキシアミド)、トリメチロールプロパン-トリ-β-アジリジニルプロピオナート、テトラメチロールメタン-トリ-β‐アジリジニルプロピオナート、Ｎ,Ｎ'-トルエン‐２,４‐ビス(1−アジリジンカルボキシアミド)トリエチレンメラミン等をあ
げることができる。
上記のような架橋剤（Ｃ２）は、バインダー成分（Ａ）１００質量部に対して通常０．１〜２０質量部、好ましくは０．２〜１０質量部の割合で配合される。
また、上記封止樹脂層３４には、さらに、シリカ、アルミナ、ガラス、雲母、酸化クロム、酸化チタン、顔料などのフィラーを添加してもよい。
これらのフィラーは、封止樹脂層３４を構成する成分（フィラーを除く）の合計１００質量部に対して、０〜４００質量部程度の割合で配合されていてもよい。
また、封止樹脂層３４の熱応答性（加熱流動性）を制御するため、６０〜１５０℃にガラス転移点を有する熱可塑性樹脂を配合してもよい。
熱可塑性樹脂としては、たとえばポリエステル樹脂、ポリビニルアルコール樹脂、ポリビニルブチラール、ポリ塩化ビニル、ポリスチレン、ポリアミド樹脂、セルロース、ポリエチレン、ポリイソブチレン、ポリビニルエーテル、ポリイミド樹脂、フェノキシ樹脂、ポリメチルメタクリレート、スチレン−イソプレン−スチレンブロック共重合体、スチレン−ブタジエン−スチレンブロック共重合体などが挙げられる。これらの中でも、封止樹脂層の他の成分との相溶性に優れることで、フェノキシ樹脂が特に好ましい。
封止樹脂層３４における熱可塑性樹脂の配合割合は、バインダー成分（Ａ）と熱硬化性成分（Ｂ）の合計１００質量部当たり、好ましくは１〜５０質量部、さらに好ましくは２〜４０質量部、特に好ましくは３〜３０質量部の割合で用いられる。また、バインダー成分（Ａ）として、アクリル系重合体が用いられる場合、アクリル系重合体と、熱可塑性樹脂との重量比（アクリル系重合体／熱可塑性樹脂）が、９／１〜３／７であること好ましい。
「封止樹脂」
封止樹脂層３４は、好ましくは前記した加熱流動性を有する。
封止樹脂層３４の加熱流動性を左右する第１の要因としては、上記配合物中のバインダー成分（Ａ）と熱硬化性成分（Ｂ）との割合があげられる。バインダー成分（Ａ）は高分子量体であるため、添加量が増えるにつれ加熱時の流動性を阻害し、添加量が少ないと流動性を発現する。
一方、熱硬化性成分（Ｂ）は低分子量であり、硬化前には流動性を示す。よって、適切な流動性を示し、なお且つブリードしないような流動性を兼ね備えるためには、熱硬化性成分（B）に対するバインダー成分（Ａ）の配合量が重要である。
熱硬化性成分（Ｂ）の好ましい配合割合は、バインダー成分（Ａ）と熱硬化性成分（Ｂ
）との合計（（Ａ）＋（Ｂ））１００質量部中に、好ましくは１０〜９９質量部、さらに好ましくは５０〜９７質量部、特に好ましくは８３〜９５質量部である。
また、封止樹脂が熱可塑性樹脂を多量に含む場合、流動性が過剰になり、所望の弾性率や溶融粘度が得られない場合がある。したがって、熱可塑性成分を配合する場合、その配合割合は上記した範囲で、目的とする弾性率や溶融粘度を見合うように適宜に選定する。
また、チップ搭載面用の封止樹脂層とチップを搭載しない側の封止樹脂層とは、同じ配合であってもよいし、異なる配合であってもよい。同じ配合を用いれば界面に組成の勾配が現れず、封止樹脂層間の接着性が高くなるので好ましい。
チップ搭載面に貼付する封止用樹脂シートの封止樹脂層３４の厚さは、封止対象であるデバイスのサイズ、特に回路基板からチップ最頂部（ワイヤ頂部）までの高さやチップサイズと回路基板の面積比によりその好ましい範囲が異なり、例えば、４０〜２０００μｍ程度の厚さが好ましく、５０〜１０００μｍ程度の厚さがより好ましい。
一方、チップを搭載しない側の封止用樹脂シートの封止樹脂層３４の厚さは、特に制限はなく、チップを搭載する面に貼付する封止樹脂層と同じ範囲の厚さが好ましい。上下の封止樹脂層を略同厚とすれば、熱硬化に起因する応力が上面下面でバランスがとれ、樹脂層の歪みを抑制する。
また、封止樹脂層３４は、二層以上の構成層を有していてもよい。
この場合、封止樹脂層のうち回路基板側の構成層を上記加熱流動性を有する樹脂で形成し、その上層、すなわち最終的な半導体装置で最外層となる層を、（耐衝撃性、耐擦傷性）等の極めて硬い硬化層を形成する樹脂層とすることが好ましい。また、レーザーマーキング等の手段で情報表示が可能な樹脂層を最外層に設けてもよい。
半導体封止用樹脂シート３０は、支持シート３２上に封止樹脂層３４が剥離可能に積層された構成であり、封止樹脂層３４を保護するために、封止樹脂層の露出面に保護フィルムを積層しておいてもよい。保護フィルムとしては、前述した支持シート３２と同様のフィルムが使用できる。
このような半導体封止用樹脂シート３０の製造方法は、特に限定はされず、支持シート３２上に、封止樹脂層３４を構成する組成物を塗布乾燥することで製造してもよく、また封止樹脂層を他の剥離性のシート上に設け、これを上記支持シート３２に転写することで製造してもよい。
１回の塗布乾燥工程で必要とする膜厚で封止樹脂層３４を形成できない場合は、封止樹脂層上にさらに同じ組成物を複数回塗布乾燥してもよいし、薄厚に形成した樹脂シートに別に塗布乾燥して得た封止樹脂層を積層して、必要とする膜厚の封止樹脂層３４を得てもよい。
以上、本発明について説明してきたが、本発明は本実施例に何ら限定されるものではなく、本発明の範囲を逸脱しない範囲において、適宜変更が可能なものである。
本発明によれば、樹脂シートを用いた半導体素子の封止方法において、樹脂シートの汎用性が高く、また得られるパッケージ端面の形状が一定であり、かつ装置の小型化が可能な方法が提供さる。
これにより、ＱＦＰ（Quad Flatpack Package）、ＳＯＰ（Small Outline Package）、ＬＯＣ（Lead on Chip）などのアウターリードが側面に突出する構造を有する半導体装置の製造において、コストの低減および品質の向上が図られる。
図１は、本発明の樹脂封止型半導体装置の製造方法で用いられる回路基板を説明する概略図であり、図１（ａ）は上面図、図１（ｂ）は図１（ａ）の上面図のＸ−Ｘ線における断面図である。 図２は、本発明の樹脂封止型半導体装置の製造方法で用いられる回路基板にマスキング部材を貼付した状態を説明する概略図であり、図２（ａ）は上面図、図２（ｂ）は図２（ａ）の上面図のＸ−Ｘ線における断面図である。 図３は、本発明の樹脂封止型半導体装置の製造方法で用いられる回路基板に半導体封止用樹脂シートを準備した状態を説明する概略図であり、図３（ａ）は上面図、図３（ｂ）は図３（ａ）の上面図のＸ−Ｘ線における断面図である。 図４は、本発明の樹脂封止型半導体装置の製造方法で用いられる回路基板に半導体封止用樹脂シートを押圧コテにて貼付した状態を説明する概略図であり、図４（ａ）は上面図、図４（ｂ）は図４（ａ）の上面図のＸ−Ｘ線における断面図である。 図５は、本発明の樹脂封止型半導体装置の製造方法で用いられる回路基板に半導体封止用樹脂シートをローラーにて貼付した状態を説明する概略図であり、図５（ａ）は上面図、図５（ｂ）は図５（ａ）の上面図のＸ−Ｘ線における断面図である。 図６は、本発明の樹脂封止型半導体装置の製造方法で用いられる回路基板に半導体封止用樹脂シートを貼付し、切り込みを入れた状態を説明する概略図であり、図６（ａ）は上面図、図６（ｂ）は図６（ａ）の上面図のＸ−Ｘ線における断面図である。 図７は、本発明の樹脂封止型半導体装置の製造方法で用いられる回路基板よりマスキング部材を剥離した状態を説明する概略図であり、図７（ａ）は上面図、図７（ｂ）は図７（ａ）の上面図のＸ−Ｘ線における断面図である。 図８は、本発明の樹脂封止型半導体装置の製造方法によって製造された半導体装置の概略図である。 図９は、従来の半導体パッケージの製造方法を説明する説明図である。
符号の説明
１０・・・回路基板
１１・・・開口部
１２・・・リードピン形成用金属フレーム
１４・・・半導体チップ
１６・・・接着性樹脂
１８・・・ワイヤ
２０・・・マスキング部材
２０’・・マスキング部材
２４ａ・・インナーリード形成部
２４ｂ・・インナーリード
２６ａ・・アウターリード形成部
２６ｂ・・アウターリード
２８・・・電極端子
３０・・・半導体封止用樹脂シート
３０’・・半導体封止用樹脂シート
３２・・・支持シート
３２’・・支持シート
３４・・・封止樹脂層
３４’・・封止樹脂層
４０・・・半導体装置
５０・・・押圧コテ
５２・・・ローラー
Ｌ・・・距離
１００・・・回路基板
１０２・・・半導体素子
１０４・・・樹脂
１０６・・・基材テープ

Claims (4)

  1. 複数の半導体チップが搭載されたリードピン形成用金属フレームよりなる回路基板を準備する工程と、
    前記回路基板の表面または裏面の少なくとも一面に、前記複数の半導体チップが各々に島状となるよう所望部分にマスキング部材の貼付を行う工程と、
    支持シートと、前記支持シートの全面に剥離可能に積層されてなる熱硬化性の封止樹脂層とからなる半導体封止用樹脂シートを準備する工程と、
    前記半導体封止用樹脂シートの前記封止樹脂層を、前記マスキング部材が貼付された前記回路基板上に貼付する工程と、
    前記封止樹脂層を前記回路基板上に貼付した後、前記マスキング部材を前記マスキング部材上に重なる一部の前記封止樹脂層ともに剥離することにより、前記回路基板の前記半導体チップを島状に樹脂封止する工程と、
    前記回路基板の前記半導体チップを島状に樹脂封止した後、樹脂封止された島状の前記半導体チップごとに前記回路基板を切断する工程と、を含み、
    前記マスキング部材を剥離する前または／および前記マスキング部材を剥離した後に前記封止樹脂層の熱硬化を行う工程を含むことを特徴とする半導体装置の製造方法。
  2. 前記回路基板の両面に、前記マスキング部材の貼付が行われることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記半導体封止用樹脂シートの前記封止樹脂層を、前記マスキング部材が貼付された前記回路基板上に貼付する工程と、
    前記封止樹脂層を前記回路基板上に貼付した後、前記マスキング部材を前記マスキング部材上に重なる一部の前記封止樹脂層ともに剥離することにより、前記回路基板の前記半導体チップを島状に樹脂封止する工程と、の間に、
    前記マスキング部材を前記マスキング部材上に重なる一部の前記封止樹脂層ともに剥離し易いよう、前記マスキング部材の側端にあわせて前記樹脂封止樹脂層に切り込みを入れる工程を有することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記回路基板の平面形状よりもやや大きな開口部を有する枠体に前記半導体封止用樹脂シートを張設した状態で、前記半導体封止用樹脂シートの前記封止樹脂層面を回路基板面に接触させることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
JP2005335634A 2005-11-21 2005-11-21 樹脂封止型半導体装置の製造方法 Active JP4472620B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005335634A JP4472620B2 (ja) 2005-11-21 2005-11-21 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005335634A JP4472620B2 (ja) 2005-11-21 2005-11-21 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007142248A JP2007142248A (ja) 2007-06-07
JP4472620B2 true JP4472620B2 (ja) 2010-06-02

Family

ID=38204738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005335634A Active JP4472620B2 (ja) 2005-11-21 2005-11-21 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4472620B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8474824B2 (en) 2008-11-10 2013-07-02 Eaton Corporation Pressure sensing module having an integrated seal plate and method of assembling pressure sensing module
JP2014192446A (ja) * 2013-03-28 2014-10-06 Toray Ind Inc 電子部材の製造方法

Also Published As

Publication number Publication date
JP2007142248A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
JP4519762B2 (ja) 樹脂封止型半導体装置の製造方法
US8034667B2 (en) Semiconductor sealing resin sheet and semiconductor device manufacturing method using the same
JP4668001B2 (ja) ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法
JP2005327789A (ja) ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
JP4536660B2 (ja) ダイシング・ダイボンド用粘接着シートおよび半導体装置の製造方法
JP2002280329A (ja) チップ用保護膜形成用シートおよび半導体チップの製造方法
JP5301023B2 (ja) 樹脂封止型半導体装置の製造方法
JP7143845B2 (ja) 半導体封止成形用仮保護フィルム
JPH108001A (ja) 粘接着テープおよびその使用方法
TWI622633B (zh) 非導電性黏結膜
JP4067308B2 (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP5005324B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JPH09100450A (ja) 粘接着テープおよびその使用方法
JP2004095844A (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP5156033B2 (ja) 樹脂封止型半導体装置の製造方法
JP5237647B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5005325B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP4472620B2 (ja) 樹脂封止型半導体装置の製造方法
JP5414256B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
KR20100090654A (ko) 접착제 조성물, 접착용 시트, 다이싱ㆍ다이 어태치 필름 및 반도체 장치
JP2002343816A (ja) 樹脂タイバー形成用テープ、樹脂タイバー、樹脂タイバー付リードフレーム、樹脂封止型半導体装置およびその製造方法
JP2011151110A (ja) 半導体用接着フィルム、半導体用接着フィルムの製造方法及び半導体装置の製造方法
JP5234594B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
KR20070022729A (ko) 다이싱·다이본딩 겸용 점접착 시트 및 이것을 사용한반도체장치의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4472620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160312

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250