JP4469911B2 - リクエスト生成装置、リクエスト処理システム及び制御方法 - Google Patents
リクエスト生成装置、リクエスト処理システム及び制御方法 Download PDFInfo
- Publication number
- JP4469911B2 JP4469911B2 JP2008501579A JP2008501579A JP4469911B2 JP 4469911 B2 JP4469911 B2 JP 4469911B2 JP 2008501579 A JP2008501579 A JP 2008501579A JP 2008501579 A JP2008501579 A JP 2008501579A JP 4469911 B2 JP4469911 B2 JP 4469911B2
- Authority
- JP
- Japan
- Prior art keywords
- request
- unit
- data
- holding
- reqid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
- G06F12/0857—Overlapped cache accessing, e.g. pipeline by multiple requestors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
- G06F12/0859—Overlapped cache accessing, e.g. pipeline with reload from main memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
図1は、本発明の実施の形態1に係る情報処理装置の概略構成を示すブロック図である。図1に示す情報処理装置は、複数のCPU100、システムコントローラ200、主記憶制御部300、メモリ400、およびI/O(Input/Output:入出力)デバイス500を備えている。
本発明の実施の形態2の特徴は、メモリの一部をまとめて書き換えるブロックストア処理が実行される際に、書き換えられるデータのアドレスにREQIDを付与して送出することにより、ブロックストア処理の効率を向上することである。本実施の形態に係る情報処理装置の概略構成は実施の形態1(図1)と同様であるため、その説明を省略する。
102 キャッシュ
103、151 リクエスト記憶部
103a MIB
103b MIQ
151a BWQ
104、152 REQID付与部
105 REQIDテーブル
106、153 REQID開放部
201 リクエスト受付部
202 ORDID付与部
203 I/Oデバイス検索部
204 タグ情報制御部
205 タグ情報コピー
206 リクエスト送出部
207 データ受付部
208 ID変換部
209 データ送出部
251 無効化処理部
252 データキュー確認部
253 応答送出部
254 ストア処理部
255 完了報告送出部
Claims (12)
- リクエストを受信して保持する受信側エントリをN個(Nは正の整数)備え前記保持し
たリクエストを処理するリクエスト処理装置に対するリクエストを生成するリクエスト生成装置において、
命令を実行する命令実行部と、
前記命令実行部が命令を実行することにより発生するリクエストを保持する送信側エントリをM個(MはM>Nを満たす正の整数)備える保持部と、
前記保持部が保持するリクエストに、N個の互いに固有の識別情報を順次付与して前記リクエスト処理装置に送信する送信部と
を有することを特徴とするリクエスト生成装置。 - 前記送信部は、
リクエストと識別情報の対応関係を保持するテーブルと、
前記テーブルを参照して、リクエストに対応付けられていない未使用の識別情報を新たなリクエストに付与する付与部と
を有することを特徴とする請求項1記載のリクエスト生成装置。 - 前記保持部は、
前記命令実行部が命令を実行することにより発生する第1の種別のリクエストを保持する第1の個別エントリをP個(PはM>Pを満たす正の整数)備える第1のリクエスト保持部と、
前記命令実行部が命令を実行することにより発生する第2の種別のリクエストを保持する第2の個別エントリをQ個(QはQ=M−Pを満たす正の整数)備える第2のリクエスト保持部と
を有することを特徴とする請求項1又は2記載のリクエスト生成装置。 - 前記送信部は、
データが書き込まれるアドレスの情報を含むリクエストを前記リクエスト処理装置に送信後、前記アドレスに書き込まれるデータを前記リクエスト処理装置に送信することを特徴とする請求項1〜3のいずれか1項に記載のリクエスト生成装置。 - リクエスト生成装置と、前記リクエスト生成装置に接続されるリクエスト処理装置とを
有するリクエスト処理システムにおいて、
前記リクエスト生成装置は、
命令を実行する命令実行部と、
前記命令実行部が命令を実行することにより発生するリクエストを保持する送信側エントリをM個(Mは正の整数)備える保持部と、
前記保持部が保持するリクエストに、N個(NはM>Nを満たす正の整数)の互いに固有の識別情報を順次付与して前記リクエスト処理装置に送信する送信部とを有し、
前記リクエスト処理装置は、
前記リクエスト生成装置が送信するリクエストを受信して保持する受信側エントリをN個備える受信部と、
前記受信部が保持するリクエストを処理する処理部とを有する
ことを特徴とするリクエスト処理システム。 - 前記送信部は、
リクエストと識別情報の対応関係を保持するテーブルと、
前記テーブルを参照して、リクエストに対応付けられていない未使用の識別情報を新たなリクエストに付与する付与部と
を有することを特徴とする請求項5記載のリクエスト処理システム。 - 前記保持部は、
前記命令実行部が命令を実行することにより発生する第1の種別のリクエストを保持する第1の個別エントリをP個(PはM>Pを満たす正の整数)備える第1のリクエスト保持部と、
前記命令実行部が命令を実行することにより発生する第2の種別のリクエストを保持する第2の個別エントリをQ個(QはQ=M−Pを満たす正の整数)備える第2のリクエスト保持部と
を有することを特徴とする請求項5又は6記載のリクエスト処理システム。 - 前記送信部は、
データが書き込まれるアドレスの情報を含むリクエストを前記リクエスト処理装置に送信後、前記アドレスに書き込まれるデータを前記リクエスト処理装置に送信することを特徴とする請求項5〜7のいずれか1項に記載のリクエスト処理システム。 - リクエストを受信して保持する受信側エントリをN個(Nは正の整数)備え前記保持し
たリクエストを処理するリクエスト処理装置に対するリクエストを生成するリクエスト生成装置の制御方法において、
前記リクエスト生成装置が有する命令実行部が、命令を実行するステップと、
前記リクエスト生成装置が有する保持部が備えるM個(MはM>Nを満たす正の整数)の送信側エントリに、前記命令実行部が命令を実行することにより発生するリクエストをそれぞれ保持するステップと、
前記リクエスト生成装置が有する送信部が、前記保持部が保持するリクエストに、N個の互いに固有の識別情報を順次付与して前記リクエスト処理装置に送信するステップと
を有することを特徴とする制御方法。 - 前記送信部は、
リクエストと識別情報の対応関係を保持するテーブルと、
前記テーブルを参照して、リクエストに対応付けられていない未使用の識別情報を新たなリクエストに付与する付与部と
を有することを特徴とする請求項9記載の制御方法。 - 前記保持部は、
前記命令実行部が命令を実行することにより発生する第1の種別のリクエストを保持する第1の個別エントリをP個(PはM>Pを満たす正の整数)備える第1のリクエスト保持部と、
前記命令実行部が命令を実行することにより発生する第2の種別のリクエストを保持する第2の個別エントリをQ個(QはQ=M−Pを満たす正の整数)備える第2のリクエスト保持部と
を有することを特徴とする請求項9又は10記載の制御方法。 - 前記送信部は、
データが書き込まれるアドレスの情報を含むリクエストを前記リクエスト処理装置に送信後、前記アドレスに書き込まれるデータを前記リクエスト処理装置に送信することを特徴とする請求項9〜11のいずれか1項に記載の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/303621 WO2007097029A1 (ja) | 2006-02-27 | 2006-02-27 | プロセッサ装置および命令処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007097029A1 JPWO2007097029A1 (ja) | 2009-07-09 |
JP4469911B2 true JP4469911B2 (ja) | 2010-06-02 |
Family
ID=38437088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008501579A Expired - Fee Related JP4469911B2 (ja) | 2006-02-27 | 2006-02-27 | リクエスト生成装置、リクエスト処理システム及び制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20080301324A1 (ja) |
EP (1) | EP1990729A4 (ja) |
JP (1) | JP4469911B2 (ja) |
WO (1) | WO2007097029A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009217640A (ja) * | 2008-03-11 | 2009-09-24 | Ricoh Co Ltd | データ転送制御装置 |
WO2012172694A1 (ja) * | 2011-06-17 | 2012-12-20 | 富士通株式会社 | 演算処理装置、情報処理装置および演算処理装置の制御方法 |
WO2013100984A1 (en) * | 2011-12-28 | 2013-07-04 | Intel Corporation | High bandwidth full-block write commands |
JP5966759B2 (ja) * | 2012-08-20 | 2016-08-10 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
JP6984148B2 (ja) * | 2017-03-22 | 2021-12-17 | 日本電気株式会社 | 計算機システム及びキャッシュ・コヒーレンス方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5615343A (en) * | 1993-06-30 | 1997-03-25 | Intel Corporation | Method and apparatus for performing deferred transactions |
US5778434A (en) * | 1995-06-07 | 1998-07-07 | Seiko Epson Corporation | System and method for processing multiple requests and out of order returns |
JP3875749B2 (ja) * | 1996-08-08 | 2007-01-31 | 富士通株式会社 | マルチプロセッサ装置及びそのメモリアクセス方法 |
JP3274634B2 (ja) * | 1997-09-29 | 2002-04-15 | 甲府日本電気株式会社 | リード制御装置 |
US6493776B1 (en) * | 1999-08-12 | 2002-12-10 | Mips Technologies, Inc. | Scalable on-chip system bus |
US6449701B1 (en) * | 2000-09-20 | 2002-09-10 | Broadcom Corporation | Out of order associative queue in two clock domains |
US6820181B2 (en) * | 2002-08-29 | 2004-11-16 | Micron Technology, Inc. | Method and system for controlling memory accesses to memory modules having a memory hub architecture |
US7188219B2 (en) * | 2004-01-30 | 2007-03-06 | Micron Technology, Inc. | Buffer control system and method for a memory system having outstanding read and write request buffers |
JP4520788B2 (ja) * | 2004-07-29 | 2010-08-11 | 富士通株式会社 | マルチスレッドプロセッサ |
JP4504132B2 (ja) * | 2004-07-30 | 2010-07-14 | 富士通株式会社 | 記憶制御装置、中央処理装置、情報処理装置及び記憶制御装置の制御方法 |
JP4691335B2 (ja) | 2004-07-30 | 2011-06-01 | 富士通株式会社 | 記憶制御装置、中央処理装置、情報処理装置及び記憶制御装置の制御方法 |
-
2006
- 2006-02-27 JP JP2008501579A patent/JP4469911B2/ja not_active Expired - Fee Related
- 2006-02-27 EP EP06714758A patent/EP1990729A4/en not_active Withdrawn
- 2006-02-27 WO PCT/JP2006/303621 patent/WO2007097029A1/ja active Application Filing
-
2008
- 2008-07-31 US US12/222,059 patent/US20080301324A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JPWO2007097029A1 (ja) | 2009-07-09 |
EP1990729A4 (en) | 2010-08-25 |
US20080301324A1 (en) | 2008-12-04 |
EP1990729A1 (en) | 2008-11-12 |
WO2007097029A1 (ja) | 2007-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3924203B2 (ja) | マルチノード・コンピュータ・システムにおける非集中グローバル・コヒーレンス管理 | |
JP3900478B2 (ja) | 不均等メモリ・アクセス(numa)コンピュータ・システム及び該コンピュータ・システムを操作する方法 | |
US7120755B2 (en) | Transfer of cache lines on-chip between processing cores in a multi-core system | |
JP3900481B2 (ja) | 不均等メモリ・アクセス(numa)コンピュータ・システムを操作する方法、メモリ制御装置、メモリ・システム、該メモリ・システムを含むノード及びnumaコンピュータ・システム | |
JP3900479B2 (ja) | システム・メモリに組み込まれるリモート・メモリ・キャッシュを有する不均等メモリ・アクセス(numa)データ処理システム | |
KR100318789B1 (ko) | 멀티프로세서 데이타 처리 시스템에서의 캐쉬를 관리하는시스템과 방법 | |
US6636949B2 (en) | System for handling coherence protocol races in a scalable shared memory system based on chip multiprocessing | |
US7827354B2 (en) | Victim cache using direct intervention | |
JP3900480B2 (ja) | 共用データのリモート割当て解除の通知を提供する不均等メモリ・アクセス(numa)データ処理システム | |
JP4362454B2 (ja) | キャッシュコヒーレンス管理装置およびキャッシュコヒーレンス管理方法 | |
US6760817B2 (en) | Method and system for prefetching utilizing memory initiated prefetch write operations | |
JP3898984B2 (ja) | 不均等メモリ・アクセス(numa)コンピュータ・システム | |
US6711652B2 (en) | Non-uniform memory access (NUMA) data processing system that provides precise notification of remote deallocation of modified data | |
US20060184743A1 (en) | Cache memory direct intervention | |
CN103246614A (zh) | 多处理器数据处理***、高速缓存存储器及其方法 | |
US8190825B2 (en) | Arithmetic processing apparatus and method of controlling the same | |
CN101149706A (zh) | 支持掷出的一致性管理的处理器、数据处理***和方法 | |
CN104106061A (zh) | 在偏好加载的***中存在加载竞争的情况下用于存储的前进机制 | |
JP4409619B2 (ja) | 情報処理装置、制御装置および制御方法 | |
JP4469911B2 (ja) | リクエスト生成装置、リクエスト処理システム及び制御方法 | |
JP3924204B2 (ja) | 分散グローバル・コヒーレンス管理を有する不均等メモリ・アクセス(numa)コンピュータ・システム | |
US20110185128A1 (en) | Memory access method and information processing apparatus | |
US9086976B1 (en) | Method and apparatus for associating requests and responses with identification information | |
US6687795B2 (en) | Data processing system and method of communication that reduce latency of write transactions subject to retry | |
JP2006164218A (ja) | ストレージシステム及びそのキャッシュ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |