JP4469690B2 - Parallel inverter power supply system control method and parallel inverter power supply system - Google Patents

Parallel inverter power supply system control method and parallel inverter power supply system Download PDF

Info

Publication number
JP4469690B2
JP4469690B2 JP2004255887A JP2004255887A JP4469690B2 JP 4469690 B2 JP4469690 B2 JP 4469690B2 JP 2004255887 A JP2004255887 A JP 2004255887A JP 2004255887 A JP2004255887 A JP 2004255887A JP 4469690 B2 JP4469690 B2 JP 4469690B2
Authority
JP
Japan
Prior art keywords
inverter
voltage
parallel
inverters
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004255887A
Other languages
Japanese (ja)
Other versions
JP2006074917A (en
Inventor
洋介 中沢
伸一 戸田
克久 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004255887A priority Critical patent/JP4469690B2/en
Publication of JP2006074917A publication Critical patent/JP2006074917A/en
Application granted granted Critical
Publication of JP4469690B2 publication Critical patent/JP4469690B2/en
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、並列インバータ電源システムの制御方法及び並列インバータ電源システムに関する。   The present invention relates to a parallel inverter power supply system control method and a parallel inverter power supply system.

従来、無停電電源装置や車両用補助電源装置などの一定周波数一定電圧の交流電圧を供給するインバータは、負荷系統に１台のみが接続されて出力電圧・周波数を制御していたが、機器の容量増大や故障時の冗長性のために２台以上の複数台を並列接続し同期運転させたい要求がある。   Conventionally, only one inverter connected to a load system controls the output voltage and frequency, such as an uninterruptible power supply and an auxiliary power supply for vehicles. There is a demand to synchronize operation by connecting two or more units in parallel in order to increase capacity or provide redundancy in case of failure.

しかしながら、従来のインバータ制御方法では、複数台のインバータをそのまま並列に接続し、同時に起動・停止させるだけのものであるので、両者の交流位相が一般的には同期していないため位相のずれに起因するインバータ間の横流が過大となり、過電流保護による運転継続不可や、損失増大を招く問題点がある。   However, in the conventional inverter control method, a plurality of inverters are connected in parallel as they are, and only started and stopped at the same time. Therefore, the AC phases of the two are not generally synchronized, resulting in a phase shift. Due to the excessive cross current between the inverters, there is a problem that the operation cannot be continued due to overcurrent protection and the loss is increased.

２台のインバータ間の瞬時位相情報をやり取りして同期させる並列インバータ制御方法が知られているが、その方法を実行するシステムを組もうとすれば情報伝送のための信号線を新たに追加する必要があり、費用増加を招く問題点がある。   A parallel inverter control method that exchanges and synchronizes instantaneous phase information between two inverters is known. If a system that executes the method is to be assembled, a signal line for information transmission is newly added. There is a problem that is necessary and causes an increase in cost.

インバータ出力有効電力に応じて出力周波数を変化させることによりあらたな信号線の追加無しに位相同期させる並列インバータ制御方法も知られている。この制御方法は、２台のインバータ間に位相差があると位相が進んだ方から遅れた方に有効電力成分の横流が発生するので、有効電力が大きくなるにつれて出力周波数が低くなるように設定すると、他方の位相の遅れていたインバータの位相が追いつき同期させることができる原理に基づくものである。   There is also known a parallel inverter control method in which the phase is synchronized without adding a new signal line by changing the output frequency in accordance with the inverter output active power. In this control method, if there is a phase difference between the two inverters, a cross current of the active power component is generated in the direction from which the phase has advanced, so the output frequency is set to decrease as the active power increases. Then, it is based on the principle that the phase of the inverter that is delayed in the other phase can catch up and synchronize.

並列同期運転の起動方法としては、特開平１１−２１５６０２号公報（特許文献１）には、図６に示すタイミングチャートのように複数台のインバータのうちの１台インバータ（１）を最初に起動し母線に電圧を出力した後、その母線電圧の交流電圧位相に基づいて、他のインバータ（２）の出力電圧位相を合わせた上でＰＬＬ同期並入する方法が記述されている。しかしながら、起動時から出力母線に定格負荷が接続されている場合があり、その場合には、最初に起動したインバータを、他のインバータが位相同期して並列同期運転を開始するまでの一定時間過負荷運転することが必要になってしまう。インバータの並列台数が多いシステムにおいては、並列台数分の過負荷を起動時１台のインバータで担うことが必要になり、最悪の場合、起動不能になる恐れがある。
特開平１１−２１５６０２号公報 As a method for starting parallel synchronous operation, Japanese Patent Laid-Open No. 11-215602 (Patent Document 1) first starts one inverter (1) of a plurality of inverters as shown in the timing chart of FIG. A method is described in which, after a voltage is output to the bus, a PLL synchronous parallel insertion is performed after matching the output voltage phase of the other inverter (2) based on the AC voltage phase of the bus voltage. However, there is a case where a rated load is connected to the output bus from the time of startup.In such a case, the inverter that has been started first is over a certain period of time until another inverter starts phase-synchronized operation in phase synchronization. It becomes necessary to carry out load operation. In a system with a large number of inverters in parallel, it is necessary to handle an overload corresponding to the number of parallel inverters with one inverter at the time of start-up, and in the worst case, start-up may be impossible.
JP 11-215602 A

本発明は、このような従来の問題点に鑑みてなされたものであり、起動のための特別な信号線の追加無く、起動時の過負荷もなしに並列同期運転が可能な並列インバータ電源システムの制御方法及び並列インバータ電源システムを提供することを目的とする。   The present invention has been made in view of such a conventional problem, and is a parallel inverter power supply system capable of parallel synchronous operation without adding a special signal line for starting and without overload at the time of starting. It is an object to provide a control method and a parallel inverter power supply system.

本発明は、複数台のインバータを交流出力端で並列に接続して、負荷への電力を分担して供給する並列インバータ電源システムの制御方法であって、前記複数インバータのうちの１台を起動した後、所定時間後に一旦動作停止し、前記動作停止時の母線電圧低下タイミングを、前記複数インバータそれぞれが備えている電圧センサで検出し、そのタイミングで出力電圧位相基準をあらかじめ決めた所定値にそれぞれのインバータが一斉にリセットし、前記母線電圧低下タイミングから所定時間後に、前記複数台のインバータで、前記出力電圧位相基準に基づいて一斉に起動することにより並列同期運転動作を開始させることを特徴とするものである。   The present invention relates to a control method for a parallel inverter power supply system in which a plurality of inverters are connected in parallel at an AC output terminal and power is shared and supplied to a load, and one of the plurality of inverters is activated. After that, the operation is temporarily stopped after a predetermined time, and the bus voltage drop timing at the time of the operation stop is detected by a voltage sensor provided in each of the plurality of inverters, and the output voltage phase reference is set to a predetermined value at that timing. Each inverter is reset all at once, and after a predetermined time from the bus voltage drop timing, the plurality of inverters are started simultaneously based on the output voltage phase reference to start a parallel synchronous operation. It is what.

また本発明は、複数台のインバータを交流出力端で並列に接続して、負荷への電力を分担して供給する並列インバータ電源システムの制御方法であって、前記複数台のインバータのうちの１台を、通常運転する低格電圧よりも低い電圧で起動し、その他のインバータを位相同期並入起動したのち一斉に電圧を定格電圧まで上昇させることにより通常運転に移行することを特徴とするものである。   Further, the present invention is a control method for a parallel inverter power supply system in which a plurality of inverters are connected in parallel at an AC output terminal and power is shared and supplied to a load, and one of the plurality of inverters is controlled. The base is started at a voltage lower than the low-grade voltage for normal operation, and the other inverters are phase-locked in parallel, and then the voltage is increased to the rated voltage all at once, and the normal operation is started. It is.

また本発明は、複数台のインバータを交流出力端で並列に接続して、負荷への電力を分担して供給する並列インバータ電源システムであって、前記複数台のインバータそれぞれはインバータ制御装置を備え、前記インバータ制御装置それぞれは、外部から与えられる優先起動指令を判別する優先起動判別手段と、外部から与えられる起動指令を受信する起動指令受信手段と、前記優先起動判別手段が自インバータの優先起動を識別している場合に、前記起動指令受信手段が起動指令を受信した時に該当インバータを起動した後、所定時間後に一旦動作停止するインバータ事前起動手段と、該当インバータの出力電圧を検出する母線電圧検出手段と、前記母線電圧検出手段の検出する母線電圧低下タイミングで該当インバータに対する出力電圧位相基準をあらかじめ決めた所定値にリセットする出力電圧基準リセット手段と、前記母線電圧低下タイミングから所定時間後に、該当インバータを起動して定格電圧基準まで上昇させるインバータ本格起動手段とを備えたことを特徴とするものである。   Further, the present invention is a parallel inverter power supply system in which a plurality of inverters are connected in parallel at an AC output terminal, and the power to the load is shared and each of the plurality of inverters includes an inverter control device. Each of the inverter control devices includes a priority activation determination unit that determines a priority activation command given from the outside, a startup command reception unit that receives a startup command given from the outside, and the priority activation determination unit that performs priority activation of its own inverter. When the start command receiving means receives the start command, the inverter pre-start means that once stops operation after a predetermined time and the bus voltage for detecting the output voltage of the corresponding inverter. The output voltage for the corresponding inverter at the bus voltage drop timing detected by the detecting means and the bus voltage detecting means Output voltage reference reset means for resetting the phase reference to a predetermined value determined in advance, and inverter full-scale start means for starting the corresponding inverter and raising it to the rated voltage reference after a predetermined time from the bus voltage drop timing It is a feature.

さらに本発明は、複数台のインバータを交流出力端で並列に接続して、負荷への電力を分担して供給する並列インバータ電源システムであって、前記複数台のインバータそれぞれはインバータ制御装置を備え、前記インバータ制御装置それぞれは、外部から与えられる優先起動指令を判別する優先起動判別手段と、外部から与えられる起動指令を受信する起動指令受信手段と、前記優先起動判別手段が自インバータの優先起動を識別している場合に、前記起動指令受信手段が起動指令を受信した時に該当インバータを定格よりも低い予備起動電圧にて起動する予備起動手段と、該当インバータを予備起動した後、所定時間後に定格電圧まで電圧上昇させる第１のインバータ本格起動手段と、前記優先起動判別手段が自インバータの優先起動を識別していない場合に、前記起動指令受信手段が起動指令を受信した時に計時を開始し、前記予備起動時間と等しい時間の経過の後に該当インバータを起動して定格電圧基準まで上昇させる第２のインバータ本格起動手段とを備えたことを特徴とするものである。   Furthermore, the present invention provides a parallel inverter power supply system in which a plurality of inverters are connected in parallel at an AC output end and share and supply power to a load, and each of the plurality of inverters includes an inverter control device. Each of the inverter control devices includes a priority activation determination unit that determines a priority activation command given from the outside, a startup command reception unit that receives a startup command given from the outside, and the priority activation determination unit that performs priority activation of its own inverter. And when the start command receiving means receives the start command, the prestart means for starting the corresponding inverter at a prestart voltage lower than the rated value, and a predetermined time after the corresponding inverter is prestarted The first inverter full-scale starting means for raising the voltage to the rated voltage, and the priority start determining means for performing the priority start of the own inverter Otherwise, when the start command receiving means receives the start command, the time measurement is started, and after the elapse of time equal to the preliminary start time, the corresponding inverter is started and raised to the rated voltage reference. And a starting means.

本発明によれば、１台のインバータを定格電圧よりも低い値、例えば多くの負荷装置が電源供給を検出する電圧スレシホールド値よりも低い電圧で起動した上で所定時間後に一旦電圧出力を停止し、その電圧出力停止のタイミングエッジを、全インバータがそれぞれ備えている電圧検出器でとらえて出力電圧位相基準を所定値にリセットした後、一定時間後に各インバータの出力電圧位相基準に基づいて一斉に起動することにより、起動のための特別な信号線の追加無く、起動時の過負荷もなしに並列同期運転が可能である。   According to the present invention, one inverter is started at a value lower than the rated voltage, for example, a voltage lower than a voltage threshold value at which many load devices detect power supply, and then a voltage output is temporarily output after a predetermined time. The output voltage phase reference is reset to a predetermined value by detecting the timing edge of the voltage output stop by the voltage detector provided in each inverter, and after a certain time, based on the output voltage phase reference of each inverter By starting all at once, parallel synchronous operation is possible without adding a special signal line for starting and without overload at the time of starting.

以下、本発明の実施の形態を図に基づいて詳説する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

（第１の実施の形態）図１は、本発明の第１の実施の形態の制御方法を実施する２台並列インバータ電源システムのブロック図である。２台のＰＷＭインバータＩＶ１，ＩＶ２は並列に母線接続され、負荷ＬＤに電力を分担供給する。ＰＷＭインバータ（１）ＩＶ１を制御するインバータ（１）制御装置１は、母線電圧検出センサＶＳ１で検出した母線線間電圧検出値に基づき、電圧の立下がりエッジあるいは立上がりエッジを検出するエッジ検出部１１と、基準位相演算部１２と、電圧振幅設定部１３と、電圧指令演算部１４と、電圧制御部１６とで構成される。ＰＷＭインバータ（２）ＩＶ２を制御するインバータ（２）制御装置２も同様の構成である。またインバータが３台以上並列される場合の各インバータ制御装置も同様の構成となる。   (First Embodiment) FIG. 1 is a block diagram of a two-unit parallel inverter power supply system for implementing a control method according to a first embodiment of the present invention. The two PWM inverters IV1 and IV2 are connected in parallel to the bus and supply power to the load LD. The inverter (1) control device 1 that controls the PWM inverter (1) IV1 includes an edge detection unit 11 that detects a falling edge or a rising edge of the voltage based on a detected value between the bus-bar voltages detected by the bus-bar voltage detection sensor VS1. And a reference phase calculator 12, a voltage amplitude setting unit 13, a voltage command calculator 14, and a voltage controller 16. The inverter (2) control device 2 that controls the PWM inverter (2) IV2 has the same configuration. Each inverter control device when three or more inverters are arranged in parallel has the same configuration.

各ＰＷＭインバータＩＶ１，ＩＶ２の３相出力には、ＰＷＭに起因する高調波を除去するためのＬＣフィルタ（リアクトルとコンデンサで構成されるフィルタ）ＦＬ１，ＦＬ２が設置され、さらにその出力には、インバータ入力と交流出力とを電気的に絶縁するための変圧器ＴＲ１，ＴＲ２が設置されている。なお、ここではインバータの出力周波数は６０Ｈｚ、出力電圧は線間実効値で４４０Ｖである場合を例に説明する。   The three-phase outputs of the PWM inverters IV1 and IV2 are provided with LC filters (filters composed of a reactor and a capacitor) FL1 and FL2 for removing harmonics caused by the PWM. Transformers TR1 and TR2 for electrically insulating the input and the AC output are installed. Here, the case where the output frequency of the inverter is 60 Hz and the output voltage is 440 V in terms of the effective value between lines will be described as an example.

以下に各構成要素の動作を図１、図２を用いて説明する。エッジ検出部１１は、母線電圧検出センサＶＳ１で検出した母線線間電圧検出値Ｖｕｖ、Ｖｖｗ、Ｖｗｕを入力として、電圧ベクトル振幅ａｂｓＶ１を次式で演算し、

Figure 0004469690
The operation of each component will be described below with reference to FIGS. The edge detector 11 receives the voltage detection values Vuv, Vvw, and Vwu between the buses detected by the bus voltage detection sensor VS1, and calculates the voltage vector amplitude absV1 by the following equation:
Figure 0004469690

この電圧ベクトル振幅ａｂｓＶ１の値に応じて、電圧振幅フラグＦＬＧ＿Ｖ１を次の条件分岐で求めて出力する。この演算は電圧サイクルに対して十分に速い周期、例えば数１０μｓｅｃのオーダーで繰り返し実行する。 In accordance with the value of the voltage vector amplitude absV1, the voltage amplitude flag FLG_V1 is obtained and output in the next conditional branch. This calculation is repeatedly executed at a sufficiently fast period with respect to the voltage cycle, for example, on the order of several tens of microseconds.

ａｂｓＶ１＞５０Ｖ以上のとき、ＦＬＧ＿Ｖ１＝１
ａｂｓＶ１＜５０Ｖ以下のとき、ＦＬＧ＿Ｖ１＝０
条件分岐の５０Ｖは、後述する電圧振幅設定部１３が、外部から入力される優先起動指令フラグＦＬＧｍａｓｔｅｒで優先起動を入力された時に出力する電圧指令１００Ｖと、０Ｖとの中間値として選ぶ。１００Ｖと０Ｖとの間の電圧値であれば、５０Ｖという値は任意に設定可能である。 FLG_V1 = 1 when absV1> 50V or more
FLG_V1 = 0 when absV1 <50V or less
The condition amplitude 50V is selected by the voltage amplitude setting unit 13 described later as an intermediate value between the voltage command 100V and 0V output when priority startup is input by the priority startup command flag FLGmaster input from the outside. If the voltage value is between 100V and 0V, the value of 50V can be set arbitrarily.

基準位相演算部１２は、エッジ検出部１１から出力された電圧振幅フラグＦＬＧ＿Ｖ１と、外部から入力される優先起動フラグＦＬＧｍａｓｔｅｒと、外部から入力される起動指令Ｇｓｔを入力として、次の演算、条件分岐により、基準位相θｉｎｖを求めて出力する。優先起動フラグＦＬＧｍａｓｔｅｒは、システムであらかじめ優先起動系のインバータが設定されており、本実施の形態では、インバータ（１）ＩＶ１側が優先とされているとして説明する。したがって、優先起動フラグＦＬＧｍａｓｔｅｒは、優先起動のインバータ（１）ＩＶ１には１が、非優先起動のインバータ（２）ＩＶ２には０が設定されて送られて来る。なお、ＰＷＭインバータが３台以上の場合は、優先起動のインバータ１台に対してのみＦＬＧｍａｓｔｅｒ＝１で、他のインバータにはすべてＦＬＧｍａｓｔｅｒ＝０が設定されて送られて来る。   The reference phase calculation unit 12 receives the voltage amplitude flag FLG_V1 output from the edge detection unit 11, the preferential start flag FLGmaster input from the outside, and the start command Gst input from the outside, and performs the following calculation and conditional branching: To obtain and output the reference phase θinv. The priority start flag FLGmaster is pre-set with a priority start system inverter in the system, and in the present embodiment, the inverter (1) IV1 side is described as being given priority. Accordingly, the priority activation flag FLGmaster is sent with 1 set for the inverter (1) IV1 for priority activation and 0 for the inverter (2) IV2 for non-priority activation. When there are three or more PWM inverters, FLGmaster = 1 is set only for one priority start inverter, and all other inverters are set with FLGmaster = 0.

ＦＬＧｍａｓｔｅｒ＝１を入力されたインバータ（１）ＩＶ１の基準位相演算部１２は、例えば電車の起動の後、補助電源スイッチが投入されることで、起動指令Ｇｓｔが、インバータ動作停止を示す０からインバータ動作開始を指示する１に切り替わるタイミングで０°から始まり、出力周波数６０Ｈｚの位相θｉｎｖを出力開始する。   The reference phase calculation unit 12 of the inverter (1) IV1 to which FLGmaster = 1 is input, for example, when the auxiliary power switch is turned on after the train is started, the start command Gst is changed from 0 indicating that the inverter operation is stopped. Starting from 0 ° at the timing of switching to 1 for instructing the start of operation, the output of the phase θinv with an output frequency of 60 Hz is started.

その後、エッジ検出部１１から出力された電圧振幅フラグＦＬＧ＿Ｖ１が１から０に切り替わったタイミングで、位相θｉｎｖを０°にリセットし、０°から始まり、出力周波数６０Ｈｚの位相θｉｎｖを新たに出力開始する。   Thereafter, at the timing when the voltage amplitude flag FLG_V1 output from the edge detection unit 11 is switched from 1 to 0, the phase θinv is reset to 0 °, and the output of the phase θinv with an output frequency of 60 Hz starts newly from 0 °. .

ＦＬＧｍａｓｔｅｒ＝０を入力されたインバータ（２）ＩＶ２の基準位相演算部１２は、エッジ検出部１１から出力された電圧振幅フラグＦＬＧ＿Ｖ１が１から０に切り替わったタイミングで０°から始まり、出力周波数６０Ｈｚの位相θｉｎｖを出力開始する。   The reference phase calculation unit 12 of the inverter (2) IV2 to which FLGmaster = 0 is input starts from 0 ° at the timing when the voltage amplitude flag FLG_V1 output from the edge detection unit 11 switches from 1 to 0, and has an output frequency of 60 Hz. The output of the phase θinv is started.

電圧振幅設定部１３は、エッジ検出部１１から出力された電圧振幅フラグＦＬＧ＿Ｖ１と、外部から入力される優先起動フラグＦＬＧｍａｓｔｅｒと、外部から入力される起動指令Ｇｓｔを入力として、次の演算、条件分岐により、電圧振幅指令ａｂｓＶ１Ｒｅｆを求めて出力する。   The voltage amplitude setting unit 13 receives the voltage amplitude flag FLG_V1 output from the edge detection unit 11, the preferential start flag FLGmaster input from the outside, and the start command Gst input from the outside, and performs the following calculation and conditional branching: Thus, the voltage amplitude command absV1Ref is obtained and output.

（Ａ１）ＦＬＧｍａｓｔｅｒ＝１を入力されたインバータ（１）ＩＶ１の電圧振幅設定部１３は、起動指令Ｇｓｔが、インバータ動作停止を示す０からインバータ動作開始を指示する１に切り替わったタイミングで、１００Ｖ／１００ｍｓｅｃの一定上昇率で０Ｖから１００Ｖに増加する電圧振幅指令ａｂｓＶ１Ｒｅｆを出力し始める。１００Ｖに達した後は１００Ｖ一定とする。   (A1) The voltage amplitude setting unit 13 of the inverter (1) IV1 to which FLGmaster = 1 is input is set to 100 V / at the timing when the start command Gst is switched from 0 indicating the inverter operation stop to 1 indicating the inverter operation start. The voltage amplitude command absV1Ref which increases from 0V to 100V at a constant rate of 100 msec starts to be output. After reaching 100V, the voltage is kept constant at 100V.

起動指令Ｇｓｔが０から１に切り替わったタイミングから一定時間、ここでは２００ｍｓｅｃ経過後、ａｂｓＶ１Ｒｅｆをステップ状に０Ｖに切り替える。   The absV1Ref is switched to 0V stepwise after a certain time from the timing when the start command Gst is switched from 0 to 1, here 200 msec.

その後、エッジ検出部１１から出力された電圧振幅フラグＦＬＧ＿Ｖ１が１から０に切り替わったタイミングから１６６．６６ｍｓｅｃ（６０Ｈｚで１０周期）経過後、０Ｖから始まり、定格電圧４４０Ｖまで１００Ｖ／１００ｍｓｅｃの一定上昇率で増加する電圧振幅指令ａｂｓＶ１Ｒｅｆを新たに出力開始する。   After that, after 166.66 msec (10 cycles at 60 Hz) has elapsed from the timing when the voltage amplitude flag FLG_V1 output from the edge detection unit 11 switches from 1 to 0, a constant rate of increase of 100 V / 100 msec from 0 V to the rated voltage 440 V The output of the voltage amplitude command absV1Ref that increases at the start is newly started.

（Ａ２）ＦＬＧｍａｓｔｅｒ＝０を入力されたインバータ（２）ＩＶ２の電圧振幅設定部１３は、立下りエッジ検出部１１から出力された電圧振幅フラグＦＬＧ＿Ｖ２が１から０に切り替わったタイミングから１６６．６６ｍｓｅｃ（６０Ｈｚで１０周期）の時間経過後、０Ｖから始まり、定格電圧４４０Ｖまで１００Ｖ／１００ｍｓｅｃの一定上昇率で増加する電圧振幅指令ａｂｓＶ２Ｒｅｆを出力する。   (A2) The voltage amplitude setting unit 13 of the inverter (2) IV2 to which FLGmaster = 0 is input is 166.66 msec from the timing when the voltage amplitude flag FLG_V2 output from the falling edge detection unit 11 is switched from 1 to 0. After the elapse of 10 cycles at 60 Hz, a voltage amplitude command absV2Ref starting from 0V and increasing at a constant rate of 100V / 100 msec to the rated voltage of 440V is output.

各インバータ制御装置１，２における電圧指令演算部１４は、基準位相演算部１２から出力される基準位相θｉｎｖと、電圧振幅設定部１３から出力される電圧振幅指令ａｂｓＶ１Ｒｅｆ，ａｂｓＶ２Ｒｅｆを入力として、次の演算により、１２０°ずつ位相の異なる３相電圧指令ＶｕＲｅｆ、ＶｖＲｅｆ、ＶｗＲｅｆを求めて出力する。

Figure 0004469690
The voltage command calculation unit 14 in each of the inverter control devices 1 and 2 receives the reference phase θinv output from the reference phase calculation unit 12 and the voltage amplitude commands absV1Ref and absV2Ref output from the voltage amplitude setting unit 13 as inputs. By calculation, three-phase voltage commands VuRef, VvRef, and VwRef having different phases by 120 ° are obtained and output.
Figure 0004469690

各インバータ制御装置１，２における電圧制御部１５は、電圧指令演算部１４から出力される３相電圧指令ＶｕＲｅｆ、ＶｖＲｅｆ、ＶｗＲｅｆと、母線電圧検出値Ｖｕｖ、Ｖｖｗ、Ｖｗｕを入力として、検出電圧が、電圧指令に追従するように電圧フィードバック制御を行う。この電圧制御動作は、従来から行われている一般的な電圧フィードバック制御と同一である。   The voltage control unit 15 in each inverter control device 1, 2 receives the three-phase voltage commands VuRef, VvRef, VwRef output from the voltage command calculation unit 14 and the bus voltage detection values Vuv, Vvw, Vwu as input. Then, voltage feedback control is performed so as to follow the voltage command. This voltage control operation is the same as general voltage feedback control that has been performed conventionally.

本実施の形態によれば以上の制御方法によってインバータＩＶ１，ＩＶ２を並列起動することにより、起動のための特別な信号線の追加無く、起動時の過負荷もなしに並列同期運転が可能である。   According to the present embodiment, by starting the inverters IV1 and IV2 in parallel by the above control method, parallel synchronous operation is possible without adding a special signal line for starting and without overload at the time of starting. .

（第２の実施の形態）図３は、本発明の第２の実施の形態の制御方法を実施する並列インバータ電源システムにおける各要素の動作タイミングチャートである。第２の実施の形態を実施する並列インバータ電源システムの構成は図１に示す第１の実施の形態のシステムと同一である。各制御装置１，２のエッジ検出部１１の動作も第１の実施の形態と同一である。   (Second Embodiment) FIG. 3 is an operation timing chart of each element in a parallel inverter power supply system for implementing a control method according to a second embodiment of the present invention. The configuration of the parallel inverter power supply system that implements the second embodiment is the same as that of the system of the first embodiment shown in FIG. The operation of the edge detection unit 11 of each of the control devices 1 and 2 is the same as that in the first embodiment.

基準位相演算部１２は、立ち下がりエッジ検出部１１から出力された電圧振幅フラグＦＬＧ＿Ｖ１と、外部から入力される優先起動フラグＦＬＧｍａｓｔｅｒと、外部から入力される起動指令Ｇｓｔを入力として、次の演算、条件分岐により、基準位相θｉｎｖを求めて出力する。   The reference phase calculation unit 12 receives the voltage amplitude flag FLG_V1 output from the falling edge detection unit 11, the priority start flag FLGmaster input from the outside, and the start command Gst input from the outside, and performs the following calculation: The reference phase θinv is obtained and output by conditional branching.

優先起動フラグＦＬＧｍａｓｔｅｒは、優先起動のインバータ（１）ＩＶ１には１が、非優先起動のインバータ（２）ＩＶ２には０が設定されて送られて来る。３台以上の場合は、優先起動のインバータ１台のみ１で、他のインバータはすべて０が設定されて送られて来る。   The priority activation flag FLGmaster is sent with 1 set for the inverter (1) IV1 for priority activation and 0 for the inverter (2) IV2 for non-priority activation. In the case of three or more units, only one priority start inverter is 1, and all other inverters are set to 0 and sent.

ＦＬＧｍａｓｔｅｒ＝１を入力されたインバータ（１）ＩＶ１の基準位相演算部１２は、起動指令Ｇｓｔが、インバータ動作停止を示す０からインバータ動作開始を指示する１に切り替わったタイミングで０°から始まり、出力周波数６０Ｈｚの位相θｉｎｖを出力開始する。   The reference phase calculation unit 12 of the inverter (1) IV1 to which FLGmaster = 1 is input starts from 0 ° at the timing when the start command Gst is switched from 0 indicating the inverter operation stop to 1 indicating the inverter operation start. Output of phase θinv with a frequency of 60 Hz is started.

ＦＬＧｍａｓｔｅｒ＝０を入力されたインバータ（２）ＩＶ２の基準位相演算部１２は、エッジ検出部１１から出力された電圧振幅フラグＦＬＧ＿Ｖ２が０から１に切り替わったタイミングから１６６．６６ｍｓｅｃ（６０Ｈｚで１０周期）経過後、０°から始まり、出力周波数６０Ｈｚの位相θｉｎｖを出力開始する。   The reference phase calculation unit 12 of the inverter (2) IV2 to which FLGmaster = 0 is input is 166.66 msec (10 cycles at 60 Hz) from the timing when the voltage amplitude flag FLG_V2 output from the edge detection unit 11 is switched from 0 to 1. After the lapse of time, the output starts at 0 ° and starts to output a phase θinv having an output frequency of 60 Hz.

各インバータ制御装置１，２の電圧振幅設定部１３は、エッジ検出部１１から出力された電圧振幅フラグＦＬＧ＿Ｖ１，ＦＬＧ＿Ｖ２と、外部から入力される優先起動フラグＦＬＧｍａｓｔｅｒと、外部から入力される起動指令Ｇｓｔを入力として、次の演算、条件分岐により、電圧振幅指令ａｂｓＶ１Ｒｅｆ，ａｂｓＶ２Ｒｅｆを求めて出力する。   The voltage amplitude setting unit 13 of each of the inverter control devices 1 and 2 includes voltage amplitude flags FLG_V1 and FLG_V2 output from the edge detection unit 11, a preferential start flag FLGmaster input from the outside, and a start command Gst input from the outside. Is input and the voltage amplitude commands absV1Ref and absV2Ref are obtained and output by the following calculation and conditional branching.

ＦＬＧｍａｓｔｅｒ＝１を入力されたインバータ（１）ＩＶ１の電圧振幅設定部１３は、起動指令Ｇｓｔが、インバータ動作停止を示す０からインバータ動作開始を指示する１に切り替わったタイミングで、０Ｖから１００Ｖにステップ状に増加する電圧振幅指令ａｂｓＶ１Ｒｅｆを出力開始する。   The voltage amplitude setting unit 13 of the inverter (1) IV1 to which FLGmaster = 1 is input steps from 0V to 100V at the timing when the start command Gst is switched from 0 indicating the inverter operation stop to 1 indicating the inverter operation start. The output of the voltage amplitude command absV1Ref that increases in a manner is started.

その後、エッジ検出部１１から出力された電圧振幅フラグＦＬＧ＿Ｖ１が０から１に切り替わったタイミングから２５０ｍｓｅｃ（６０Ｈｚで１５周期）経過後、定格電圧４４０Ｖまで１００Ｖ／１００ｍｓｅｃの一定上昇率で増加する電圧振幅指令ａｂｓＶ１Ｒｅｆを出力する。   Thereafter, a voltage amplitude command that increases at a constant rate of 100 V / 100 msec to the rated voltage of 440 V after 250 msec (15 cycles at 60 Hz) has elapsed from the timing when the voltage amplitude flag FLG_V1 output from the edge detector 11 switches from 0 to 1. absV1Ref is output.

ＦＬＧｍａｓｔｅｒ＝０を入力されたインバータ（２）ＩＶ２の電圧振幅設定部１３は、エッジ検出部１１から出力された電圧振幅フラグＦＬＧ＿Ｖ２が０から１に切り替わったタイミングから１６６．６６ｍｓｅｃ（６０Ｈｚで１０周期）経過後、ステップ状に０Ｖから１００Ｖに電圧指令ａｂｓＶ２Ｒｅｆを上昇させる。   The voltage amplitude setting unit 13 of the inverter (2) IV2 to which FLGmaster = 0 is input is 166.66 msec (10 cycles at 60 Hz) from the timing when the voltage amplitude flag FLG_V2 output from the edge detection unit 11 is switched from 0 to 1. After the elapse, the voltage command absV2Ref is increased from 0V to 100V in a stepwise manner.

その後、エッジ検出部１１から出力された電圧振幅フラグＦＬＧ＿Ｖ２が０から１に切り替わったタイミングから２５０ｍｓｅｃ（６０Ｈｚで１５周期）経過後、定格電圧４４０Ｖまで１００Ｖ／１００ｍｓｅｃの一定上昇率で増加する電圧振幅指令ａｂｓＶ２Ｒｅｆを出力する。電圧指令演算部１４および電圧制御部１５の動作は、第１の実施の形態と同一の構成であり、同一の機能を果たす。   Thereafter, a voltage amplitude command that increases at a constant rate of 100 V / 100 msec up to the rated voltage of 440 V after 250 msec (15 cycles at 60 Hz) has elapsed since the timing when the voltage amplitude flag FLG_V2 output from the edge detector 11 switches from 0 to 1. absV2Ref is output. The operations of the voltage command calculation unit 14 and the voltage control unit 15 are the same as those in the first embodiment and perform the same functions.

第２の実施の形態によれば、以上の制御方法によりインバータ（１）ＩＶ１，（２）ＩＶ２を並列起動することによって、起動のための特別な信号線の追加無く、起動時の過負荷もなしに並列同期運転が可能である。   According to the second embodiment, by starting the inverters (1) IV1 and (2) IV2 in parallel by the above control method, there is no need to add a special signal line for starting, and overload at the time of starting is also possible. Parallel synchronous operation is possible without.

（第３の実施の形態）本発明の第３の実施の形態を図４、図５を用いて説明する。第３の実施の形態は、図４において絶縁変圧器ＴＲ１，ＴＲ２の負荷側出力線にスイッチ２１，２２を設け、インバータ制御装置１，２それぞれに、外部からの優先起動指令ＦＬＧｍａｓｔｅｒ、起動指令Ｇｓｔを入力し、その値に応じてスイッチ２１，２２それぞれをＯＮ／ＯＦＦさせるスイッチ投入指令部３１，３２を設けた並列インバータ電源システムに対するインバータの制御方法を特徴とする。なお、図４に示すシステムにおいて、図１に示したシステムと共通する回路要素には共通の符号を用いて示してある。   (Third Embodiment) A third embodiment of the present invention will be described with reference to FIGS. In the third embodiment, switches 21 and 22 are provided on the load-side output lines of the isolation transformers TR1 and TR2 in FIG. 4, and the priority control command FLGmaster and the startup command Gst from the outside are provided to the inverter control devices 1 and 2, respectively. And a control method of the inverter for the parallel inverter power supply system provided with the switch input command units 31 and 32 for turning on / off the switches 21 and 22 according to the value. In the system shown in FIG. 4, circuit elements common to the system shown in FIG. 1 are denoted by common reference numerals.

本実施の形態では、図５に示すように、スイッチ投入指令部３１，３２は、（ｉ）優先起動指令ＦＬＧｍａｓｔｅｒが１である時に、インバータ起動指令Ｇｓｔが０から１に切り替わった時にＯＮ指令を該当スイッチ２１又は２２に出力してインバータＩＶ１又はＩＶ２の出力線を閉じ、（ii）その後の一定時間経過後にいったん該当スイッチ２１又は２２をＯＦＦさせ、（iii）その後、１６６．６６ｍｓｅｃ（６０Ｈｚで１０周期）の時間経過後に同じスイッチ２１又は２２をＯＮさせる制御をする。スイッチ投入指令部３１，３２はまた、（iv）優先起動指令ＦＬＧｍａｓｔｅｒが０である時には、起動指令Ｇｓｔが０か１に切り替わった時から前述の（ii）のＯＦＦまでの時間分と（iii）のＯＮまでの時間分との合計時間の経過後に該当スイッチ２１又は２２をＯＮさせる制御をする。なお、その他の各部の演算制御は、第１の実施の形態を採用する並列インバータ電源システムによる図２の制御シーケンスと同様である。   In the present embodiment, as shown in FIG. 5, the switch-on command units 31 and 32 provide (i) an ON command when the inverter start command Gst is switched from 0 to 1 when the priority start command FLGmaster is 1. The output to the corresponding switch 21 or 22 is closed and the output line of the inverter IV1 or IV2 is closed, (ii) the corresponding switch 21 or 22 is turned OFF after a certain period of time, and (iii) 166.66 msec (10 Hz at 60 Hz). Control is performed to turn on the same switch 21 or 22 after a period of time. The switch-in command units 31 and 32 also (iv) when the priority start command FLGmaster is 0, and (iii) the time from when the start command Gst is switched to 0 or 1 until the aforementioned (ii) OFF. Control is performed to turn on the corresponding switch 21 or 22 after the elapse of the total time from the time until ON. In addition, the arithmetic control of each other part is the same as that of the control sequence of FIG. 2 by the parallel inverter power supply system which employ | adopts 1st Embodiment.

この第３の実施の形態によれば、第１の実施の形態の作用、効果に加えて、時定数の遅い回路要素がインバータの出力側に存在しているシステムであっても母線電圧を１００Ｖまでいったん立ち上げた後の０Ｖまでのカットオフをより急瞬に行うことができ、同期並列起動制御のタイミングをいっそう精確に行える利点がある。   According to the third embodiment, in addition to the operation and effect of the first embodiment, the bus voltage is set to 100 V even in a system in which a circuit element with a slow time constant exists on the output side of the inverter. The initial cut-off up to 0V can be performed more quickly, and there is an advantage that the timing of synchronous parallel activation control can be made more accurately.

本発明の第１の実施の形態の制御方法を使用する並列インバータ電源システムのブロック図。The block diagram of the parallel inverter power supply system which uses the control method of the 1st Embodiment of this invention. 本発明の第１の実施の形態による並列インバータの起動制御タイミングチャート。The start control timing chart of the parallel inverter by the 1st Embodiment of this invention. 本発明の第２の実施の形態による並列インバータの起動制御タイミングチャート。The starting control timing chart of the parallel inverter by the 2nd Embodiment of this invention. 本発明の第３の実施の形態の制御方法を使用する並列インバータ電源システムのブロック図。The block diagram of the parallel inverter power supply system which uses the control method of the 3rd Embodiment of this invention. 本発明の第３の実施の形態による並列インバータの起動制御タイミングチャート。The start control timing chart of the parallel inverter by the 3rd Embodiment of this invention. 従来例による並列インバータの起動制御タイミングチャート。The start control timing chart of the parallel inverter by a prior art example.

符号の説明Explanation of symbols

１ インバータ（１）制御装置
２ インバータ（２）制御装置
１１ エッジ検出部
１２ 基準位相演算部
１３ 電圧振幅設定部
１４ 電圧指令演算部
１５ 電圧制御部
２１，２２ スイッチ
３１，３２ スイッチ投入指令部
ＩＶ１ インバータ（１）
ＩＶ２ インバータ（２） DESCRIPTION OF SYMBOLS 1 Inverter (1) control apparatus 2 Inverter (2) control apparatus 11 Edge detection part 12 Reference | standard phase calculating part 13 Voltage amplitude setting part 14 Voltage command calculating part 15 Voltage control part 21, 22 Switch 31, 32 Switch input command part IV1 Inverter (1)
IV2 Inverter (2)

Claims (7)

複数台のインバータを交流出力端で並列に接続して、負荷への電力を分担して供給する並列インバータ電源システムの制御方法であって、
前記複数インバータのうちの１台を起動した後、所定時間後に一旦動作停止し、
前記動作停止時の母線電圧低下タイミングを、前記複数インバータそれぞれが備えている電圧センサで検出し、そのタイミングで出力電圧位相基準をあらかじめ決めた所定値にそれぞれのインバータが一斉にリセットし、
前記母線電圧低下タイミングから所定時間後に、前記複数台のインバータで、前記出力電圧位相基準に基づいて一斉に起動することにより並列同期運転動作を開始させることを特徴とする並列インバータ電源システムの制御方法。 A control method for a parallel inverter power supply system in which a plurality of inverters are connected in parallel at an AC output terminal and power is shared and supplied to a load.
After starting one of the plurality of inverters, the operation is temporarily stopped after a predetermined time,
The bus voltage drop timing at the time of the operation stop is detected by a voltage sensor provided in each of the plurality of inverters, and the inverters are simultaneously reset to a predetermined value with a predetermined output voltage phase reference at that timing,
A method of controlling a parallel inverter power supply system, wherein a parallel synchronous operation is started by simultaneously starting the plurality of inverters based on the output voltage phase reference after a predetermined time from the bus voltage drop timing . 前記複数台のインバータのうちの最初の１台のインバータの起動電圧を、通常運転する定格電圧よりも低い電圧とすることを特徴とする請求項１に記載の並列インバータ電源システムの制御方法。     2. The control method for a parallel inverter power supply system according to claim 1, wherein the starting voltage of the first one of the plurality of inverters is set to a voltage lower than a rated voltage for normal operation. 前記出力電圧位相基準のリセットのタイミングをとるために行う、前記複数台のインバータのうちの最初の１台のインバータの電圧出力一旦停止を、当該インバータと母線との間に設置されたスイッチをオフさせることにより実現することを特徴とする請求項１に記載の並列インバータ電源システムの制御方法。     The voltage output of the first inverter among the plurality of inverters is temporarily stopped to take the reset timing of the output voltage phase reference, and the switch installed between the inverter and the bus is turned off. It implement | achieves by making it implement | achieve, The control method of the parallel inverter power supply system of Claim 1 characterized by the above-mentioned. 複数台のインバータを交流出力端で並列に接続して、負荷への電力を分担して供給する並列インバータ電源システムの制御方法であって、
前記複数台のインバータのうちの１台を、通常運転する低格電圧よりも低い電圧で起動し、その他のインバータを位相同期並入起動した後に一斉に定格電圧まで上昇させることにより通常運転に移行することを特徴とする並列インバータ電源システムの制御方法。 A control method for a parallel inverter power supply system in which a plurality of inverters are connected in parallel at an AC output terminal and power is shared and supplied to a load.
Start up one of the multiple inverters at a voltage lower than the lower rated voltage for normal operation, and then shift to normal operation by raising the other inverters to the rated voltage all at once after phase-locked parallel startup. A control method for a parallel inverter power supply system. 前記その他のインバータの位相同期並入は、前記最初に低電圧で起動したインバータ出力による母線電圧の立ち上がりエッジ検出による出力電圧位相基準のリセットにより実現することを特徴とする請求項４に記載の並列インバータ電源システムの制御方法。   5. The parallel operation according to claim 4, wherein the phase-synchronized juxtaposition of the other inverters is realized by resetting an output voltage phase reference by detecting a rising edge of a bus voltage by an inverter output started at the first low voltage. Inverter power system control method. 複数台のインバータを交流出力端で並列に接続して、負荷への電力を分担して供給する並列インバータ電源システムであって、
前記複数台のインバータそれぞれはインバータ制御装置を備え、
前記インバータ制御装置それぞれは、
外部から与えられる優先起動指令を判別する優先起動判別手段と、
外部から与えられる起動指令を受信する起動指令受信手段と、
前記優先起動判別手段が自インバータの優先起動を識別している場合に、前記起動指令受信手段が起動指令を受信した時に該当インバータを起動した後、所定時間後に一旦動作停止するインバータ事前起動手段と、
該当インバータの出力電圧を検出する母線電圧検出手段と、
前記母線電圧検出手段の検出する母線電圧低下タイミングで該当インバータに対する出力電圧位相基準をあらかじめ決めた所定値にリセットする出力電圧基準リセット手段と、
前記母線電圧低下タイミングから所定時間後に、該当インバータを起動して定格電圧基準まで上昇させるインバータ本格起動手段とを備えたことを特徴とする並列インバータ電源システム。 A parallel inverter power supply system in which a plurality of inverters are connected in parallel at an AC output end, and power is shared and supplied to a load.
Each of the plurality of inverters includes an inverter control device,
Each of the inverter control devices
Priority activation determining means for determining a priority activation command given from outside;
A start command receiving means for receiving a start command given from the outside;
An inverter pre-starting means for temporarily stopping operation after a predetermined time after starting the corresponding inverter when the start-up command receiving means receives the start-up command when the preferential start-up determining means identifies the priority start of the own inverter; ,
Bus voltage detection means for detecting the output voltage of the corresponding inverter;
Output voltage reference reset means for resetting the output voltage phase reference for the corresponding inverter to a predetermined value determined in advance at the bus voltage drop timing detected by the bus voltage detection means;
A parallel inverter power supply system comprising: a full-scale inverter starter that starts the inverter and raises it to a rated voltage reference after a predetermined time from the bus voltage drop timing. 複数台のインバータを交流出力端で並列に接続して、負荷への電力を分担して供給する並列インバータ電源システムであって、
前記複数台のインバータそれぞれはインバータ制御装置を備え、
前記インバータ制御装置それぞれは、
外部から与えられる優先起動指令を判別する優先起動判別手段と、
外部から与えられる起動指令を受信する起動指令受信手段と、
前記優先起動判別手段が自インバータの優先起動を識別している場合に、前記起動指令受信手段が起動指令を受信した時に該当インバータを定格よりも低い予備起動電圧にて起動する予備起動手段と、
該当インバータを予備起動した後、所定時間後に定格電圧まで電圧上昇させる第１のインバータ本格起動手段と、
前記優先起動判別手段が自インバータの優先起動を識別していない場合に、前記起動指令受信手段が起動指令を受信した時に計時を開始し、前記予備起動時間と等しい時間の経過の後に該当インバータを起動して定格電圧基準まで上昇させる第２のインバータ本格起動手段とを備えたことを特徴とする並列インバータ電源システム。

A parallel inverter power supply system in which a plurality of inverters are connected in parallel at an AC output end, and power is shared and supplied to a load.
Each of the plurality of inverters includes an inverter control device,
Each of the inverter control devices
Priority activation determining means for determining a priority activation command given from outside;
A start command receiving means for receiving a start command given from the outside;
In the case where the priority startup determination unit identifies the priority startup of the own inverter, when the startup command receiving unit receives the startup command, the preliminary startup unit that starts the corresponding inverter with a preliminary startup voltage lower than the rating;
First inverter full-scale starting means for raising the voltage to the rated voltage after a predetermined time after the corresponding inverter is pre-started;
When the priority activation determination unit has not identified the priority activation of the inverter, the timing measurement is started when the activation command receiving unit receives the activation command, and after the elapse of a time equal to the preliminary activation time, A parallel inverter power supply system comprising a second inverter full-scale starting means for starting and raising to a rated voltage reference.

JP2004255887A 2004-09-02 2004-09-02 Parallel inverter power supply system control method and parallel inverter power supply system Active JP4469690B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004255887A JP4469690B2 (en) 2004-09-02 2004-09-02 Parallel inverter power supply system control method and parallel inverter power supply system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004255887A JP4469690B2 (en) 2004-09-02 2004-09-02 Parallel inverter power supply system control method and parallel inverter power supply system

Publications (2)

Publication Number Publication Date
JP2006074917A JP2006074917A (en) 2006-03-16
JP4469690B2 true JP4469690B2 (en) 2010-05-26

Family

ID=36154909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004255887A Active JP4469690B2 (en) 2004-09-02 2004-09-02 Parallel inverter power supply system control method and parallel inverter power supply system

Country Status (1)

Country Link
JP (1) JP4469690B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4930009B2 (en) * 2006-11-22 2012-05-09 サンケン電気株式会社 AC power supply apparatus and operation method thereof
JP5779561B2 (en) * 2012-09-10 2015-09-16 株式会社日立製作所 Power conversion system

Also Published As

Publication number Publication date
JP2006074917A (en) 2006-03-16

Similar Documents

Publication Publication Date Title
JP6190059B2 (en) Uninterruptible power system
TWI568139B (en) Uninterruptible power source device
TWI583100B (en) Uninterruptible power supply device
JP4462230B2 (en) Uninterruptible power supply system
EP2621077B1 (en) Medium voltage inverter control apparatus and medium voltage inverter system
JP4530919B2 (en) Uninterruptible power system
JP5347415B2 (en) Uninterruptible power supply system
JP4469690B2 (en) Parallel inverter power supply system control method and parallel inverter power supply system
CN109429542B (en) Power conversion device and method for determining operating state of circuit breaking device
JP2004048964A (en) Uninterruptible power supply and no-instantaneous interruption system switching device
KR101898855B1 (en) Synchronization detecting apparatus for power system interconnection
JP5444774B2 (en) Uninterruptible power supply system
JP2009296829A (en) Uninterruptible power supply system
JP2003235160A (en) System switching device
JP7136541B2 (en) Uninterruptible power supply and control method for uninterruptible power supply
JP6171664B2 (en) Two-stage change prevention device for high-voltage inverter
JP2007166844A (en) Power supply switching device
JP2009296830A (en) Uninterruptible power supply device
JP2001245401A (en) Power converting device for electric car
EP2084804B1 (en) Uninterruptible power supply watchdog system and auto recovery method using the system
RU2551379C2 (en) Method for control of successful automatic load transfer for busbars of double-transformer substation
SU577610A1 (en) Method for controlling power supply switch thyristors
JP3779133B2 (en) Digital input device
RU2173017C1 (en) Method for inhibiting transfer to standby supply in response to steady-state three-phase short circuit across substation buses
RU2542747C2 (en) Method to control switching of disconnect switch on and switching busbar sectionalising switch off at double-transformer substation during recovery of normal power supply circuit of ring network

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100301

R151 Written notification of patent or utility model registration

Ref document number: 4469690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4