JP4466423B2 - 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 - Google Patents
薄膜トランジスタの製造方法及び液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4466423B2 JP4466423B2 JP2005088138A JP2005088138A JP4466423B2 JP 4466423 B2 JP4466423 B2 JP 4466423B2 JP 2005088138 A JP2005088138 A JP 2005088138A JP 2005088138 A JP2005088138 A JP 2005088138A JP 4466423 B2 JP4466423 B2 JP 4466423B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- substrate
- silicon film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 239000010409 thin film Substances 0.000 title claims description 51
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 8
- 239000010408 film Substances 0.000 claims description 170
- 239000000758 substrate Substances 0.000 claims description 140
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 110
- 229910052710 silicon Inorganic materials 0.000 claims description 110
- 239000010703 silicon Substances 0.000 claims description 110
- 238000000034 method Methods 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 65
- 239000010453 quartz Substances 0.000 description 62
- 239000004065 semiconductor Substances 0.000 description 20
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000001514 detection method Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000007348 radical reaction Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Organic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、薄膜トランジスタの製造方法及び液晶表示装置の製造方法に関する。
薄膜トランジスタは、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などの電気光学装置において、画素のスイッチング素子として広く用いられている。
このような薄膜トランジスタは、その用途の多さからコストの低減が望まれている。この要望を実現する方法として、前記薄膜トランジスタを、シリコン基板用の半導体製造装置（半導体製造ライン）によって製造し、製造装置の共用化を図ることで、前記薄膜トランジスタのコスト低減することが考えられる。
ところで、前記の電気光学装置のスイッチング素子としての薄膜トランジスタは、透光性のある石英基板上に形成されている。
しかしながら、前記半導体製造装置における、光を用いてシリコン基板を検出する基板検出センサは、シリコン基板と異なり透光性のある石英基板を検出することができない。
このような薄膜トランジスタは、その用途の多さからコストの低減が望まれている。この要望を実現する方法として、前記薄膜トランジスタを、シリコン基板用の半導体製造装置（半導体製造ライン）によって製造し、製造装置の共用化を図ることで、前記薄膜トランジスタのコスト低減することが考えられる。
ところで、前記の電気光学装置のスイッチング素子としての薄膜トランジスタは、透光性のある石英基板上に形成されている。
しかしながら、前記半導体製造装置における、光を用いてシリコン基板を検出する基板検出センサは、シリコン基板と異なり透光性のある石英基板を検出することができない。
そこで、石英基板の裏面を光を透過しない高融点金属膜で覆い、その上にシリコン膜を形成することで、前記基板検出センサが光を透過しない前記高融点金属膜により石英基板の検出を可能にし、石英基板とシリコン基板との間で半導体製造装置を共用化を図った技術がある（例えば、特許文献１参照）。
特開平１１−３３０４８０号公報
本発明は前記事情に鑑みてなされたもので、その目的とするところは、石英基板上に薄膜トランジスタを形成するに際し、シリコン基板用の半導体装置を共用可能とすることで、良好でコストの低い薄膜トランジスタを得る、薄膜トランジスタの製造方法及び液晶表示装置の製造方法を提供することにある。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、石英基板上に薄膜トランジスタを形成するに際し、シリコン基板用の半導体装置を共用可能とすることで、良好でコストの低い薄膜トランジスタを得る、薄膜トランジスタの製造方法を提供することにある。
本発明の薄膜トランジスタの製造方法においては、透光性基板の一方の面に、膜応力の絶対値が、２．０×１０９ｄｙｎ／ｃｍ２以下となる所定の膜厚のシリコン膜を形成する工程と、その後、前記シリコン膜が形成されていない、前記透光性基板の他方の面に、薄膜トランジスタを形成する工程と、を備えたことを特徴とする。
本発明の薄膜トランジスタの製造方法によれば、前記透光性基板の一方の面を覆うシリコン膜が、膜応力が透光性基板の反りに与える影響は非常にに小さい（絶対値で２．０×１０９ｄｙｎ／ｃｍ２以下、望ましくは１．０×１０９ｄｙｎ／ｃｍ２以下）ので、前記シリコン膜が形成された透光性基板が反ることはない。このように、透光性基板に反りが生じないので、露光工程等においてプロセス上の問題が生じず、この透光性基板上に良好に薄膜トランジスタを形成することができる。
ここで、前記透光性基板が、例えば前記シリコン膜の厚みが光を透過しない所定の厚みとなっているので、前記シリコン膜が形成された透光性基板の面はシリコン基板と同様に、光を透過することがない。
よって、前記シリコン膜に覆われた透光性基板の面は、シリコン基板と同様に光を透過することがないので、例えばシリコン基板用の半導体製造装置における基板検出センサが、前記透光性基板をシリコン基板として検出するようになる。
すなわち、前記半導体製造装置は、透光性基板とシリコン基板とを検出可能となるので、前記透光性基板と前記シリコン基板との間で、前記半導体製造装置を共用することができる。したがって、透光性基板上に薄膜トランジスタを製造する際のコストを低減することができる。
また、透光性基板上には、シリコン膜のみを形成しているので、従来の製造方法における高融点金属膜による金属汚染を防止できる。
ここで、前記透光性基板が、例えば前記シリコン膜の厚みが光を透過しない所定の厚みとなっているので、前記シリコン膜が形成された透光性基板の面はシリコン基板と同様に、光を透過することがない。
よって、前記シリコン膜に覆われた透光性基板の面は、シリコン基板と同様に光を透過することがないので、例えばシリコン基板用の半導体製造装置における基板検出センサが、前記透光性基板をシリコン基板として検出するようになる。
すなわち、前記半導体製造装置は、透光性基板とシリコン基板とを検出可能となるので、前記透光性基板と前記シリコン基板との間で、前記半導体製造装置を共用することができる。したがって、透光性基板上に薄膜トランジスタを製造する際のコストを低減することができる。
また、透光性基板上には、シリコン膜のみを形成しているので、従来の製造方法における高融点金属膜による金属汚染を防止できる。
本発明の薄膜トランジスタの製造方法においては、透光性基板の一方の面に、所定の厚みとなるように、成膜条件の異なる少なくとも２つのシリコン膜を積層する工程と、その後、前記シリコン膜が形成されていない、前記透光性基板の他方の面に、薄膜トランジスタを形成する工程と、
を備えたことを特徴とする。
を備えたことを特徴とする。
本発明の薄膜トランジスタの製造方法によれば、成膜条件の異なるシリコン膜として、例えば圧縮応力を生じるシリコン膜と、引張応力を発生するシリコン膜とを、互いの応力が相殺するするようにして重ね合わせれば、前記シリコン膜の膜応力によって透光性基板が反ることはない。
よって、透光性基板に反りが生じないので、この透光性基板上に良好に薄膜トランジスタを形成することができる。
ここで、前記シリコン膜が、前述したような光を透過しない所定の厚みとすることで、前記シリコン膜が形成された透光性基板の面は、シリコン基板と同様に、光を透過することがない。
前記透光性基板は、十分な膜厚のシリコン膜に覆われているので、シリコン基板用の半導体製造装置における基板検出センサによっても検出することができ、この半導体製造装置を透光性基板にも用いることができる。
したがって、透光性基板とシリコン基板との間で、前記半導体製造装置を共用することができ、透光性基板上に薄膜トランジスタを製造する際のコストを低減することができる。
また、透光性基板上には、シリコン膜のみを形成しているので、従来の製造方法における高融点金属膜による金属汚染を防止できる。よって、コストが低く、良好な薄膜トランジスタを得ることができる。
よって、透光性基板に反りが生じないので、この透光性基板上に良好に薄膜トランジスタを形成することができる。
ここで、前記シリコン膜が、前述したような光を透過しない所定の厚みとすることで、前記シリコン膜が形成された透光性基板の面は、シリコン基板と同様に、光を透過することがない。
前記透光性基板は、十分な膜厚のシリコン膜に覆われているので、シリコン基板用の半導体製造装置における基板検出センサによっても検出することができ、この半導体製造装置を透光性基板にも用いることができる。
したがって、透光性基板とシリコン基板との間で、前記半導体製造装置を共用することができ、透光性基板上に薄膜トランジスタを製造する際のコストを低減することができる。
また、透光性基板上には、シリコン膜のみを形成しているので、従来の製造方法における高融点金属膜による金属汚染を防止できる。よって、コストが低く、良好な薄膜トランジスタを得ることができる。
前記薄膜トランジスタの製造方法においては、成膜条件の異なる前記シリコン膜として、引張応力を生じる第１のシリコン膜と、前記引張応力を略相殺する大きさの圧縮応力を生じる第２のシリコン膜とを積層することが好ましい。
このようにすれば、第１のシリコン膜と第２のシリコン膜とを成膜することで、前記シリコン膜によって透光性基板上に生じる膜応力が略相殺されて、透光性基板上に膜応力が発生するのを防止するようになる。よって、前記透光性基板に反りが生じることを防止することができる。
このようにすれば、第１のシリコン膜と第２のシリコン膜とを成膜することで、前記シリコン膜によって透光性基板上に生じる膜応力が略相殺されて、透光性基板上に膜応力が発生するのを防止するようになる。よって、前記透光性基板に反りが生じることを防止することができる。
ここで、前記薄膜トランジスタの製造方法では、熱ＣＶＤ法によって、前記第１のシリコン膜を形成し、プラズマＣＶＤ法によって、前記第２のシリコン膜を形成することが好ましい。
このようにすれば、例えば低圧ＣＶＤ（ＬＰＣＶＤ）法により第１のシリコン膜を形成することで、第１のシリコン膜に引張応力を生じさせることができる。
また、例えば高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）法により第２のシリコン膜を形成することで、第２のシリコン膜に圧縮応力を生じさせることができる。
したがって、第１のシリコン膜と第２のシリコン膜とが積層されることで、引張応力と圧縮応力とが相殺されて、透光性基板を覆うシリコン膜の膜応力が生じることを防止できる。
このようにすれば、例えば低圧ＣＶＤ（ＬＰＣＶＤ）法により第１のシリコン膜を形成することで、第１のシリコン膜に引張応力を生じさせることができる。
また、例えば高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）法により第２のシリコン膜を形成することで、第２のシリコン膜に圧縮応力を生じさせることができる。
したがって、第１のシリコン膜と第２のシリコン膜とが積層されることで、引張応力と圧縮応力とが相殺されて、透光性基板を覆うシリコン膜の膜応力が生じることを防止できる。
前記薄膜トランジスタの製造方法においては、前記透光性基板上に薄膜トランジスタを形成した後、前記シリコン膜を剥離する工程を備えたことが好ましい。
このようにすれば、コストが低く、良好な薄膜トランジスタを備えつつ、両面が透光性を有した透光性基板を得ることができる。よって、この透光性基板を、例えば光透過型液晶パネルや、有機ＥＬ表示装置の透光性を有する基板として用いることができる。
このようにすれば、コストが低く、良好な薄膜トランジスタを備えつつ、両面が透光性を有した透光性基板を得ることができる。よって、この透光性基板を、例えば光透過型液晶パネルや、有機ＥＬ表示装置の透光性を有する基板として用いることができる。
以下に、本発明の薄膜トランジスタの製造方法における一実施形態について説明する。
図１は、本実施形態における薄膜トランジスタの製造工程を説明する図である。
本実施形態では、透光性基板として石英基板を用いて、この石英基板上にｎチャネル型の多結晶シリコンＴＦＴ（薄膜トランジスタ）を製造する工程について説明する。
図１は、本実施形態における薄膜トランジスタの製造工程を説明する図である。
本実施形態では、透光性基板として石英基板を用いて、この石英基板上にｎチャネル型の多結晶シリコンＴＦＴ（薄膜トランジスタ）を製造する工程について説明する。
まず、石英基板の一方の面に、所定の厚みとなるように、成膜条件の異なる少なくとも２つのシリコン膜、具体的には後述する第１のシリコン膜と第２のシリコン膜とを積層する。ここで、前記の所定の厚みとは、後述するように、前記石英基板１に裏面側に形成されるシリコン膜が光を透過させない膜厚、すなわち、５μｍ以上の厚みを示している。
１つ目の成膜条件により、第１のシリコン膜を形成する。
ここで、図１（ａ）に示すように、厚みが６２５μｍの石英基板１を用意する。そして、熱ＣＶＤ（Chemical Vapor Deposition）法として、減圧ＣＶＤ（Low-Pressure-ＣＶＤ）法を行うためのＣＶＤ装置（図示せず）の反応炉内に、前記石英基板１を入れる。
減圧ＣＶＤ法では、反応炉内を真空ポンプで減圧し反応ガスとして、シランガス(ＳｉＨ４)を流している。また、減圧ＣＶＤ法では、成長速度は遅いが、減圧することで平均自由工程が長くなり膜厚の均一性が高いものとすることができる。
本実施形態では、６１５℃の条件によって前述した減圧ＣＶＤ法を行うことで、図１（ｂ）に示したように、前記石英基板１の両面に２．７μｍの膜厚のポリシリコン膜（第１のシリコン膜）２を形成した。
ここで、図１（ａ）に示すように、厚みが６２５μｍの石英基板１を用意する。そして、熱ＣＶＤ（Chemical Vapor Deposition）法として、減圧ＣＶＤ（Low-Pressure-ＣＶＤ）法を行うためのＣＶＤ装置（図示せず）の反応炉内に、前記石英基板１を入れる。
減圧ＣＶＤ法では、反応炉内を真空ポンプで減圧し反応ガスとして、シランガス(ＳｉＨ４)を流している。また、減圧ＣＶＤ法では、成長速度は遅いが、減圧することで平均自由工程が長くなり膜厚の均一性が高いものとすることができる。
本実施形態では、６１５℃の条件によって前述した減圧ＣＶＤ法を行うことで、図１（ｂ）に示したように、前記石英基板１の両面に２．７μｍの膜厚のポリシリコン膜（第１のシリコン膜）２を形成した。
ところで、前記の減圧ＣＶＤ法によって成膜されたポリシリコン膜２は、膜応力として引張応力を発生することが実験的に知られており、本実施形態では、＋１．０×１０１０ｄｙｎ／ｃｍ２の引張応力を発生する。
このとき、図１（ａ）に示したように、ポリシリコン膜２は前記石英基板１の両面に形成されているので、前記石英基板１の表面と裏面との間で前記ポリシリコン膜２の引張応力は相殺される。よって、前記ポリシリコン膜２の膜応力が前記石英基板１に、影響を与えることは無い。
このとき、図１（ａ）に示したように、ポリシリコン膜２は前記石英基板１の両面に形成されているので、前記石英基板１の表面と裏面との間で前記ポリシリコン膜２の引張応力は相殺される。よって、前記ポリシリコン膜２の膜応力が前記石英基板１に、影響を与えることは無い。
次に、２つ目の成膜条件によって、第２のシリコン膜を形成する。
ここで、両面にポリシリコン膜２が形成された、前記石英基板１を、高密度プラズマＣＶＤ法を行うためのＣＶＤ装置（図示せず）の反応炉内に入れる。
高密度プラズマＣＶＤ法では、プラズマ中において、ガス分子が解離し化学反応（ラジカル反応）が促進され、前記の減圧ＣＶＤに比べて低い温度（２５０〜４００℃）で成膜することができる。なお、高密度プラズマＣＶＤ法では、前述した減圧ＣＶＤと異なり、構造上枚葉式装置のため、一方の面側にのみシリコン膜が形成される。
ここで、両面にポリシリコン膜２が形成された、前記石英基板１を、高密度プラズマＣＶＤ法を行うためのＣＶＤ装置（図示せず）の反応炉内に入れる。
高密度プラズマＣＶＤ法では、プラズマ中において、ガス分子が解離し化学反応（ラジカル反応）が促進され、前記の減圧ＣＶＤに比べて低い温度（２５０〜４００℃）で成膜することができる。なお、高密度プラズマＣＶＤ法では、前述した減圧ＣＶＤと異なり、構造上枚葉式装置のため、一方の面側にのみシリコン膜が形成される。
本実施形態では、４００℃以下の条件によって前述した高密度プラズマＣＶＤ法を行うことで、図１（ｃ）に示したように、一方のポリシリコン膜２側の面上（図中下側）に、２．７μｍの膜厚のアモルファスシリコン膜（第２のシリコン膜）３を形成した。なお、以下の説明においては、前記アモルファスシリコン膜３が形成された側を、前記石英基板１の裏面側とし、この石英基板１の表面に、後述する工程によって薄膜トランジスタを形成する。
ところで、高密度プラズマＣＶＤ法によって成膜されたアモルファスシリコン膜３には、膜応力として圧縮応力を発生することが実験的に知られており、本実施形態では、−１．０×１０１０ｄｙｎ／ｃｍ２の圧縮応力を発生する。
よって、前記石英基板１の裏面上には、前記ポリシリコン膜２と前記アモルファスシリコン膜３とが積層されて、合計５．４μｍのシリコン膜５が形成した状態となる。このとき、前記ポリシリコン膜２による引張応力（＋１．０×１０１０ｄｙｎ／ｃｍ２）と、前記アモルファスシリコン膜３による圧縮応力（−１．０×１０１０ｄｙｎ／ｃｍ２）とが相殺される。よって、前記ポリシリコン膜２と前記アモルファスシリコン膜３とから構成されるシリコン膜５は、前記石英基板１に対して膜応力を生じないものとなる。
よって、前記石英基板１の裏面上には、前記ポリシリコン膜２と前記アモルファスシリコン膜３とが積層されて、合計５．４μｍのシリコン膜５が形成した状態となる。このとき、前記ポリシリコン膜２による引張応力（＋１．０×１０１０ｄｙｎ／ｃｍ２）と、前記アモルファスシリコン膜３による圧縮応力（−１．０×１０１０ｄｙｎ／ｃｍ２）とが相殺される。よって、前記ポリシリコン膜２と前記アモルファスシリコン膜３とから構成されるシリコン膜５は、前記石英基板１に対して膜応力を生じないものとなる。
一方、前記石英基板１の表面（図１（ｃ）中上側）には、前記ポリシリコン膜２のみが形成された状態となっている。ここで、このポリシリコン膜２は、前述したように、引張応力（＋１．０×１０１０ｄｙｎ／ｃｍ２）を生じるようになっているため、前記石英基板１の表面には、依然として引張応力が残留した状態となっている。
そこで、図１（ｄ）に示すように、前記石英基板１の表面側に形成されたポリシリコン膜２を、例えばドライエッチング等によって除去する。よって、前記石英基板１は、その裏面側に、膜厚５．４μｍのシリコン膜５を備えた構造となる。また、前述したように、前記シリコン膜５は膜応力を生じないため、前記石英基板１に反りを生じさせることがなく、したがって、石英基板１上に５μｍ以上のシリコン膜を形成した際の基板の反りを防止できる。
よって、石英基板１に反りが生じないため、後述するように、この石英基板１上に良好なｎチャネル型の多結晶シリコンＴＦＴ（薄膜トランジスタ）を形成することができる。
よって、石英基板１に反りが生じないため、後述するように、この石英基板１上に良好なｎチャネル型の多結晶シリコンＴＦＴ（薄膜トランジスタ）を形成することができる。
ところで、前記石英基板１上にプロセス上問題となる反りを生じさせないためには、前記シリコン膜５における膜応力の絶対値が２．０×１０９ｄｙｎ／ｃｍ２以下、望ましくは１．０×１０９ｄｙｎ／ｃｍ２以下となればよいことが実験等によって分かっている。よって、前記シリコン膜５において、前記圧縮力と前記引張力とを完全に相殺して、このシリコン膜５が生じる膜応力を無くすことは難しい場合には、前記石英基板１上に、膜応力の絶対値が２．０×１０９ｄｙｎ／ｃｍ２以下、望ましくは１．０×１０９ｄｙｎ／ｃｍ２以下となるように、所定の膜厚（５μｍ以上）のシリコン膜５を形成することで、前記石英基板１の反りを防止することができる。
前記シリコン膜５は、その膜厚が５．４μｍ（５μｍ以上）となっており、前述した所定の厚みを満たしている。すなわち、前記シリコン膜５が形成された石英基板１の裏面側は、シリコン基板と同様に光を透過することがない。
ところで、石英基板等の透光性基板上に形成される薄膜トランジスタは、例えば液晶表示装置、及び有機ＥＬ表示装置等の電気光学装置において広く用いられており、その用途の多さからコストの低減が望まれている。そこで、シリコン基板用の半導体製造装置（半導体製造ライン）を用いて、前記石英基板１上に薄膜トランジスタを製造すれば、コスト低減を図ることができる。なお、前述した半導体装置としては、シリコンウエハ（シリコン基板）上に、トランジスタを形成するための装置であって、具体的にはリソグラフィ、ドライエッチング、イオン注入、ＣＶＤ等の各装置である。
前記半導体製造装置が備える基板検出センサ（図示しない）は、例えば光出射部からのレーザ光線を、シリコン基板の表面上で反射させて、その反射光を光受光部によって受けてシリコン基板を検出する、光検出型のものである。そして、前述したように、石英基板１の裏面側に設けられたシリコン膜５は、十分な膜厚から構成されており、光を透過しない。
よって、前記シリコン基板用の基板検出センサは、シリコン基板同様に、前記石英基板１を検出することが可能となる。
すなわち、本発明を採用すれば、シリコン基板用の半導体製造装置によって、前記石英基板１をシリコン基板として認識することができ、後述する工程で、多結晶シリコンＴＦＴを形成することができる。
よって、前記シリコン基板用の基板検出センサは、シリコン基板同様に、前記石英基板１を検出することが可能となる。
すなわち、本発明を採用すれば、シリコン基板用の半導体製造装置によって、前記石英基板１をシリコン基板として認識することができ、後述する工程で、多結晶シリコンＴＦＴを形成することができる。
次に、前記シリコン膜５が形成されていない、前記石英基板１の表面に、シリコン基板用の半導体製造装置を用いて、図２に示す、ｎチャネル型の多結晶シリコンＴＦＴ（薄膜トランジスタ）５０を形成する工程について説明する。なお、前記多結晶シリコンＴＦＴの製造工程は、公知の方法によるため、図示を省略して説明する。
まず、裏面側に前記シリコン膜５が形成された前記石英基板１の表面に、シリコン酸化膜等の絶縁膜からなる下地保護膜１１をプラズマＣＶＤ法等によって成膜する。
そして、前記下地保護膜１１を形成した石英基板１の全面に、非晶質シリコン膜をプラズマＣＶＤ法等により成膜する。
そして、前記下地保護膜１１を形成した石英基板１の全面に、非晶質シリコン膜をプラズマＣＶＤ法等により成膜する。
次に、この非晶質シリコン膜をフォトリソグラフィー法により、形成する能動層の形状にパターニングする。すなわち、非晶質シリコン膜上にフォトレジストを塗布した後、フォトレジストの露光、現像、非晶質シリコン膜のエッチング、フォトレジストの除去を行うことにより、非晶質シリコン膜のパターニングを行う。
そして、減圧雰囲気下、窒素雰囲気中で、前記非晶質シリコン膜を形成した石英基板１の全面に、非晶質シリコン膜側からレーザーを照射することにより、パターニングした非晶質シリコン膜をアニールし、能動層として機能する多結晶シリコン膜２２を形成する。なお、この工程において、レーザーを照射された非晶質シリコン膜は、非晶質シリコン膜に照射されたレーザーエネルギーにより加熱されて溶融され、冷却固化過程を経て多結晶化する。
次に、前記多結晶シリコン膜２２を形成した石英基板１の全面に、シリコン酸化膜、シリコン窒化膜等からなるゲート絶縁膜３１を５０〜１５０ｎｍの厚さに成膜する。
前記ゲート絶縁膜３１を形成した石英基板１の表面の全面に、スパッタリング法等により、アルミニウム、タンタル、モリブデン等の金属、又はこれらの金属のいずれかを主成分とする合金等の導電性材料を成膜した後、フォトリソグラフィー法によりパターニングし、３００〜８００ｎｍの厚さのゲート電極３２を形成する。すなわち、導電性材料を成膜した石英基板１上にフォトレジストを塗布した後、フォトレジストの露光、現像、導電性材料のエッチング、フォトレジストの除去を行うことにより、導電性材料をパターニングし、ゲート電極３２を形成する。
前記ゲート絶縁膜３１を形成した石英基板１の表面の全面に、スパッタリング法等により、アルミニウム、タンタル、モリブデン等の金属、又はこれらの金属のいずれかを主成分とする合金等の導電性材料を成膜した後、フォトリソグラフィー法によりパターニングし、３００〜８００ｎｍの厚さのゲート電極３２を形成する。すなわち、導電性材料を成膜した石英基板１上にフォトレジストを塗布した後、フォトレジストの露光、現像、導電性材料のエッチング、フォトレジストの除去を行うことにより、導電性材料をパターニングし、ゲート電極３２を形成する。
前記ゲート電極３２をマスクとして、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）を打ち込み、ゲート電極３２に対して自己整合的に低濃度ソース領域２２ｂ、低濃度ドレイン領域２２ｃを形成する。ここで、ゲート電極３２の直下に位置し、不純物イオンが導入されなかった部分はチャネル領域２２ａとなる。
前記ゲート電極３２より幅広のレジストマスク（図示略）を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で打ち込み、高濃度ソース領域２２ｄ、及び高濃度ドレイン領域２２ｅを形成する。
前記ゲート電極３２より幅広のレジストマスク（図示略）を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で打ち込み、高濃度ソース領域２２ｄ、及び高濃度ドレイン領域２２ｅを形成する。
なお、ＬＤＤ（Lightly Doped Drain）構造のソース領域及びドレイン領域を形成する代わりに、低濃度の不純物の打ち込みを行わずにゲート電極３２より幅広のレジストマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域及びドレイン領域を形成しても良い。また、ゲート電極３２をマスクとして高濃度の不純物を打ち込み、セルフアライン構造のソース領域及びドレイン領域を形成しても良い。
次に、前記ゲート電極３２の表面側にＣＶＤ法等により、シリコン酸化膜等からなる層間絶縁膜３３を３００〜８００ｎｍの厚さに成膜する。
そして、この工程後に、レーザーアニールを行うことにより、ソース領域２２ｂ、２２ｄ及びドレイン領域２２ｃ、２２ｅに注入された不純物の活性化を行う。
そして、この工程後に、レーザーアニールを行うことにより、ソース領域２２ｂ、２２ｄ及びドレイン領域２２ｃ、２２ｅに注入された不純物の活性化を行う。
そして、所定のパターンのレジストマスク（図示略）を形成した後、該レジストマスクを介して層間絶縁膜３３のドライエッチングを行い、層間絶縁膜３３において高濃度ソース領域２２ｄ及び高濃度ドレイン領域２２ｅに対応する部分にコンタクトホール３４、３５をそれぞれ形成する。
前記層間絶縁膜３３の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリブデン、又はこれらの金属のいずれかを主成分とする合金等の導電性材料を、スパッタリング法等により成膜した後、フォトリソグラフィー法によりパターニングし、４００〜８００ｎｍの厚さのソース電極３６及びドレイン電極３７を形成する。
すなわち、導電性材料を成膜した石英基板１上にフォトレジストを塗布した後、フォトレジストの露光、現像、導電性材料のエッチング、フォトレジストの除去を行うことにより、導電性材料をパターニングし、ソース電極３６及びドレイン電極３７を形成する。
以上のようにして、本実施形態における薄膜トランジスタ、すなわちｎチャネル型の多結晶シリコンＴＦＴ５０を製造することができる。
すなわち、導電性材料を成膜した石英基板１上にフォトレジストを塗布した後、フォトレジストの露光、現像、導電性材料のエッチング、フォトレジストの除去を行うことにより、導電性材料をパターニングし、ソース電極３６及びドレイン電極３７を形成する。
以上のようにして、本実施形態における薄膜トランジスタ、すなわちｎチャネル型の多結晶シリコンＴＦＴ５０を製造することができる。
前記石英基板１の表面上に、ｎチャネル型の多結晶シリコンＴＦＴ５０を形成した後、石英基板１の用途に応じて、適宜裏面側のシリコン膜５をドライエッチングなどで除去するようにしてもよい。このようにすれば、コストが低く、良好な多結晶シリコンＴＦＴ（薄膜トランジスタ）５０を備えつつ、両面が透光性を有した石英基板１を得ることができる。
よって、この石英基板１を、例えば光透過型液晶パネルや、有機ＥＬ表示装置の透光性を有する基板として用いることができる。
よって、この石英基板１を、例えば光透過型液晶パネルや、有機ＥＬ表示装置の透光性を有する基板として用いることができる。
本発明の薄膜トランジスタの製造方法によれば、成膜条件の異なるシリコン膜として、引張応力を発生するポリシリコン膜２と、圧縮応力を生じるアモルファスシリコン膜３とを、互いの応力が相殺するするようにして重ね合わせてシリコン膜５を形成しており、かつ、前記シリコン膜５の膜応力の絶対値は、石英基板１が反らない程度に小さい（２．０×１０９ｄｙｎ／ｃｍ２以下、望ましくは１．０×１０９ｄｙｎ／ｃｍ２以下）ので、このシリコン膜５の膜応力によって石英基板１が反ることはない。
よって、石英基板１に反りが生じないので、この石英基板１上に良好にｎチャネル型の多結晶シリコンＴＦＴ５０を良好に形成できる。
また、前記シリコン膜５は、前述したように光を透過しない５μｍ以上の厚みとなっているので、前記シリコン膜５が形成された透光性基板の面は、シリコン基板と同様に、光を透過することがない。
よって、前記石英基板１は、十分な膜厚のシリコン膜５に覆われているので、シリコン基板用の半導体製造装置における基板検出センサでも検出することができ、石英基板１を半導体製造装置で用いることができる。
したがって、石英基板１とシリコン基板との間で、前記半導体製造装置を共用することができ、石英基板１上に薄膜トランジスタを製造する際の製造コストを低減することができる。
また、石英基板１上には、シリコン膜のみを形成しているので、従来の製造方法における高融点金属膜による金属汚染を防止できる。
よって、石英基板１に反りが生じないので、この石英基板１上に良好にｎチャネル型の多結晶シリコンＴＦＴ５０を良好に形成できる。
また、前記シリコン膜５は、前述したように光を透過しない５μｍ以上の厚みとなっているので、前記シリコン膜５が形成された透光性基板の面は、シリコン基板と同様に、光を透過することがない。
よって、前記石英基板１は、十分な膜厚のシリコン膜５に覆われているので、シリコン基板用の半導体製造装置における基板検出センサでも検出することができ、石英基板１を半導体製造装置で用いることができる。
したがって、石英基板１とシリコン基板との間で、前記半導体製造装置を共用することができ、石英基板１上に薄膜トランジスタを製造する際の製造コストを低減することができる。
また、石英基板１上には、シリコン膜のみを形成しているので、従来の製造方法における高融点金属膜による金属汚染を防止できる。
なお、本発明は前記実施形態に限定されることなく種々の変更が可能である。例えば、前記実施形態では、シリコン膜５として、前記ポリシリコン膜２における引張応力と、前記アモルファスシリコン膜３における圧縮応力と相殺するように積層して形成したが、成膜条件を調節してＣＶＤ法を行うことで、石英基板を反らせない程度に小さい（絶対値で２．０×１０９ｄｙｎ／ｃｍ２以下、望ましくは１．０×１０９ｄｙｎ／ｃｍ２以下）膜応力を有し、厚みが５μｍ以上となる１層のシリコン膜から形成するようにしてもよい。
１…石英基板（透光性基板）、２…ポリシリコン膜（第１のシリコン膜）、３…アモルファスシリコン膜（第２のシリコン膜）、５…シリコン膜、５０…多結晶シリコンＴＦＴ（薄膜トランジスタ）
Claims (5)
- 透光性基板の一方の面に、所定の厚みとなるように、成膜条件の異なる少なくとも２つのシリコン膜を積層する工程と、
その後、前記シリコン膜が形成されていない、前記透光性基板の他方の面に、薄膜トランジスタを形成する工程と、を備え、
成膜条件の異なる前記シリコン膜として、引張応力を生じる第１のシリコン膜と、前記引張応力を略相殺する大きさの圧縮応力を生じる第２のシリコン膜とを積層しており、
前記第１のシリコン膜を熱ＣＶＤ法によって形成し、前記第２のシリコン膜をプラズマＣＶＤ法によって形成することを特徴とする薄膜トランジスタの製造方法。 - 前記透光性基板上に薄膜トランジスタを形成した後、前記シリコン膜を剥離する工程を備えたことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
- 前記第１のシリコン膜は、ポリシリコンであることを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
- 前記第２のシリコン膜は、アモルファスシリコン膜であることを特徴とする請求項１ないし３のいずれか一項に記載の薄膜トランジスタの製造方法。
- 請求項１ないし４のいずれか一項に記載の薄膜トランジスタの製造方法を用いて製造されることを特徴とする液晶表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005088138A JP4466423B2 (ja) | 2005-03-25 | 2005-03-25 | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
| US11/354,032 US7541226B2 (en) | 2005-03-25 | 2006-02-15 | Manufacturing process of thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005088138A JP4466423B2 (ja) | 2005-03-25 | 2005-03-25 | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006269894A JP2006269894A (ja) | 2006-10-05 |
| JP4466423B2 true JP4466423B2 (ja) | 2010-05-26 |
Family
ID=37035516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005088138A Active JP4466423B2 (ja) | 2005-03-25 | 2005-03-25 | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7541226B2 (ja) |
| JP (1) | JP4466423B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8685828B2 (en) | 2011-01-14 | 2014-04-01 | Infineon Technologies Ag | Method of forming a capacitor |
| US8318575B2 (en) * | 2011-02-07 | 2012-11-27 | Infineon Technologies Ag | Compressive polycrystalline silicon film and method of manufacture thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63161681A (ja) | 1986-12-25 | 1988-07-05 | Matsushita Electric Ind Co Ltd | 非晶質光起電力装置 |
| JPH02281614A (ja) | 1989-04-21 | 1990-11-19 | Kyushu Electron Metal Co Ltd | 多結晶シリコン薄膜の製造方法 |
| US20020115269A1 (en) | 1995-07-11 | 2002-08-22 | Applied Materials, Inc. | Method of depositing amorphous silicon based films having controlled conductivity |
| US5902650A (en) | 1995-07-11 | 1999-05-11 | Applied Komatsu Technology, Inc. | Method of depositing amorphous silicon based films having controlled conductivity |
| US6352910B1 (en) | 1995-07-11 | 2002-03-05 | Applied Komatsu Technology, Inc. | Method of depositing amorphous silicon based films having controlled conductivity |
| US6291837B1 (en) * | 1997-03-18 | 2001-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof |
| JPH11330480A (ja) | 1998-05-19 | 1999-11-30 | Matsushita Electron Corp | 薄膜トランジスタの製造方法 |
| JP2000036585A (ja) | 1998-07-21 | 2000-02-02 | Asahi Kasei Microsystems Kk | 半導体装置の製造方法 |
| US7232742B1 (en) * | 1999-11-26 | 2007-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film |
| JP4052631B2 (ja) * | 2002-05-17 | 2008-02-27 | 株式会社東芝 | アクティブマトリクス型表示装置 |
| KR100487562B1 (ko) * | 2003-03-24 | 2005-05-03 | 삼성전자주식회사 | 웨이퍼 휘어짐을 억제할 수 있는 반도체 제조방법 |
-
2005
- 2005-03-25 JP JP2005088138A patent/JP4466423B2/ja active Active
-
2006
- 2006-02-15 US US11/354,032 patent/US7541226B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060216420A1 (en) | 2006-09-28 |
| US7541226B2 (en) | 2009-06-02 |
| JP2006269894A (ja) | 2006-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW473800B (en) | Method of manufacturing a semiconductor device | |
| JP4420032B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR100729054B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2004119406A (ja) | 半導体装置の作製方法並びに熱処理方法 | |
| KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
| JP4082459B2 (ja) | 表示装置の製造方法 | |
| JP2000323713A (ja) | 薄膜トランジスタの製造方法 | |
| US20110198604A1 (en) | Film transistor and method for fabricating the same | |
| US20070166898A1 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
| JP2006024887A (ja) | 半導体装置及びその製造方法 | |
| KR20090028166A (ko) | 유기 전계 발광표시장치 제조방법 | |
| JP5211645B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP4466423B2 (ja) | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JP2010177325A (ja) | 薄膜トランジスターの製造方法 | |
| JP4304374B2 (ja) | トップゲート型薄膜トランジスタ | |
| JP5125436B2 (ja) | 半導体装置の製造方法 | |
| JP2006253307A (ja) | 半導体素子及びその製造方法並びに液晶表示装置 | |
| JP5122818B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| KR100729055B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP2006024834A (ja) | 半導体装置及びその製造方法、並びにこの半導体装置を備えた表示装置 | |
| KR100882834B1 (ko) | 박막 반도체 장치 및 그 제조 방법 | |
| JP4337554B2 (ja) | 半導体装置の製造方法 | |
| JP2005236187A (ja) | 半導体装置の製造方法、電子機器 | |
| JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |