JP4464715B2 - 液晶表示装置およびこれらの製造方法 - Google Patents
液晶表示装置およびこれらの製造方法 Download PDFInfo
- Publication number
- JP4464715B2 JP4464715B2 JP2004065616A JP2004065616A JP4464715B2 JP 4464715 B2 JP4464715 B2 JP 4464715B2 JP 2004065616 A JP2004065616 A JP 2004065616A JP 2004065616 A JP2004065616 A JP 2004065616A JP 4464715 B2 JP4464715 B2 JP 4464715B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- transparent conductive
- photolithography
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Manufacturing Of Electric Cables (AREA)
Description
(1)第一のITO膜を非晶質状態で形成し、その上層にさらに第二のITO膜を非晶質状態で形成した二層膜の場合、下層の第一のITO膜と上層の第二のITO膜の界面でエピタキシャル的な結晶化現象が部分的に生じること、
(2)また、第一のITO膜を非晶質状態で形成したのちに加熱などの手段で結晶化させ、この上層にさらに第二のITO膜を非晶質状態となる条件で形成した二層膜とした場合、上層の第二のITO膜は下層の第一の結晶化ITO膜表面上でエピタキシャル的な結晶成長が進み、ほぼ完全な結晶化ITO膜となること、
が明らかとなった。
(A)成膜される膜の全体あるいは少なくともその一部が非晶質となる状態で第一の透明導電性膜を成膜する工程と、
(B)フォトリソグラフィによるフォトレジストマスクパターンで該第一の透明導電性膜をパターニング加工する工程と、
(C)前記フォトレジストパターンを除去したのちに、該第一の透明導電性膜パターンを結晶化する工程と、
(D)該結晶化された第一の透明導電性膜パターンを含む基板上全面に、成膜される膜の少なくとも一部が非結晶質となる状態で第二の透明導電性膜を成膜する工程と、
(E)非晶質状態の透明導電性膜をエッチングする薬液を用いたウエットエッチングで、該第二の透明導電性膜を前記結晶化された第一の透明導電性膜パターンと同一形状にパターニング加工する工程、
とを少なくとも含むプロセスを用いて形成することを特徴とするものである。
ゲート絶縁膜、半導体能動膜、オーミックコンタクト膜を順次成膜し、第二のフォトリソグラフィを用いて半導体層を形成する第二の工程と、
第二の金属薄膜を成膜し、第三のフォトリソグラフィを用いて、ソース配線、ソース電極、ドレイン電極および薄膜トランジスタのチャネル部を形成する第三の工程と、
層間絶縁膜を形成し、第四のフォトリソグラフィを用いて、該層間絶縁膜上の画素反射電極部の表面に凹凸形状と、画素透過電極部となる開口部と、ゲート配線端子部、ソース配線端子部、およびドレイン電極に達するコンタクトホールをそれぞれ形成する第四の工程と、
透明導電性薄膜を成膜し、第五のフォトリソグラフィを用いて、少なくとも透過部の画素透過電極と、前記コンタクトホールを介して前記ゲート配線端子部および前記ソース配線端子部に電気的に接続する端子パッドパターンを形成する第五の工程と、
第三の金属薄膜を成膜し、第六のフォトグラフィを用いて、反射画素電極を形成する第六の工程とを少なくとも含み、
前記第五の工程における透過電極と端子パッドパターンを、
(A)成膜される膜の全体あるいは少なくともその一部が非晶質となる状態で第一の透明導電性膜を成膜する工程と、
(B)フォトリソグラフィによるフォトレジストマスクパターンで該第一の透明導電性膜をパターニング加工する工程と、
(C)前記フォトレジストパターンを除去したのちに、加熱手段などを用いて該第一の透明導電性膜パターンを結晶化する工程と、
(D)該結晶化された第一の透明導電性膜パターンを含む基板上全面に、成膜される膜の少なくとも一部が非結晶質となる状態で第二の透明導電性膜を成膜する工程と、
(E)非晶質状態の透明導電性膜をエッチングすることが可能でかつ結晶化状態の透明導電性膜をエッチングすることが不可能な薬液を用いたウエットエッチングで、該第二の透明導電性膜を前記結晶化された第一の透明導電性膜パターンと同一形状にパターニング加工する工程、
とを少なくとも含むプロセスを用いて形成することを特徴とするものである。
ゲート絶縁膜、半導体能動膜、オーミックコンタクト膜を順次成膜し、第二のフォトリソグラフィを用いて半導体層を形成する第二の工程と、
第二の金属薄膜を成膜し、第三のフォトリソグラフィを用いて、ソース配線、ソース電極、ドレイン電極および薄膜トランジスタのチャネル部を形成する第三の工程と、
層間絶縁膜を形成し、第四のフォトリソグラフィを用いて、該層間絶縁膜上の画素反射電極部の表面に凹凸形状と、画素透過電極部となる開口部と、ゲート配線端子部、ソース配線端子部、およびドレイン電極に達するコンタクトホールをそれぞれ形成する第四の工程と、
成膜される膜の全体あるいは少なくともその一部が非晶質の状態となるように第一の透明導電性膜を成膜し、第五のフォトリソグラフィによるフォトレジストマスクパターンで該第一の透明導電性膜をパターニング加工して、少なくとも透過部の画素透過電極と、前記コンタクトホールを介して前記ゲート配線端子部および前記ソース配線端子部に電気的に接続する端子パッドパターンを形成する第五の工程と、
加熱手段を用いて前記第一の非晶質状態の透明導電性膜パターンを結晶化する第六の工程と、
第三の金属薄膜を成膜し、第六のフォトリソグラフィを用いて反射画素電極を形成する第七の工程と、
さらに成膜される膜の全体あるいは少なくともその一部が非晶質の状態となるように第二の透明導電性膜を成膜したのちに、非晶質状態の透明導電性膜をエッチングすることが可能でかつ結晶化状態の透明導電性膜をエッチングすることが不可能な薬液を用いたウエットエッチングで、該第二の透明導電性膜をエッチングする第八の工程、
とを少なくとも含むことを特徴とするものである。
ゲート絶縁膜、半導体能動膜、オーミックコンタクト膜を順次成膜し、第二のフォトリソグラフィを用いて半導体層を形成する第二の工程と、
第二の金属薄膜を成膜し、第三のフォトリソグラフィを用いて、ソース配線、ソース電極、ドレイン電極および薄膜トランジスタのチャネル部を形成する第三の工程と、
層間絶縁膜を形成し、第四のフォトリソグラフィを用いて、該層間絶縁膜上の画素反射電極部の表面に凹凸形状と、ゲート配線端子部、ソース配線端子部、およびドレイン電極に達するコンタクトホールをそれぞれ形成する第四の工程と、
透明導電性薄膜を成膜し、第五のフォトリソグラフィを用いて、少なくとも前記コンタクトホールを介して前記ゲート配線端子部および前記ソース配線端子部に電気的に接続する端子パッドパターンを形成する第五の工程と、
第三の金属薄膜を成膜し、第六のフォトリソグラフィを用いて反射画素電極を形成する第六の工程とを少なくとも含み、
前記第五の工程のおける端子パッドパターンを、
(A)成膜される膜の全体あるいは少なくともその一部が非晶質となる状態で第一の透明導電性膜を成膜する工程と、
(B)フォトリソグラフィによるフォトレジストマスクパターンで該第一の透明導電性膜をパターニング加工する工程と、
(C)前記フォトレジストパターンを除去したのちに、加熱手段などを用いて該第一の透明導電性膜パターンを結晶化する工程と、
(D)該結晶化された第一の透明導電性膜パターンを含む基板上全面に、成膜される膜の少なくとも一部が非結晶質となる状態で第二の透明導電性膜を成膜する工程と、
(E)非晶質状態の透明導電性膜をエッチングすることが可能でかつ結晶化状態の透明導電性膜をエッチングすることが不可能な薬液を用いたウエットエッチングで、該第二の透明導電性膜を前記結晶化された第一の透明導電性膜パターンと同一形状にパターニング加工する工程、
とを少なくとも含むプロセスを用いて形成することを特徴とするものである。
ゲート絶縁膜、半導体能動膜、オーミックコンタクト膜を順次成膜し、第二のフォトリソグラフィを用いて半導体層を形成する第二の工程と、
第二の金属薄膜を成膜し、第三のフォトリソグラフィを用いて、ソース配線、ソース電極、ドレイン電極および薄膜トランジスタのチャネル部を形成する第三の工程と、
層間絶縁膜を形成し、第四のフォトリソグラフィを用いて、該層間絶縁膜上の画素反射電極部の表面に凹凸形状と、ゲート配線端子部、ソース配線端子部、およびドレイン電極に達するコンタクトホールをそれぞれ形成する第四の工程と、
成膜される膜の全体あるいは少なくともその一部が非晶質の状態となるように第一の透明導電性膜を成膜し、第五のフォトリソグラフィによるフォトレジストマスクパターンで該第一の透明導電性膜をパターニング加工して、少なくとも前記コンタクトホールを介して前記ゲート配線端子部および前記ソース配線端子部に電気的に接続する端子パッドパターンを形成する第五の工程と、
加熱手段を用いて前記第一の非晶質状態の透明導電性膜パターンを結晶化する第六の工程と、
第三の金属薄膜を成膜し、第六のフォトリソグラフィを用いて反射画素電極を形成する第七の工程と、
さらに成膜される膜の全体あるいは少なくともその一部が非晶質の状態となるように第二の透明導電性膜を成膜したのちに、非晶質状態の透明導電性膜をエッチングすることが可能でかつ結晶化状態の透明導電性膜をエッチングすることが不可能な薬液を用いたウエットエッチングで、該第二の透明導電性膜をエッチングする第八の工程、
とを少なくとも含むことを特徴とするものである。
ゲート絶縁膜、半導体能動膜、オーミックコンタクト膜を順次成膜し、第二のフォトリソグラフィを用いて半導体層を形成する第二の工程と、
第二の金属薄膜を成膜し、第三のフォトリソグラフィを用いて、ソース配線、ソース電極、ドレイン電極および薄膜トランジスタのチャネル部を形成する第三の工程と、
層間絶縁膜を形成し、第四のフォトリソグラフィを用いて、該層間絶縁膜にゲート配線端子部、ソース配線端子部、および薄膜トランジスタのドレイン電極に達するコンタクトホールをそれぞれ形成する第四の工程と、
透明導電性薄膜を成膜し、第五のフォトリソグラフィを用いて、少なくとも画素透過電極と前記コンタクトホールを介して前記ゲート配線端子部および前記ソース配線端子部に電気的に接続する端子パッドパターンを形成する第五の工程とを少なくとも含み、
該第五の工程における透過電極と端子パッドパターンを、
(A)成膜される膜の全体あるいは少なくともその一部が非晶質となる状態で第一の透明導電性膜を成膜する工程と、
(B)フォトリソグラフィによるフォトレジストマスクパターンで該第一の透明導電性膜をパターニング加工する工程と、
(C)前記フォトレジストパターンを除去したのちに、加熱手段などを用いて該第一の透明導電性膜パターンを結晶化する工程と、
(D)該結晶化された第一の透明導電性膜パターンを含む基板上全面に、成膜される膜の少なくとも一部が非結晶質となる状態で第二の透明導電性膜を成膜する工程と、
(E)非晶質状態の透明導電性膜をエッチングすることが可能でかつ結晶化状態の透明導電性膜をエッチングすることが不可能な薬液を用いたウエットエッチングで、該第二の透明導電性膜を前記結晶化された第一の透明導電性膜パターンと同一形状にパターニング加工する工程、
とを少なくとも含むプロセスを用いて形成することを特徴とするものである。
本発明の実施に形態1にかかわる半透過型液晶表示装置の製造方法を、図を用いて説明する。図1は本発明の実施の形態1にかかわる半透過型液晶表示装置の平面図、図2は断面図、そして図3Aから図3Gは各工程を示す断面図である。
上述した実施例1の半透過型液晶表示装置は、図3Eから図3Gの工程を図4Eから図4Gに示す工程で作製することもできる。この本発明の実施例2にかかわる半透過型液晶表示装置の製造方法を、図4を用いて説明する。なお、図4Aから図4Dまでの工程は実施の形態1と同じであるので説明を省略する。
つぎに、本発明の実施の形態3にかかわる反射型液晶表示装置の製造方法を、図を用いて説明する。図5は本発明の実施の形態1にかかわる反射型液晶表示装置の平面図、図6は断面図、そして図7Aから図7Gは各工程を示す断面図である。
上述した実施例3の反射型液晶表示装置は、図7Eから図7Gの工程を図8Eから図8Gに示す工程で作製することもできる。この本発明の実施例4にかかわる反射型液晶表示装置の製造方法を、図8を用いて説明する。なお、図8Aから図8Dまでの工程は実施の形態3と同じであるので説明を省略する。
つぎに本発明の実施の形態2にかかわる透過型液晶表示装置の製造方法を、図を用いて説明する。図9は本発明の実施の形態1にかかわる透過型液晶表示装置の平面図、図10は断面図、そして図11Aから図11Fは各工程を示す断面図である。
2 ゲート電極
3 補助容量電極
4 ゲート配線
5 ゲート端子部
6 第1の絶縁膜
7 半導体膜
8 オーミックコンタクト膜
9 ソース電極
10 ドレイン電極
12 ソース端子部
13 第2の絶縁膜
14 有機樹脂膜
15 凹凸反射電極の凹部
16 画素透過部の凹状抜きパターン
17 画素ドレインコンタクトホール
18 ゲート端子部コンタクトホール
19 ソース端子部コンタクトホール
20 下層透過電極膜
21 下層ゲート端子パッド
22 下層ソース端子パッド
23 透明導電膜の段差部の断線発生部
24 上層透過電極膜
25 上層ゲート端子パッド
26 上層ソース端子パッド
27 反射電極膜
Claims (9)
- 基板上に、ITOからなる透明導電性薄膜パターンを形成する工程であって、該透明導電性薄膜パターンを、
(A)成膜される膜の全体あるいは少なくともその一部が非晶質となる状態で、第一の透明導電性膜を成膜する工程と、
(B)フォトリソグラフィによるフォトレジストマスクパターンを用いて、該第一の透明導電性膜をパターニング加工する工程と、
(C)前記フォトレジストパターンを除去したのちに、該第一の透明導電性膜パターンを結晶化する工程と、
該結晶化された第一の透明導電性膜パターンを含む基板上に、第二の透明導電性膜を成膜することにより、該結晶化された第一の透明導電性膜パターン上に多結晶化ITO膜を形成し、該結晶化された第一の透明導電性膜パターン以外の部分では非晶質状態のITO膜を形成する工程と、
(D)シュウ酸を用いたウエットエッチングで、前記第二の透明導電性膜を前記結晶化された第一の透明導電性膜パターンと同一形状にパターニング加工する工程、とを少なくとも含む透明導電性薄膜の形成方法。 - 透明性絶縁基板上に第一の金属薄膜を成膜し、第一のフォトリソグラフィを用いて、少なくともゲート配線、ゲート電極を形成する第一の工程と、
ゲート絶縁膜、半導体能動膜、オーミックコンタクト膜を順次成膜し、第二のフォトリソグラフィを用いて半導体層を形成する第二の工程と、
第二の金属薄膜を成膜し、第三のフォトリソグラフィを用いて、ソース配線、ソース電極、ドレイン電極および薄膜トランジスタのチャネル部を形成する第三の工程と、
層間絶縁膜を形成し、第四のフォトリソグラフィを用いて、該層間絶縁膜上の画素反射電極部の表面に凹凸形状と、画素透過電極部となる開口部と、ゲート配線端子部、ソース配線端子部、およびドレイン電極に達するコンタクトホールをそれぞれ形成する第四の工程と、
透明導電性薄膜を成膜し、第五のフォトリソグラフィを用いて、少なくとも透過部の画素透過電極と、前記コンタクトホールを介して前記ゲート配線端子部および前記ソース配線端子部に電気的に接続する端子パッドパターンを形成する第五の工程と、
第三の金属薄膜を成膜し、第六のフォトグラフィを用いて、反射画素電極を形成する第六の工程とを少なくとも含み、
前記第五の工程を請求項1記載の方法を用いて行なうことを特徴とする半透過型液晶表示装置の製造方法。 - 透明性絶縁基板上に第一の金属薄膜を成膜し、第一のフォトリソグラフィを用いて、少なくともゲート配線、ゲート電極を形成する第一の工程と、
ゲート絶縁膜、半導体能動膜、オーミックコンタクト膜を順次成膜し、第二のフォトリソグラフィを用いて半導体層を形成する第二の工程と、
第二の金属薄膜を成膜し、第三のフォトリソグラフィを用いて、ソース配線、ソース電極、ドレイン電極および薄膜トランジスタのチャネル部を形成する第三の工程と、
層間絶縁膜を形成し、第四のフォトリソグラフィを用いて、該層間絶縁膜上の画素反射電極部の表面に凹凸形状と、画素透過電極部となる開口部と、ゲート配線端子部、ソース配線端子部、およびドレイン電極に達するコンタクトホールをそれぞれ形成する第四の工程と、
第一の透明導電性膜を、成膜される膜の全体あるいは少なくともその一部が非晶質の状態となるように成膜し、第五のフォトリソグラフィによるフォトレジストマスクパターンで該第一の透明導電性膜をパターニング加工して、少なくとも透過部の画素透過電極と、前記コンタクトホールを介して前記ゲート配線端子部および前記ソース配線端子部に電気的に接続する端子パッドパターンを形成する第五の工程と、
加熱手段を用いて前記第一の非晶質状態の透明導電性膜パターンを結晶化する第六の工程と、
第三の金属薄膜を成膜し、第六のフォトリソグラフィを用いて反射画素電極を形成する第七の工程と、
第二の透明導電性膜を、成膜される膜の全体あるいは少なくともその一部が非晶質の状態となるように、成膜したのちに、シュウ酸を用いたウエットエッチングで、前記第二の透明導電性膜をエッチングする第八の工程、
とを少なくとも含む半透過型液晶表示装置の製造方法。 - 前記第一の非晶質状態の透明導電性膜パターンを結晶化する工程は、前記第三の金属薄膜を成膜する際の基板予備加熱工程によって行なう請求項3記載の半透過型液晶表示装置の製造方法。
- 透明性絶縁基板上に、第一の金属薄膜を成膜し、第一のフォトリソグラフィを用いて、少なくともゲート配線、ゲート電極を形成する第一の工程と、
ゲート絶縁膜、半導体能動膜、オーミックコンタクト膜を順次成膜し、第二のフォトリソグラフィを用いて半導体層を形成する第二の工程と、
第二の金属薄膜を成膜し、第三のフォトリソグラフィを用いて、ソース配線、ソース電極、ドレイン電極および薄膜トランジスタのチャネル部を形成する第三の工程と、
層間絶縁膜を形成し、第四のフォトリソグラフィを用いて、該層間絶縁膜上の画素反射電極部の表面に凹凸形状と、ゲート配線端子部、ソース配線端子部、およびドレイン電極に達するコンタクトホールをそれぞれ形成する第四の工程と、
透明導電性薄膜を成膜し、第五のフォトリソグラフィを用いて、少なくとも前記コンタクトホールを介して前記ゲート配線端子部および前記ソース配線端子部に電気的に接続する端子パッドパターンを形成する第五の工程と、
第三の金属薄膜を成膜し、第六のフォトリソグラフィを用いて反射画素電極を形成する第六の工程とを少なくとも含み、
前記第五の工程を請求項1記載の方法を用いて行なう反射型液晶表示装置の製造方法。 - 透明性絶縁基板上に、第一の金属薄膜を成膜し、第一のフォトリソグラフィを用いて、少なくともゲート配線、ゲート電極を形成する第一の工程と、
ゲート絶縁膜、半導体能動膜、オーミックコンタクト膜を順次成膜し、第二のフォトリソグラフィを用いて半導体層を形成する第二の工程と、
第二の金属薄膜を成膜し、第三のフォトリソグラフィを用いて、ソース配線、ソース電極、ドレイン電極および薄膜トランジスタのチャネル部を形成する第三の工程と、
層間絶縁膜を形成し、第四のフォトリソグラフィを用いて、該層間絶縁膜上の画素反射電極部の表面に凹凸形状と、ゲート配線端子部、ソース配線端子部、およびドレイン電極に達するコンタクトホールをそれぞれ形成する第四の工程と、
第一の透明導電性膜を、成膜される膜の全体あるいは少なくともその一部が非晶質の状態となるように成膜し、第五のフォトリソグラフィによるフォトレジストマスクパターンで該第一の透明導電性膜をパターニング加工して、少なくとも前記コンタクトホールを介して前記ゲート配線端子部および前記ソース配線端子部に電気的に接続する端子パッドパターンを形成する第五の工程と、
加熱手段を用いて前記第一の非晶質状態の透明導電性膜パターンを結晶化する第六の工程と、
第三の金属薄膜を成膜し、第六のフォトリソグラフィを用いて反射画素電極を形成する第七の工程と、
第二の透明導電性膜を、成膜される膜の全体あるいは少なくともその一部が非晶質の状態となるように、成膜したのちに、シュウ酸を用いたウエットエッチングで、前記第二の透明導電性膜をエッチングする第八の工程、
とを少なくとも含む反射型液晶表示装置の製造方法。 - 前記第一の非晶質状態の透明導電性膜パターンを結晶化する工程は、前記第三の金属薄膜を成膜する際の基板予備加熱工程によって行なう請求項6記載の反射型液晶表示装置の製造方法。
- 透明性絶縁基板上に、第一の金属薄膜を成膜し、第一のフォトリソグラフィを用いて、少なくともゲート配線、ゲート電極を形成する第一の工程と、
ゲート絶縁膜、半導体能動膜、オーミックコンタクト膜を順次成膜し、第二のフォトリソグラフィを用いて半導体層を形成する第二の工程と、
第二の金属薄膜を成膜し、第三のフォトリソグラフィを用いて、ソース配線、ソース電極、ドレイン電極および薄膜トランジスタのチャネル部を形成する第三の工程と、
層間絶縁膜を形成し、第四のフォトリソグラフィを用いて、該層間絶縁膜にゲート配線端子部、ソース配線端子部、および薄膜トランジスタのドレイン電極に達するコンタクトホールをそれぞれ形成する第四の工程と、
透明導電性薄膜を成膜し、第五のフォトリソグラフィを用いて、少なくとも画素透過電極と前記コンタクトホールを介して前記ゲート配線端子部および前記ソース配線端子部に電気的に接続する端子パッドパターンを形成する第五の工程とを少なくとも含み、
前記第五の工程を請求項1記載の方法を用いて行なう透過型液晶表示装置の製造方法。 - 請求項1〜8のいずれか1項に記載の工程を少なくとも含む工程を用いて製造される液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004065616A JP4464715B2 (ja) | 2004-03-09 | 2004-03-09 | 液晶表示装置およびこれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004065616A JP4464715B2 (ja) | 2004-03-09 | 2004-03-09 | 液晶表示装置およびこれらの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005259371A JP2005259371A (ja) | 2005-09-22 |
JP2005259371A5 JP2005259371A5 (ja) | 2006-11-16 |
JP4464715B2 true JP4464715B2 (ja) | 2010-05-19 |
Family
ID=35084908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004065616A Expired - Fee Related JP4464715B2 (ja) | 2004-03-09 | 2004-03-09 | 液晶表示装置およびこれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4464715B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101147261B1 (ko) | 2004-12-04 | 2012-05-18 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
TWI292625B (en) * | 2006-01-02 | 2008-01-11 | Au Optronics Corp | Fabricating method for pixel structure |
JP5000937B2 (ja) * | 2006-06-30 | 2012-08-15 | 三菱電機株式会社 | 半導体デバイスの製造方法 |
JP5175064B2 (ja) * | 2007-06-01 | 2013-04-03 | 株式会社ジャパンディスプレイウェスト | 電気光学装置の製造方法および透明電極の形成方法 |
JP5437895B2 (ja) | 2010-04-20 | 2014-03-12 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
JP2014095795A (ja) * | 2012-11-09 | 2014-05-22 | Japan Display Inc | 液晶表示装置およびその製造方法 |
TWI616010B (zh) * | 2012-11-30 | 2018-02-21 | 樂金顯示科技股份有限公司 | 導電基板及其製備方法 |
JP6268568B2 (ja) * | 2013-04-09 | 2018-01-31 | 大日本印刷株式会社 | 積層体の製造方法および積層体 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3850462B2 (ja) * | 1995-04-26 | 2006-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2000067657A (ja) * | 1998-08-26 | 2000-03-03 | Internatl Business Mach Corp <Ibm> | 赤外線透過に優れた透明導電膜及びその製造方法 |
JP2002170431A (ja) * | 2000-11-29 | 2002-06-14 | Idemitsu Kosan Co Ltd | 電極基板およびその製造方法 |
JP2003163221A (ja) * | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP4479994B2 (ja) * | 2004-02-27 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2004
- 2004-03-09 JP JP2004065616A patent/JP4464715B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005259371A (ja) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7847910B2 (en) | Display panel and method of manufacturing the same | |
US7553711B2 (en) | Method for fabricating a thin film transistor for use with a flat panel display device | |
KR100698950B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
US7986387B2 (en) | Transflective liquid crystal display device and method of fabricating the same | |
US7336324B2 (en) | Array substrate for liquid crystal display device and fabricating method thereof | |
US20090250244A1 (en) | Transparent conductive film, display device, and manufacturing method thereof | |
JP5214858B2 (ja) | Tftアレイ基板及びその製造方法 | |
US7833813B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
JP4802462B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
KR20000063024A (ko) | 액정 표시 장치와 그 제조 방법 | |
JP5215620B2 (ja) | 半導体デバイス、表示装置及び半導体デバイスの製造方法 | |
US8030654B2 (en) | Thin film transistor and method of manufacturing the same | |
US7388229B2 (en) | Thin film transistor substrate, manufacturing method of thin film transistor, and display device | |
KR100866943B1 (ko) | Tft 어레이 기판 및 그 제조 방법과, 이것을 사용한표시장치 | |
US7630049B2 (en) | Display device and method with lower layer film formed on substrate but between transparent conductive film and organic layer and then protective film on the transparent film | |
US20090117333A1 (en) | Method of manufacturing display device and display device therefrom | |
JP4464715B2 (ja) | 液晶表示装置およびこれらの製造方法 | |
US7002651B2 (en) | Transflective type liquid crystal display device and method for manufacturing the same | |
JP5393071B2 (ja) | 電子デバイス、及びその製造方法、並びに電子機器 | |
US8197995B2 (en) | Method of manufacturing array substrate of transreflective liquid crystal display | |
JP4338481B2 (ja) | 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ | |
JP5032188B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4084630B2 (ja) | 液晶表示装置 | |
JP4814862B2 (ja) | 液晶表示装置 | |
JP2010266571A (ja) | 半透過性膜、表示デバイス、及びパターン基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061002 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4464715 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |