JP4460660B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP4460660B2 JP4460660B2 JP32413198A JP32413198A JP4460660B2 JP 4460660 B2 JP4460660 B2 JP 4460660B2 JP 32413198 A JP32413198 A JP 32413198A JP 32413198 A JP32413198 A JP 32413198A JP 4460660 B2 JP4460660 B2 JP 4460660B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- connection switch
- charge
- data bus
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置やプラズマディスプレイ装置などのように表示パネルを有する表示装置に関する。
【０００２】
【従来の技術】
図１１は従来の液晶表示装置の一例の一部分の回路構成図である。図１１中、１は画像表示部、２−１１〜２−４４は液晶容量、３−１１〜３−４４は保持容量、４−１１〜４−４４はスイッチ素子をなす薄膜トランジスタである。
【０００３】
また、５−１〜５−４はデータバス、６−１〜６−４はゲートバス、７−１〜７−４はデータバス５−１〜５−４と対向基板（コモン電極基板）やゲートバス６−１〜６−４等とのクロス容量であるデータバス等価容量である。なお、データバスの実際の本数は３０００本程度、ゲートバスの実際の本数は１０００本程度である。
【０００４】
また、８はデータバス５−１〜５−４を駆動するデータドライバ、９−１〜９−４は液晶容量２−１１〜２−４４を交流駆動するための切換えスイッチ素子、１０はゲートバス６−１〜６−４を駆動するゲートドライバである。
【０００５】
図１２はデータドライバ８からデータバス５−１〜５−４に出力されるデータ電圧の範囲を示す図、図１３はデータバス５−１〜５−４の１本の電圧波形の一例を示す図であり、図１１に示す従来の液晶表示装置においては、液晶として、低しきい値電圧の液晶が使用されており、２.５Ｖ（コモン電圧）を中心に０〜５Ｖの範囲で交流駆動され、データバス等価容量７−１〜７−４は、１水平期間（約２０μｓ）ごとに充放電を繰り返されることになる。
【０００６】
ここで、データバスの本数を３０００本とすると、データバス等価容量７−１〜７−３０００の充放電のために電源から流れる平均電流Ｉは、データバス等価容量７−１〜７−３０００の合計容量値をＣ［Ｆ］、データバス等価容量７−１〜７−３０００に充電される合計電荷量をＱ［Ｃ］、充電周期をＴ［ｓ］、データバス等価容量７−１〜７−３０００に充電される電圧をＶ［Ｖ］とすると、
Ｉ＝Ｑ／Ｔ
＝ＣＶ／Ｔ
＝１００ｐＦ×３０００本×５Ｖ／（２０μｓ×２）
＝３７.５ｍＡ
となる。
【０００７】
したがって、電源電圧を５Ｖとすると、データバス等価容量７−１〜７−３０００の充放電のために消費される電力は、
５Ｖ×３７.５ｍＡ＝０.１９Ｗ
となる。
【０００８】
なお、低しきい値電圧の液晶を使用しない場合は、液晶容量に充電しなければならない電圧振幅は、１０ＶP-Pなので、電流は２倍、電圧も２倍となり、消費電力は４倍の０.７５Ｗとなってしまう。
【０００９】
これに対して、低しきい値電圧の液晶を使用して低電力化を図ると、ドライバＩＣ自身の消費電力及び制御回路も含めた駆動回路全体の電力は約０.４Ｗ程度となり、バックライト込みでは２Ｗ程度となる。
【００１０】
【発明が解決しようとする課題】
近年、反射型カラー液晶表示装置が実現されているが、反射型カラー液晶表示装置は、バックライトを必要としないので、大幅な低電力化が可能であるが、たとえば、携帯情報端末は小さなバッテリーで長時間使用することが望まれていることから、携帯情報端末などに使用される反射型カラー液晶表示装置においては、更に電力を下げることが必要とされる。
【００１１】
ここに、図１１に示す従来の液晶表示装置は、液晶容量２−１１〜２−４４を交流駆動しなければならないため、常に、データバス５−１〜５−４の充放電を繰り返さなければならないが、これまで、バックライトの消費電力が駆動回路全体の消費電力の５倍程度もあったため、データバス５−１〜５−４を充放電する電力などは全く問題とならなかった。
【００１２】
しかし、反射型カラー液晶表示装置においては、駆動回路全体の消費電力に対するデータバス５−１〜５−４を充放電する電力の割合が大きく、更なる低電力化を図るためには、データバス５−１〜５−４を充放電する電力の低減化が必要となる。
【００１３】
なお、駆動周波数（フレームレート）を下げるようにする場合には、低電力化を図ることができるが、このようにする場合には、画面のチラツキ（フリッカ）により画質が低下してしまうという問題点がある。
【００１４】
本発明は、かかる点に鑑み、駆動周波数を下げることなく、即ち、画面のチラツキによる画質の低下を招くことなく、低電力化を図ることができるようにした表示装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明中、第１の発明の表示装置は、表示パネルに設けられているデータバス群の電荷を回収して回生する電荷回収回生手段を有し、前記電荷回収回生手段は、電荷回収用配線と、前記データバス群の各データバスと前記電荷回収用配線との接続、非接続を図る第１の接続スイッチ素子群と、前記データバス群から前記第１の接続スイッチ素子群及び前記電荷回収用配線を介して回収される電荷を入力して、出力電荷を電力蓄積回路又は電力消費回路に供給するＤＣ−ＤＣコンバータを有しているというものである。
【００１６】
本発明中、第２の発明の表示装置は、表示パネルに設けられている駆動極性を逆にする第１及び第２のデータバス群の電荷を回収して回生する電荷回収回生手段を有し、前記電荷回収回生手段は、第１及び第２の電荷回収回生手段を有し、前記第１の電荷回収回生手段は、第１の電荷回収用配線と、前記第１のデータバス群の各データバスと前記第１の電荷回収用配線との接続、非接続を図る第１の接続スイッチ素子群と、前記第１のデータバス群の各データバスとデータバス駆動回路との接続、非接続を図る第２の接続スイッチ素子群と、前記第１のデータバス群から前記第１の接続スイッチ素子群及び前記第１の電荷回収用配線を介して回収される電荷を入力して、出力電荷を電力蓄積回路又は電力消費回路に供給する第１のＤＣ−ＤＣコンバータとを有し、前記第１のデータバス群の駆動が正極性駆動から負極性駆動に移行した後の一定期間、前記第１の接続スイッチ素子群の接続スイッチ素子はオン、前記第２の接続スイッチ素子群の接続スイッチ素子はオフとなるように制御され、前記第２の電荷回収回生手段は、第２の電荷回収用配線と、前記第２のデータバス群の各データバスと前記第２の電荷回収用配線との接続、非接続を図る第３の接続スイッチ素子群と、前記第２のデータバス群の各データバスと前記データバス駆動回路との接続、非接続を図る第４の接続スイッチ素子群と、前記第２のデータバス群から前記第３の接続スイッチ素子群及び前記第２の電荷回収用配線を介して回収される電荷を入力して、出力電荷を前記電力蓄積回路又は前記電力消費回路に供給する第２のＤＣ−ＤＣコンバータとを有し、前記第２のデータバス群の駆動が正極性駆動から負極性駆動に移行した後の一定期間、前記第３の接続スイッチ素子群の接続スイッチ素子はオン、前記第４の接続スイッチ素子群の接続スイッチ素子はオフとなるように制御されるというものである。
【００１７】
本発明中、第３の発明の表示装置は、表示パネルに設けられているゲートバス群の電荷を回収して回生する電荷回収回生手段を有し、前記電荷回収回生手段は、電荷回収用配線と、前記ゲートバス群の各ゲートバスと前記電荷回収用配線との接続、非接続を図る接続スイッチ素子群と、前記ゲートバス群の各ゲートバスから前記接続スイッチ素子群の対応する接続スイッチ素子及び前記電荷回収用配線を介して回収される電荷を入力して、出力電荷を電力蓄積回路又は電力消費回路に供給するＤＣ−ＤＣコンバータとを有し、前記接続スイッチ素子群の各接続スイッチ素子は、対応するゲートバスが選択時から非選択時に移行した後の一定期間、オンとなるように制御されるというものである。
【００１８】
本発明中、第４の発明の表示装置は、表示パネルに設けられているデータバス群及びゲートバス群の電荷を回収して回生する電荷回収回生手段を有し、前記電荷回収回生手段は、第１及び第２の電荷回収回生手段を有し、前記第１の電荷回収回生手段は、第１の電荷回収用配線と、前記データバス群の各データバスと前記第１の電荷回収用配線との接続、非接続を図る第１の接続スイッチ素子群と、前記データバス群の各データバスとデータバス駆動回路との接続、非接続を図る第２の接続スイッチ素子群と、前記データバス群から前記第１の接続スイッチ素子群及び前記第１の電荷回収用配線を介して回収される電荷を入力して、出力電荷を電力蓄積回路又は電力消費回路に供給する第１のＤＣ−ＤＣコンバータとを有し、前記データバス群の駆動が正極性駆動から負極性駆動に移行した後の一定期間、前記第１の接続スイッチ素子群の接続スイッチ素子はオン、前記第２の接続スイッチ素子群の接続スイッチ素子はオフとなるように制御され、前記第２の電荷回収回生手段は、第２の電荷回収用配線と、前記ゲートバス群の各ゲートバスと前記第２の電荷回収用配線との接続、非接続を図る第３の接続スイッチ素子群と、前記ゲートバス群の各ゲートバスから前記第３の接続スイッチ素子群の対応する接続スイッチ素子及び前記第２の電荷回収用配線を介して回収される電荷を入力して、出力電荷を前記電力蓄積回路又は前記電力消費回路に供給する第２のＤＣ−ＤＣコンバータとを有し、前記第３の接続スイッチ素子群の各接続スイッチ素子は、対応するゲートバスが選択時から非選択時に移行した後の一定期間、オンとなるように制御されるというものである。
【００１９】
本発明中、第５の発明の表示装置は、表示パネルに設けられている駆動極性を逆にする第１及び第２のデータバス群及びゲートバス群の電荷を回収して回生する電荷回収回生手段を有し、前記電荷回収回生手段は、第１、第２及び第３の電荷回収回生手段を有し、前記第１の電荷回収回生手段は、第１の電荷回収用配線と、前記第１のデータバス群の各データバスと前記第１の電荷回収用配線との接続、非接続を図る第１の接続スイッチ素子群と、前記第１のデータバス群の各データバスとデータバス駆動回路との接続、非接続を図る第２の接続スイッチ素子群と、前記第１のデータバス群から前記第１の接続スイッチ素子群及び前記第１の電荷回収用配線を介して回収される電荷を入力して、出力電荷を電力蓄積回路又は電力消費回路に供給する第１のＤＣ−ＤＣコンバータとを有し、前記第１のデータバス群の駆動が正極性駆動から負極性駆動に移行した後の一定期間、前記第１の接続スイッチ素子群の接続スイッチ素子はオン、前記第２の接続スイッチ素子群の接続スイッチ素子はオフとなるように制御され、前記第２の電荷回収回生手段は、第２の電荷回収用配線と、前記第２のデータバス群の各データバスと前記第２の電荷回収用配線との接続、非接続を図る第３の接続スイッチ素子群と、前記第２のデータバス群の各データバスと前記データバス駆動回路との接続、非接続を図る第４の接続スイッチ素子群と、前記第２のデータバス群から前記第３の接続スイッチ素子群及び前記第２の電荷回収用配線を介して回収される電荷を入力して、出力電荷を前記電力蓄積回路又は前記電力消費回路に供給する第２のＤＣ−ＤＣコンバータとを有し、前記第２のデータバス群の駆動が正極性駆動から負極性駆動に移行した後の一定期間、前記第３の接続スイッチ素子群の接続スイッチ素子はオン、前記第４の接続スイッチ素子群の接続スイッチ素子はオフとなるように制御され、前記第３の電荷回収回生手段は、第３の電荷回収用配線と、前記ゲートバス群の各ゲートバスと前記第３の電荷回収用配線との接続、非接続を図る第５の接続スイッチ素子群と、前記ゲートバス群の各ゲートバスから前記第５の接続スイッチ素子群の対応する接続スイッチ素子及び前記第３の電荷回収用配線を介して回収される電荷を入力して、出力電荷を前記電力蓄積回路又は前記電力消費回路に供給する第３のＤＣ−ＤＣコンバータとを有し、前記第５の接続スイッチ素子群の各接続スイッチ素子は、対応するゲートバスが選択時から非選択時に移行した後の一定期間、オンとなるように制御されるというものである。
【００２０】
本発明によれば、表示パネルに設けられている所定の配線群の電荷を回収して回生する電荷回収回生手段を備えているので、従来では廃棄していた所定の配線群の電荷を回収して回生を行うことができる。
【００２１】
【発明の実施の形態】
以下、図１〜図１０を参照して、本発明の第１実施形態〜第４実施形態について、本発明を液晶表示装置に適用した場合を例にして説明する。なお、図１、図５、図７、図９において、図１１に対応する部分には同一符号を付し、その重複説明は省略する。
【００２２】
（第１実施形態・・図１〜図４）
図１は本発明の第１実施形態の一部分の回路構成図であり、本発明の第１実施形態は、データバス５−１〜５−４の電荷を回収して回生する電荷回収回生手段１１を設けるようにし、その他については、図１１に示す従来の液晶表示装置と同様に構成したものである。
【００２３】
ただし、本発明の第１実施形態においては、正極性駆動の場合、データ電圧範囲を３.５〜４.５Ｖ、平均データ電圧を４Ｖとし、負極性駆動の場合、データ電圧範囲を０.５〜１.５Ｖ、平均データ電圧を１Ｖとして説明している。後述する本発明の第２実施形態〜第４実施形態においても同様である。なお、１２は電力蓄積回路を構成するバッテリーである。
【００２４】
電荷回収回生手段１１において、１３は電荷回収用配線、１４は電荷放電制御信号Ｓ１を伝送する電荷放電制御信号配線、１５−１〜１５−４は電荷放電制御信号Ｓ１によりオン、オフが制御される接続スイッチ素子である。
【００２５】
なお、接続スイッチ素子１５−１〜１５−４は、データドライバ８のデータ電圧出力端１６−１〜１６−４とデータバス５−１〜５−４との接続、非接続を図るものであり、電荷放電制御信号配線１４及び接続スイッチ素子１５−１〜１５−４は、データドライバ８に内蔵するようにしても良い。
【００２６】
電荷放電制御信号Ｓ１は、データバス５−１〜５−４の駆動が正極性駆動から負極性駆動に移行した後、データバス５−１〜５−４の電圧がほぼ１Ｖとなるまでの期間はＬレベルとされ、その他の期間はＨレベルとされるものである。
【００２７】
また、接続スイッチ素子１５−１〜１５−４は、電荷放電制御信号Ｓ１＝Ｌレベルとされる場合にはオフ、電荷放電制御信号Ｓ１＝Ｈレベルとされる場合はオンとなるものである。
【００２８】
また、１７は電荷放電制御信号Ｓ２を伝送する電荷放電制御信号配線、１８−１〜１８−４は電荷放電制御信号Ｓ２によりオン、オフが制御される薄膜トランジスタ、１９はＤＣ−ＤＣコンバータである。
【００２９】
なお、電荷回収用配線１３、電荷放電制御信号配線１７及び薄膜トランジスタ１８−１〜１８−４は、電荷放電制御信号配線１４及び接続スイッチ素子１５−１〜１５−４とともにデータドライバ８に内蔵するようにしても良い。
【００３０】
電荷放電制御信号Ｓ２は、データバス５−１〜５−４の駆動が正極性駆動から負極性駆動に移行した後、データバス５−１〜５−４の電圧が１Ｖとなるまでの期間はＨレベル、その他の期間はＬレベルとされるものである。
【００３１】
また、薄膜トランジスタ１８−１〜１８−４は、電荷放電制御信号Ｓ２＝Ｈレベルとされる場合にはオン、電荷放電制御信号Ｓ２＝Ｌレベルとされる場合はオフとなるものである。
【００３２】
図２はＤＣ−ＤＣコンバータ１９の構成を示す回路図である。図２中、２０、２１は入力端子、２２、２３は出力端子、２４は変圧器、２５はデータバス５−１〜５−４から回収される電荷による入力電流を高周波電流に変換するスイッチング素子をなす電界効果トランジスタである。
【００３３】
また、２６は電界効果トランジスタ２５のスイッチングを制御する制御回路、２７は入力電圧安定化用のコンデンサ、２８は整流素子をなすダイオード、２９は平滑回路をなすコンデンサである。
【００３４】
制御回路２６は、データバス５−１〜５−４からの電荷回収時、入力端子２０、２１間の電圧がほぼ１Ｖとなるように電界効果トランジスタ２５のオン、オフを制御するものである。なお、図３は制御回路２６の出力波形を示すタイムチャートであり、図３Ａは入力電圧が高い場合、図３Ｂは入力電圧が適切な場合を示している。
【００３５】
即ち、制御回路２６は、ＤＣ−ＤＣコンバータ１９の入力電圧が高い場合（入力電流が多い場合）には、電界効果トランジスタ２５のＯＮ／ＯＦＦレートを上げて出力電流が多くなるようにし、ＤＣ−ＤＣコンバータ１９の入力電圧が低い場合（入力電流が少ない場合）には、電界効果トランジスタ２５のＯＮ／ＯＦＦレートを下げて出力電流を下げるようにし、入力端子２０、２１間の電圧がほぼ１Ｖとなるように制御している。
【００３６】
図４は本発明の第１実施形態の動作例を示すタイムチャートであり、図４Ａは電荷放電制御信号Ｓ１、図４Ｂは電荷放電制御信号Ｓ２、図４Ｃは接続スイッチ素子（ＳＷ）１５−１〜１５−４のオン、オフ状態、図４Ｄは薄膜トランジスタ（ＴＦＴ）１８−１〜１８−４のオン、オフ状態、図４Ｅはデータバス（ＤＢ）５−１〜５−４の電圧を示している。
【００３７】
即ち、本発明の第１実施形態においては、データバス５−１〜５−４の駆動が正極性駆動から負極性駆動に移行する場合、電荷放電制御信号Ｓ１＝Ｌレベル、接続スイッチ素子１５−１〜１５−４＝ＯＦＦ、電荷放電制御信号Ｓ２＝Ｈレベル、薄膜トランジスタ１８−１〜１８−４＝ＯＮとされる。
【００３８】
この結果、データバス５−１〜５−４に充電されていた電荷は、薄膜トランジスタ１８−１〜１８−４及び電荷回収用配線１３を介してＤＣ−ＤＣコンバータ１９に供給され、データバス５−１〜５−４の電荷の放電が行われると共に、ＤＣ−ＤＣコンバータ１９の出力電荷がバッテリー１２に供給される。
【００３９】
そして、データバス５−１〜５−４の電圧がＤＣ−ＤＣコンバータ１９の入力端子２０、２１間の電圧である略１Ｖに下降すると、電荷放電制御信号Ｓ１＝Ｈレベル、接続スイッチ素子１５−１〜１５−４＝ＯＮ、電荷放電制御信号Ｓ２＝Ｌレベル、薄膜トランジスタ１８−１〜１８−４＝ＯＦＦとされる。
【００４０】
この結果、データバス５−１〜５−４は、データドライバ８により駆動され、データバス５−１〜５−４の電圧は、最終的にはデータドライバ８から出力される負極性のデータ電圧の値となる。
【００４１】
このように、本発明の第１実施形態によれば、データバス５−１〜５−４を負極性駆動する場合、従来では廃棄していたデータバス５−１〜５−４の電荷をＤＣ−ＤＣコンバータ１９を介してバッテリー１２に回収して回生することができるので、データバス５−１〜５−４を同極性で駆動する液晶表示装置に関し、駆動周波数を下げることなく、即ち、画面のチラツキによる画質の低下を招くことなく、低電力化を図ることができる。
【００４２】
なお、本発明の第１実施形態においては、データドライバ８とデータバス５−１〜５−４との接続、非接続を図るために、接続スイッチ素子１５−１〜１５−４を設けるようにした場合について説明したが、これら接続スイッチ素子１５−１〜１５−４を設けないように構成しても良い。
【００４３】
（第２実施形態・・図５、図６）
図５は本発明の第２実施形態の一部分の回路構成図であり、本発明の第２実施形態は、データバス５−１〜５−４の電荷を回収して回生する電荷回収回生手段３０を設けるようにし、その他については、図１１に示す従来の液晶表示装置と同様に構成したものである。なお、３１は電荷蓄積回路を構成するバッテリーである。
【００４４】
電荷回収回生手段３０において、３２は電荷回収用配線、３３は電荷充放電制御信号Ｓ３を伝送する電荷充放電制御信号配線、３４−１〜３４−４は電荷充放電制御信号Ｓ３によりオン、オフが制御される接続スイッチ素子である。
【００４５】
なお、接続スイッチ素子３４−１〜３４−４は、データドライバ８のデータ電圧出力端１６−１〜１６−４とデータバス５−１〜５−４との接続、非接続を図るものであり、電荷充放電制御信号配線３３及び接続スイッチ素子３４−１〜３４−４は、データドライバ８に内蔵するようにしても良い。
【００４６】
電荷充放電制御信号Ｓ３は、データバス５−１〜５−４の駆動が正極性駆動から負極性駆動に移行した後、データバス５−１〜５−４の電圧がほぼ１Ｖとなるまでの期間、及び、データバス５−１〜５−４の駆動が負極性駆動から正極性駆動に移行した後、データバス５−１〜５−４の電圧がほぼ４Ｖとなるまでの期間はＬレベル、その他の期間はＨレベルとされるものである。
【００４７】
また、接続スイッチ素子３４−１〜３４−４は、電荷充放電制御信号Ｓ３＝Ｌレベルとされる場合にはオフ、電荷充放電制御信号Ｓ３＝Ｈレベルとされる場合はオンとなるものである。
【００４８】
また、３５は電荷充放電制御信号Ｓ４を伝送する電荷充放電制御信号配線、３６−１〜３６−４は電荷充放電制御信号Ｓ４によりオン、オフが制御される薄膜トランジスタである。
【００４９】
なお、電荷回収用配線３２、電荷充放電制御信号配線３５及び薄膜トランジスタ３６−１〜３６−４は、電荷充放電制御信号配線３３及び接続スイッチ素子３４−１〜３４−４とともにデータドライバ８に内蔵するようにしても良い。
【００５０】
電荷充放電制御信号Ｓ４は、データバス５−１〜５−４の駆動が正極性駆動から負極性駆動に移行した後、データバス５−１〜５−４の電圧がほぼ１Ｖとなるまでの期間、及び、データバス５−１〜５−４の駆動が負極性駆動から正極性駆動に移行した後、データバス５−１〜５−４の電圧がほぼ４Ｖとなるまでの期間はＨレベル、その他の期間はＬレベルとされるものである。
【００５１】
また、薄膜トランジスタ３６−１〜３６−４は、電荷充放電制御信号Ｓ４＝Ｈレベルとされる場合にはオン、電荷充放電制御信号Ｓ４＝Ｌレベルとされる場合はオフとなるものである。
【００５２】
また、３７は図１（図２）に示すＤＣ−ＤＣコンバータ１９と同様に構成されたＤＣ−ＤＣコンバータであり、３８、３９は入力端子、４０、４１は出力端子である。なお、本発明の第２実施形態においても、ＤＣ−ＤＣコンバータ３７の入力端子３８、３９間の電圧が１Ｖとなるように制御される。
【００５３】
また、４２は電源電圧５Ｖを入力するための電源電圧入力端子、４３、４４は電荷充放電制御信号Ｓ５によって切換え動作が制御される切換えスイッチ素子であり、電荷充放電制御信号Ｓ５は、データバス５−１〜５−４の駆動が正極性駆動から負極性駆動に移行した後、データバス５−１〜５−４の電圧が１Ｖとなるまでの期間はＨレベルとされ、その他の期間はＬレベルとされるものである。
【００５４】
切換えスイッチ素子４３は、ノード４３ＡをＤＣ−ＤＣコンバータ３７の入力端子３８に接続され、ノード４３Ｂを電源電圧入力端子４２に接続され、ノード４３Ｃを電荷回収用配線３２に接続されており、電荷充放電制御信号Ｓ５＝Ｈレベルとされる場合には、ノード４３Ａをノード４３Ｃに接続し、電荷充放電制御信号Ｓ５＝Ｌレベルとされる場合には、ノード４３Ａをノード４３Ｂに接続するものである。
【００５５】
また、切換えスイッチ素子４４は、ノード４４ＡをＤＣ−ＤＣコンバータ３７の入力端子３９に接続され、ノード４４Ｂを電荷回収用配線３２に接続され、ノード４４Ｃを接地されており、電荷充放電制御信号Ｓ５＝Ｈレベルとされる場合には、ノード４４Ａをノード４４Ｃに接続し、電荷充放電制御信号Ｓ５＝Ｌレベルとされる場合には、ノード４４Ａをノード４４Ｂに接続するものである。
【００５６】
図６は本発明の第２実施形態の動作例を示すタイムチャートであり、図６Ａは電荷充放電制御信号Ｓ３、図６Ｂは電荷充放電制御信号Ｓ４、図６Ｃは電荷充放電制御信号Ｓ５、図６Ｄは接続スイッチ素子（ＳＷ）３４−１〜３４−４のオン、オフ状態、図６Ｅは薄膜トランジスタ（ＴＦＴ）３６−１〜３６−４のオン、オフ状態、図６Ｆはデータバス（ＤＢ）５−１〜５−４の電圧を示している。
【００５７】
即ち、本発明の第２実施形態においては、データバス５−１〜５−４の駆動が正極性駆動から負極性駆動に移行する場合、電荷充放電制御信号Ｓ３＝Ｌレベル、接続スイッチ素子３４−１〜３４−４＝ＯＦＦ、電荷充放電制御信号Ｓ４＝Ｈレベル、薄膜トランジスタ３４−１〜３４−４＝ＯＮとされる。
【００５８】
また、電荷充放電制御信号Ｓ５＝Ｈレベルとされ、切換えスイッチ素子４３においては、ノード４３Ａ、４３Ｃが接続状態、切換えスイッチ素子４４においては、ノード４４Ａ、４４Ｃ間が接続状態とされる。
【００５９】
この結果、データバス５−１〜５−４に充電されていた電荷は、薄膜トランジスタ３６−１〜３６−４及び電荷回収用配線３２を介してＤＣ−ＤＣコンバータ３７に供給され、データバス５−１〜５−４の電荷の放電が行われると共に、ＤＣ−ＤＣコンバータ３７の出力電荷がバッテリー３１に供給される。
【００６０】
そして、データバス５−１〜５−４の電圧がＤＣ−ＤＣコンバータ３７の入力端子３８、３９間の電圧である略１Ｖに下降すると、電荷充放電制御信号Ｓ３＝Ｈレベル、接続スイッチ素子３４−１〜３４−４＝ＯＮ、電荷充放電制御信号Ｓ４＝Ｌレベル、薄膜トランジスタ３６−１〜３６−４＝ＯＦＦとされる。
【００６１】
この結果、データバス５−１〜５−４は、データドライバ８により駆動され、データバス５−１〜５−４の電圧は、最終的にはデータドライバ８から出力される負極性のデータ電圧の値となる。
【００６２】
また、電荷充放電制御信号Ｓ５＝Ｌレベルとされ、切換えスイッチ素子４３においては、ノード４３Ａ、４３Ｂ間が接続状態、切換えスイッチ素子４４においては、ノード４４Ａ、４４Ｂ間が接続状態とされる。
【００６３】
その後、データバス５−１〜５−４の駆動が負極性駆動から正極性駆動に移行する場合、電荷充放電制御信号Ｓ３＝Ｌレベル、接続スイッチ素子３４−１〜３４−４＝ＯＦＦ、電荷充放電制御信号Ｓ４＝Ｈレベル、薄膜トランジスタ３６−１〜３６−４＝ＯＮとされる。
【００６４】
この結果、データバス５−１〜５−４に対して、電源電圧入力端子４２、切換えスイッチ素子４３、ＤＣ−ＤＣコンバータ３７、切換えスイッチ素子４４、電荷回収用配線３２及び薄膜トランジスタ３６−１〜３６−４を介して電荷の供給が行われる。
【００６５】
そして、データバス５−１〜５−４の電圧が電源電圧５ＶからＤＣ−ＤＣコンバータ３７の入力端子３８、３９間の電圧である略１Ｖだけ低い電圧である略４Ｖに上昇すると、電荷充放電制御信号Ｓ３＝Ｈレベル、接続スイッチ素子３４−１〜３４−４＝ＯＮ、電荷充放電制御信号Ｓ４＝Ｌレベル、薄膜トランジスタ３６−１〜３６−４＝ＯＦＦとされる。
【００６６】
この結果、データバス５−１〜５−４は、データドライバ８により駆動され、データバス５−１〜５−４の電圧は、最終的にはデータドライバ８から出力される正極性のデータ電圧の値となる。
【００６７】
以上のように、本発明の第２実施形態によれば、データバス５−１〜５−４を負極性駆動する場合、従来では廃棄していたデータバス５−１〜５−４の電荷をＤＣ−ＤＣコンバータ３７を介してバッテリー３１に回収して回生することができる。
【００６８】
また、データバス５−１〜５−４を正極性駆動する場合、データドライバ８を使用せずに、電力損失の少ないＤＣ−ＤＣコンバータ３７を使用して正極性データ電圧の平均電圧である略４Ｖまで充電することができるので、データドライバ８による消費電力を低減化することができる。
【００６９】
したがって、本発明の第２実施形態によれば、データバス５−１〜５−４を同極性で駆動する液晶表示装置に関し、駆動周波数を下げることなく、即ち、画面のチラツキによる画質の低下を招くことなく、低電力化を図ることができる。
【００７０】
なお、本発明の第２実施形態においては、データドライバ８とデータバス５−１〜５−４との接続、非接続を図るために、接続スイッチ素子３４−１〜３４−４を設けるようにした場合について説明したが、これら接続スイッチ素子３４−１〜３４−４を設けないように構成しても良い。
【００７１】
（第３実施形態・・図７、図８）
図７は本発明の第３実施形態の一部分の回路構成図であり、本発明の第３実施形態は、図１１に示す従来の液晶表示装置が備えるデータドライバ８と回路構成の異なるデータドライバ４５を設けると共に、データバス５−１〜５−４の電荷を回収して回生する電荷回収回生手段４６を設けるようにし、その他については、図１１に示す従来の液晶表示装置と同様に構成したものである。なお、４７は電荷蓄積回路を構成するバッテリーである。
【００７２】
データドライバ４５は、奇数列のデータバス５−１、５−３の駆動極性と、偶数列のデータバス５−２、５−４の駆動極性とが逆となるようにデータ電圧を出力するように構成し、その他については、図１に示すデータドライバ８と同様に構成したものである。
【００７３】
また、電荷回収回生手段４６において、４８、４９は電荷回収用配線、５０は電荷充放電制御信号Ｓ６を伝送する電荷充放電制御信号配線、５１−１〜５１−４は電荷充放電制御信号Ｓ６によりオン、オフが制御される接続スイッチ素子である。
【００７４】
なお、接続スイッチ素子５１−１〜５１−４は、データドライバ４５のデータ電圧出力端１６−１〜１６−４とデータバス５−１〜５−４との接続、非接続を図るものであり、電荷充放電制御信号配線５０及び接続スイッチ素子５１−１〜５１−４は、データドライバ４５に内蔵するようにしても良い。
【００７５】
電荷充放電制御信号Ｓ６は、データバス５−１〜５−４の駆動が正極性駆動から負極性駆動に移行した後、データバス５−１〜５−４の電圧がほぼ１Ｖとなるまでの期間、及び、データバス５−１〜５−４の駆動が負極性駆動から正極性駆動に移行した後、データバス５−１〜５−４の電圧がほぼ４Ｖとなるまでの期間はＬレベル、その他の期間はＨレベルとされるものである。
【００７６】
また、接続スイッチ素子５１−１〜５１−４は、電荷充放電制御信号Ｓ６＝Ｌレベルとされる場合にはオフ、電荷充放電制御信号Ｓ６＝Ｈレベルとされる場合はオンとなるものである。
【００７７】
また、５２は電荷充放電制御信号Ｓ７を伝送する電荷充放電制御信号配線、５３−１〜５３−４は電荷充放電制御信号Ｓ７によりオン、オフが制御される薄膜トランジスタである。
【００７８】
なお、電荷回収用配線４８、４９、電荷充放電制御信号配線５２及び薄膜トランジスタ５３−１〜５３−４は、電荷充放電制御信号配線５０及び接続スイッチ素子５１−１〜５１−４とともにデータドライバ４５に内蔵するようにしても良い。
【００７９】
電荷充放電制御信号Ｓ７は、データバス５−１〜５−４の駆動が正極性駆動から負極性駆動に移行した後、データバス５−１〜５−４の電圧がほぼ１Ｖとなるまでの期間、及び、データバス５−１〜５−４の駆動が負極性駆動から正極性駆動に移行した後、データバス５−１〜５−４の電圧がほぼ４Ｖとなるまでの期間はＨレベル、その他の期間はＬレベルとされるものである。
【００８０】
また、薄膜トランジスタ５３−１〜５３−４は、電荷充放電制御信号Ｓ７＝Ｈレベルとされる場合にはオン、電荷充放電制御信号Ｓ７＝Ｌレベルとされる場合はオフとなるものである。
【００８１】
また、５４、５５は図１（図２）に示すＤＣ−ＤＣコンバータ１９と同様に構成されたＤＣ−ＤＣコンバータであり、ＤＣ−ＤＣコンバータ５４において、５６、５７は入力端子、５８、５９は出力端子、ＤＣ−ＤＣコンバータ５５において、６０、６１は入力端子、６２、６３は出力端子である。
【００８２】
なお、本発明の第３実施形態においても、ＤＣ−ＤＣコンバータ５４の入力端子５６、５７間の電圧が１Ｖとなり、ＤＣ−ＤＣコンバータ５５の入力端子６０、６１間の電圧が１Ｖとなるように制御される。
【００８３】
また、６４、６５は電源電圧５Ｖを入力するための電源電圧入力端子、６６〜６９は電荷充放電制御信号Ｓ８によって切換え動作が制御される切換えスイッチ素子である。
【００８４】
切換えスイッチ素子６６は、ノード６６ＡをＤＣ−ＤＣコンバータ５４の入力端子５６に接続され、ノード６６Ｂを電源電圧入力端子６４に接続され、ノード６６Ｃを電荷回収用配線４８に接続されており、電荷充放電制御信号Ｓ８＝Ｈレベルとされる場合には、ノード６６Ａをノード６６Ｃに接続し、電荷充放電制御信号Ｓ８＝Ｌレベルとされる場合には、ノード６６Ａをノード６６Ｂに接続するものである。
【００８５】
また、切換えスイッチ素子６７は、ノード６７ＡをＤＣ−ＤＣコンバータ５４の入力端子５７に接続され、ノード６７Ｂを電荷回収用配線４８に接続され、ノード６７Ｃを接地されており、電荷充放電制御信号Ｓ８＝Ｈレベルとされる場合には、ノード６７Ａをノード６７Ｃに接続し、電荷充放電制御信号Ｓ８＝Ｌレベルとされる場合には、ノード６７Ａをノード６７Ｂに接続するものである。
【００８６】
また、切換えスイッチ素子６８は、ノード６８ＡをＤＣ−ＤＣコンバータ５５の入力端子６０に接続され、ノード６８Ｂを電源電圧入力端子６５に接続され、ノード６８Ｃを電荷回収用配線４９に接続されており、電荷充放電制御信号Ｓ８＝Ｈレベルとされる場合には、ノード６８Ａをノード６８Ｂに接続し、電荷充放電制御信号Ｓ８＝Ｌレベルとされる場合には、ノード６８Ａをノード６８Ｃに接続するものである。
【００８７】
また、切換えスイッチ素子６９は、ノード６９ＡをＤＣ−ＤＣコンバータ５５の入力端子６１に接続され、ノード６９Ｂを電荷回収用配線４９に接続され、ノード６９Ｃを接地されており、電荷充放電制御信号Ｓ８＝Ｈレベルとされる場合には、ノード６９Ａをノード６９Ｂに接続し、電荷充放電制御信号Ｓ８＝Ｌレベルとされる場合には、ノード６９Ａをノード６９Ｃに接続するものである。
【００８８】
図８は本発明の第３実施形態の動作例を示すタイムチャートであり、図８Ａは電荷充放電制御信号Ｓ６、図８Ｂは電荷充放電制御信号Ｓ７、図８Ｃは電荷充放電制御信号Ｓ８、図８Ｄは接続スイッチ素子（ＳＷ）５１−１〜５１−４のオン、オフ状態、図８Ｅは薄膜トランジスタ（ＴＦＴ）５３−１〜５３−４のオン、オフ状態、図８Ｆはデータバス（ＤＢ）５−１、５−３の電圧、図８Ｇはデータバス（ＤＢ）５−２、５−４の電圧を示している。
【００８９】
即ち、本発明の第３実施形態においては、データバス５−１、５−３の駆動が正極性駆動から負極性駆動に移行すると共に、データバス５−２、５−４の駆動が負極性駆動から正極性駆動に移行する場合、電荷充放電制御信号Ｓ６＝Ｌレベル、接続スイッチ素子５１−１〜５１−４＝ＯＦＦ、電荷充放電制御信号Ｓ７＝Ｈレベル、薄膜トランジスタ５３−１〜５３−４＝ＯＮとされる。
【００９０】
また、電荷充放電制御信号Ｓ８＝Ｈレベルとされ、切換えスイッチ素子６６においては、ノード６６Ａ、６６Ｃ間が接続状態、切換えスイッチ素子６７においては、ノード６７Ａ、６７Ｃ間が接続状態、切換えスイッチ素子６８においては、ノード６８Ａ、６８Ｂ間が接続状態、切換えスイッチ素子６９においては、ノード６９Ａ、６９Ｂ間が接続状態とされる。
【００９１】
この結果、データバス５−１、５−３に充電されていた電荷は、薄膜トランジスタ５３−１、５３−３及び電荷回収用配線４８を介してＤＣ−ＤＣコンバータ５４に供給され、データバス５−１、５−３の電荷の放電が行われると共に、ＤＣ−ＤＣコンバータ５４の出力電荷がバッテリー４７に供給される。
【００９２】
また、データバス５−２、５−４に対して、電源電圧入力端子６５、切換えスイッチ素子６８、ＤＣ−ＤＣコンバータ５５、切換えスイッチ６９、電荷回収用配線４９及び薄膜トランジスタ５３−２、５３−４を介して電荷の供給が行われる。
【００９３】
そして、データバス５−１、５−３の電圧がＤＣ−ＤＣコンバータ５４の入力端子５６、５７間の電圧である略１Ｖに下降し、データバス５−２、５−４の電圧が電源電圧５ＶからＤＣ−ＤＣコンバータ５５の入力端子６０、６１間の電圧である略１Ｖだけ低い電圧である略４Ｖに上昇すると、電荷充放電制御信号Ｓ６＝Ｈレベル、接続スイッチ素子５１−１〜５１−４＝ＯＮ、電荷充放電制御信号Ｓ７＝Ｌレベル、薄膜トランジスタ５３−１〜５３−４＝ＯＦＦとされる。
【００９４】
この結果、データバス５−１、５−３は、データドライバ４５により駆動され、データバス５−１、５−３の電圧は、最終的にはデータドライバ４５から出力される負極性のデータ電圧の値となると共に、データバス５−２、５−４は、データドライバ４５により駆動され、データバス５−２、５−４の電圧は、最終的にはデータドライバ４５から出力される正極性のデータ電圧の値となる。
【００９５】
また、電荷充放電制御信号Ｓ８＝Ｌレベルとされ、切換えスイッチ素子６６においては、ノード６６Ａ、６６Ｂ間が接続状態、切換えスイッチ素子６７においては、ノード６７Ａ、６７Ｂ間が接続状態、切換えスイッチ素子６８においては、ノード６８Ａ、６８Ｃ間が接続状態、切換えスイッチ素子６９においては、ノード６９Ａ、６９Ｃ間が接続状態とされる。
【００９６】
その後、データバス５−１、５−３の駆動が負極性駆動から正極性駆動に移行すると共に、データバス５−２、５−４の駆動が正極性駆動から負極性駆動に移行する場合、電荷充放電制御信号Ｓ６＝Ｌレベル、接続スイッチ素子５１−１〜５１−４＝ＯＦＦ、電荷充放電制御信号Ｓ７＝Ｈレベル、薄膜トランジスタ５３−１〜５３−４＝ＯＮとされる。
【００９７】
この結果、データバス５−１、５−３に対して、電源電圧入力端子６４、切換えスイッチ素子６６、ＤＣ−ＤＣコンバータ５４、切換えスイッチ６７、電荷回収用配線４８及び薄膜トランジスタ５３−１、５３−３を介して電荷の供給が行われる。
【００９８】
また、データバス５−２、５−４に充電されていた電荷は、薄膜トランジスタ５３−２、５３−４及び電荷回収用配線４９を介してＤＣ−ＤＣコンバータ５５に供給され、データバス５−２、５−４の電荷の放電が行われると共に、ＤＣ−ＤＣコンバータ５５の出力電荷がバッテリー４７に供給される。
【００９９】
そして、データバス５−１、５−３の電圧が電源電圧５ＶからＤＣ−ＤＣコンバータ５４の入力端子５６、５７間の電圧である略１Ｖだけ低い電圧である略４Ｖに上昇し、データバス５−２、５−４の電圧がＤＣ−ＤＣコンバータ５５の入力端子６０、６１間の電圧である略１Ｖに下降すると、電荷充放電制御信号Ｓ６＝Ｈレベル、接続スイッチ素子５１−１〜５１−４＝ＯＮ、電荷充放電制御信号Ｓ７＝Ｌレベル、薄膜トランジスタ５３−１〜５３−４＝ＯＦＦとされる。
【０１００】
この結果、データバス５−１、５−３は、データドライバ４５により駆動され、データバス５−１、５−３の電圧は、最終的にはデータドライバ４５から出力される正極性のデータ電圧の値となると共に、データバス５−２、５−４は、データドライバ４５により駆動され、データバス５−２、５−４の電圧は、最終的にはデータドライバ４５から出力される負極性のデータ電圧の値となる。
【０１０１】
このように、本発明の第３実施形態によれば、データバス５−１、５−３を負極性駆動する場合、従来では廃棄していたデータバス５−１、５−３の電荷をＤＣ−ＤＣコンバータ５４を介してバッテリー４７に回収して回生することができると共に、データバス５−２、５−４を負極性駆動する場合、従来では廃棄していたデータバス５−２、５−４の電荷をＤＣ−ＤＣコンバータ５５を介してバッテリー４７に回収して回生することができる。
【０１０２】
また、データバス５−１、５−３を正極性駆動する場合、データドライバ４５を使用せずに、電力損失の少ないＤＣ−ＤＣコンバータ５４を使用して正極性データ電圧の平均値である略４Ｖまで充電することができると共に、データバス５−２、５−４を正極性駆動する場合、データドライバ４５を使用せずに、電力損失の少ないＤＣ−ＤＣコンバータ５５を使用して正極性データ電圧の平均値である略４Ｖまで充電することができるので、データドライバ４５による消費電力を低減化することができる。
【０１０３】
したがって、本発明の第３実施形態によれば、奇数列のデータバス５−１、５−３と偶数列のデータバス５−２、５−４との駆動極性を逆とする液晶表示装置に関し、駆動周波数を下げることなく、即ち、画面のチラツキによる画質の低下を招くことなく、低電力化を図ることができる。
【０１０４】
なお、本発明の第３実施形態においては、データドライバ４５とデータバス５−１〜５−４との接続、非接続を図るために、接続スイッチ素子５１−１〜５１−４を設けるようにした場合について説明したが、これら接続スイッチ素子５１−１〜５１−４を設けないように構成しても良い。
【０１０５】
（第４実施形態・・図９、図１０）
図９は本発明の第４実施形態の一部分の回路構成図であり、本発明の第４実施形態は、データバス５−１〜５−４及びゲートバス６−１〜６−４の電荷を回収して回生する電荷回収回生手段７０を設けるようにし、その他については、図１１に示す従来の液晶表示装置と同様に構成したものである。なお、７１は電荷蓄積回路を構成するバッテリーである。
【０１０６】
電荷回収回生手段７０は、ゲートバス６−１〜６−４の電荷を回収して回生するために、薄膜トランジスタ７２−１〜７２−４と、電荷回収用配線７３と、ＤＣ−ＤＣコンバータ７４とを追加し、その他については、図５に示す電荷回収回生手段３０と同様に構成したものである。
【０１０７】
ここに、薄膜トランジスタ７２−１〜７２−４は、電荷放電制御信号Ｓ９によりオン、オフが制御されるものであり、ゲートドライバ１０内に内蔵するように構成しても良い。なお、ゲートドライバ１０において、７５−１〜７５−４は、走査に必要なゲート電圧（２０Ｖ）をゲートバス６−１〜６−４に順に繰り返し出力するための接続スイッチ素子である。
【０１０８】
また、ＤＣ−ＤＣコンバータ７４は、図１（図２）に示すＤＣ−ＤＣコンバータ１９と同様に構成したものであり、７６、７７は入力端子、７８、７９は出力端子である。
【０１０９】
図１０は本発明の第４実施形態の動作例を示すタイムチャートであり、図１０Ａは電荷放電制御信号Ｓ９、図１０Ｂは薄膜トランジスタ（ＴＦＴ）７２−２、図１０Ｃはゲートバス（ＧＢ）６−２の電圧、図１０Ｄは電荷放電制御信号Ｓ３、図１０Ｅは電荷放電制御信号Ｓ４、図１０Ｆは電荷放電制御信号Ｓ５、図１０Ｇは接続スイッチ素子（ＳＷ）３４−１〜３４−４のオン、オフ状態、図１０Ｈは薄膜トランジスタ（ＴＦＴ）３６−１〜３６−４のオン、オフ状態、図１０Ｉはデータバス（ＤＢ）５−１〜５−４の電圧を示している。
【０１１０】
即ち、本発明の第４実施形態においては、データバス５−１〜５−４を負極性駆動する場合におけるデータバス５−１〜５−４の電荷の回収及びデータバス５−１〜５−４を正極性駆動する場合におけるデータバス５−１〜５−４に対する電荷の供給は、図５に示す本発明の第２実施形態の場合と同様に行われる。
【０１１１】
また、薄膜トランジスタ７２−ｉ（但し、ｉ＝１、２、３、４）は、接続スイッチ素子７５−ｉがオフとされると、一定期間オンとされ、この結果、ゲートバス６−ｉは、選択時から非選択時に移行する場合、従来では廃棄していたデータバス５−ｉの電荷をＤＣ−ＤＣコンバータ７４を介してバッテリー７１に回収して回生することができる。
【０１１２】
したがって、本発明の第４実施形態によれば、データバス５−１〜５−４を同極性で駆動する液晶表示装置に関し、本発明の第２実施形態以上の低電力化を図ることができる。
【０１１３】
なお、本発明の第４実施形態においては、データドライバ８とデータバス５−１〜５−４との接続、非接続を図るために、接続スイッチ素子３４−１〜３４−４を設けるようにした場合について説明したが、これら接続スイッチ素子３４−１〜３４−４を設けないように構成しても良い。
【０１１４】
また、本発明の第１実施形態〜第４実施形態においては、ＤＣ−ＤＣコンバータの出力電荷をバッテリーに回収して回生するようにした場合について説明したが、この代わりに、ＤＣ−ＤＣコンバータの出力電荷を電力消費回路に供給して回生するようにしても良い。
【０１１５】
また、本発明の第３実施形態に本発明の第４実施形態が設けるゲートバスの電荷を回収するための手段を追加するように構成しても良く、このようにする場合には、本発明の第３実施形態以上の低電力化を図ることができる。
【０１１６】
また、本発明の第１実施形態〜第４実施形態においては、本発明を液晶表示装置に適用した場合を例にしたが、その他、本発明は、プラズマディスプレイ装置などにも適用することができる。
【０１１７】
また、本発明の第１実施形態〜第４実施形態においては、ＤＣ−ＤＣコンバータ１９、３７、５４、５５の入力端子間の電圧が１Ｖとなるように制御するようにした場合について説明したが、この代わりに、データ電圧の平均電圧を調べ、その平均電圧に設定するように制御するように構成しても良く、このようにする場合には、データバス５−１〜５−４をデータドライバ８、４５で充電する割合を減らすことができ、効率を上げることができる。
【０１１８】
また、本発明の第１実施形態〜第４実施形態においては、ＤＣ−ＤＣコンバータ１９、３７、５４、５５の入力端子間の電圧が１Ｖとなるように制御するようにした場合について説明したが、この代わりに、表示データの平均電圧を調べ、ＤＣ−ＤＣコンバータ１９、３７、５４、５５の入力端子間の電圧が表示データの平均電圧となるように制御するように構成しても良く、このようにする場合には、データバス５−１〜５−４をデータドライバ８、４５で充電する割合を減らすことができ、効率を上げることができる。
【０１１９】
なお、表示データの平均電圧を求めるには、表示データをデジタル的に全て加算して、最後に表示データの個数で割り算すれば良いが、この場合、表示データの所定の上位ビットのみを使用するようにしても良い。例えば、表示データが８ビットの場合、上位４ビットのみを使用して表示データの平均電圧を求めるようにしても良い。
【０１２０】
【発明の効果】
以上のように、本発明によれば、表示パネルに設けられている所定の配線群の電荷を回収して回生する電荷回収回生手段を備えるとしたことにより、従来では廃棄していた所定の配線群の電荷を回収して回生することができるので、駆動周波数を下げることなく、即ち、画面のチラツキによる画質の低下を招くことなく、低電力化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態の一部分の回路構成図である。
【図２】 本発明の第１実施形態が備えるＤＣ−ＤＣコンバータの構成を示す回路図である。
【図３】 本発明の第１実施形態が備えるＤＣ−ＤＣコンバータの一部分を構成する制御回路の出力波形を示すタイムチャートである。
【図４】 本発明の第１実施形態の動作例を示すタイムチャートである。
【図５】 本発明の第２実施形態の一部分の回路構成図である。
【図６】 本発明の第２実施形態の動作例を示すタイムチャートである。
【図７】 本発明の第３実施形態の一部分の回路構成図である。
【図８】 本発明の第３実施形態の動作例を示すタイムチャートである。
【図９】 本発明の第４実施形態の一部分の回路構成図である。
【図１０】 本発明の第４実施形態の動作例を示すタイムチャートである。
【図１１】 従来の液晶表示装置の一例の一部分の回路構成図である。
【図１２】 図１１に示す従来の液晶表示装置においてデータドライバからデータバスに出力されるデータ電圧の範囲を示す図である。
【図１３】 図１１に示す従来の液晶表示装置におけるデータバスの電圧波形の一例を示す図である。
【符号の説明】
５−１〜５−４ データバス
６−１〜６−４ ゲートバス
１３、３２、４８、４９、７３ 電荷回収用配線[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display device having a display panel such as a liquid crystal display device or a plasma display device.
[0002]
[Prior art]
FIG. 11 is a partial circuit diagram of an example of a conventional liquid crystal display device. In FIG. 11, 1 is an image display unit, 2-11 to 2-44 are liquid crystal capacitors, 3-11 to 3-44 are holding capacitors, and 4-11 to 4-44 are thin film transistors that form switch elements.
[0003]
5-1 to 5-4 are data buses, 6-1 to 6-4 are gate buses, 7-1 to 7-4 are data buses 5-1 to 5-4, and a counter substrate (common electrode substrate). This is a data bus equivalent capacity that is a cross capacity with the gate buses 6-1 to 6-4. The actual number of data buses is about 3000, and the actual number of gate buses is about 1000.
[0004]
8 is a data driver for driving the data buses 5-1 to 5-4, 9-1 to 9-4 are changeover switch elements for AC driving the liquid crystal capacitors 2-11 to 2-44, and 10 is a gate bus. It is a gate driver which drives 6-1 to 6-4.
[0005]
FIG. 12 shows a data bus from the data driver 85-15FIG. 13 shows the range of the data voltage output to -4, FIG. 13 shows the data bus5-15-4 is a diagram showing an example of one voltage waveform. In the conventional liquid crystal display device shown in FIG. 11, a liquid crystal having a low threshold voltage is used as the liquid crystal, and the voltage is 2.5 V (common voltage). ) And the data bus equivalent capacitors 7-1 to 7-4 are repeatedly charged and discharged every horizontal period (about 20 μs).
[0006]
Here, if the number of data buses is 3000, the average current I flowing from the power source for charging / discharging the data bus equivalent capacitors 7-1 to 7-3000 is equal to that of the data bus equivalent capacitors 7-1 to 7-3000. The total capacity value is C [F], the total charge amount charged to the data bus equivalent capacitors 7-1 to 7-3000 is Q [C], the charging cycle is T [s], and the data bus equivalent capacities 7-1 to 7 When the voltage charged to −3000 is V [V],
I = Q / T
= CV / T
= 100 pF x 3000 pieces x 5 V / (20 μs x 2)
= 37.5mA
It becomes.
[0007]
Therefore, if the power supply voltage is 5 V, the power consumed for charging / discharging the data bus equivalent capacitances 7-1 to 7-3000 is
5V × 37.5mA = 0.19W
It becomes.
[0008]
When a low threshold voltage liquid crystal is not used, the voltage amplitude that must be charged to the liquid crystal capacitance is 10 V.PPTherefore, the current is doubled, the voltage is doubled, and the power consumption is quadrupled to 0.75 W.
[0009]
On the other hand, when a low threshold voltage liquid crystal is used to reduce the power consumption, the power consumption of the driver IC itself and the power of the entire drive circuit including the control circuit become about 0.4 W, and the backlight Including 2W.
[0010]
[Problems to be solved by the invention]
In recent years, a reflective color liquid crystal display device has been realized. However, since the reflective color liquid crystal display device does not require a backlight, a significant reduction in power consumption is possible. In the reflective color liquid crystal display device used for a portable information terminal or the like, it is necessary to further reduce the power.
[0011]
Here, since the conventional liquid crystal display device shown in FIG. 11 must drive the liquid crystal capacitors 2-11 to 2-44 with alternating current, charging and discharging of the data buses 5-1 to 5-4 must always be repeated. However, until now, the power consumption of the backlight has been about five times the power consumption of the entire drive circuit, so the power to charge / discharge the data buses 5-1 to 5-4 has not been a problem at all.
[0012]
However, in the reflection type color liquid crystal display device, the ratio of the power for charging / discharging the data buses 5-1 to 5-4 to the power consumption of the entire drive circuit is large, and in order to further reduce the power, the data bus It is necessary to reduce the power for charging and discharging 5-1 to 5-4.
[0013]
Note that when the drive frequency (frame rate) is lowered, the power can be reduced, but in this case, the image quality is degraded due to flickering of the screen. There is a point.
[0014]
SUMMARY OF THE INVENTION In view of the above, the present invention has an object to provide a display device capable of reducing power without lowering the drive frequency, that is, without causing deterioration in image quality due to screen flicker. To do.
[0015]
[Means for Solving the Problems]
The present inventionThe first inventionThe display device on the display panelData bus providedCharge recovery / regeneration means for recovering and regenerating group chargesAnd the charge recovery / regeneration means includes a charge recovery wiring, a first connection switch element group for connecting / disconnecting each data bus of the data bus group and the charge recovery wiring, and the data bus. A DC-DC converter that inputs a charge collected from the group through the first connection switch element group and the charge collection wiring and supplies an output charge to a power storage circuit or a power consumption circuit;That's it.
[0016]
In the present invention, the display device of the second invention has charge recovery / regeneration means for recovering and recovering charges of the first and second data bus groups that reverse the drive polarity provided in the display panel. The charge recovery / regeneration means includes first and second charge recovery / regeneration means, and the first charge recovery / regeneration means includes a first charge recovery wiring and each of the first data bus group. A first connection switch element group for connection / disconnection between a data bus and the first charge recovery wiring, and a connection / disconnection between each data bus of the first data bus group and the data bus driving circuit. And a second connection switch element group for receiving the charge, and a charge recovered from the first data bus group via the first connection switch element group and the first charge recovery wiring, and an output charge The first DC-DC for supplying the power to the power storage circuit or the power consumption circuit An inverter, and the connection switch element of the first connection switch element group is on for a certain period after the drive of the first data bus group shifts from the positive drive to the negative drive. The connection switch elements of the connection switch element group are controlled to be turned off, and the second charge recovery regeneration means includes a second charge recovery wiring, each data bus of the second data bus group, and the first A third connection switch element group for connection / disconnection with the second charge recovery wiring, and a fourth connection terminal for connection / disconnection between each data bus of the second data bus group and the data bus drive circuit. The connection switch element group and the charge recovered from the second data bus group via the third connection switch element group and the second charge recovery wiring are input, and the output charge is stored in the power Circuit or power consumption circuit A connection switch of the third connection switch element group for a certain period after the drive of the second data bus group shifts from the positive drive to the negative drive. The element is controlled to be on, and the connection switch element of the fourth connection switch element group is controlled to be off.
[0017]
In the present invention, a display device according to a third aspect of the present invention has charge recovery / regeneration means for recovering and recovering charges of a gate bus group provided in a display panel, and the charge recovery / regeneration means includes a charge recovery wiring. A connection switch element group for connecting and disconnecting each gate bus of the gate bus group and the charge recovery wiring;The charge recovered from each gate bus of the gate bus group via the corresponding connection switch element of the connection switch element group and the charge recovery wiring is input, and the output charge is input to the power storage circuit or the power consumption circuit. DC-DC converter to supplyEach connection switch element of the connection switch element group is controlled to be turned on for a certain period after the corresponding gate bus shifts from the selected time to the non-selected time.
[0018]
In the present invention, a display device according to a fourth aspect of the present invention has charge recovery regeneration means for recovering and recovering charges of a data bus group and a gate bus group provided in a display panel, and the charge recovery regeneration means includes: First and second charge recovery and regeneration means, wherein the first charge recovery and regeneration means includes a first charge recovery wiring, each data bus of the data bus group, and the first charge recovery wiring. A first connection switch element group for connection and disconnection with each other, and a second connection switch element group for connection and disconnection between each data bus of the data bus group and the data bus drive circuit,First, charges recovered from the data bus group via the first connection switch element group and the first charge recovery wiring are input, and output charges are supplied to a power storage circuit or a power consumption circuit. DC-DC converterThe connection switch element of the first connection switch element group is on for a certain period after the drive of the data bus group shifts from the positive polarity drive to the negative polarity drive, and the second connection switch element group The connection switch element is controlled to be turned off, and the second charge recovery / regeneration means includes a second charge recovery wiring, each gate bus of the gate bus group, and the second charge recovery wiring. A third connection switch element group for connection and disconnection;The charge recovered from each gate bus of the gate bus group via the corresponding connection switch element of the third connection switch element group and the second charge recovery wiring is input, and the output charge is converted into the power A second DC-DC converter for supplying the storage circuit or the power consumption circuit;Each of the connection switch elements in the third connection switch element group is controlled to be turned on for a certain period after the corresponding gate bus shifts from the selected time to the non-selected time.
[0019]
In the present invention, the display device according to the fifth aspect of the present invention is a charge recovery regeneration that recovers and regenerates the charges of the first and second data bus groups and the gate bus group that reverse the drive polarity provided in the display panel. The charge recovery and regeneration means includes first, second and third charge recovery and regeneration means, and the first charge recovery and regeneration means includes a first charge recovery wiring and the first charge recovery wiring. A first connection switch element group for connecting and disconnecting each data bus of one data bus group and the first charge recovery wiring; and each data bus and data bus driving of the first data bus group A second connection switch element group for connecting and disconnecting the circuit;The charge recovered from the first data bus group via the first connection switch element group and the first charge recovery wiring is input, and the output charge is supplied to the power storage circuit or the power consumption circuit. A first DC-DC converterThe connection switch element of the first connection switch element group is on for a certain period after the drive of the first data bus group shifts from the positive polarity drive to the negative polarity drive, and the second connection switch The connection switch element of the element group is controlled to be turned off, and the second charge recovery regeneration means includes a second charge recovery wiring, each data bus of the second data bus group, and the second A third connection switch element group for connection / disconnection with the charge recovery wiring, and a fourth connection for connection / disconnection between each data bus of the second data bus group and the data bus driving circuit. Switch element group andThe charge collected from the second data bus group via the third connection switch element group and the second charge collection wiring is input, and the output charge is supplied to the power storage circuit or the power consumption circuit. A second DC-DC converter for supplying toThe connection switch element of the third connection switch element group is on for a certain period after the drive of the second data bus group shifts from the positive polarity drive to the negative polarity drive, and the fourth connection switch The connection switch element of the element group is controlled to be turned off, and the third charge recovery regeneration means includes a third charge recovery wiring, each gate bus of the gate bus group, and the third charge recovery element. A fifth connection switch element group for connection / disconnection with wiring;The charge recovered from each gate bus of the gate bus group via the corresponding connection switch element of the fifth connection switch element group and the third charge recovery wiring is input, and the output charge is converted into the power A third DC-DC converter for supplying the storage circuit or the power consumption circuit;Each of the connection switch elements of the fifth connection switch element group is controlled to be turned on for a certain period after the corresponding gate bus shifts from the selected time to the non-selected time.
0020]
According to the present invention, the display panelIs providedSince the charge collection / regeneration means for collecting and regenerating the charge of the predetermined wiring group is provided, the charge of the predetermined wiring group that has been conventionally discarded can be recovered and regenerated.
0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, with reference to FIGS. 1 to 10, the first to fourth embodiments of the present invention will be described taking the case where the present invention is applied to a liquid crystal display device as an example. 1, FIG. 5, FIG. 7, and FIG. 9, parts corresponding to those in FIG.
0022]
(First Embodiment FIG. 1 to FIG. 4)
FIG. 1 is a circuit diagram of a part of the first embodiment of the present invention. The first embodiment of the present invention is a charge recovery / regeneration means 11 that recovers and regenerates the charges of the data buses 5-1 to 5-4. The other components are the same as those of the conventional liquid crystal display device shown in FIG.
0023]
However, in the first embodiment of the present invention, the data voltage range is 3.5 to 4.5 V and the average data voltage is 4 V in the case of positive polarity driving, and the data voltage range is 0.5 in the case of negative polarity driving. In the description, it is assumed that the average data voltage is 1V. The same applies to the second to fourth embodiments of the present invention described later.
0024]
In the charge recovery / regeneration means 11, 13 is a charge recovery wiring, 14 is a charge discharge control signal wiring for transmitting a charge discharge control signal S1, and 15-1 to 15-4 are ON / OFF controlled by the charge discharge control signal S1. Connection switch element.
0025]
The connection switch elements 15-1 to 15-4 are intended to connect or disconnect the data voltage output terminals 16-1 to 16-4 of the
0026]
The charge discharge control signal S1 is a period until the voltage of the data buses 5-1 to 5-4 becomes approximately 1V after the driving of the data buses 5-1 to 5-4 is shifted from the positive polarity driving to the negative polarity driving. Is at the L level, and is set at the H level during the other periods.
0027]
The connection switch elements 15-1 to 15-4 are turned off when the charge discharge control signal S1 = L level, and turned on when the charge discharge control signal S1 = H level.
0028]
0029]
The
0030]
The charge discharge control signal S2 is a period from when the driving of the data buses 5-1 to 5-4 is changed from the positive polarity driving to the negative polarity driving until the voltage of the data buses 5-1 to 5-4 becomes 1V. The H level and other periods are the L level.
0031]
The thin film transistors 18-1 to 18-4 are turned on when the charge discharge control signal S2 = H level, and turned off when the charge discharge control signal S2 = L level.
0032]
FIG. 2 is a circuit diagram showing a configuration of the DC-
0033]
0034]
The
0035]
That is, when the input voltage of the DC-
0036]
FIG. 4 is a time chart showing an operation example of the first embodiment of the present invention. FIG. 4A is a charge discharge control signal S1, FIG. 4B is a charge discharge control signal S2, and FIG. 4C is a connection switch element (SW) 15-1. 15-4 are on / off states, FIG. 4D is the on / off state of thin film transistors (TFT) 18-1 to 18-4, and FIG. 4E is the voltage of data buses (DB) 5-1 to 5-4. Yes.
0037]
That is, in the first embodiment of the present invention, when the drive of the data buses 5-1 to 5-4 shifts from the positive polarity drive to the negative polarity drive, the charge discharge control signal S1 = L level, the connection switch element 15- 1-15-4 = OFF, charge discharge control signal S2 = H level, and thin film transistors 18-1 to 18-4 = ON.
0038]
As a result, the charges charged in the data buses 5-1 to 5-4 are supplied to the DC-
0039]
When the voltage of the data buses 5-1 to 5-4 falls to about 1V that is the voltage between the
0040]
As a result, the data buses 5-1 to 5-4 are driven by the
0041]
As described above, according to the first embodiment of the present invention, when the data buses 5-1 to 5-4 are driven in the negative polarity, the charges of the data buses 5-1 to 5-4, which have been conventionally discarded, are changed to DC. -Since it can be recovered and regenerated by the
0042]
In the first embodiment of the present invention, connection switch elements 15-1 to 15-4 are provided in order to connect and disconnect the
0043]
(Second Embodiment FIG. 5 and FIG.)
FIG. 5 is a circuit diagram of a part of the second embodiment of the present invention. In the second embodiment of the present invention, the charge recovery / regeneration means 30 recovers and regenerates the charges on the data buses 5-1 to 5-4. The other components are the same as those of the conventional liquid crystal display device shown in FIG.
0044]
In the charge recovery / regeneration means 30, 32 is a charge recovery line, 33 is a charge charge / discharge control signal line for transmitting the charge charge / discharge control signal S3, and 34-1 to 34-4 are turned on / off by the charge charge / discharge control signal S3. Is a connection switch element to be controlled.
0045]
The connection switch elements 34-1 to 34-4 are used to connect or disconnect the data voltage output terminals 16-1 to 16-4 of the
0046]
The charge / discharge control signal S3 is generated until the voltage of the data buses 5-1 to 5-4 becomes approximately 1V after the driving of the data buses 5-1 to 5-4 is shifted from the positive polarity driving to the negative polarity driving. The period and the period from when the driving of the data buses 5-1 to 5-4 shifts from the negative polarity driving to the positive polarity driving until the voltage of the data buses 5-1 to 5-4 becomes approximately 4V are L level. The other periods are set to the H level.
0047]
The connection switch elements 34-1 to 34-4 are turned off when the charge charge / discharge control signal S3 = L level, and turned on when the charge charge / discharge control signal S3 = H level. is there.
0048]
0049]
The
0050]
The charge / discharge control signal S4 is generated until the voltage of the data buses 5-1 to 5-4 becomes approximately 1 V after the driving of the data buses 5-1 to 5-4 is shifted from the positive polarity driving to the negative polarity driving. The period and the period from when the driving of the data buses 5-1 to 5-4 shifts from the negative polarity driving to the positive polarity driving until the voltage of the data buses 5-1 to 5-4 becomes approximately 4V are H level. The other periods are set to the L level.
0051]
The thin film transistors 36-1 to 36-4 are turned on when the charge / discharge control signal S4 = H level, and turned off when the charge / discharge control signal S4 = L level.
0052]
0053]
0054]
In the
0055]
In the
0056]
6 is a time chart showing an operation example of the second embodiment of the present invention, FIG. 6A is a charge charge / discharge control signal S3, FIG. 6B is a charge charge / discharge control signal S4, FIG. 6C is a charge charge / discharge control signal S5, 6D is an on / off state of connection switch elements (SW) 34-1 to 34-4, FIG. 6E is an on / off state of thin film transistors (TFT) 36-1 to 36-4, and FIG. 6F is a data bus (DB). The voltage of 5-1 to 5-4 is shown.
0057]
That is, in the second embodiment of the present invention, when the drive of the data buses 5-1 to 5-4 shifts from the positive polarity drive to the negative polarity drive, the charge / discharge control signal S3 = L level, the connection switch element 34 −1 to 34-4 = OFF, the charge / discharge control signal S4 = H level, and the thin film transistors 34-1 to 34-4 = ON.
0058]
Further, the charge / discharge control signal S5 is set to the H level, the
0059]
As a result, the charges charged in the data buses 5-1 to 5-4 are supplied to the DC-
0060]
When the voltage of the data buses 5-1 to 5-4 drops to approximately 1 V that is the voltage between the
0061]
As a result, the data buses 5-1 to 5-4 are driven by the
0062]
Further, the charge / discharge control signal S5 is set to the L level, and in the
0063]
Thereafter, when the drive of the data buses 5-1 to 5-4 shifts from the negative polarity drive to the positive polarity drive, the charge / discharge control signal S3 = L level, the connection switch elements 34-1 to 34-4 = OFF, the charge The charge / discharge control signal S4 = H level and the thin film transistors 36-1 to 36-4 = ON.
0064]
As a result, for the data buses 5-1 to 5-4, the power supply
0065]
When the voltage of the data buses 5-1 to 5-4 rises from the
0066]
As a result, the data buses 5-1 to 5-4 are driven by the
0067]
As described above, according to the second embodiment of the present invention, when the data buses 5-1 to 5-4 are driven in the negative polarity, the charges of the data buses 5-1 to 5-4 that have been conventionally discarded are removed. The
0068]
When the data buses 5-1 to 5-4 are driven in the positive polarity, the
0069]
Therefore, according to the second embodiment of the present invention, the liquid crystal display device that drives the data buses 5-1 to 5-4 with the same polarity can reduce the image quality without lowering the driving frequency, that is, flickering of the screen. Low power can be achieved without incurring.
0070]
In the second embodiment of the present invention, connection switch elements 34-1 to 34-4 are provided to connect and disconnect the
0071]
(Third Embodiment FIG. 7 and FIG.)
FIG. 7 is a circuit configuration diagram of a part of the third embodiment of the present invention. The third embodiment of the present invention is a data driver 45 having a circuit configuration different from that of the
0072]
The data driver 45 outputs the data voltage so that the drive polarity of the odd-numbered data buses 5-1 and 5-3 and the drive polarity of the even-numbered data buses 5-2 and 5-4 are reversed. The rest of the configuration is the same as that of the
0073]
In the charge recovery / regeneration means 46,
0074]
The connection switch elements 51-1 to 51-4 are intended to connect or disconnect the data voltage output terminals 16-1 to 16-4 of the data driver 45 and the data buses 5-1 to 5-4. The charge / discharge
0075]
The charge / discharge control signal S6 is generated until the voltage of the data buses 5-1 to 5-4 becomes approximately 1V after the driving of the data buses 5-1 to 5-4 is shifted from the positive polarity driving to the negative polarity driving. The period and the period from when the driving of the data buses 5-1 to 5-4 shifts from the negative polarity driving to the positive polarity driving until the voltage of the data buses 5-1 to 5-4 becomes approximately 4V are L level. The other periods are set to the H level.
0076]
The connection switch elements 51-1 to 51-4 are turned off when the charge / discharge control signal S6 = L level, and turned on when the charge charge / discharge control signal S6 = H level. is there.
0077]
Further, 52 is a charge / discharge control signal wiring for transmitting the charge / discharge control signal S7, and 53-1 to 53-4 are thin film transistors whose ON / OFF is controlled by the charge / discharge control signal S7.
0078]
The charge collection wirings 48 and 49, the charge charge / discharge
0079]
The charge / discharge control signal S7 is generated until the voltage of the data buses 5-1 to 5-4 becomes approximately 1 V after the driving of the data buses 5-1 to 5-4 is shifted from the positive polarity driving to the negative polarity driving. The period and the period from when the driving of the data buses 5-1 to 5-4 shifts from the negative polarity driving to the positive polarity driving until the voltage of the data buses 5-1 to 5-4 becomes approximately 4V are H level. The other periods are set to the L level.
0080]
The thin film transistors 53-1 to 53-4 are turned on when the charge charge / discharge control signal S7 = H level and turned off when the charge charge / discharge control signal S7 = L level.
0081]
54 and 55 are DC-DC converters configured in the same manner as the DC-
0082]
In the third embodiment of the present invention, the voltage between the
0083]
0084]
In the
0085]
In the
0086]
The
0087]
The
0088]
8 is a time chart showing an operation example of the third embodiment of the present invention. FIG. 8A is a charge charge / discharge control signal S6, FIG. 8B is a charge charge / discharge control signal S7, and FIG. 8C is a charge charge / discharge control signal S8. 8D shows on / off states of connection switch elements (SW) 51-1 to 51-4, FIG. 8E shows on / off states of thin film transistors (TFTs) 53-1 to 53-4, and FIG. 8F shows a data bus (DB). FIG. 8G shows the voltages of the data buses (DB) 5-2 and 5-4.
0089]
That is, in the third embodiment of the present invention, the driving of the data buses 5-1 and 5-3 shifts from the positive polarity driving to the negative polarity driving, and the driving of the data buses 5-2 and 5-4 is negative polarity. When shifting from driving to positive polarity driving, charge charge / discharge control signal S6 = L level, connection switch elements 51-1 to 51-4 = OFF, charge charge / discharge control signal S7 = H level, thin film transistors 53-1 to 53- 4 = ON.
0090]
Further, the charge charge / discharge control signal S8 is set to the H level. In the
0091]
As a result, the charges charged in the data buses 5-1 and 5-3 are supplied to the DC-
0092]
For the data buses 5-2 and 5-4, the power supply
0093]
Then, the voltage of the data buses 5-1 and 5-3 drops to about 1 V that is the voltage between the
0094]
As a result, the data buses 5-1 and 5-3 are driven by the data driver 45, and the voltage of the data buses 5-1 and 5-3 is finally a negative data voltage output from the data driver 45. The data buses 5-2 and 5-4 are driven by the data driver 45, and the voltages of the data buses 5-2 and 5-4 are finally output from the data driver 45. The data voltage value of
0095]
Further, the charge / discharge control signal S8 is set to L level. In the
0096]
Thereafter, when the drive of the data buses 5-1 and 5-3 shifts from the negative polarity drive to the positive polarity drive, and the drive of the data buses 5-2 and 5-4 shifts from the positive polarity drive to the negative polarity drive, Charge charge / discharge control signal S6 = L level, connection switch elements 51-1 to 51-4 = OFF, charge charge / discharge control signal S7 = H level, and thin film transistors 53-1 to 53-4 = ON.
0097]
As a result, the power supply
0098]
The charges charged in the data buses 5-2 and 5-4 are supplied to the DC-
0099]
Then, the voltage of the data bus 5-1, 5-3 rises from the
[0100]
As a result, the data buses 5-1 and 5-3 are driven by the data driver 45, and the voltage of the data buses 5-1 and 5-3 is finally a positive data voltage output from the data driver 45. The data buses 5-2 and 5-4 are driven by the data driver 45, and the voltages of the data buses 5-2 and 5-4 are finally output from the data driver 45. The data voltage value of
[0101]
As described above, according to the third embodiment of the present invention, when the data buses 5-1 and 5-3 are driven with a negative polarity, the charges of the data buses 5-1 and 5-3 that have been discarded in the past are changed to DC. -The
[0102]
In addition, when the data buses 5-1 and 5-3 are driven in the positive polarity, the data driver 45 is not used, and the DC-
[0103]
Therefore, according to the third embodiment of the present invention, the liquid crystal display device in which the drive polarities of the odd-numbered data buses 5-1 and 5-3 and the even-numbered data buses 5-2 and 5-4 are reversed. The power consumption can be reduced without lowering the drive frequency, that is, without causing deterioration in image quality due to flickering of the screen.
[0104]
In the third embodiment of the present invention, connection switch elements 51-1 to 51-4 are provided in order to connect and disconnect the data driver 45 and the data buses 5-1 to 5-4. However, the connection switch elements 51-1 to 51-4 may not be provided.
[0105]
(Fourth Embodiment FIG. 9 and FIG.)
FIG. 9 is a circuit diagram of a part of the fourth embodiment of the present invention. In the fourth embodiment of the present invention, the charges of the data buses 5-1 to 5-4 and the gate buses 6-1 to 6-4 are calculated. Charge recovery / regeneration means 70 for collecting and regenerating is provided, and the others are configured in the same manner as the conventional liquid crystal display device shown in FIG.
[0106]
The charge recovery / regeneration means 70 recovers and regenerates the charges of the gate buses 6-1 to 6-4, regenerates the thin film transistors 72-1 to 72-4, the
[0107]
Here, the thin film transistors 72-1 to 72-4 are controlled to be turned on and off by the charge discharge control signal S9, and may be built in the
[0108]
The DC-
[0109]
10 is a time chart showing an operation example of the fourth embodiment of the present invention. FIG. 10A shows a charge discharge control signal S9, FIG. 10B shows a thin film transistor (TFT) 72-2, and FIG. 10C shows a gate bus (GB) 6- 10D is a charge discharge control signal S3, FIG. 10E is a charge discharge control signal S4, FIG. 10F is a charge discharge control signal S5, FIG. 10G is an on state of the connection switch elements (SW) 34-1 to 34-4, FIG. 10H shows the on / off state of the thin film transistors (TFTs) 36-1 to 36-4, and FIG. 10I shows the voltages of the data buses (DB) 5-1 to 5-4.
[0110]
In other words, in the fourth embodiment of the present invention, the charge recovery of the data buses 5-1 to 5-4 and the data buses 5-1 to 5-5 when the data buses 5-1 to 5-4 are driven in the negative polarity. The charge is supplied to the data buses 5-1 to 5-4 in the case of driving the
[0111]
The thin film transistor 72-i (where i = 1, 2, 3, 4) is turned on for a certain period when the connection switch element 75-i is turned off. As a result, the gate bus 6-i is When shifting from the selection time to the non-selection time, the charge of the data bus 5-i, which has been conventionally discarded, can be collected and regenerated by the
[0112]
Therefore, according to the fourth embodiment of the present invention, the power consumption of the liquid crystal display device that drives the data buses 5-1 to 5-4 with the same polarity can be reduced as compared with the second embodiment of the present invention. .
[0113]
In the fourth embodiment of the present invention, connection switch elements 34-1 to 34-4 are provided to connect and disconnect the
[0114]
In the first to fourth embodiments of the present invention, the case where the output charge of the DC-DC converter is recovered by the battery and regenerated is described. Instead, the DC-DC converter The output charge may be supplied to the power consumption circuit for regeneration.
[0115]
In addition, the third embodiment of the present invention may be configured to add a means for recovering the charge of the gate bus provided by the fourth embodiment of the present invention. It is possible to achieve lower power than in the third embodiment.
[0116]
In the first to fourth embodiments of the present invention, the case where the present invention is applied to a liquid crystal display device is taken as an example. However, the present invention can also be applied to a plasma display device and the like. .
[0117]
In the first to fourth embodiments of the present invention, the case where the voltage between the input terminals of the DC-
[0118]
In the first to fourth embodiments of the present invention, the case where the voltage between the input terminals of the DC-
[0119]
In order to obtain the average voltage of the display data, all the display data is digitally added and finally divided by the number of display data.TopOnly bits may be used. For example, when the display data is 8 bits, only the upper 4 bits may be used to obtain the average voltage of the display data.
[0120]
【The invention's effect】
As described above, according to the present invention, the display panelIs providedSince the charge collection / regeneration means for collecting and regenerating the charge of the predetermined wiring group is provided, the charge of the predetermined wiring group that has been conventionally discarded can be recovered and regenerated, so that the drive frequency is lowered. In other words, the power can be reduced without degrading the image quality due to flickering of the screen.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram of a part of a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a DC-DC converter provided in the first embodiment of the present invention.
FIG. 3 is a time chart showing an output waveform of a control circuit constituting a part of the DC-DC converter provided in the first embodiment of the present invention.
FIG. 4 is a time chart showing an operation example of the first embodiment of the present invention.
FIG. 5 is a circuit configuration diagram of a part of a second embodiment of the present invention.
FIG. 6 is a time chart showing an operation example of the second embodiment of the present invention.
FIG. 7 is a circuit configuration diagram of a part of a third embodiment of the present invention.
FIG. 8 is a time chart showing an operation example of the third embodiment of the present invention.
FIG. 9 is a circuit configuration diagram of a part of a fourth embodiment of the present invention.
FIG. 10 is a time chart showing an operation example of the fourth embodiment of the present invention.
FIG. 11 is a circuit diagram of a part of an example of a conventional liquid crystal display device.
12 is a diagram showing a range of data voltages output from a data driver to a data bus in the conventional liquid crystal display device shown in FIG.
13 is a diagram showing an example of a voltage waveform of a data bus in the conventional liquid crystal display device shown in FIG.
[Explanation of symbols]
5-1 to 5-4 Data bus
6-1 to 6-4 Gate bus
13, 32, 48, 49, 73 Charge recovery wiring
Claims (7)
前記電荷回収回生手段は、
電荷回収用配線と、
前記データバス群の各データバスと前記電荷回収用配線との接続、非接続を図る第１の接続スイッチ素子群と、
前記データバス群から前記第１の接続スイッチ素子群及び前記電荷回収用配線を介して回収される電荷を入力して、出力電荷を電力蓄積回路又は電力消費回路に供給するＤＣ−ＤＣコンバータを有していること
を特徴とする表示装置。It has a charge recovery and regeneration means for recovering and recovering the charges of the data bus group provided in the display panel,
The charge recovery and regeneration means includes
Charge collection wiring;
A first connection switch element group for connecting / disconnecting each data bus of the data bus group and the charge recovery wiring;
A DC-DC converter that inputs charges collected from the data bus group via the first connection switch element group and the charge collection wiring and supplies output charges to a power storage circuit or a power consumption circuit; A display device characterized by that.
前記データバス群の駆動が正極性駆動から負極性駆動に移行した後の一定期間、前記第１の接続スイッチ素子群の接続スイッチ素子はオン、前記第２の接続スイッチ素子群の接続スイッチ素子はオフとなるように制御されること
を特徴とする請求項１記載の表示装置。The charge recovery / regeneration means further includes a second connection switch element group for connecting and disconnecting each data bus of the data bus group and the data bus driving circuit,
The connection switch element of the first connection switch element group is on and the connection switch element of the second connection switch element group is on for a certain period after the drive of the data bus group shifts from the positive drive to the negative drive. The display device according to claim 1, wherein the display device is controlled to be turned off.
前記電荷回収回生手段は、第１及び第２の電荷回収回生手段を有し、
前記第１の電荷回収回生手段は、
第１の電荷回収用配線と、
前記第１のデータバス群の各データバスと前記第１の電荷回収用配線との接続、非接続を図る第１の接続スイッチ素子群と、
前記第１のデータバス群の各データバスとデータバス駆動回路との接続、非接続を図る第２の接続スイッチ素子群と、
前記第１のデータバス群から前記第１の接続スイッチ素子群及び前記第１の電荷回収用配線を介して回収される電荷を入力して、出力電荷を電力蓄積回路又は電力消費回路に供給する第１のＤＣ−ＤＣコンバータとを有し、
前記第１のデータバス群の駆動が正極性駆動から負極性駆動に移行した後の一定期間、前記第１の接続スイッチ素子群の接続スイッチ素子はオン、前記第２の接続スイッチ素子群の接続スイッチ素子はオフとなるように制御され、
前記第２の電荷回収回生手段は、
第２の電荷回収用配線と、
前記第２のデータバス群の各データバスと前記第２の電荷回収用配線との接続、非接続を図る第３の接続スイッチ素子群と、
前記第２のデータバス群の各データバスと前記データバス駆動回路との接続、非接続を図る第４の接続スイッチ素子群と、
前記第２のデータバス群から前記第３の接続スイッチ素子群及び前記第２の電荷回収用配線を介して回収される電荷を入力して、出力電荷を前記電力蓄積回路又は前記電力消費回路に供給する第２のＤＣ−ＤＣコンバータとを有し、
前記第２のデータバス群の駆動が正極性駆動から負極性駆動に移行した後の一定期間、前記第３の接続スイッチ素子群の接続スイッチ素子はオン、前記第４の接続スイッチ素子群の接続スイッチ素子はオフとなるように制御されること
を特徴とする表示装置。Charge recovery and regeneration means for recovering and recovering charges of the first and second data bus groups that reverse the drive polarity provided in the display panel;
The charge recovery / regeneration means has first and second charge recovery / regeneration means,
The first charge recovery regeneration means includes
A first charge recovery wiring;
A first connection switch element group for connecting and disconnecting each data bus of the first data bus group and the first charge recovery wiring;
A second connection switch element group for connecting and disconnecting each data bus of the first data bus group and the data bus driving circuit;
Charges recovered from the first data bus group via the first connection switch element group and the first charge recovery wiring are input, and output charges are supplied to a power storage circuit or a power consumption circuit. A first DC-DC converter;
The connection switch element of the first connection switch element group is on for a certain period after the drive of the first data bus group shifts from the positive drive to the negative drive, and the connection of the second connection switch element group The switch element is controlled to be off,
The second charge recovery regeneration means includes
A second charge collection wiring;
A third connection switch element group for connecting / disconnecting each data bus of the second data bus group and the second charge recovery wiring;
A fourth connection switch element group for connecting and disconnecting each data bus of the second data bus group and the data bus drive circuit;
Charges recovered from the second data bus group via the third connection switch element group and the second charge recovery wiring are input, and output charges are input to the power storage circuit or the power consumption circuit. A second DC-DC converter to supply,
The connection switch element of the third connection switch element group is on for a certain period after the drive of the second data bus group shifts from the positive polarity drive to the negative polarity drive, and the connection of the fourth connection switch element group A display device, wherein the switch element is controlled to be turned off.
前記電荷回収回生手段は、
電荷回収用配線と、
前記ゲートバス群の各ゲートバスと前記電荷回収用配線との接続、非接続を図る接続スイッチ素子群と、
前記ゲートバス群の各ゲートバスから前記接続スイッチ素子群の対応する接続スイッチ素子及び前記電荷回収用配線を介して回収される電荷を入力して、出力電荷を電力蓄積回路又は電力消費回路に供給するＤＣ−ＤＣコンバータとを有し、
前記接続スイッチ素子群の各接続スイッチ素子は、対応するゲートバスが選択時から非選択時に移行した後の一定期間、オンとなるように制御されること
を特徴とする表示装置。Having charge recovery and regeneration means for recovering and recovering charges of the gate bus group provided in the display panel;
The charge recovery and regeneration means includes
Charge collection wiring;
A connection switch element group for connecting and disconnecting each gate bus of the gate bus group and the charge recovery wiring ;
Charges recovered from each gate bus of the gate bus group via the corresponding connection switch element of the connection switch element group and the charge recovery wiring are input, and output charge is supplied to the power storage circuit or power consumption circuit A DC-DC converter
Each of the connection switch elements of the connection switch element group is controlled to be turned on for a certain period after the corresponding gate bus shifts from the selected time to the non-selected time.
前記電荷回収回生手段は、第１及び第２の電荷回収回生手段を有し、
前記第１の電荷回収回生手段は、
第１の電荷回収用配線と、
前記データバス群の各データバスと前記第１の電荷回収用配線との接続、非接続を図る第１の接続スイッチ素子群と、
前記データバス群の各データバスとデータバス駆動回路との接続、非接続を図る第２の接続スイッチ素子群と、
前記データバス群から前記第１の接続スイッチ素子群及び前記第１の電荷回収用配線を介して回収される電荷を入力して、出力電荷を電力蓄積回路又は電力消費回路に供給する第１のＤＣ−ＤＣコンバータとを有し、
前記データバス群の駆動が正極性駆動から負極性駆動に移行した後の一定期間、前記第１の接続スイッチ素子群の接続スイッチ素子はオン、前記第２の接続スイッチ素子群の接続スイッチ素子はオフとなるように制御され、
前記第２の電荷回収回生手段は、
第２の電荷回収用配線と、
前記ゲートバス群の各ゲートバスと前記第２の電荷回収用配線との接続、非接続を図る第３の接続スイッチ素子群と、
前記ゲートバス群の各ゲートバスから前記第３の接続スイッチ素子群の対応する接続スイッチ素子及び前記第２の電荷回収用配線を介して回収される電荷を入力して、出力電荷を前記電力蓄積回路又は前記電力消費回路に供給する第２のＤＣ−ＤＣコンバータとを有し、
前記第３の接続スイッチ素子群の各接続スイッチ素子は、対応するゲートバスが選択時から非選択時に移行した後の一定期間、オンとなるように制御されること
を特徴とする表示装置。Having charge recovery and regeneration means for recovering and recovering charges of the data bus group and the gate bus group provided in the display panel;
The charge recovery / regeneration means has first and second charge recovery / regeneration means,
The first charge recovery regeneration means includes
A first charge recovery wiring;
A first connection switch element group for connecting and disconnecting each data bus of the data bus group and the first charge recovery wiring;
A second connection switch element group for connecting and disconnecting each data bus of the data bus group and the data bus drive circuit ;
A first charge supplied from the data bus group via the first connection switch element group and the first charge recovery wiring is input, and an output charge is supplied to a power storage circuit or a power consumption circuit. A DC-DC converter ,
The connection switch element of the first connection switch element group is on and the connection switch element of the second connection switch element group is on for a certain period after the drive of the data bus group shifts from the positive drive to the negative drive. Controlled to be off,
The second charge recovery regeneration means includes
A second charge collection wiring;
A third connection switch element group for connecting and disconnecting each gate bus of the gate bus group and the second charge recovery wiring ;
Charges recovered from each gate bus of the gate bus group via the corresponding connection switch element of the third connection switch element group and the second charge recovery wiring are input, and output charge is stored in the power A second DC-DC converter for supplying a circuit or the power consuming circuit ,
Each of the connection switch elements of the third connection switch element group is controlled to be turned on for a certain period after the corresponding gate bus shifts from selection to non-selection.
前記電荷回収回生手段は、第１、第２及び第３の電荷回収回生手段を有し、
前記第１の電荷回収回生手段は、
第１の電荷回収用配線と、
前記第１のデータバス群の各データバスと前記第１の電荷回収用配線との接続、非接続を図る第１の接続スイッチ素子群と、
前記第１のデータバス群の各データバスとデータバス駆動回路との接続、非接続を図る第２の接続スイッチ素子群と、
前記第１のデータバス群から前記第１の接続スイッチ素子群及び前記第１の電荷回収用配線を介して回収される電荷を入力して、出力電荷を電力蓄積回路又は電力消費回路に供給する第１のＤＣ−ＤＣコンバータとを有し、
前記第１のデータバス群の駆動が正極性駆動から負極性駆動に移行した後の一定期間、前記第１の接続スイッチ素子群の接続スイッチ素子はオン、前記第２の接続スイッチ素子群の接続スイッチ素子はオフとなるように制御され、
前記第２の電荷回収回生手段は、
第２の電荷回収用配線と、
前記第２のデータバス群の各データバスと前記第２の電荷回収用配線との接続、非接続を図る第３の接続スイッチ素子群と、
前記第２のデータバス群の各データバスと前記データバス駆動回路との接続、非接続を図る第４の接続スイッチ素子群と、
前記第２のデータバス群から前記第３の接続スイッチ素子群及び前記第２の電荷回収用配線を介して回収される電荷を入力して、出力電荷を前記電力蓄積回路又は前記電力消費回路に供給する第２のＤＣ−ＤＣコンバータとを有し、
前記第２のデータバス群の駆動が正極性駆動から負極性駆動に移行した後の一定期間、前記第３の接続スイッチ素子群の接続スイッチ素子はオン、前記第４の接続スイッチ素子群の接続スイッチ素子はオフとなるように制御され、
前記第３の電荷回収回生手段は、
第３の電荷回収用配線と、
前記ゲートバス群の各ゲートバスと前記第３の電荷回収用配線との接続、非接続を図る第５の接続スイッチ素子群と、
前記ゲートバス群の各ゲートバスから前記第５の接続スイッチ素子群の対応する接続スイッチ素子及び前記第３の電荷回収用配線を介して回収される電荷を入力して、出力電荷を前記電力蓄積回路又は前記電力消費回路に供給する第３のＤＣ−ＤＣコンバータとを有し、
前記第５の接続スイッチ素子群の各接続スイッチ素子は、対応するゲートバスが選択時から非選択時に移行した後の一定期間、オンとなるように制御されること
を特徴とする表示装置。Charge recovery and regeneration means for recovering and regenerating charges of the first and second data bus groups and gate bus groups that reverse the drive polarity provided in the display panel;
The charge recovery / regeneration means includes first, second and third charge recovery / regeneration means,
The first charge recovery regeneration means includes
A first charge recovery wiring;
A first connection switch element group for connecting and disconnecting each data bus of the first data bus group and the first charge recovery wiring;
A second connection switch element group for connecting and disconnecting each data bus of the first data bus group and the data bus driving circuit ;
Charges recovered from the first data bus group via the first connection switch element group and the first charge recovery wiring are input, and output charges are supplied to a power storage circuit or a power consumption circuit. A first DC-DC converter ;
The connection switch element of the first connection switch element group is on for a certain period after the drive of the first data bus group shifts from the positive drive to the negative drive, and the connection of the second connection switch element group The switch element is controlled to be off,
The second charge recovery regeneration means includes
A second charge collection wiring;
A third connection switch element group for connecting / disconnecting each data bus of the second data bus group and the second charge recovery wiring;
A fourth connection switch element group for connecting and disconnecting each data bus of the second data bus group and the data bus drive circuit ;
Charges recovered from the second data bus group via the third connection switch element group and the second charge recovery wiring are input, and output charges are input to the power storage circuit or the power consumption circuit. A second DC-DC converter to supply ,
The connection switch element of the third connection switch element group is on for a certain period after the drive of the second data bus group shifts from the positive polarity drive to the negative polarity drive, and the connection of the fourth connection switch element group The switch element is controlled to be off,
The third charge recovery regeneration means includes
A third charge collection wiring;
A fifth connection switch element group for connecting and disconnecting each gate bus of the gate bus group and the third charge recovery wiring ;
Charges recovered from each gate bus of the gate bus group via the corresponding connection switch element of the fifth connection switch element group and the third charge recovery wiring are input, and output charge is stored in the power A third DC-DC converter that supplies the circuit or the power consuming circuit ,
Each of the connection switch elements of the fifth connection switch element group is controlled to be turned on for a certain period after the corresponding gate bus shifts from the selected time to the non-selected time.
を特徴とする請求項１乃至６のいずれか一項に記載の表示装置。The display panel display device according to any one of claims 1 to 6, characterized in that a liquid crystal display panel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32413198A JP4460660B2 (en) | 1998-11-13 | 1998-11-13 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32413198A JP4460660B2 (en) | 1998-11-13 | 1998-11-13 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000148093A JP2000148093A (en) | 2000-05-26 |
| JP4460660B2 true JP4460660B2 (en) | 2010-05-12 |
Family
ID=18162496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32413198A Expired - Fee Related JP4460660B2 (en) | 1998-11-13 | 1998-11-13 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4460660B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1262948B1 (en) | 2001-05-22 | 2016-05-11 | LG Display Co., Ltd. | Circuit for driving display |
| JP4797279B2 (en) * | 2001-05-28 | 2011-10-19 | パナソニック株式会社 | Plasma display device |
| JP4536353B2 (en) * | 2002-10-22 | 2010-09-01 | シャープ株式会社 | Display device charge recovery method, display device charge recycling circuit, display device drive circuit, and display device |
| JP2005196133A (en) * | 2003-12-08 | 2005-07-21 | Renesas Technology Corp | Driving circuit for display |
| JP2005274658A (en) | 2004-03-23 | 2005-10-06 | Hitachi Displays Ltd | Liquid crystal display apparatus |
| JP4550696B2 (en) | 2005-08-31 | 2010-09-22 | 株式会社東芝 | Liquid crystal display control apparatus and liquid crystal display control method |
| JP5080213B2 (en) * | 2007-11-14 | 2012-11-21 | ローム株式会社 | Display panel drive device and display device using the same |
| WO2011036987A1 (en) * | 2009-09-24 | 2011-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JPWO2012165316A1 (en) * | 2011-05-27 | 2015-02-23 | 日本電気株式会社 | Display device |
-
1998
- 1998-11-13 JP JP32413198A patent/JP4460660B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000148093A (en) | 2000-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2955851B2 (en) | TFT-LCD drive circuit | |
| US6271816B1 (en) | Power saving circuit and method for driving an active matrix display | |
| JP4460660B2 (en) | Display device | |
| CN101425276B (en) | Liquid crystal display panel driving method, liquid crystal display device, and LCD driver | |
| JP2002123234A (en) | Picture display device and portable electronic equipment | |
| CN101201524A (en) | Electrophoresis display and driving method thereof | |
| JP2003271105A (en) | Liquid crystal driving device | |
| JP2003107520A (en) | Liquid crystal display device | |
| WO2004066246A1 (en) | Display device | |
| JP4794542B2 (en) | Multi-grade electrical level drive | |
| JP4974594B2 (en) | Display control apparatus and drive control method thereof | |
| JP2006337961A (en) | Driving circuit of liquid crystal panel, display apparatus, and method for driving liquid crystal panel | |
| JP4536353B2 (en) | Display device charge recovery method, display device charge recycling circuit, display device drive circuit, and display device | |
| JP3281290B2 (en) | Voltage generating circuit and liquid crystal display device having the same | |
| KR100468614B1 (en) | Low-power column driving method for liquid crystal display | |
| JP2940641B2 (en) | Common electrode driving device in liquid crystal display device | |
| JPH1115426A (en) | Capacitive load drive circuit | |
| JP4269700B2 (en) | Display device | |
| JP2003029719A (en) | Liquid crystal display device | |
| JP2002221939A (en) | Liquid crystal display device | |
| JPH10214062A (en) | Liquid crystal display erasing circuit for power-off time | |
| JP2000181405A (en) | Driving method of display panel and display device | |
| JP2001337651A (en) | Power supply circuit for driving liquid crystal display | |
| EP4398235A1 (en) | Liquid crystal driving apparatus and method for driving liquid crystal | |
| JP3217288B2 (en) | Liquid crystal display device and voltage generating circuit therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050725 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |