JP4459348B2 - 周波数シンセサイザーを有する無線装置と、周波数シンセサイザーの位相及び/又は周波数を変調する方法 - Google Patents
周波数シンセサイザーを有する無線装置と、周波数シンセサイザーの位相及び/又は周波数を変調する方法 Download PDFInfo
- Publication number
- JP4459348B2 JP4459348B2 JP35270899A JP35270899A JP4459348B2 JP 4459348 B2 JP4459348 B2 JP 4459348B2 JP 35270899 A JP35270899 A JP 35270899A JP 35270899 A JP35270899 A JP 35270899A JP 4459348 B2 JP4459348 B2 JP 4459348B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- synthesizer
- modulation
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0983—Modifications of modulator for regulating the mean frequency using a phase locked loop containing in the loop a mixer other than for phase detection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmitters (AREA)
Description
【発明の属する技術分野】
本発明は、合成された周波数信号を発生する周波数シンセサイザーを有し、上記シンセサイザーは変調帯域幅を表わす変調制御信号を受信する位相及び/又は周波数変調制御部と、少なくとも二つの位相ロックループとを具備している無線装置に係わる。
【0002】
本発明は又、周波数シンセサイザーを少なくとも位相と周波数のいずれか一方で変調する方法に関する。
【0003】
【従来の技術】
このような装置は周知であり、特にシンセサイザーによって決定される多数の周波数チャネルを使用する携帯用電話装置の分野では様々な応用が見られる。シンセサイザーは、本質的には、基準発振器から発生される周波数に位相ロックループを用いて従うことを意図された電圧制御可変発振器から構成されることに注意すべきである。分周器は、シンセサイザーの出力周波数を最終的に決定するために設けられる。
【0004】
【発明が解決しようとする課題】
可変発振器の中の周波数と位相の少なくともいずれか一方を変調することを実現し得ることが問題の一つである。実際には、位相ロックループの存在は変調の効果を相殺するので、この変調を適用することが難しくなる。更に、シンセサイザーに通例備えられ、高周波数、例えば800メガヘルツ帯域、で作動するデジタル分周器によって生じる位相雑音の問題も発生する。
【0005】
米国特許第4,409,563号から可変発振器を制御するために一方は周波数弁別器を有し、他方は位相弁別器を有する二つのループを与えることは公知である。周波数弁別器を有するループは、周波数の変化中又は初めに、基準発振器に対して可変発振器のブロッキングを容易にするために使用され、位相弁別器を有するループが簡単に可変発振器をロックできる。この公知の装置は可変発振器の変調の問題を全く生じない。
【0006】
【課題を解決するための手段】
本発明は、位相雑音のレベルの低下を確実にしつつ充分な位相同期を維持する間、可変発振器の中の周波数と位相の少なくともいずれか一方のための手段が設けられた装置を提供する。
従って、このような装置は少なくとも高域タイプの第1の位相ロックループと、遮断周波数が上記変調帯域幅よりも低い低域タイプの第2の位相ロックループとが設けられていることを特徴とする。
【0007】
本発明による方法は高域タイプの第1の位相ロックループと、遮断周波数が上記変調帯域幅よりも低い低域タイプの第2の位相ロックループとが使用されていることを特徴とする。
【0008】
【発明の実施の形態】
本発明の上記及び他の面は、以下の実施例の記述を参照にして、非制限的な例により、明白であり、明確に解説される。
図1は、本発明による無線装置を示す。この装置は、例えば携帯用無線電話に設けられるタイプの送受信器である。これは、送信回路1と受信回路2とから構成され、送受切換器8を介してアンテナ5に連結される。送信回路1は変調信号を受信するために入力端子11を含む。この変調は、周波数シンセサイザー12によって発生される搬送波を位相変調及び/又は周波数変調する。このシンセサイザーは周波数制御部16を用いることで定められる周波数FSで信号を発生するために基準周波数発生器15によって処理された周波数信号FRを使用する。シンセサイザー12の出力信号は次にアンテナ5に与えられる前に増幅器18によって増幅される。受信回路2は出力端子27にデータを供給するために受信システム20から構成される。
【0009】
図2は本発明によって実現されたシンセサイザー12の構造を示している。シンセサイザー12は、出力が増幅器に接続された電圧制御可変発振器35を有する。端子11に与えられた変調信号は、一つの可能性として、基準周波数発生器15の出力に接続された位相変調器40に作用する。このシンセサイザー12は第1のループL1を含む。このループL1は、一端の入力が可変発振器35の出力に接続され、他端の入力が位相変調器40の出力に接続された位相弁別器45によって構成される。発振器35の出力信号の位相と位相変調器40の出力信号の位相との差信号は高域フィルタ49及び加算器52を介して電圧制御可変発振器35の周波数制御部に与えられる。
【0010】
第2の位相弁別器61によって構成された第2のループL2が設けられ、第2の位相弁別器の入力は、発振器35の出力と変調器40の出力とに、場合によっては夫々分周比A及びRを有する分周器64及び65を介して、接続される。これらの分周比は望ましい周波数FSに依存し、その値は制御部16に与えられる。この弁別器61の出力は、フィルタ68と二つのループL1及びL2の動作を統合する加算器52とを介して電圧制御可変発振器35の周波数制御部に接続される。本発明によると、フィルタ68は低域フィルタである。
【0011】
このシンセサイザーによって発生された信号の周波数は、従ってFS=(A/R)FRである。このように、ループL1のために、発振器35は広い帯域幅に亘って基準周波数にロックされる。ループL1は雑音を生じる分周器を含まないことに注意する必要がある。
ループL2は変調周波数よりもはるかに低い周波数で機能してもよく、これによりこの変調周波数がシンセサイザーの出力信号の搬送波周波数を維持するこのループL2によって妨げられなくなる。
【0012】
図3は本発明の他の実施例を示す。この図では、前述の図と共通する素子は同様の参照番号を有する。
第1の実施例では少なくとも位相変調器と周波数変調器のいずれか一方の変調器を位相弁別器45の他端の入力に配置する。これは図の中では点線で示されており番号40’が付されている。このような変調器を二つ備えることも可能である。
【0013】
第2の実施例では発振器35の出力と弁別器45との間にミキサ80が挿入される。従って、雑音をあまり出すことなく第1のループの動作周波数が低下される。確かに、分周器は非常に多くの雑音を出すと考えられる。
一例として、800メガヘルツのオーダーの周波数を発生するには、低域位相ロックループは0乃至1キロヘルツの通過域を備えるが、高域位相ロックループは実質上1乃至300キロヘルツの通過域を備える。変調周波数は、このように低域ループの遮断周波数、つまり1キロヘルツ、よりも高い。
【0014】
【発明の効果】
本発明によれば、シンセサイザーの基本周波数は低域位相ロックループによってロックされ、低域位相ロックループは高周波数で発生される変調信号に影響を与えない。位相雑音は高域位相ロックループによって弱められる。
【図面の簡単な説明】
【図1】本発明による装置を示す。
【図2】図1の装置の一部を構成するシンセサイザーの図を示す。
【図3】本発明によるシンセサイザーの他の実施例の図を示す。
【符号の説明】
1 送信回路
2 受信回路
5 アンテナ
8 送受切換器
11 入力端子
12 周波数シンセサイザー
15 周波数発生器
16 周波数制御部
18 増幅器
20 受信システム
27 出力端子
35 発振器
40 位相変調器
45、61 位相弁別器
49 高域フィルタ
52 加算器
64、65 分周器
68 低域フィルタ
80 ミキサ
Claims (5)
- 合成された周波数信号を発生する周波数シンセサイザーであって、
上記シンセサイザーは、
変調帯域幅を表わす変調制御信号を受信する位相及び/又は周波数変調制御部と、
可変周波数発振器に従って共同して動作する少なくとも二つの位相ロックループであって、前記二つの位相ロックループのうちの一方は、位相弁別器と前記可変周波数発振器との間に設けられた低域通過フィルタを備える位相ロックループであり、前記位相弁別器は、前記可変周波数発振器と基準周波数発生器からそれぞれ来る位相の比較をするように構成されている、位相ロックループと、
とを備えており、
前記低域通過フィルタは、前記変調帯域よりも低い遮断周波数を有しており、
前記二つの位相ロックループのうちの他方は、追加の位相弁別器と前記可変周波数発振器との間に設けられた高域通過フィルタを備える位相ロックループであり、前記追加の位相弁別器も、前記可変周波数発振器と前記基準周波数発生器からそれぞれ来る位相の比較をするように構成されている、
ことを特徴とするシンセサイザー。 - 上記基準周波数発生器の出力に接続され上記変調制御信号を受信する周波数及び/又は位相変調器が設けられていることを特徴とする請求項1記載のシンセサイザー。
- 上記可変周波数発振器の出力に接続され上記変調制御信号を受信する別の周波数及び/又は位相変調器が設けられていることを特徴とする請求項1又は2記載のシンセサイザー。
- 上記二つの位相ロックループの中の1つのループにおいて、上記可変周波数発振器の周波数を変えるミキサ回路を有することを特徴とする請求項1乃至3のうちいずれか一項記載のシンセサイザー。
- 請求項1乃至請求項4のいずれかに記載の周波数シンセサイザーを備えることを特徴とする無線装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9815838A FR2787257A1 (fr) | 1998-12-15 | 1998-12-15 | Appareil radioelectrique comportant un synthetiseur de frequences et procede pour moduler en phase et/ou en frequence un synthetiseur de frequences |
FR9815838 | 1998-12-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000209034A JP2000209034A (ja) | 2000-07-28 |
JP4459348B2 true JP4459348B2 (ja) | 2010-04-28 |
Family
ID=9534001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35270899A Expired - Fee Related JP4459348B2 (ja) | 1998-12-15 | 1999-12-13 | 周波数シンセサイザーを有する無線装置と、周波数シンセサイザーの位相及び/又は周波数を変調する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6246297B1 (ja) |
EP (1) | EP1014560B1 (ja) |
JP (1) | JP4459348B2 (ja) |
KR (1) | KR100621169B1 (ja) |
CN (1) | CN1139283C (ja) |
DE (1) | DE69939972D1 (ja) |
FR (1) | FR2787257A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8320845B2 (en) | 2003-03-18 | 2012-11-27 | Telefonaktiebolaget L M Ericsson (Publ) | Radio transmitter |
EP1460767B1 (en) * | 2003-03-18 | 2005-05-25 | Telefonaktiebolaget LM Ericsson (publ) | Radio transmitter |
EP3051762B1 (en) * | 2013-10-29 | 2019-07-10 | Huawei Technologies Co., Ltd. | Phase noise correction method, device and system |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4347484A (en) * | 1980-06-02 | 1982-08-31 | General Electric Company | Synthesizer having an injection synchronized divider |
US4321706A (en) * | 1980-07-14 | 1982-03-23 | John Fluke Mfg. Co., Inc. | Frequency modulated phase-locked loop signal source |
US4313209A (en) * | 1980-07-14 | 1982-01-26 | John Fluke Mfg. Co., Inc. | Phase-locked loop frequency synthesizer including compensated phase and frequency modulation |
US4409563A (en) * | 1981-02-26 | 1983-10-11 | General Electric Company | Phase locked loop frequency synthesizer with frequency compression loop |
US5485129A (en) * | 1995-01-20 | 1996-01-16 | Motorola, Inc. | Method and apparatus for digital modulation using pulse deletion |
FR2734972B1 (fr) * | 1995-05-31 | 1997-08-01 | Matra Communication | Dispositif d'emission radio a modulation de frequence |
US5734302A (en) * | 1996-10-07 | 1998-03-31 | Industrial Technology Research Institute | DC frequency modulation circuit using two phase locked loops |
-
1998
- 1998-12-15 FR FR9815838A patent/FR2787257A1/fr not_active Withdrawn
-
1999
- 1999-12-06 US US09/455,122 patent/US6246297B1/en not_active Expired - Lifetime
- 1999-12-07 DE DE69939972T patent/DE69939972D1/de not_active Expired - Lifetime
- 1999-12-07 EP EP99204192A patent/EP1014560B1/fr not_active Expired - Lifetime
- 1999-12-11 CN CNB991277635A patent/CN1139283C/zh not_active Expired - Fee Related
- 1999-12-13 JP JP35270899A patent/JP4459348B2/ja not_active Expired - Fee Related
- 1999-12-14 KR KR1019990057356A patent/KR100621169B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP1014560A1 (fr) | 2000-06-28 |
KR100621169B1 (ko) | 2006-09-06 |
CN1139283C (zh) | 2004-02-18 |
CN1264260A (zh) | 2000-08-23 |
FR2787257A1 (fr) | 2000-06-16 |
EP1014560B1 (fr) | 2008-11-26 |
US6246297B1 (en) | 2001-06-12 |
DE69939972D1 (de) | 2009-01-08 |
JP2000209034A (ja) | 2000-07-28 |
KR20000052464A (ko) | 2000-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2526847B2 (ja) | ディジタル方式無線電話機 | |
EP0733280A1 (en) | Phase/frequency modulator | |
JPH06152467A (ja) | 無線通信機 | |
JPH10512729A (ja) | トランシーバーにおいて被変調信号を生成するための方法及び回路 | |
JPH0151100B2 (ja) | ||
AU744555B2 (en) | Transmit-receive system and transmission method, in particular for a mobile telephone | |
JP2001512948A (ja) | 段階制御型周波数合成装置 | |
JP4459348B2 (ja) | 周波数シンセサイザーを有する無線装置と、周波数シンセサイザーの位相及び/又は周波数を変調する方法 | |
CA2033861C (en) | Phase locked loop with d.c. modulation | |
EP1466418B1 (en) | Transceiver with multi-state direct digital synthesizer driven phase locked loop | |
JP3936073B2 (ja) | 位相ロックドループからなる装置、この装置からなる電子装置及び発振器の周波数を変調する方法 | |
US6526262B1 (en) | Phase-locked tracking filters for cellular transmit paths | |
JP4110668B2 (ja) | 信号発生器 | |
JP2919328B2 (ja) | 変調回路 | |
JP4002073B2 (ja) | Fm変調装置及びfm変調装置の周波数制御方法 | |
JP2932864B2 (ja) | 無線送信機 | |
JPS5832810B2 (ja) | 位相同期形ディジタル周波数シンセサイザ | |
GB2233844A (en) | A frequency synthesiser | |
JP2778519B2 (ja) | Fm送受信装置 | |
JP3365965B2 (ja) | Fm変調回路 | |
JPS5845860B2 (ja) | 変調回路 | |
JPH0730332A (ja) | Fm変調器 | |
JP2000013256A (ja) | 送信回路 | |
KR100296025B1 (ko) | 여진기회로및여진기회로에서의디지털변조및아날로그변조방법 | |
RU29813U1 (ru) | Цифровой синтезатор частот с частотной модуляцией |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20081021 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090402 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090407 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090424 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091104 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091204 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |