JP4458968B2

JP4458968B2 - 自動レベル調整回路

Info

Publication number: JP4458968B2
Application number: JP2004216235A
Authority: JP
Inventors: 恭弘野竹
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-07-23
Filing date: 2004-07-23
Publication date: 2010-04-28
Anticipated expiration: 2024-07-23
Also published as: TW200623617A; JP2006041734A; CN1725634B; TWI287352B; US7298212B2; KR100641258B1; KR20060053965A; US20060017507A1; CN1725634A

Description

本発明は、アンプからの出力信号レベルが所定のレベルになるようにアンプゲインを自動調整する自動レベル調整（ＡＬＣ：Automatic Level Control）回路に係り、特に、プログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路におけるアタック動作の改善に関する。

デジタルカメラやデジタルビデオカメラ等の電子式カメラの多くは、動画像を録画する録画機能と共に、マイクロフォンより入力した音声を録音する録音機能を備えている。そして、録音機能を備えるこれらの電子式カメラには、一般的に、入力音声を所定の音声信号レベルで録音可能とするために、音声録音に際し記録段の前段に備えられたアンプのゲインを入力音声信号のレベルに応じて自動調整する回路が備えられている。このような回路として、例えば図６のような構成を有する、プログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路（以下、ＡＬＣ回路という）がある。

図６のＡＬＣ回路によれば、まずプログラマブルゲインアンプ１０の後段のアナログ／デジタルコンバータ（Ａ／Ｄコンバータ）２０にて、プログラマブルゲインアンプ１０で増幅された入力音声信号がアナログ信号からデジタル信号へ変換される。次に、レベル検出部３０にてこのデジタル信号のレベル（プログラマブルゲインアンプ１０の出力の信号レベル）が検出され、且つこの検出レベルと所定の基準レベルとが比較される。そして、ここで得られた比較結果に基づき、ゲインコントロール部４０からプログラマブルゲインアンプ１０に出力された制御信号によって、プログラマブルゲインアンプ１０からの出力音声信号（プログラマブルゲインアンプ１０にて増幅された入力音声信号）が所定の音声信号レベルとなるように、プログラマブルゲインアンプ１０のゲインが調整される。

具体的には、レベル検出部３０にて検出されたデジタル信号のレベルが所定の基準レベルより大きい場合、プログラマブルゲインアンプ１０のアンプゲインを１ステップずつ段階的に下げる動作（アタック動作）を行い、デジタル出力信号レベルが所定の基準レベルより小さい場合、プログラマブルゲインアンプ１０を１ステップずつ段階的に上げる動作（リカバリー動作）を行う。そして、このようなアタック動作及びリカバリー動作によるゲインの調整を、デジタル信号レベルが所定の基準レベルとなるまで連続して行うことにより、アンプのゲインを入力音声信号のレベルに応じて所定の基準レベルへ自動調整でき、入力音声を所定の音声信号レベルで録音できるようになる。尚、以上のようなＡＬＣ回路は、例えば下記特許文献１に開示されている。

特開平１１−３２８８５５号公報

通常、ＡＬＣ回路で行われるアタック動作は、ダイナミックレンジを超えた過大信号による音声波形の崩れを最小限に抑えるため短時間で行われる。また、上述のようなＡＬＣ回路においてデジタルによる離散的なアンプゲイン制御を行う場合、ゲインを変更する際に出力波形に段差が生じるとこれがノイズの原因となる。このため、この段差の発生を回避すべくゼロクロス時にのみアタック動作によるゲインの変更を行うのが一般的である。

しかしながら、このようにゼロクロス時にのみアタック動作によるゲイン変更を行うとなると、信号周波数によってアタック時間が変動してしまう。特に信号周波数が低くゼロクロスの間隔が長い場合には、ゲイン変更のタイミングの間隔が長くなるため、なかなかアタック動作が収束せず、その結果アタック時間（ゲインを減少させている時間）が長くなってしまう。

そこで、このようにアタック時間が長くなってしまうことを防止するため、アタック動作によるゲインを下げる計算をゼロクロスのタイミングと関係なく行い、計算結果をプログラマブルゲインアンプに出力する動作のみをゼロクロスのタイミングで行うことが考えられる。しかしながら、この場合にも以下のような問題が生じる。

通常、レベル検出部におけるデジタル信号のレベルと所定の基準レベルとの比較処理は、クロック信号のタイミングで行われ、デジタル信号のレベルが所定の基準レベルより大きいとの比較結果が所定の回数続くと、プログラマブルゲインアンプのアンプゲインを１ステップ下げるとの検出結果が得られる。そして、さらにこの状態が前記所定の回数続くと、さらにアンプゲインを１ステップ下げるとの検出結果が得られる。そして、次のゼロクロス時には、それまでの検出結果の合計ステップ数、アンプゲインを下げる旨のアタック動作制御信号が出力され、その合計ステップ数の分だけアンプゲインが下がることとなる。例えば、あるゼロクロスから次のゼロクロスまでの間に、検出結果が３回得られた場合には、次のゼロクロス時にアンプゲインは３ステップ下がることとなる。

ここで、ゼロクロスの間隔が長い状況で上記のような比較・検出処理が行われると、本来であればアンプゲインを１ステップのみ下げれば最適であるところを、次のゼロクロス時までに検出結果のステップ数が累積しているために、それ以上ゲインを下げてしまう、といった事態が起こり得る。このような事態が起こると、その後にリカバリー動作を行わねばならず、不自然な動作状態となってしまう。

上記問題点を解消するため、本発明の自動レベル調整回路は、入力信号を設定ゲインにより増幅するゲイン可変アンプと、このゲイン可変アンプの出力の信号レベルと所定の基準レベルとを比較し、その比較結果を比較結果信号として出力する比較出力回路と、前記入力信号の１つのゼロクロスともう１つのゼロクロスとの間に出力された前記比較結果信号の内、所定の出力時間内に出力された分の比較結果信号を出力するように制限する出力信号制限回路と、前記比較出力回路からの出力信号を、前記比較結果信号が前記所定出力時間以上にわたり出力された場合には前記所定出力時間内に出力された分の比較結果信号を出力するよう制限し、アタック検出出力信号として出力するアタック検出出力回路とを含むことを特徴とする。

また、上記自動レベル調整回路において、前記ゲイン可変アンプは、ステップ的にゲインが変更され、前記出力信号制限回路は、前記ゼロクロス間におけるゲイン変更可能なステップ数を記憶しており、前記比較結果信号について前記ゲイン変更可能な所定ステップ数以上の分の比較結果信号を除いて出力することを特徴とする。

また、上記自動レベル調整回路において、前記出力信号制限回路は、前記比較結果信号をクロック信号のタイミングでカウントするカウンタと、前記カウンタにてカウントされた比較結果のカウント数がゼロクロス時にゲイン変更可能な所定ステップ数の比較結果カウント回数に達した場合に、カウンタからの信号によりセットされてマスク信号を出力するフリップフロップと、を含み、前記比較結果信号を、ゲイン変更可能な所定ステップ数以上の比較結果信号については前記マスク信号に基づきマスク状態とした上で出力することを特徴とする。

また、上記自動レベル調整回路において、前記フリップフロップは、前記入力信号のゼロクロス時にゼロクロス信号の入力によってリセットされることを特徴とする。

また、上記自動レベル調整回路において、前記アタック検出出力回路は、前記比較結果信号と前記マスク信号の反転信号との論理積をとる論理回路であることをを特徴とする。

本発明によれば、ゼロクロス時に変更されるゲインの減衰量が制限されるため、プログラマブルゲインアンプのゲインの下げ過ぎを防止することができ、これにより、適正なアタック動作によるゲイン変更を実現することができる。

以下、本発明の一実施形態について、図面を参照して説明する。

図１は、本実施形態に係るＡＬＣ回路の回路図である。図２は、図１のＡＬＣ回路のレベル検出部に備えられているアタック検出回路の回路構成を示す図である。また図３は、図２のアタック検出回路における比較結果信号，マスク信号及びアタック検出信号と増幅された入力音声信号との関係を示す図である。尚、図１において、図６のＡＬＣ回路と同様の構成要素については、図６と同じ符号を付す。

図１のＡＬＣ回路では、プログラマブルゲインアンプ１０の後段に、ゼロクロス検出部５０とＡ／Ｄコンバータ（ＡＤＣ）２０とが接続されている。Ａ／Ｄコンバータ２０では、プログラマブルゲインアンプ１０にて増幅された入力音声信号（アナログ信号）がデジタル信号に変換され、このデジタル信号がレベル検出部３１に出力される。

レベル検出部３１では、このデジタル信号のレベル（プログラマブルゲインアンプ１０の出力の信号レベル）が検出され、この検出レベルと所定の基準レベル（アタック基準レベル）とが比較される。そして、得られた比較結果において検出レベルがアタック基準レベル以上に基づいて、従来と同様にして、プログラマブルゲインアンプ１０のアンプゲインを１ステップ下げるとの検出結果が得られる。こうして得られた検出結果に基づいて、プログラマブルゲインアンプ１０からの出力音声信号が所定の音声信号レベルとなるようにプログラマブルゲインアンプ１０のゲインを調整するための制御信号が、ゲインコントロール部４０からラッチ回路６０に出力される。例えば、レベル検出部３１にて検出されたデジタル信号のレベルが所定の基準レベル（アタック基準レベル）より大きい場合には、プログラマブルゲインアンプ１０のアンプゲインを、検出結果の回数に相当するステップ数の分だけ下げる（アタック動作を行う）旨の制御信号が出力される。

例えば、ゲインコントロール部４０は、予め定められた係数を記憶しており、一定のクロック周期毎に、コンパレータ３１０の検出結果を検出して、Ａ／Ｄコンバータ２０の出力が基準レベルより大きかったときに、１×係数の値を減算し、プログラマブルゲインアンプ１０のゲインを制御する制御信号を決定する。すなわち、上述した従来例に記載したように、プログラマブルゲインアンプ１０におけるゲインは、その出力レベルが小さいときは大きく、出力レベルが大きいときには小さく変更され、出力レベルが所定値になるように制御される。アタック時には、その前段階の入力信号レベルに応じてプログラマブルゲインアンプ１０のゲインが設定されており、この設定されているゲインに対応する制御信号が設定されているので、制御信号を減少する。これによって、上述の係数を１ステップとして、一定のクロックに応じた比較タイミングにおける比較結果に応じて、アタック検出の回数に応じてその回数×係数分だけ制御信号の値を減少する。

一方、ゼロクロス検出部５０では、プログラマブルゲインアンプ１０にて増幅された入力音声信号（アナログ信号）のゼロクロスが検出され、検出結果のゼロクロス信号がＨレベル信号としてレベル検出部３１とラッチ回路６０とに出力される。

そして、ラッチ回路６０にゼロクロス信号（Ｈレベル）が入力されると、ゲインコントロール部４０の出力信号がラッチ回路６０に取り込まれ、ラッチ回路６０の出力がプログラマブルゲインアンプ１０にそのゲインを決定する制御信号として供給され、プログラマブルゲインアンプ１０のアンプゲインを制御信号に応じて下げるアタック動作が行われる。また、ゼロクロス信号（Ｈレベル）がラッチ回路６０に入力されない状態では、ラッチ回路６０が次の信号を取り込まないため制御信号の状態が保持される。

そして、再度、ゼロクロス信号（Ｈレベル）がラッチ回路６０に入力されると、そのタイミングでゲインコントロール部４０からラッチ回路６０に入力されたアタック動作制御信号が、ラッチ回路６０を介してプログラマブルゲインアンプ１０に出力され、プログラマブルゲインアンプ１０のアンプゲインを下げるアタック動作が行われる。

ここで本実施形態では、従来の問題を解消すべく、ゼロクロス時に変更されるゲインの減衰量を制限し、プログラマブルゲインアンプ１０のゲインの下げ過ぎを防止するためのアタック検出回路３００が、レベル検出部３１内に備えられている。以下、このアタック検出回路３００の回路構成及び動作について、図２を参照して説明する。

レベル検出部３１では、まずコンパレータ３１０において、Ａ／Ｄコンバータ２０からのデジタル信号Ｓ１と基準レベル信号Ｓ２（所定の基準レベル）とのレベル比較がクロック信号Ｓ３のタイミングで行われる。そしてアタック動作時には、デジタル信号Ｓ１のレベルが所定の基準レベルより大きいとの比較結果を示す図３のような比較結果信号Ｓ４がコンパレータ３１０から出力され、ＡＮＤ回路３４０に入力される。

次にカウンタ３２０にて、コンパレータ３１０から出力された比較結果信号Ｓ４がクロック信号Ｓ３のタイミングでカウントされる。すなわち、Ａ／Ｄコンバータ２０の出力信号が基準レベルより高かった時には、コンパレータ３１０からの比較信号Ｓ４がＨレベルであり、クロックの立ち上がり時に比較信号Ｓ４がＨレベルであった場合にカウンタ３２０は１つカウントアップする。このときカウントされた比較結果のカウント数が、ゼロクロス時にゲイン変更可能な所定の最大ステップ分の比較結果カウント回数に達した場合には、ＳＲフリップフロップ３３０をセットする。例えば、カウンタ３２０が最大ステップ分の比較結果カウント数までカウントアップした場合に、カウンタ３２０がＨレベルを出力するように構成すればよい。

そして、カウンタ３２０からのＨレベルの出力によって、ＳＲフリップフロップ３３０がセットされると、ＳＲフリップフロップ３３０から出力されるマスク信号Ｓ５が図３のようにＨレベルになり、そのマスク信号Ｓ５の反転信号が前記ＡＮＤ回路３４０に入力される。こうして前記ＡＮＤ回路３４０には、コンパレータ３１０からの比較結果信号Ｓ４と、マスク信号Ｓ５の反転信号とが入力されることとなる。そして、前記ＡＮＤ回路３４０では、比較結果信号Ｓ４とマスク信号Ｓ５の反転出力とのＡＮＤをとり、図３のようなアタック検出出力信号Ｓ６が、検出結果としてゲインコントロール部４０に出力される。

尚、前記ＳＲフリップフロップ３３０は、ゼロクロス検出部５０からのゼロクロス信号（Ｈレベル）のエッジが入力されることによりリセットされるようになっている。そこで、次のゼロクロス時にはリセットされ、それ以降は、再びカウンタ３２０のカウント数が所定の最大ステップ分の比較結果カウント回数に達するまでは通常のアタック動作が行われることとなる。そして、所定の最大ステップ分の比較結果カウント回数に達した場合には、上述と同様に、マスク信号Ｓ５によりマスクされたアタック検出出力信号Ｓ６が、検出結果としてゲインコントロール部４０に出力され、アタック動作が制限されることとなる。なお、カウンタ３２０も、ゼロクロス信号によってカウント値がリセットされるようになっている。

このように、図２のアタック検出回路３００によれば、カウンタ３２０でのカウント数が、ゼロクロスと次のゼロクロスとの間に所定値を超えた場合には、フリップフロップ３３０がセットされ、アンドゲート３４０から比較信号Ｓ４の出力が禁止される。すなわち、カウンタ３２０のカウント数がゲイン変更可能な最大ステップ数分の所定の比較結果カウント回数に達した場合、それ以降のアタック検出出力信号はマスク状態となってＬレベルとなる。つまり、ゼロクロス時にゲイン変更可能な所定の最大ステップ数以上のアタック検出結果は、ゲインコントロール部４０に対して検出されなくなる。従って、このような検出結果の制限が課せられることにより、ゲインコントロール部４０から出力されるアタック動作制御信号によって下げ得るゲインのステップ数は、信号周波数やゼロクロス間隔によらず常に最大ステップ数以内となるように制限され、その結果、従来のようなプログラマブルゲインアンプ１０のゲインの下げ過ぎを回避できるようになる。

なお、この例では、アンドゲート３４０からコンパレータ３１０の比較結果信号がそのまま出力される。従って、ゲインコントロール部４０では、この比較結果の信号を所定のクロック周期で判定し、その判定結果がアタック時であった場合に１ステップずつプログラマブルゲインアンプ１０のゲインを下げていく。ここで、カウンタ３２０におけるクロックは、ゲインコントロール部４０と同一のものであることが好適であり、これによりゲイン変更可能な所定の最大ステップ数の設定がレベル検出部３１とゲインコントロール部４０とで同一になる。しかし、両者に一定の関係があれば、２つのクロックを別のものとしてもよい。

さらに、カウンタ３２０を最大ステップ数を最大値とするカウンタとすれば、このカウンタ３２０のカウント値は、そのままゼロクロス時に変更するステップ数となっている。そこで、このカウンタ３２０のカウント値をゲインコントロール部４０に供給し、ゲインコントロール部４０において、アタック時の１ステップの計数を乗算して、プログラマブルゲインアンプ１０のゲインを変更することも可能である。

こうして、前記ＡＮＤ回路３４０から出力されたアタック検出出力信号Ｓ６のＨレベルがゲインコントロール部４０に入力されると、この検出結果たるアタック検出出力信号Ｓ６に基づいて、ゲインコントロール部４０からラッチ回路６０に、検出結果の回数に相当するステップ数の分だけプログラマブルゲインアンプ１０のアンプゲインを下げる（アタック動作を行う）旨の制御信号がラッチ回路６０に出力されることとなる。そしてラッチ回路６０では、ゼロクロス信号の入力に伴い、上述のような処理が行われることとなる。

以上のように、本実施形態に係るＡＬＣ回路では、レベル検出部３１に備えられた図２のようなアタック検出回路３００によって、ゼロクロス時にアタック動作により変更されるゲインの減衰量が所定の最大ステップ数までしか変更できないように制限されるため、プログラマブルゲインアンプ１０のゲインの下げ過ぎという従来の問題を解消することができる。

尚、本発明の好適な実施形態について説明したが、上記実施形態で説明したのはあくまでその一例に過ぎず、所定の最大ステップ分の比較結果カウント回数に達した場合には、アタック動作の制限を行うという本発明の技術思想を実現可能なものであれば、いかなる回路構成であっても良い。

また、上記実施形態のＡＬＣ回路は、図１のように、レベル検出のためにプログラマブルゲインアンプ１０からのアナログ出力をデジタル変換しており、プログラマブルゲインアンプ１０から後段にはアナログ出力する構成となっているが、ＡＬＣ回路の回路構成としてはこれに限定されるものではない。例えば、プログラマブルゲインアンプ１０からＡ／Ｄコンバータ２０にのみアナログ出力し、ここでデジタル変換されたデジタル信号を、Ａ／Ｄコンバータ２０からレベル検出部３１に出力すると共に、Ａ／Ｄコンバータ２０から後段にデジタル出力するようにしても良い。

また、例えば図４のように、ＡＬＣ回路が、レベル検出部３１ａにはプログラマブルゲインアンプ１０からのアナログ信号が入力されるような構成であっても、以下のようにして、上記実施形態のＡＬＣ回路と同様の効果を得ることができる。

図４のＡＬＣ回路において、ゼロクロス時に変更されるゲインの減衰量を制限し、プログラマブルゲインアンプ１０のゲインの下げ過ぎを防止するためのアタック検出回路３００ａが、レベル検出部３１ａ内に備えられている。以下、このアタック検出回路３００ａの回路構成及び動作について、図５を参照して説明する。

レベル検出部３１ａでは、まず、第一電圧比較器３１０ａにおいて、入力アナログ電圧のレベルと所定の基準電圧レベル（プラス側基準レベル）とのレベル比較がクロック信号のタイミングで行われる。そして、入力アナログ電圧のレベルがプラス側基準レベルより大きい場合には、その旨の比較結果を示す図３のような比較結果信号（Ｈレベル）が第一電圧比較器３１０ａから出力される。また、これと同様に、第二電圧比較器３１０ｂにおいて、入力アナログ電圧のレベルと所定の基準電圧レベル（マイナス側基準レベル）とのレベル比較がクロック信号のタイミングで行われる。そして、入力アナログ電圧のレベルがマイナス側基準レベルより小さい場合には、その旨の比較結果を示す図３と同様の比較結果信号（Ｈレベル）が第二電圧比較器３１０ｂから出力される。そして、第一電圧比較器３１０ａ及び第二電圧比較器３１０ｂから出力される比較結果信号（Ｈレベル）はそれぞれＯＲ回路３５０に入力され、それぞれの比較結果信号（Ｈレベル）がＡＮＤ回路３４０ａに入力される。

また、カウンタ３２０ａにて、ＯＲ回路３５０から出力された比較結果信号（Ｈレベル）がクロック信号のタイミングでカウントされる。このときカウントされた比較結果のカウント数が、ゼロクロス時にゲイン変更可能な所定の最大ステップ分の比較結果カウント回数に達した場合には、ＳＲフリップフロップ３３０ａをセットする。そして、ＳＲフリップフロップ３３０ａがセットされると、ＳＲフリップフロップ３３０ａから出力されるマスク信号が図３と同様にＨレベルになり、そのマスク信号の反転出力が前記ＡＮＤ回路３４０ａに入力される。こうして前記ＡＮＤ回路３４０ａには、第一電圧比較器３１０ａ及び第二電圧比較器３１０ｂからの比較結果信号と、マスク信号の反転出力とが入力されることとなる。そして、前記ＡＮＤ回路３４０ａでは、比較結果信号とマスク信号の反転出力とのＡＮＤをとり、図３と同様のアタック検出出力信号が、検出結果としてゲインコントロール部４０に出力される。

尚、前記ＳＲフリップフロップ３３０ａは、ゼロクロス検出部５０からのゼロクロス信号（Ｈレベル）のエッジが入力されることによりリセットされるようになっている。そこで、次のゼロクロス時にはリセットされ、それ以降は、再びカウンタ３２０ａのカウント数が所定の最大ステップ分の比較結果カウント回数に達するまでは通常のアタック動作が行われることとなる。そして、所定の最大ステップ分の比較結果カウント回数に達した場合には、上述と同様に、マスク信号によりマスクされたアタック検出出力信号が、検出結果としてゲインコントロール部４０に出力され、アタック動作が制限されることとなる。

以上のように、アタック検出回路３００ａを上記のような構成とすることで、プログラマブルゲインアンプ１０からのアナログ信号がレベル検出部３１ａに入力されるような構成であっても、上記実施形態のＡＬＣ回路と同様の効果を得ることができる。

本発明の一実施形態に係るプログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路の回路図である。図１の自動レベル調整回路のレベル検出部に備えられているアタック検出回路の回路構成を示す図である。図２のアタック検出回路における比較結果信号，マスク信号及びアタック検出信号と増幅された入力音声信号との関係を示す図である。本発明の他の実施形態に係るプログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路の回路図である。図４の自動レベル調整回路のレベル検出部に備えられているアタック検出回路の回路構成を示す図である。従来のプログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路の回路図である。

符号の説明

１０プログラマブルゲインアンプ、２０Ａ／Ｄコンバータ、３０，３１レベル検出部、４０ゲインコントロール部、５０ゼロクロス検出部、６０ラッチ回路、３００アタック検出回路、３１０コンパレータ、３２０カウンタ、３３０ＳＲフリップフロップ、３４０ＡＮＤ回路、Ｓ１デジタル信号、Ｓ２基準レベル信号、Ｓ３クロック信号、Ｓ４比較結果信号、Ｓ５マスク信号、Ｓ６アタック検出出力信号。

Claims

入力信号を設定ゲインにより増幅するゲイン可変アンプと、
このゲイン可変アンプの出力の信号レベルと所定の基準レベルとを比較し、その比較結果を比較結果信号として出力する比較出力回路と、
前記入力信号の１つのゼロクロスともう１つのゼロクロスとの間に出力された前記比較結果信号の内、所定の出力時間内に出力された分の比較結果信号を出力するように制限する出力信号制限回路と、
前記比較出力回路からの出力信号を、前記比較結果信号が前記所定出力時間以上にわたり出力された場合には前記所定出力時間内に出力された分の比較結果信号を出力するよう制限し、アタック検出出力信号として出力するアタック検出出力回路と、
を含むことを特徴とする自動レベル調整回路。