JP4456112B2 - 集積回路部およびその製造方法 - Google Patents

集積回路部およびその製造方法 Download PDF

Info

Publication number
JP4456112B2
JP4456112B2 JP2006523006A JP2006523006A JP4456112B2 JP 4456112 B2 JP4456112 B2 JP 4456112B2 JP 2006523006 A JP2006523006 A JP 2006523006A JP 2006523006 A JP2006523006 A JP 2006523006A JP 4456112 B2 JP4456112 B2 JP 4456112B2
Authority
JP
Japan
Prior art keywords
conductive structure
integrated circuit
region
notch
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006523006A
Other languages
English (en)
Other versions
JP2007502532A (ja
Inventor
ドレクセル，シュテファン
ゲーベル，トーマス
ヘルネデル，ヨハン
ホーメル，マルティナ
クライン，ヴォルフガング
ケルナー，ハインリッヒ
ミッチェル，アンドレア
シュヴェルト，マルクス
ゼック，マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2007502532A publication Critical patent/JP2007502532A/ja
Application granted granted Critical
Publication of JP4456112B2 publication Critical patent/JP4456112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

発明の詳細な説明
本発明は、基板と、基板から離れた位置にある外部導電構造部と、基板に近い位置に配置される内部導電構造部とを有する集積接続部に関するものである。例えばトランジスタなどの半導体素子といった複数の電子素子は、基板の主要領域に配置されている。
このような集積回路部は、例えば国際特許出願ＷＯ ０３／００３４５８ Ａ２号に開示されている。この公報において、外部導電構造部は、ボンディングゾーンとテストゾーンとを有するボンディングパッドである。この公知の集積回路部では、相互接続部を有する２つの金属膜間に、ビアと呼ばれる別の金属膜が配置されている。この金属膜のビアでは、集積回路部の動作中に、実質的に主要領域の法線方向または主要領域の法線方向とは逆の方向に電流が流れるが、主要領域と平行方向または法線方向を横切る方向には電流が流れない。
ビアには様々な種類があるが、ビアに共通の特徴点は以下のとおりである。
・ビアでは、主要領域の法線方向、または法線方向とは逆の方向に、電流が流れるが、主要領域と平行方向には電流が流れない。
・ビアは、主要領域に平行な断面の大部分に配置され、あるいは、下部相互接続部または上部相互接続部に完全に重なるように配置されている。
・上部相互接続部または下部相互接続部に重ならないビアの部分、すなわち、これらの相互接続部を埋め合わせる部分は、集積回路部の機能に影響を与えない。すなわち、このような部分は、特に、集積回路部の機能に必要とされる導電接続のために用いられない。
一方では相互接続部とビアとを有する金属膜を生成し、他方ではビアのみを有する金属膜を生成することは、集積回路部の製造技術において一般的であり、良く行なわれている技術である。これら金属膜のビアの大きさが互いに等しい場合、プロセス工学的観点から見れば利点がある。一方、金属膜の相互接続部の外形は、互いに著しく異なる。相互接続部の長さは、例えば相互接続部の幅の倍数となっている。
本発明の目的は、公知の接続部に比べて、特に電気的特性が改善され、改良された接続部を提供することである。さらに、本発明の目的は、この接続部の製造方法を提供することである。
この接続部に関する目的は、請求項１の特徴を有する接続部により達成される。さらなる発展形態は従属請求項に示されている。
本発明は、特に、集積回路部の製造において新しい技術世代になる毎に、金属膜に対する要求が増えていることに基づいている。特に、バイポーラ技術およびＣＭＯＳ技術においては、非常に小さいサイズが必要となるにもかかわらず、非常に高い電流密度、例えば、バルク断面領域の１ｍｍ２当たりで、１ミリアンペア、５ミリアンペア、または１０ミリアンペアを越える電流密度が要求され、または、非常に低い体抵抗が要求されている。これは、銅金属膜により実現されている。銅表面については、コスト的に有利でかつ製造面で保証されたマウント技術がまだ存在しないため、最終の金属面については、現在、アルミニウムが用いられている。しかし、アルミニウムは、銅と比較して通電容量が低い。そのため、アルミニウムボンディングパッドでは、同じ寸法の銅の構造に比べて、より低い絶対電流しかかけることができない、あるいは、エレクトロマイグレーションに対してより抵抗が低い。これにより、ボンディングパッドは、製品全体の寿命に対して著しい影響を与える重要な回路部分となる。今後も、必要な電流密度は増加するであろう。さらに、付加機能による集積密度の増加によって、テスト用およびマウント用ボンディングパッドの小型化が要求されるであろう。これにより、ボンディングパッド当たりの電流密度は、さらに増大することになる。
さらに、本発明は、特にビア金属膜が、接続部を有する金属膜の下方に配置され得るという考えに基づいている。しかし、これにより空間的段状部分が生じうる。すなわち、例えば、酸化物、３．７より小さい誘電率を有する材料、フルオロシリケートガラス（ＦＳＧ）、ポリイミド、または窒化シリコンを有する誘電層が生じうる。誘電層中の段状部分では、導電層の圧縮が生じ、すなわち、導電層の厚さが局所的に薄くなり、したがって、通電容量も小さくなる。これに関しては、以下に、図４を参照してより詳しく説明する。この段状部分に金属膜が堆積されれば、処理の影響により、この段状部分における層の厚さが小さくなり、例えば、平坦部分における層の厚さの約５０％にもなる。これにより、この段状部分において電流密度が大きくなってしまう。したがって、形状ゆえに電流密度が大きくなるか、あるいは、厚さが薄くなることにより局所的に電流密度が大きくなる。
ダマシン法により生成された相互接続部上のアルミニウムボンディングパッドでは、相互接続部が、酸化物層中のビア、いわゆるパッドビアにより、最後のダマシンワイヤ面、例えば、銅に接続されている。アルミニウム層の厚さは、一般的に６００ｎｍ〜１２００ｎｍの間である。電流は、「パッドビア」と、「パッドビア」に接続された酸化物端部とを通る方向に依存せずに流れる。平坦なアルミニウムの領域は、例えばボンディングワイヤ、または、フリップチップ技術で用いられる、いわゆるはんだボンドを、テストするためおよび／またはマウントするための領域として用いられる。テスト用パッドとしてのみ用いることも可能である。全面に渡って銅をボンディングパッドの下に設けると、銅のワイヤリングが、接続またはテストのために用いられるアルミニウムパッドの下で、機構的な安定性を損ねるという障害が生じる。
したがって、本発明の集積接続部は、冒頭で述べた特徴以外に、以下の特徴点を有する。
・外部導電構造部と内部導電構造部との間にあるコンタクトゾーンに隣接している内部導電構造部の領域の法線方向から見ると、コンタクトゾーンは、コンタクト領域には重なっておらず、または部分的にのみ重なっており、
・完全にまたは部分的に外部導電構造部を含む切り欠き部の底部は、法線方向から見ると、コンタクト領域の少なくとも半分またはコンタクト領域の全面と重なって配置されている。
本発明の集積回路部の効果は、特に上述のアルミニウムボンディングパッドの場合、電流密度が高まる誘電性の段状部分が、主要電流路には生じないことである。主要電流路には、例えば、コンタクト領域を流れる全電流の５０％を越える電流が流れる。この電流のうちの少量は、例えば接続部の横を通り過ぎて、外部導電構造部の別の電流路を介して流れる。電流密度は、均一になり、もはや局部的には増大しないため、製品の信頼性は向上する。特に、エレクトロマイグレーション効果は小さくなる。さらに、内部導電構造部と外部導電構造部との間のコンタクトゾーンと、このコンタクトゾーンの外の平面領域とにおいて、主要電流路に障壁を設けることが可能となり、障壁の寿命中に局部的な欠陥がほとんど生じなくなる。その結果、集積回路部の寿命を、再び著しく長くすることができる。
本発明の集積回路部では、通電ゾーンの領域において、外部導電構造部と内部導電構造部との間の酸化物を取り除くことにより、段状部分を避けることができる。特に通電ゾーンにおいて、特にコンタクト領域５０とその次に内側に位置する内部相互接続部２２との間にある電流密度が高いゾーンにおいて、外部導電構造部は内部導電構造部に平坦な形で隣接する。これにより、数多くの技術的効果が生じる。
・コンタクト領域５０と最も近い内部相互接続部２２との間の通電部において、段状部分を避けることができる。
・信頼性を従来と同じように保ちつつ、許容可能な電流密度を大きくすることができる。あるいは、信頼性を著しく高めつつ、電流密度を従来と同じように保つことができる。
・回路設計上の利点がある。例えば、導電のために必要な領域を小さくすることができる。
・配置上の変更以外に、従来の一連の方法を変更する必要がない。
・層中の段状部分における局部的な欠陥はもはや生じない。これにより信頼性を、より高めることができる。
・より高い絶対電流を用いて、信頼性を従来と同等に維持することができる。これにより、回路設計において、別の構成にする可能性を追求することができる。例えば、チップ毎の接続領域の数を少なくすることができる。
・本発明の集積回路部により、機構に対する高い要求を満たすことができる。これにより、導電構造部の障壁層または基板付近の導電構造部を壊すことなしに、コンタクト領域に、機構的に負荷することができる。
ある発展形態では、外部導電構造部は、金属膜において横方向に電流を流すための相互接続部の一部分として機能し、該部分は好ましくは１０ｎｍよりも長く、または１μｍよりも長く、または１０μｍよりも長く、または１００μｍよりも長い。この部分は、機構的な安定性を高め、設計を柔軟にし、および／または、外部金属膜が目標とした方法で、接続用のみならずワイヤリング用に用いられた場合、必要な金属膜の数を減らすことができる。
別の発展形態では、内部導電構造部は、コンタクトゾーンに隣接した位置に、銅または銅合金からなる主要な導電体または導電コアを有する。この導電コアは、導電構造部を流れる電流の例えば９０％を伝導する。基板から離れた位置にある外部導電構造部は、アルミニウムまたはアルミニウム合金からなる主要な導電体を有する。さらに、外部導電構造部は、コンタクトゾーンにおいて障壁層を含み、障壁層は、好ましくはタンタル、チタン、窒化チタン、窒化タンタル、または、これらの材料からなる連続した層の組み合わせを有する。障壁層により、銅がアルミニウムに貫通することを防ぎ、体積の変化（これにより、エレクトロマイグレーションを促し、かつ接続、例えばボンディング接続の質を損ねることになる）が起こることを防ぐ。この発展形態では、さらに、アルミニウムを良質にボンディングすることと、銅の高い導電性と組み合わせることとができる。
別の発展形態では、外部導電構造部は、基板から離れた少なくとも１つの端部領域、好ましくは周囲全体に沿って、１つのパッシべーション層または連続したパッシベーション層により被覆されている。このパッシべーション層は、例えば、基板から離れた位置にある相互接続部において、湿気が集積回路部に入り込むのを防ぐ。
別の発展形態では、外部導電構造部は、コンタクト領域を備える外部導電構造部の部分から離れた位置にある内部導電構造部の一方側において、コンタクトゾーンを越えて突出している。この突出部分は、特に１０ｎｍよりも大きい。（または、１００ｎｍよりも大きい。）エレクトロマイグレーションによる空所を充填する材料の貯蔵所は、このようにして形成される。突出部分は、好ましくは基板から離れた相互接続部より離れた位置でない位置で接続されている。
別の発展形態では、外部導電構造部は、絶縁層に隣接する端部領域を少なくとも１つ有する。特に、これは外部導電構造部の端部領域全体である。
外部導電構造部のパターン化は、これにより容易に行なうことができる。
例えばＣＭＰ（化学機械研磨）法を、金属膜を生成する間に用いる場合、境界部分は平坦な領域である。金属膜間の領域を可能な限り平坦化することにより、さらなる処理の過程を単純にすることができる。これは例えば、フォトマスクの露光中の反射を少なくすることができるからである。
次の発展形態では、集積回路部の動作中に、主に主要領域に対して法線方向のみに電流を流す構造のみを有する金属膜、すなわち、ビアのみを有する金属膜は、基板から最も離れた位置にある金属膜と基板に近い位置にある金属膜との間に配置されていない。
本発明の別の点は、集積回路部、特に本発明の集積回路部、またはそのうちの１つの発展形態の製造方法に関する。上述の効果は、この製造方法に関しても当てはまる。
本発明の別の発展形態によれば、基板に近い位置にある金属膜を、最後の平坦化工程を含むダマシン法により生成する。ダマシン法は、特に銅の相互接続部（これに限定されるのではないが）に適している。これに代えて、またはこれに加えて、外部金属層を、層を堆積させ、続いてフォトリソグラフィ法により層をパターン化することによって生成する。この方法は、特にアルミニウム層またはアルミニウムを含む層を生成するのに適している。
本発明の例となる実施形態を，以下に添付の図面を参照して説明する。
図１は、銅の導電構造部とアルミニウムのボンディング接続部とを有する、集積回路部の断面図である。
図２は、集積回路部の平面図である。
図３は、集積回路部の製造工程を示す図である。
図４は、本発明を利用していない集積回路部の断面図である。
図１は、本発明の集積回路部１０を示す図であり、集積回路部１０は、例えば、複数の半導体素子を備えた基板（図示せず）、例えばシリコン基板を有する。この基板に続いて、図１に示すように、集積回路部中には、複数の金属膜、すなわち、３つの金属膜１２・１４・１６が存在する。金属膜１２は、複数の銅のビアを有し、それぞれのビアが、銅のコア部１８と、例えばタンタル、窒化タンタル、窒化チタンまたはこれらの組み合わせからできた導電障壁層とを有する。この導電障壁層は、拡散障壁として働き、接着を促進し、かつ銅の堆積時の方向付けを行なう（線引きの機能）。金属膜１２の垂直方向の導電構造部は、例えば、二酸化シリコンなどの絶縁材料２０の中に埋め込まれている。
金属膜１４は、複数の導電構造部、特に垂直方向の導電構造部および相互接続部を有するが、そのうちの、銅のコア部２４を有する１つの相互接続部２２を、図１に示す。金属膜１４は、主に相互接続部の面にあり、しかし、その中にビアも配置されている。銅のコア部２４は、その底面と側面とにおいて、障壁層２６により囲まれ、この障壁層２６は、相互接続部２２と結合し、例えば、窒化チタンなどの導電材料から作られている。例えば二酸化シリコンなどの電気的に絶縁を行なう絶縁材料２８が、金属膜１４の複数の導電構造部、特に複数の相互接続部の間に配置されている。金属膜１４は、さらに、任意選択的に、金属膜１２に隣接する停止層３０を有する。停止層３０は、例えば窒化シリコンなどの電気的な絶縁性材料を有し、エッチングの停止を行なう部分、または研磨の停止を行なう部分として機能する。停止層３０の厚さは、例えば５０ｎｍである。金属膜１４の厚さは、全体で、例えば２００ｎｍ〜５μｍの間の値である。
金属膜１４と金属膜１６との間には、平坦な界面部３２が設けられ、この界面部３２は、導電構造部２２の領域において、銅のコア部２４に隣接している。金属膜１６は、界面部３２に接する位置に、任意選択的に、停止層、または、例えば窒化シリコンといった電気的に絶縁性の材料からなる金属パッシベーション層（被膜保護層）３４を有する。本実施形態では、停止層の厚さは、５０ｎｍである。金属膜１６は、この停止層３４に隣接した位置で、停止層の材料とは異なる材料でできた電気絶縁層３６を有する。導電構造部２２上で、電気絶縁層３６と停止層３４とは、左側切り欠き端部３８と右側切り欠き端部４０とを有する切り欠き部３７により貫通されており、この結果、コンタクト領域Ｂ１は覆われていない。
別の実施形態では、停止層３４のみが用いられている。この場合、電気絶縁層３６は、存在しない。
切り欠き端部３８・４０間の距離Ａ１は、導電構造部２２の両側壁間の距離Ａ２の倍数になっている。距離Ａ２は、導電構造部２２の幅に等しい。本実施形態では、距離Ａ１は９０μｍ（マイクロメーター）である。距離Ａ２は、例えば、１５μｍである。導電構造部２２は、左側切り欠き端部３８付近に位置している。金属膜２８中で、切り欠き端部３８・４０を有する切り欠き部の中央部と右側の部分とには、導電構造部、特に相互接続部は存在しない。基板表面に対して垂直方向から見た場合、コンタクト領域と基板との間には、相互接続部、特に銅の相互接続部が直接、配置されていないことが好ましい。
金属膜１６は、さらに、任意選択的であるが、導電障壁層４２の領域を有する。この導電障壁層４２は、例えば窒化チタンを含み、厚さは、例えば５０ｎｍである。図１において、このような領域は、切り欠き端部３８・４０を有する切り欠き部３７の領域中にある。この領域は、図１に示すように、切り欠き部の底部である界面部３２まで伸びると共に、切り欠き部３７の側壁まで伸びており、電気絶縁層３６と接する切り欠き部３７の縁と重なっている。この重なった部分の長さは、例えばそれぞれ３００ｎｍである。金属膜１６は、さらに、アルミニウム層の複数のアルミニウム構造部を有する。図１には、そのうちの１つのアルミニウム構造部４４が示されている。アルミニウム構造部４４の層厚さは、例えば、６００ｎｍ〜１．２μｍの間であり、導電障壁層４２と同時にパターン化されている。
集積回路部１０は、さらに、下部電気絶縁層および上部電気絶縁層と共に、電気絶縁層３６に隣接する一連の（連続した）被膜保護層を有する。下部電気絶縁層は、例えば二酸化シリコン層４６であり、上部電気絶縁層は、例えば窒化シリコン層４８である。二酸化シリコン層４６と窒化シリコン層４８との厚さは、それぞれ、本実施形態では３００ｎｍである。
コンタクト領域Ｂ１の上方では、二酸化シリコン層４６と窒化シリコン層４８とは、切り欠き部５０により貫通されている。この切り欠き部５０の両端部間の距離はＡ３である。本実施形態では、距離Ａ３は６０μｍであり、切り欠き部５０は、例えば長方形または正方形である。例えば、ボンディング接続部５２は、この切り欠き部５０中に配置されている。
図１には、さらに、垂直方向Ｎが示されている。この方向で、相互接続部２２および導電障壁層４２のコンタクトゾーンと、切り欠き部５０とが、互いに補い合っている。垂直方向Ｎから見れば、切り欠き部３７の底部がさらに、切り欠き部５０を完全に覆っている。垂直方向Ｎは、半導体基板の主要領域に対する垂直方向とも一致している。
図２は、集積回路部１０の平面図である。同図において、金属膜１４から上の層が、透視的に示されている。一方の線は、切り欠き部３７の輪郭の位置を示している。切り欠き部３７の左側４分の１の下方には、金属膜１４中の相互接続部２２の半分が配置されている。切り欠き部３７は、部分的にのみ、導電構造部２２を越えて突出しており、その結果、導電構造部２２は、垂直方向および横断方向の電流路として機能している。アルミニウム構造部４４が重なっていない相互接続部２２の端部には、金属膜１２中にビア８０がある。他方の線は、アルミニウム構造部４４の位置を示している。このアルミニウム構造部４４は、その周囲に沿って、切り欠き部３７の外側かつ絶縁層３６の上方に配置されている。
別の実施形態では、切り欠き部３７は、全面において導電構造部２２を越えて突出しており、その結果、導電構造部２２は、ビアの機能を有している（点線８１を参照）。
さらに別の実施形態では、相互接続部２２が、金属膜１４中で、切り欠き部３７から異なる側へ延びている。金属膜１４中で方向を変えることも可能である。
図２に示すように、コンタクト領域用の切り欠き部５０は、切り欠き部３７の底部に完全に重なっている。切り欠き部３７は、垂直方向の導電構造部２２における長軸方向に、例えば４５μｍ延びている。
図２は、さらに、金属膜１４の相互接続部８２を示している。この相互接続部８２は、例えば垂直方向の導電構造部２２の縦軸と平行に設けられている。相互接続部８２も、同様に銅のコア部分と、拡散障壁とを有する。この相互接続部８２は、金属膜１４において横方向の電流路として機能している。
図３に、集積回路部１０の製造方法の工程を示す。この製造方法は、金属膜１２の下に、能動的な電子素子と金属膜とを生成し、かつ、金属膜１２を生成する工程１５０から開始する。
次の工程１５２では、金属膜１４を、例えばシングルダマシン法により生成する。別の実施形態では、金属膜１２・１４の代わりに、１つの金属膜を、デュアルダマシン法により生成する、その結果、金属膜は、従来の金属膜１６に隣接する相互接続金属膜層と、その下部にある従来のビア金属膜層とを有する。
次の工程１５４で、例えばＣＭＰ（化学機械研磨）法を用いて平坦化した金属膜１４に、窒化シリコン層３４と二酸化シリコン層３６とを生成する。次に、工程１５６で、窒化シリコン層３４と二酸化シリコン層３６とをパターン化する。二酸化シリコン層３６にフォトレジスト層を生成し、選択的に露光させ、現像する。
パターン化されたフォトレジスト層を用いて、エッチング法により、二酸化シリコン層３６をエッチングするが、この際、特に反応性イオンエッチングを用いる。この場合、切り欠き部３７の上部分が生成される。このエッチング操作は、切り欠き部の底部が、窒化シリコン層３４に到達し、この窒化シリコン層３４がまだ薄くなっていない時点で終了する。続いて、フォトレジスト層の残余部分を取り除く。
フォトレジスト層の残余部分を取り除いた後、例えば異方性エッチング法を用いて、切り欠き部３７を集積回路部１０の内部にまで至らせる。異方性エッチング法により、銅に対して選択的に酸化物と窒化物との両方が取り除かれる。ここで、二酸化シリコン層３６と、窒化シリコン層３４の覆われていない領域とを薄くする。エッチング操作は、切り欠き部３７の底部が、銅のコア部２４に到達し、窒化シリコンが銅のコア部２４から完全に除去された時点で終了する。この方法において得られるのは、フォトレジスト層のフォトレジストの焼却により、導電部の有効な断面部を小さくする酸化銅が形成されないようにすることである。
工程１５６の後に、導電障壁層４２と、アルミニウム構造部４４を生成するためのアルミニウム層とを堆積させる（工程１５８・１６０参照）。次の工程１６２で、導電障壁層４２とアルミニウム層とを、フォトリソグラフィ法によりパターン化し、アルミニウム構造部４４を生成する。
次の工程１６４で、パッシベーションのための二酸化シリコン層４６と、窒化シリコン層４８とを堆積させる。次に、工程１６６で、フォトリソグラフィ法により、二酸化シリコン層４６と、窒化シリコン層４８とをパターン化し、切り欠き部５０を生成する。任意選択的ではあるが、例えばポリイミド層を、パッシベーション層に塗布し、二酸化シリコン層４６および窒化シリコン層４８と同じ工程で、または別の工程で、パターン化しても良い。
この製造方法は、工程１６８で終了する。この工程で、例えば、集積回路部のテストを、コンタクト領域Ｂ１を用いて行い、続いて、集積回路部を、ボンディングワイヤ５２を用いてコンタクト領域Ｂ１を介して接続し、かつ集積回路部を、例えばパッケージに収容する。
図１から図３を参照して説明した本実施形態では、２つの金属膜１４・１６が互いに、界面部３２で隣接し、この金属膜は両方とも、集積回路部１０の動作時には、横断方向に電流を伝導する相互接続部を有する。従って、垂直方向に電流を伝導する目的のみを有する構造（すなわち、ここではビアと呼ぶ導電構造部）を有する金属膜または金属膜層は、相互接続部を有する金属膜１６・１４間には存在しない。１つの金属膜の導電構造部を、別の金属膜の導電構造部から絶縁するための絶縁膜も存在していない。
別の実施形態では、銅のコア部２４と、アルミニウム構造部４４との重なり方に変更が加えられている。例えば、切り欠き部３７の左側の端部３８が、銅のコア部２４に接し、または特に主要電流路の外側において、部分的に銅のコア部２４中に突出する。アルミニウム構造部４４上のパッシベーションも、変更可能である。
図４は、切り欠き部３７ａの端部３８ａの別の位置を、矢印２００で示している。矢印２０２は、切り欠き部３７ａの端部４０ａの別の位置を示す。この場合、切り欠き部３７ａの底部は、切り欠き部５０に対応する切り欠き部５０ａ中のコンタクト領域Ｂ１とは重複しない。端部４０ａすなわち矢印２０２で示した位置における酸化物段状部分は、相互接続部２２ａと切り欠き部５０ａとの間の主要電流路に隣接し、主要電流路を圧縮する。主要電流路は、相互接続部２２ａを流れる電流の９０％を伝導する。電流密度がこの段状部分で増加する。端部４０ａを、矢印２０２で示す位置から、図１に示す位置付近に移動することにより、端部４０ａが図１に示す位置に近づくにつれ、誘電性の段状部分、特に酸化物段状部分における悪影響を、より低減することができる。製造方法は、図１に示す位置付近に移動しても、図４の場合と同じであり、配置のみが代わる。
本発明では、矢印２００で示した位置に左側の端部３８ａを設けても良いが、矢印２０２で印した位置に右側の端部４０ａを設けることはできない。この理由は、端部３８ａは、相互接続部２２ａとコンタクト領域５０ａとの間で、主要電流路を圧縮することがないからである。
相互接続部２２ａからアルミニウム構造部４４ａを通って切り欠き部５０ａに向かって強い電子の流れが生じる際には、位置２００では、切り欠き部４０ａの左側の端部３８ａは、アルミニウム構造部４４ａにおけるエレクトロマイグレーションから生じる空洞を充填するための限られた供給貯蔵部のみを構成することができる。この貯蔵部は、部分的に絶縁層３６ａ上に存在する。しかし、端部３８ａが、相互接続部２２ａから離れた位置に配置されていれば、アルミニウム貯蔵部は、切り欠き部３７ａ内で設けることができるという利点がある。集積回路部１０の電気的特性は、大幅に改善され、特にエレクトロマイグレーションに対する抵抗が改善される。
別の実施形態では、コンタクト領域は、テストのみのための領域であり、例えば、２０μｍ×２０μｍより小さい。一方、外部コンタクト用の接続領域は、４０μｍ×４０μｍより大きい。
上述の外部コンタクトに代えて、他の技術、例えばフリップチップ技術または液体はんだ拡散方法を用いることも可能である。
誘電層３６中の切り欠き部３７の場合は、端部を丸めるための別の方策は実施されず、従って段状部分を丸めるための別の方策は実施しない。それにもかかわらず、段状部分は、主要電流路においては避けることができる。
さらに別の実施形態では、外部導電構造部は、主に銅を含み、この銅が研磨方法により平坦化され、切り欠き部３７の上端部を越える位置に、銅は重なっていない。
さらに別の実施形態では、すべての金属膜は、主にアルミニウムまたは別の適切な材料から作られている。
切り欠き部３７は、誘電層３６中に配置される。この誘電層は、基板から最も離れた位置にあり、誘電層の切り欠き部はフォトリソグラフィによりパターン形成されており、好ましくは完全に組み込まれた導電構造部で充填されている。換言すれば、誘電層３６のパターン化の後には、別の誘電層（例えば、フォトリソグラフィにより作られた切り欠き部中に、金属膜の導電構造部が集積されているような誘電層）は存在しない。例えば、パッシベーション層のみが設けられる。
銅の導電構造部とアルミニウムのボンディング接続部とを有する、集積回路部の断面図である。 集積回路部の平面図である。 集積回路部の製造工程を示す図である。 本発明を利用していない集積回路部の断面図である。

Claims (13)

  1. 電気絶縁性の絶縁層（３４，３６）の切り欠き部（３７）に、少なくとも部分的または全体的に配置された導電性の外部導電構造部（４４）と、
    前記切り欠き部（３７）の一方側である該切り欠き部（３７）の底部に配置されると共に、前記切り欠き部（３７）の底部のコンタクトゾーンにおいて前記外部導電構造部（４４）と隣接する導電性の内部導電構造部（２２）と、
    前記切り欠き部（３７）の他方側において、前記外部導電構造部（４４）に配置されたコンタクト領域（Ｂ１）とを有し、
    前記コンタクトゾーンは、該コンタクトゾーンに隣接する前記内部導電構造部（２２）の領域に対する法線方向において、前記コンタクト領域とは重ならず、
    前記切り欠き部（３７）の底部は、前記法線方向において、前記コンタクト領域の少なくとも半分の領域または前記コンタクト領域の全領域と重なるように配置され、
    前記外部導電構造部（４４）は、前記切り欠き部（３７）の外側で前記絶縁層（３４、３６）と隣接する少なくとも１つの端部領域を有しており、
    前記コンタクト領域（Ｂ１）と前記内部導電構造部（２２）との間に配置される、前記外部導電構造部（４４）の主要電流路であって、コンタクト領域（Ｂ１）を流れる全電流量の５０％を超える電流が流れる領域である該主要電流路から距離をおいた位置に前記切り欠き部（３７）の端部（３８，４０）は配置され、該距離は、１０ｎｍよりも長いことを特徴とする集積回路部（１０）。
  2. 前記切り欠き部（３７）の端部（３８，４０）は、前記主要電流路の外側に配置されていることを特徴とする請求項１に記載の集積回路部（１０）。
  3. 前記内部導電構造部（２２）は、金属膜（１４）において横方向に電流を流すための相互接続部をも含む該金属膜（１４）の一部分であることを特徴とする請求項１または２に記載の集積回路部（１０）。
  4. 前記外部導電構造部（４４）は、ボンディング接続部（５２）またははんだ接続部を有することを特徴とする請求項１〜３のいずれか１項に記載の集積回路部（１０）。
  5. 前記内部導電構造部（２２）は、ダマシン法により生成され、
    前記内部導電構造部（２２）は、銅からなる導電体を含み、
    前記外部導電構造部（４４）は、アルミニウムからなる導電体を含むことを特徴とする請求項１から４までの何れか１項に記載の集積回路部（１０）。
  6. 前記外部導電構造部（４４）は、前記コンタクトゾーンにおいて障壁層（４２）を含み、該障壁層（４２）は、窒化チタン層であることを特徴とする請求項１〜５のいずれか１項に記載の集積回路部（１０）。
  7. 前記外部導電構造部（４４）は、前記コンタクト領域の少なくとも１つの端部領域、または前記コンタクト領域の周囲全体に沿って、１つのパッシべーション層または連続したパッシベーション層（４６，４８）により被覆されていることを特徴とする請求項１〜６のいずれか１項に記載の集積回路部（１０）。
  8. 前記外部導電構造部（４４）は、前記切り欠き部（３７）の外側において、前記切り欠き部（３７）の周囲に位置すると共に、前記絶縁層（３４，３６）に隣接する端部領域を有することを特徴とする請求項１〜７のいずれか１項に記載の集積回路部（１０）。
  9. 前記コンタクトゾーンは平坦なゾーンであり、
    および／または前記集積回路部は、特に複数の集積半導体素子を主要領域に搭載した半導体基板を有する集積回路部（１０）に設けられていることを特徴とする請求項１〜８のいずれか１項に記載の集積回路部（１０）。
  10. 集積回路部（１０）の動作中に、半導体基板の主要領域に対して法線方向、または該法線方向とは反対の方向にのみ電流を流す構造のみを有する、金属膜または金属膜層が、前記外部導電構造部（４４）と前記内部導電構造部（２２）との間に配置されていないことを特徴とする請求項１〜９のいずれか１項に記載の集積回路部（１０）。
  11. 請求項１〜１０のいずれか１項に記載の集積回路部（１０）を製造する方法であって、
    基板の主要領域に複数の電子素子を形成する工程と、
    少なくとも１つの内部導電構造部（２２，８２）が、前記集積回路部の動作中に前記主要領域に対して平行に電流を流す相互接続部（８２）として形成される、複数の内部導電構造部（２２，８２）を備える内部金属膜（１４）を生成する工程と、
    複数の外部導電構造部（４４）を備える外部金属膜であって、
    そのうちの少なくとも１つの外部導電構造部（４４）が、コンタクトゾーンにおいて内部導電構造部（２２）に隣接し、
    前記外部導電構造部（４４）が、少なくとも部分的または全体的に、電気絶縁性の絶縁層（３４，３６）における切り欠き部（３７）に配置される外部金属膜を、前記内部金属膜（１４）に隣接させる工程と、
    前記外部導電構造部（４４）にコンタクト領域（Ｂ１）を形成する工程と、が上述の順番で行なわれ、
    前記コンタクトゾーンは、前記切り欠き部の底部に隣接する内部導電構造部（２２）の領域に対する法線方向（Ｎ）において、コンタクト領域とは重ならず、
    前記切り欠き部の底部は、前記法線方向において、前記コンタクト領域の少なくとも半分の領域または前記コンタクト領域の全領域と重なるように配置され、
    前記外部導電構造部（４４）は、前記切り欠き部（３７）の外側で前記絶縁層（３４、３６）と隣接する少なくとも１つの端部領域を有し、
    前記コンタクト領域（Ｂ１）と前記内部導電構造部（２２）との間に配置される、前記外部導電構造部（４４）の主要電流路であって、コンタクト領域（Ｂ１）を流れる全電流量の５０％を超える電流が流れる領域である該主要電流路から距離をおいた位置に前記切り欠き部（３７）の端部（３８，４０）が配置され、該距離を１０ｎｍよりも長く構成することを特徴とする集積回路部（１０）の製造方法。
  12. 少なくとも１つの外部導電構造部（４４）を、前記集積回路部の動作中に前記主要領域に対して平行に電流を流す相互接続部（４４）として形成することを特徴とする請求項１１に記載の集積回路部（１０）の製造方法。
  13. 前記内部金属膜を、平坦化工程を含むダマシン法により生成し
    および／または、外側金属膜（１６）を、層の堆積、およびその後のフォトリソグラフィ法による前記層のパターン化により生成することを特徴とする請求項１１または１２に記載の集積回路部（１０）の製造方法。
JP2006523006A 2003-08-14 2004-07-21 集積回路部およびその製造方法 Expired - Fee Related JP4456112B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10337569A DE10337569B4 (de) 2003-08-14 2003-08-14 Integrierte Anschlussanordnung und Herstellungsverfahren
PCT/EP2004/051569 WO2005020321A1 (de) 2003-08-14 2004-07-21 Integrierte anschlussanordnung und herstellungsverfahren

Publications (2)

Publication Number Publication Date
JP2007502532A JP2007502532A (ja) 2007-02-08
JP4456112B2 true JP4456112B2 (ja) 2010-04-28

Family

ID=34201559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006523006A Expired - Fee Related JP4456112B2 (ja) 2003-08-14 2004-07-21 集積回路部およびその製造方法

Country Status (6)

Country Link
US (2) US7619309B2 (ja)
EP (1) EP1654760A1 (ja)
JP (1) JP4456112B2 (ja)
CN (1) CN100433319C (ja)
DE (1) DE10337569B4 (ja)
WO (1) WO2005020321A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
US7279407B2 (en) * 2004-09-02 2007-10-09 Micron Technology, Inc. Selective nickel plating of aluminum, copper, and tungsten structures
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
DE102005057072A1 (de) * 2005-11-30 2007-05-31 Advanced Micro Devices, Inc., Sunnyvale Halbleiter mit einem Metallisierungsstapel auf Kupferbasis mit einer letzten Aluminiummetallleitungsschicht
DE102006025365B4 (de) * 2006-05-31 2010-10-07 Advanced Micro Devices, Inc., Sunnyvale Teststruktur zum Abschätzen von Elektromigrationseffekten, die durch poröse Barrierenmaterialien hervorgerufen werden
JP2010093163A (ja) * 2008-10-10 2010-04-22 Panasonic Corp 半導体装置
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
WO2010138493A1 (en) 2009-05-28 2010-12-02 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2014011232A1 (en) 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
US9231328B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc Resilient conductive electrical interconnect
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
WO2010147934A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
US9184527B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Electrical connector insulator housing
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010141311A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
WO2010141318A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor test socket
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
US8803539B2 (en) 2009-06-03 2014-08-12 Hsio Technologies, Llc Compliant wafer level probe assembly
WO2010147782A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Simulated wirebond semiconductor package
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US8860224B2 (en) * 2011-02-25 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Preventing the cracking of passivation layers on ultra-thick metals
US8643151B2 (en) * 2011-02-28 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for semiconductor devices
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9269678B2 (en) * 2012-10-25 2016-02-23 United Microelectronics Corp. Bond pad structure and method of manufacturing the same
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
KR102456667B1 (ko) 2015-09-17 2022-10-20 삼성전자주식회사 재배선 패드를 갖는 반도체 소자
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
JP2616227B2 (ja) * 1990-11-24 1997-06-04 日本電気株式会社 半導体装置
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
JP3069468B2 (ja) * 1993-06-14 2000-07-24 株式会社東芝 半導体装置の製造方法
JPH0730012A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US6002694A (en) * 1994-02-17 1999-12-14 Hitachi, Ltd. Interactive chargeable communication system with billing system therefor
JPH08191104A (ja) * 1995-01-11 1996-07-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5969424A (en) * 1997-03-19 1999-10-19 Fujitsu Limited Semiconductor device with pad structure
KR100295240B1 (ko) * 1997-04-24 2001-11-30 마찌다 가쯔히꼬 반도체장치
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
JP3727818B2 (ja) 1999-03-19 2005-12-21 株式会社東芝 半導体装置の配線構造及びその形成方法
US20020000665A1 (en) * 1999-04-05 2002-01-03 Alexander L. Barr Semiconductor device conductive bump and interconnect barrier
US6500750B1 (en) * 1999-04-05 2002-12-31 Motorola, Inc. Semiconductor device and method of formation
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
US20020016070A1 (en) * 2000-04-05 2002-02-07 Gerald Friese Power pads for application of high current per bond pad in silicon technology
US6362531B1 (en) * 2000-05-04 2002-03-26 International Business Machines Corporation Recessed bond pad
US6429532B1 (en) * 2000-05-09 2002-08-06 United Microelectronics Corp. Pad design
US6300234B1 (en) * 2000-06-26 2001-10-09 Motorola, Inc. Process for forming an electrical device
JP3519715B2 (ja) * 2001-12-12 2004-04-19 株式会社東芝 半導体装置
KR100389037B1 (ko) * 2001-04-11 2003-06-25 삼성전자주식회사 플립 칩형 반도체소자 및 그 제조방법
JP4523194B2 (ja) 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
JP4801296B2 (ja) * 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
TW525281B (en) * 2002-03-06 2003-03-21 Advanced Semiconductor Eng Wafer level chip scale package
US6720212B2 (en) * 2002-03-14 2004-04-13 Infineon Technologies Ag Method of eliminating back-end rerouting in ball grid array packaging
US6908841B2 (en) * 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
US7247943B2 (en) * 2002-11-08 2007-07-24 Nxp B.V. Integrated circuit with at least one bump
US6734047B1 (en) * 2002-11-27 2004-05-11 International Business Machines Corporation Thinning of fuse passivation after C4 formation
JP4170103B2 (ja) * 2003-01-30 2008-10-22 Ｎｅｃエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
US6844626B2 (en) * 2003-05-23 2005-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad scheme for Cu process
US6890828B2 (en) * 2003-06-05 2005-05-10 International Business Machines Corporation Method for supporting a bond pad in a multilevel interconnect structure and support structure formed thereby
JP2005019493A (ja) * 2003-06-24 2005-01-20 Renesas Technology Corp 半導体装置
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
US7294565B2 (en) * 2003-10-01 2007-11-13 International Business Machines Corporation Method of fabricating a wire bond pad with Ni/Au metallization
US7057296B2 (en) * 2003-10-29 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
JP4528035B2 (ja) * 2004-06-18 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
US7361993B2 (en) * 2005-05-09 2008-04-22 International Business Machines Corporation Terminal pad structures and methods of fabricating same

Also Published As

Publication number Publication date
JP2007502532A (ja) 2007-02-08
US7964494B2 (en) 2011-06-21
DE10337569A1 (de) 2005-03-24
WO2005020321A1 (de) 2005-03-03
CN1836327A (zh) 2006-09-20
US7619309B2 (en) 2009-11-17
US20100007027A1 (en) 2010-01-14
DE10337569B4 (de) 2008-12-11
CN100433319C (zh) 2008-11-12
US20060192289A1 (en) 2006-08-31
EP1654760A1 (de) 2006-05-10

Similar Documents

Publication Publication Date Title
JP4456112B2 (ja) 集積回路部およびその製造方法
US6656826B2 (en) Semiconductor device with fuse to be blown with energy beam and method of manufacturing the semiconductor device
US6392300B1 (en) Semiconductor device having an alignment mark formed on the uppermost layer of a multilayer wire
JP3526376B2 (ja) 半導体装置及びその製造方法
US8234606B2 (en) Metal wiring structure for integration with through substrate vias
US8338958B2 (en) Semiconductor device and manufacturing method thereof
JP3575676B2 (ja) 半導体集積回路の製造方法
US10504861B2 (en) Semiconductor device with over pad metal electrode and method for manufacturing the same
JP4004323B2 (ja) フリップチップ型半導体素子及びその製造方法
US20130015588A1 (en) Semiconductor device having through electrode and method of fabricating the same
US20180005967A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2003188207A (ja) 半導体素子及びその製造方法
US20080174020A1 (en) Electronic device having metal pad structure and method of fabricating the same
JP3952271B2 (ja) 半導体装置及びその製造方法
JP4138232B2 (ja) ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法
US6987057B2 (en) Method making bonding pad
US6717272B2 (en) Reinforced bond-pad substructure and method for fabricating the same
US8030779B2 (en) Multi-layered metal interconnection
JP3685722B2 (ja) 半導体装置及びその製造方法
US6703286B1 (en) Metal bond pad for low-k inter metal dielectric
US20070120264A1 (en) A semiconductor having a copper-based metallization stack with a last aluminum metal line layer
KR20000009043A (ko) 다층 패드를 구비한 반도체 소자 및 그 제조방법
JPH09283623A (ja) 半導体装置及びその製造方法
JP2003031574A (ja) 半導体装置およびその製造方法
TW202401686A (zh) 封裝結構及其形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4456112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees