JP4449461B2

JP4449461B2 - Switching power supply device and current resonance type converter

Info

Publication number: JP4449461B2
Application number: JP2004002987A
Authority: JP
Inventors: 征也福本; 昇平大坂
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2004-01-08
Filing date: 2004-01-08
Publication date: 2010-04-14
Anticipated expiration: 2024-01-08
Also published as: JP2005198438A

Description

本発明は、スイッチング電源装置に関し、特に、同期整流器を有する電流共振型コンバータに適用可能なスイッチング電源装置に関する。 The present invention relates to a switching power supply device, and more particularly to a switching power supply device applicable to a current resonance type converter having a synchronous rectifier.

従来のスイッチング電源装置としては、図１３に示すような電流共振型コンバータが知られている。この電流共振型コンバータにおいて、特に、低電圧・大電流の電源が要求される場合に、トランスＴ８１の２次側に設けられた整流ダイオードＤ８３，Ｄ８４の順方向下降電圧Ｖf によって、大きな損失Ｖf ×Ｉo が発生する。 As a conventional switching power supply device, a current resonance type converter as shown in FIG. 13 is known. In this current resonance type converter, particularly when a low voltage / large current power source is required, a large loss Vf × due to the forward drop voltage Vf of the rectifier diodes D83 and D84 provided on the secondary side of the transformer T81. Io occurs.

この損失を低減するために、図１４に示すように、整流ダイオードＤ８３，Ｄ８４に対して、オン抵抗が低いＭＯＳＦＥＴ・Ｑ８３，Ｑ８４をそれぞれ並列に接続し、このＭＯＳＦＥＴ・Ｑ８３，Ｑ８４をそれぞれ駆動回路８７，８９によりオンオフ制御して同期整流を行っている。 In order to reduce this loss, as shown in FIG. 14, MOSFETs Q83 and Q84 having low on-resistance are connected in parallel to the rectifier diodes D83 and D84, respectively, and the MOSFETs Q83 and Q84 are respectively connected to the drive circuit. On-off control is performed by 87 and 89 to perform synchronous rectification.

このＭＯＳＦＥＴ・Ｑ８３，Ｑ８４に対するドライブ方式の従来例としては、図１５に示す巻線電圧検出方式が知られている。この従来例１では、トランスＴ８１の２次巻線Ｎ２に誘起した電圧を、２次巻線Ｎ３で検出し、抵抗Ｒ８３を介して直接ＭＯＳＦＥＴのゲートに印加するようにしている。 As a conventional example of a drive system for the MOSFETs Q83 and Q84, a winding voltage detection system shown in FIG. 15 is known. In this conventional example 1, the voltage induced in the secondary winding N2 of the transformer T81 is detected by the secondary winding N3 and applied directly to the gate of the MOSFET via the resistor R83.

また、図１６は、整流電流を検出する整流電流検出方式であり、特許文献１（図６）において報告されている。この従来例２では、電流検出抵抗Ｒ８４で検出された電圧をコンパレータＣＯＭＰ８３で基準電圧Ｖref83 と比較し、この比較出力をバッファ回路９５を通じてＭＯＳＦＥＴ・Ｑ８３のゲートに印加するようにしている。 FIG. 16 shows a rectified current detection method for detecting a rectified current, which is reported in Patent Document 1 (FIG. 6). In the conventional example 2, the voltage detected by the current detection resistor R84 is compared with the reference voltage Vref83 by the comparator COMP83, and this comparison output is applied to the gate of the MOSFET Q83 through the buffer circuit 95.

さらに、図１７は、カレントトランスＣＴを使用する整流電流検出方式であり、特許文献１（図３）において報告されている。この従来例３では、カレントトランスＣＴの２次巻線に並列に接続された抵抗Ｒ８５の両端に発生する電圧をコンパレータＣＯＭＰ８３で比較し、この比較出力をバッファ回路９９を通じてＭＯＳＦＥＴ・Ｑ８３のゲートに印加するようにしている。
特開平１０−１６４８３７号公報 Further, FIG. 17 shows a rectified current detection method using a current transformer CT, which is reported in Patent Document 1 (FIG. 3). In this conventional example 3, the voltage generated across the resistor R85 connected in parallel to the secondary winding of the current transformer CT is compared by the comparator COMP83, and this comparison output is applied to the gate of the MOSFET Q83 through the buffer circuit 99. Like to do.
Japanese Patent Laid-Open No. 10-164837

図１５に示す従来例１にあっては、トランスＴ８１の２次側電流が不連続モード時において、出力コンデンサＣ８３に対する充電電流がゼロになっても、１次巻線（図示しない）には同じ方向に電流が流れ続け、２次巻線Ｎ３に誘起される電圧の極性が反転しないため、ゲート電圧がオフとならず、ＭＯＳＦＥＴ・Ｑ８３はオンし続け、ＭＯＳＦＥＴ・Ｑ８３を介して逆電流が流れるといった問題があった。 In the conventional example 1 shown in FIG. 15, when the secondary current of the transformer T81 is in the discontinuous mode, even if the charging current for the output capacitor C83 becomes zero, the same is applied to the primary winding (not shown). The current continues to flow in the direction, and the polarity of the voltage induced in the secondary winding N3 does not reverse, so the gate voltage does not turn off, the MOSFET Q83 continues to turn on, and the reverse current flows through the MOSFET Q83. There was a problem.

また、図１６に示す従来例２にあっては、ＭＯＳＦＥＴ・Ｑ８３をオフさせるために、整流電流が減少した時の電流値をコンパレータＣＯＭＰ８３で検出する必要があり、電流検出抵抗Ｒ８４を用いて電圧に変換して検出するため、ある程度の電圧降下が必要であり、必然的に電流検出抵抗Ｒ８４の損失Ｒ×Ｉo＾2 が大きくなってしまうといった問題があった。 Further, in the conventional example 2 shown in FIG. 16, in order to turn off the MOSFET Q83, it is necessary to detect the current value when the rectified current is reduced by the comparator COMP83, and the voltage using the current detection resistor R84 is detected. Therefore, there is a problem that a certain amount of voltage drop is required and the loss R × Io ^ 2 of the current detection resistor R84 is inevitably increased.

さらに、図１７に示す従来例３にあっては、カレントトランスＣＴの形状は大きく、コストも高いといった問題があった。また、スイッチング電源装置の変換効率を上げるため図１４に示すような両波整流回路とした場合、カレントトランスＣＴが２個必要となるため、電源装置の小型化、軽量化、低コスト化の妨げとなるといった問題があった。 Furthermore, the conventional example 3 shown in FIG. 17 has a problem that the shape of the current transformer CT is large and the cost is high. Further, in the case of a double-wave rectifier circuit as shown in FIG. 14 in order to increase the conversion efficiency of the switching power supply device, two current transformers CT are required, which hinders reduction in size, weight and cost of the power supply device. There was a problem of becoming.

本発明は、上記に鑑みてなされたもので、その目的としては、トランスの２次側に設けられた同期整流器による整流電流が逆流しないように制御するとともに、同期整流器による損失を低減することができるスイッチング電源装置を提供することにある。 The present invention has been made in view of the above. The purpose of the present invention is to control the rectified current from the synchronous rectifier provided on the secondary side of the transformer so that it does not flow backward, and to reduce the loss due to the synchronous rectifier. An object of the present invention is to provide a switching power supply device that can be used.

請求項１記載の発明は、上記課題を解決するため、直流電源に直列に接続され、その中点をトランスの１次巻線の一端に接続され、さらに、当該１次巻線の他端からコンデンサを介して前記直流電源のマイナス端子に接続された１対のスイッチング素子と、前記トランスの１次巻線から２次巻線に誘起した電圧を同期整流して出力電圧を得る同期整流器と、前記トランスの１次巻線に生じる共振電流と前記トランスの補助巻線に生じる電圧を積分して得た三角波状の補正信号とを比較して得たタイミング信号に基づいて、前記同期整流器に対してオンオフを制御する制御信号を生成する制御回路とを備えたことを要旨とする。 In order to solve the above-mentioned problem, the invention according to claim 1 is connected in series to a DC power supply, and its midpoint is connected to one end of the primary winding of the transformer, and further from the other end of the primary winding. A pair of switching elements connected to the negative terminal of the DC power supply via a capacitor; a synchronous rectifier that synchronously rectifies the voltage induced in the secondary winding from the primary winding of the transformer to obtain an output voltage; Based on the timing signal obtained by comparing the resonance current generated in the primary winding of the transformer and the triangular wave correction signal obtained by integrating the voltage generated in the auxiliary winding of the transformer, the synchronous rectifier And a control circuit for generating a control signal for controlling on / off.

請求項２記載の発明は、上記課題を解決するため、直流電源に直列に接続され、その中点をトランスの１次巻線の一端に接続され、さらに、当該１次巻線の他端からコンデンサを介して前記直流電源のマイナス端子に接続された１対のスイッチング素子と、前記トランスの１次巻線から２次巻線に誘起した電圧を同期整流して出力電圧を得る同期整流器と、前記同期整流器に対してオンオフを制御する制御信号を生成する制御回路とを備えたスイッチング電源装置であって、前記制御回路は、前記トランスの１次巻線に生じる共振電流を検出して共振電流検出信号を出力する共振電流検出手段と、前記トランスの補助巻線に生じる電圧を積分して三角波状の補正信号を生成する補助信号生成手段と、前記三角波状の補正信号と前記共振電流検出信号を比較し、第１の比較結果信号を生成する第１の比較結果信号生成手段とを有し、前記スイッチング素子の何れか一方に関するオン状態期間を検出してオン状態検出信号を出力するオン状態検出手段と、前記オン状態検出手段により検出されたオン状態検出信号に基づいて、第２の比較結果信号を生成する第２の比較結果信号生成手段と、前記共振電流検出手段により検出された共振電流検出信号が零Ａ近辺を超えたかどうかを検出して第３の比較結果信号を生成する第３の比較結果信号生成手段と、前記第１乃至第３の比較結果信号に基づいて、論理積又は不論理和等の論理演算を行い第１および第２の制御信号を生成する制御信号生成手段とを有し、前記制御信号生成手段により生成された第１および第２の制御信号を前記同期整流器に与えてオンオフ制御することを要旨とする。 In order to solve the above-mentioned problem, the invention according to claim 2 is connected in series to a DC power source, and its midpoint is connected to one end of the primary winding of the transformer, and further from the other end of the primary winding. A pair of switching elements connected to the negative terminal of the DC power supply via a capacitor; a synchronous rectifier that synchronously rectifies the voltage induced in the secondary winding from the primary winding of the transformer to obtain an output voltage; And a control circuit that generates a control signal for controlling on / off of the synchronous rectifier, wherein the control circuit detects a resonance current generated in a primary winding of the transformer to detect a resonance current. Resonance current detection means for outputting a detection signal; auxiliary signal generation means for integrating a voltage generated in the auxiliary winding of the transformer to generate a triangular wave correction signal; the triangular wave correction signal and the resonance current detection; A first comparison result signal generation unit that compares the signals and generates a first comparison result signal, detects an on-state period related to any one of the switching elements, and outputs an on-state detection signal State detection means, second comparison result signal generation means for generating a second comparison result signal based on the ON state detection signal detected by the ON state detection means, and detection by the resonance current detection means Based on the first comparison result signal and the third comparison result signal generation means for generating a third comparison result signal by detecting whether or not the resonance current detection signal exceeds near zero A, the logic Control signal generating means for generating a first and second control signal by performing a logical operation such as product or non-OR, and the first and second control signals generated by the control signal generating means are Synchronized And summarized in that the on-off control is given to the vessel.

請求項３記載の発明は、上記課題を解決するため、前記制御信号生成手段は、無負荷時又は軽負荷時等の待機時には、前記比較結果信号により前記同期整流器をオフ制御させることを要旨とする。 In order to solve the above-mentioned problem, the invention according to claim 3 is characterized in that the control signal generation means controls the synchronous rectifier to be turned off by the comparison result signal during standby such as no load or light load. To do.

請求項４記載の発明は、上記課題を解決するため、前記比較結果信号を生成するときに用いる閾値がヒステリシスを有することを要旨とする。 In order to solve the above-mentioned problem, the gist of the invention described in claim 4 is that a threshold used when generating the comparison result signal has hysteresis.

請求項５記載の発明は、上記課題を解決するため、請求項１乃至４項に記載のスイッチング電源装置を用いて、ハーフブリッジ型又はフルブリッジ型のスイッチング素子構成を有することを要旨とする。 In order to solve the above-mentioned problems, the invention according to claim 5 is characterized in that it has a half-bridge type or full-bridge type switching element configuration using the switching power supply device according to claims 1 to 4 .

本発明によれば、トランスの２次側に設けられた同期整流器による整流電流が逆流しないように制御するとともに、整流器による損失を低減することができる。 ADVANTAGE OF THE INVENTION According to this invention, while controlling so that the rectification current by the synchronous rectifier provided in the secondary side of the transformer may not reversely flow, the loss by a rectifier can be reduced.

以下、本発明の実施の形態を図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

［第１実施例］
図１は本発明の第１実施例に係るスイッチング電源装置１１の全体構成を示す図である。第１実施例に示すスイッチング電源装置１１は、スイッチング素子Ｑ１，Ｑ２の２個を用いたハーフブリッジ構成を有するものである。 [First embodiment]
FIG. 1 is a diagram showing an overall configuration of a switching power supply 11 according to a first embodiment of the present invention. The switching power supply device 11 shown in the first embodiment has a half-bridge configuration using two switching elements Q1 and Q2.

図１において、直流電源Ｖｉの＋端子と−端子に対して、スイッチング素子Ｑ１，Ｑ２を直列に接続し、それぞれのスイッチング素子Ｑ１，Ｑ２に対して並列にダイオードＤ１，Ｄ２がそれぞれ接続されている。また、スイッチング素子Ｑ２に対してコンデンサＣ１が並列に接続されている。 In FIG. 1, switching elements Q1 and Q2 are connected in series to the + terminal and the − terminal of the DC power supply Vi, and diodes D1 and D2 are connected in parallel to the switching elements Q1 and Q2, respectively. . A capacitor C1 is connected in parallel to the switching element Q2.

このスイッチング素子Ｑ１，Ｑ２の中点に対して、順にリアクトルＬ１とトランスＴ１の１次巻線とコンデンサＣ２とカレントトランスＣＴ１の１次巻線Ｎ５とが直列接続されている。また、トランスＴ１の１次巻線に対してリアクトルＬ２が並列に接続されている。このトランスＴ１には、２次巻線Ｎ２，Ｎ３と、補助巻線Ｎ４が設けられている。 The reactor L1, the primary winding of the transformer T1, the capacitor C2, and the primary winding N5 of the current transformer CT1 are connected in series to the middle point of the switching elements Q1 and Q2. A reactor L2 is connected in parallel to the primary winding of the transformer T1. The transformer T1 is provided with secondary windings N2 and N3 and an auxiliary winding N4.

リアクトルＬ１は、トランスＴ１のリーケージインダクタンスを使用することもできる。また、リアクトルＬ２はトランスの一次巻線Ｎ１のインダクタンスを使用できる。 The reactor L1 can also use the leakage inductance of the transformer T1. Further, the reactor L2 can use the inductance of the primary winding N1 of the transformer.

トランスＴ１の２次巻線Ｎ２，Ｎ３が直列接続されており、２次巻線Ｎ２の他端がダイオードＤ３のカソードに接続され、２次巻線Ｎ３の他端がダイオードＤ４のカソードに接続され、ダイオードＤ３，Ｄ４のそれぞれのアノードがＧＮＤに接続されている。また、トランスＴ１の２次巻線Ｎ２，Ｎ３の接続点がコンデンサＣ３を介してＧＮＤに接続されている。このダイオードＤ３，Ｄ４のそれぞれの両端には、スイッチング素子Ｑ３，Ｑ４がそれぞれ接続され同期整流器を構成している。 The secondary windings N2 and N3 of the transformer T1 are connected in series, the other end of the secondary winding N2 is connected to the cathode of the diode D3, and the other end of the secondary winding N3 is connected to the cathode of the diode D4. The anodes of the diodes D3 and D4 are connected to the GND. Further, the connection point between the secondary windings N2 and N3 of the transformer T1 is connected to GND via a capacitor C3. Switching elements Q3 and Q4 are respectively connected to both ends of the diodes D3 and D4 to form a synchronous rectifier.

トランスＴ１の補助巻線Ｎ４に対して、抵抗Ｒ１とコンデンサＣ５が直列に接続されており、補助巻線Ｎ４の一端と抵抗Ｒ１の接続点に対して抵抗Ｒ２とコンデンサＣ６がＧＮＤに直列に接続されており、さらに、補助巻線Ｎ４の他端とコンデンサＣ５の一端がＧＮＤに接続されている。 A resistor R1 and a capacitor C5 are connected in series to the auxiliary winding N4 of the transformer T1, and a resistor R2 and a capacitor C6 are connected in series to GND at a connection point between one end of the auxiliary winding N4 and the resistor R1. Furthermore, the other end of the auxiliary winding N4 and one end of the capacitor C5 are connected to GND.

この抵抗Ｒ２とコンデンサＣ６との接続点がコンパレータCOMP１の＋端子に接続されている。このコンパレータCOMP１の−端子がＧＮＤに接続されている。また、抵抗Ｒ１とコンデンサＣ５との接続点がコンパレータCOMP２の−端子に接続されている。 The connection point between the resistor R2 and the capacitor C6 is connected to the + terminal of the comparator COMP1. The negative terminal of the comparator COMP1 is connected to GND. The connection point between the resistor R1 and the capacitor C5 is connected to the negative terminal of the comparator COMP2.

カレントトランスＣＴ１の２次巻線Ｎ６に対して抵抗Ｒ３が並列接続されている。この２次巻線Ｎ６と抵抗Ｒ３との一方の接続点がコンパレータCOMP２の＋端子に接続されており、さらに、コンパレータCOMP３の＋端子に接続されている。また、この２次巻線Ｎ６と抵抗Ｒ３との他方の接続点がＧＮＤに接続されている。また、このコンパレータCOMP３の−端子がＧＮＤに接続されている。 A resistor R3 is connected in parallel to the secondary winding N6 of the current transformer CT1. One connection point between the secondary winding N6 and the resistor R3 is connected to the + terminal of the comparator COMP2, and further connected to the + terminal of the comparator COMP3. The other connection point between the secondary winding N6 and the resistor R3 is connected to GND. The negative terminal of the comparator COMP3 is connected to GND.

コンパレータCOMP１，COMP２，COMP３のそれぞれの出力端子が、ＮＯＲ１（不論理和）とＡＮＤ１（論理積）の入力端子にそれぞれ接続されている。また、ＮＯＲ１の出力端子がスイッチング素子Ｑ４のゲートに接続されており、ＡＮＤ１の出力端子がスイッチング素子Ｑ３のゲートに接続されている。 The output terminals of the comparators COMP1, COMP2, COMP3 are connected to the input terminals of NOR1 (non-logical sum) and AND1 (logical product), respectively. The output terminal of NOR1 is connected to the gate of the switching element Q4, and the output terminal of AND1 is connected to the gate of the switching element Q3.

なお、上述したスイッチング素子Ｑ１〜Ｑ４は、ＭＯＳＦＥＴから構成されている。また、第１実施例に示すスイッチング電源装置は、スイッチング素子Ｑ１，Ｑ２の２個を用いたハーフブリッジ構成であるが、この他、スイッチング素子を４個を用いたフルブリッジ構成であってもよい。また、スイッチング素子Ｑ１，Ｑ２のゲートを制御するための回路構成に関しては、後述することとする。 Note that the switching elements Q1 to Q4 described above are constituted by MOSFETs. In addition, the switching power supply device shown in the first embodiment has a half-bridge configuration using two switching elements Q1 and Q2, but in addition, a full-bridge configuration using four switching elements may be used. . The circuit configuration for controlling the gates of the switching elements Q1, Q2 will be described later.

（基本動作）
次に、図２に示すタイミングチャートを参照して、スイッチング電源装置１１の基本的な動作について説明する。なお、図２は、スイッチング電源装置１１の２次側電流が不連続モードである場合の動作を説明するためのタイミングチャートである。 (basic action)
Next, the basic operation of the switching power supply device 11 will be described with reference to the timing chart shown in FIG. FIG. 2 is a timing chart for explaining the operation when the secondary current of the switching power supply 11 is in the discontinuous mode.

まず、スイッチング素子Ｑ１がオン制御されている期間において、１次側の電流は、直流電源Ｖｉ→スイッチング素子Ｑ１→リアクトルＬ１→トランスＴ１の１次巻線Ｎ１，リアクトルＬ２→コンデンサＣ２→カレントトランスＣＴ１の１次巻線Ｎ５→Ｖｉへと流れる。これに対応して、２次側の電流は、トランスＴ１の２次巻線Ｎ２→コンデンサＣ３→ダイオードＤ３→Ｎ２へと流れる。 First, during the period in which the switching element Q1 is ON-controlled, the primary current is DC power source Vi → switching element Q1 → reactor L1 → primary winding N1 of transformer T1, reactor L2 → capacitor C2 → current transformer CT1. Of the primary winding N5 → Vi. Correspondingly, the current on the secondary side flows from the secondary winding N2 of the transformer T1, the capacitor C3, the diode D3, and the N2.

一方、スイッチング素子Ｑ２がオン制御されている期間において、１次側の電流は、Ｑ２→Ｎ５→Ｃ２→Ｎ１，Ｌ２→Ｌ１→Ｑ２へと流れる。これに対応して、２次側の電流は、Ｎ３→Ｃ３→Ｄ４→Ｎ３へと流れる。 On the other hand, during the period when the switching element Q2 is ON-controlled, the primary current flows from Q2 → N5 → C2 → N1, L2 → L1 → Q2. Corresponding to this, the current on the secondary side flows from N3 → C3 → D4 → N3.

このように、スイッチング素子Ｑ１，Ｑ２が交互にオンオフを繰り返すので、カレントトランスＣＴ１の１次巻線Ｎ５から２次巻線Ｎ６に電流が誘起し抵抗Ｒ３に流れるので１次側共振電流検出信号ＶＲ１に変換される。この様子を図２に示す。 As described above, since the switching elements Q1 and Q2 are alternately turned on and off, a current is induced from the primary winding N5 of the current transformer CT1 to the secondary winding N6 and flows to the resistor R3. Therefore, the primary resonance current detection signal VR1 Is converted to This is shown in FIG.

同様に、スイッチング素子Ｑ１，Ｑ２が交互にオンオフを繰り返すので、トランスＴ１の１次巻線Ｎ１から補助巻線Ｎ４に電圧が誘起し直列に接続された抵抗Ｒ１とコンデンサＣ５により構成される積分回路で積分された補正信号ＶＣ３が出力される。同時に、トランスＴ１の１次巻線Ｎ１から補助巻線Ｎ４に電圧が誘起し直列に接続された抵抗Ｒ２とコンデンサＣ６により構成されるノイズフィルタ回路でノイズ成分が除去された補正信号ＶＣ４が出力される。この様子を図２に示す。 Similarly, since the switching elements Q1 and Q2 are alternately turned on and off alternately, an integrating circuit constituted by a resistor R1 and a capacitor C5 in which a voltage is induced from the primary winding N1 of the transformer T1 to the auxiliary winding N4 and connected in series. The correction signal VC3 integrated at is output. At the same time, a voltage is induced in the auxiliary winding N4 from the primary winding N1 of the transformer T1, and a correction signal VC4 from which a noise component has been removed by a noise filter circuit composed of a resistor R2 and a capacitor C6 connected in series is output. The This is shown in FIG.

このようなタイミング信号が、それぞれコンパレータCOMP１〜３に入力されるので、コンパレータCOMP１〜３から図２に示すようなタイミング信号が出力される。 Since such timing signals are respectively input to the comparators COMP1 to COMP3, the timing signals as shown in FIG. 2 are output from the comparators COMP1 to COMP3.

すなわち、コンパレータCOMP１の＋端子に入力されている補正信号ＶＣ４がＧＮＤレベルと比較され、図２に示すようなタイミング信号がコンパレータCOMP１から出力される。また、コンパレータCOMP２の＋端子に入力されている１次側共振電流検出信号ＶＲ１が−端子に入力されている補正信号ＶＣ３と比較され、図２に示すようなタイミング信号がコンパレータCOMP２から出力される。同様に、コンパレータCOMP３の＋端子に入力されている１次側共振電流検出信号ＶＲ１がＧＮＤレベルと比較され、図２に示すようなタイミング信号がコンパレータCOMP３から出力される。 That is, the correction signal VC4 input to the + terminal of the comparator COMP1 is compared with the GND level, and a timing signal as shown in FIG. 2 is output from the comparator COMP1. Further, the primary resonance current detection signal VR1 input to the + terminal of the comparator COMP2 is compared with the correction signal VC3 input to the − terminal, and a timing signal as shown in FIG. 2 is output from the comparator COMP2. . Similarly, the primary resonance current detection signal VR1 input to the + terminal of the comparator COMP3 is compared with the GND level, and a timing signal as shown in FIG. 2 is output from the comparator COMP3.

次いで、コンパレータCOMP１〜３から出力されるタイミング信号がＮＯＲ１およびＡＮＤ１に入力され、図２に示すように、ＡＮＤ１から第１の制御信号ＶＱ３ｇｓがスイッチング素子Ｑ３のゲートに出力され、ＮＯＲ１から第２の制御信号ＶＱ４ｇｓがスイッチング素子Ｑ４のゲートに出力される。 Next, the timing signals output from the comparators COMP1 to COMP3 are input to NOR1 and AND1, and as shown in FIG. 2, the first control signal VQ3gs is output from AND1 to the gate of the switching element Q3, and from NOR1 to the second Control signal VQ4gs is output to the gate of switching element Q4.

タイミングｔ２２〜ｔ２３では、ＡＮＤ１からハイレベルの第１の制御信号ＶＱ３ｇｓがスイッチング素子Ｑ３のゲートに出力されるので、スイッチング素子Ｑ３がオン作動してスイッチング素子Ｑ３を構成しているＭＯＳＦＥＴのオン抵抗がダイオードＤ３に対して並列に接続され、ダイオードＤ３およびスイッチング素子Ｑ３の両端に生じる電圧降下が低減される。 At timings t22 to t23, the high-level first control signal VQ3gs is output from the AND1 to the gate of the switching element Q3. Therefore, the switching element Q3 is turned on and the on-resistance of the MOSFET constituting the switching element Q3 is increased. Connected in parallel to the diode D3, the voltage drop generated across the diode D3 and the switching element Q3 is reduced.

特に、このタイミングにおいては、ダイオードＤ３およびスイッチング素子Ｑ３に流れる電流Ｉｎｓ１が大きくなる期間に相当しており、スイッチング素子Ｑ１のオン制御期間よりも狭くなるようにスイッチング素子Ｑ３に対してオン制御するので、整流器をなすダイオードＤ３による損失を低減することができる。 In particular, at this timing, this corresponds to a period in which the current Ins1 flowing through the diode D3 and the switching element Q3 is large, and the switching element Q3 is on-controlled so as to be narrower than the on-control period of the switching element Q1. The loss due to the diode D3 forming the rectifier can be reduced.

同様に、タイミングｔ２４〜ｔ２５では、ＮＯＲ１からハイレベルの第２の制御信号ＶＱ４ｇｓがスイッチング素子Ｑ４のゲートに出力されており、スイッチング素子Ｑ２のオン制御期間よりも狭くなるようにスイッチング素子Ｑ４に対してオン制御するので、整流器をなすダイオードＤ４による損失を低減することができる。 Similarly, at the timing t24 to t25, the high-level second control signal VQ4gs is output from the NOR1 to the gate of the switching element Q4, and the switching element Q4 is narrower than the on-control period of the switching element Q2. Therefore, the loss due to the diode D4 forming the rectifier can be reduced.

（待機モード）
図３に示すタイミングチャートを参照して、スイッチング電源装置１１が待機モードである場合の動作を説明する。 (Standby mode)
With reference to the timing chart shown in FIG. 3, the operation when the switching power supply 11 is in the standby mode will be described.

図３に示すタイミングチャートのように、ＡＮＤ１から出力される第１の制御信号ＶＱ３ｇｓはローレベルに維持されているので、スイッチング素子Ｑ３がオフしている。また、ダイオードＤ３に流れる電流Ｉｎｓ１も０となっている。 As shown in the timing chart of FIG. 3, since the first control signal VQ3gs output from the AND1 is maintained at the low level, the switching element Q3 is turned off. The current Ins1 flowing through the diode D3 is also zero.

同様に、ＮＯＲ１から出力される第２の制御信号ＶＱ４ｇｓもローレベルに維持されているので、スイッチング素子Ｑ４がオフしている。また、ダイオードＤ４に流れる電流Ｉｎｓ２も０Ａとなっている。 Similarly, since the second control signal VQ4gs output from NOR1 is also maintained at a low level, the switching element Q4 is turned off. The current Ins2 flowing through the diode D4 is also 0A.

このように、無負荷時または軽負荷時には、同期整流器をなすスイッチング素子Ｑ３およびスイッチング素子Ｑ４が作動しなくてもよく、無駄な動作による電力損失を低減することができる。 Thus, at the time of no load or light load, the switching element Q3 and the switching element Q4 forming the synchronous rectifier do not need to operate, and power loss due to useless operation can be reduced.

（連続モード）
図４に示すタイミングチャートを参照して、スイッチング電源装置１１が連続モードである場合の動作を説明する。 (Continuous mode)
With reference to the timing chart shown in FIG. 4, the operation when the switching power supply 11 is in the continuous mode will be described.

タイミングｔ４２〜ｔ４３では、ＡＮＤ１からハイレベルの第１の制御信号ＶＱ３ｇｓがスイッチング素子Ｑ３のゲートに出力されるので、スイッチング素子Ｑ３がオン作動してスイッチング素子Ｑ３を構成しているＭＯＳＦＥＴのオン抵抗がダイオードＤ３に対して並列に接続され、ダイオードＤ３およびスイッチング素子Ｑ３の両端に生じる電圧降下が低減される。 At timings t42 to t43, the high-level first control signal VQ3gs is output from the AND1 to the gate of the switching element Q3. Therefore, the on-resistance of the MOSFET that configures the switching element Q3 is turned on when the switching element Q3 is turned on. Connected in parallel to the diode D3, the voltage drop generated across the diode D3 and the switching element Q3 is reduced.

同様に、タイミングｔ４５〜ｔ４６では、ＮＯＲ１からハイレベルの第２の制御信号ＶＱ４ｇｓがスイッチング素子Ｑ４のゲートに出力されており、スイッチング素子Ｑ２のオン制御期間よりも狭くなるようにスイッチング素子Ｑ４に対してオン制御するので、整流器をなすダイオードＤ４による損失を低減することができる。 Similarly, at timings t45 to t46, the high-level second control signal VQ4gs is output from NOR1 to the gate of the switching element Q4, and is applied to the switching element Q4 so as to be narrower than the on-control period of the switching element Q2. Therefore, the loss due to the diode D4 forming the rectifier can be reduced.

特に、タイミングｔ４３〜ｔ４５では、ＡＮＤ１からローレベルの第１の制御信号ＶＱ３ｇｓが出力され、かつ、ＮＯＲ１からローレベルの第２の制御信号ＶＱ４ｇｓが出力されるので、連続モード時においてスイッチング素子Ｑ３，Ｑ４が同時にオンすることがない。 In particular, at the timings t43 to t45, the low level first control signal VQ3gs is output from the AND1 and the low level second control signal VQ4gs is output from the NOR1. Q4 does not turn on at the same time.

（連続モード）
図５に示すタイミングチャートを参照して、スイッチング電源装置１１が高負荷モード時または低入力電圧時である場合の動作を説明する。 (Continuous mode)
With reference to the timing chart shown in FIG. 5, the operation when the switching power supply 11 is in the high load mode or the low input voltage will be described.

タイミングｔ５１〜ｔ５２では、ＡＮＤ１からハイレベルの第１の制御信号ＶＱ３ｇｓがスイッチング素子Ｑ３のゲートに出力されるので、スイッチング素子Ｑ３がオン作動してスイッチング素子Ｑ３を構成しているＭＯＳＦＥＴのオン抵抗がダイオードＤ３に対して並列に接続され、ダイオードＤ３およびスイッチング素子Ｑ３の両端に生じる電圧降下が低減される。 At timings t51 to t52, the high-level first control signal VQ3gs is output from the AND1 to the gate of the switching element Q3, so that the on-resistance of the MOSFETs constituting the switching element Q3 is turned on by the switching element Q3 being turned on. Connected in parallel to the diode D3, the voltage drop generated across the diode D3 and the switching element Q3 is reduced.

特に、このタイミングにおいては、ダイオードＤ３およびスイッチング素子Ｑ３に流れる電流Ｉｎｓ１が極めて大きくなる期間に相当しており、スイッチング素子Ｑ１のオン制御期間よりも狭くなるようにスイッチング素子Ｑ３に対してオン制御するので、整流器をなすダイオードＤ３による損失を低減することができる。 In particular, at this timing, this corresponds to a period in which the current Ins1 flowing through the diode D3 and the switching element Q3 is extremely large, and the switching element Q3 is on-controlled so as to be narrower than the on-control period of the switching element Q1. Therefore, the loss due to the diode D3 that forms the rectifier can be reduced.

同様に、タイミングｔ５５〜ｔ５６では、ＮＯＲ１からハイレベルの第２の制御信号ＶＱ４ｇｓがスイッチング素子Ｑ４のゲートに出力されており、スイッチング素子Ｑ２のオン制御期間よりも狭くなるようにスイッチング素子Ｑ４に対してオン制御するので、整流器をなすダイオードＤ３による損失を低減することができる。 Similarly, at timings t55 to t56, the high-level second control signal VQ4gs is output from NOR1 to the gate of the switching element Q4, and is applied to the switching element Q4 so as to be narrower than the ON control period of the switching element Q2. Therefore, the loss due to the diode D3 forming the rectifier can be reduced.

［第２実施例］
図６は本発明の第２実施例に係るスイッチング電源装置２１の全体構成を示す図である。 [Second Embodiment]
FIG. 6 is a diagram showing an overall configuration of the switching power supply device 21 according to the second embodiment of the present invention.

このスイッチング電源装置２１の特徴として、抵抗Ｒ２とコンデンサＣ６との接続点がダイオードＤ６から抵抗Ｒ４を介してコンパレータCOMP４の−端子に接続されている。このコンパレータCOMP４の＋端子が抵抗Ｒ６を介してＧＮＤに接続され、かつ、この＋端子が抵抗Ｒ７を介して出力端子に接続されている。 As a feature of the switching power supply device 21, a connection point between the resistor R2 and the capacitor C6 is connected from the diode D6 to the negative terminal of the comparator COMP4 through the resistor R4. The + terminal of the comparator COMP4 is connected to GND through a resistor R6, and the + terminal is connected to the output terminal through a resistor R7.

また、抵抗Ｒ１とコンデンサＣ５との接続点が、コンパレータCOMP３の＋端子に接続され、かつ、コンパレータCOMP２の−端子に接続されている。 Further, the connection point between the resistor R1 and the capacitor C5 is connected to the + terminal of the comparator COMP3 and to the-terminal of the comparator COMP2.

カレントトランスＣＴ１の２次巻線Ｎ６と抵抗Ｒ３との一方の接続点が、抵抗Ｒ５を介してコンパレータCOMP４の−端子に接続されており、かつ、コンパレータCOMP３の−端子に接続されており、さらに、コンパレータCOMP２の＋端子に接続されており、さらに、抵抗Ｒ９を介してコンパレータCOMP１の＋端子に接続されている。 One connection point between the secondary winding N6 of the current transformer CT1 and the resistor R3 is connected to the-terminal of the comparator COMP4 via the resistor R5, and is connected to the-terminal of the comparator COMP3. Are connected to the + terminal of the comparator COMP2, and further connected to the + terminal of the comparator COMP1 via a resistor R9.

また、コンパレータCOMP１の−端子が抵抗Ｒ８を介してＧＮＤに接続されている。このコンパレータCOMP１の＋端子が抵抗Ｒ１１を介して出力端子に接続されている。さらに、このコンパレータCOMP１の＋端子が抵抗Ｒ１０、ダイオードＤ５を介して抵抗Ｒ２とコンデンサＣ６との接続点に接続されている。 The negative terminal of the comparator COMP1 is connected to GND through a resistor R8. The + terminal of the comparator COMP1 is connected to the output terminal via the resistor R11. Further, the positive terminal of the comparator COMP1 is connected to a connection point between the resistor R2 and the capacitor C6 via the resistor R10 and the diode D5.

コンパレータCOMP１，COMP２のそれぞれの出力端子が、ＡＮＤ１の入力端子にそれぞれ接続されている。また、コンパレータCOMP３，COMP４のそれぞれの出力端子が、ＡＮＤ２の入力端子にそれぞれ接続されている。 The output terminals of the comparators COMP1 and COMP2 are connected to the input terminal of AND1, respectively. The output terminals of the comparators COMP3 and COMP4 are connected to the input terminal of AND2.

また、ＡＮＤ１の出力端子がスイッチング素子Ｑ３のゲートに接続されており、ＡＮＤ２の出力端子がスイッチング素子Ｑ４のゲートに接続されている。 The output terminal of AND1 is connected to the gate of the switching element Q3, and the output terminal of AND2 is connected to the gate of the switching element Q4.

なお、コンパレータCOMP１，COMP４は、それぞれの＋入力端子と出力端子との間を抵抗を介して接続しているので、入力信号に対して出力信号がヒステリシス特性を有するように構成されている。 The comparators COMP1 and COMP4 are configured such that the output signal has a hysteresis characteristic with respect to the input signal because the + input terminal and the output terminal are connected via a resistor.

（基本動作）
次に、図７に示すタイミングチャートを参照して、スイッチング電源装置２１の基本的な動作について説明する。なお、図７は、スイッチング電源装置１１の２次側電流が不連続モードである場合の動作を説明するためのタイミングチャートである。 (basic action)
Next, a basic operation of the switching power supply device 21 will be described with reference to a timing chart shown in FIG. FIG. 7 is a timing chart for explaining the operation when the secondary current of the switching power supply 11 is in the discontinuous mode.

コンパレータCOMP１の＋端子には、抵抗Ｒ９を介して１次側共振電流検出信号ＶＲ１が入力され、同時に、出力信号が抵抗Ｒ１１を介して入力され、補正信号ＶＣ４がダイオードＤ５と抵抗Ｒ１０を介して入力されるので、この＋入力端子において加算されており、一方、ＧＮＤレベルが抵抗Ｒ８を介して−端子に入力されているので、＋端子と−端子の各入力信号がコンパレータCOMP１により比較され、図７に示すようなタイミング信号が出力される。 The primary resonance current detection signal VR1 is input to the + terminal of the comparator COMP1 via the resistor R9, and at the same time, the output signal is input via the resistor R11, and the correction signal VC4 is input via the diode D5 and the resistor R10. Since it is input, it is added at this + input terminal, and on the other hand, since the GND level is input to the-terminal via the resistor R8, each input signal of the + terminal and the-terminal is compared by the comparator COMP1, A timing signal as shown in FIG. 7 is output.

コンパレータCOMP２の＋端子に入力されている１次側共振電流検出信号ＶＲ１が−入力端子に入力されている補正信号ＶＣ３と比較され、図７に示すようなタイミング信号がコンパレータCOMP２から出力される。また、コンパレータCOMP３の−端子に入力されている１次側共振電流検出信号ＶＲ１が＋入力端子に入力されている補正信号ＶＣ３と比較され、図７に示すようなタイミング信号がコンパレータCOMP３から出力される。 The primary resonance current detection signal VR1 input to the + terminal of the comparator COMP2 is compared with the correction signal VC3 input to the − input terminal, and a timing signal as shown in FIG. 7 is output from the comparator COMP2. Further, the primary resonance current detection signal VR1 input to the negative terminal of the comparator COMP3 is compared with the correction signal VC3 input to the positive input terminal, and a timing signal as shown in FIG. 7 is output from the comparator COMP3. The

コンパレータCOMP４の−端子には、抵抗Ｒ５を介して１次側共振電流検出信号ＶＲ１が入力され、同時に、ダイオードＤ６と抵抗Ｒ４を介して補正信号ＶＣ４が入力されるので、この−入力端子において加算されており、一方、出力信号の抵抗Ｒ６，Ｒ７による分圧レベルが＋端子に入力されているので、＋端子と−端子の各入力信号がコンパレータCOMP４により比較され、図７に示すようなタイミング信号が出力される。 Since the primary resonance current detection signal VR1 is input to the negative terminal of the comparator COMP4 via the resistor R5, and at the same time, the correction signal VC4 is input via the diode D6 and the resistor R4. On the other hand, since the divided voltage level of the output signal by the resistors R6 and R7 is input to the + terminal, the input signals of the + terminal and the − terminal are compared by the comparator COMP4, and the timing as shown in FIG. A signal is output.

次いで、コンパレータCOMP１〜４から出力されるタイミング信号がＡＮＤ１およびＡＮＤ２に入力され、図６に示すように、ＡＮＤ１から第１の制御信号ＶＱ３ｇｓがスイッチング素子Ｑ３のゲートに出力され、ＡＮＤ２から第２の制御信号ＶＱ４ｇｓがスイッチング素子Ｑ４のゲートに出力される。 Next, the timing signals output from the comparators COMP1 to COMP4 are input to AND1 and AND2, and as shown in FIG. 6, the first control signal VQ3gs is output from AND1 to the gate of the switching element Q3, and the second signal from AND2 to the second Control signal VQ4gs is output to the gate of switching element Q4.

タイミングｔ７２〜ｔ７３では、ＡＮＤ１からハイレベルの第１の制御信号ＶＱ３ｇｓがスイッチング素子Ｑ３のゲートに出力されるので、スイッチング素子Ｑ３がオン作動してスイッチング素子Ｑ３を構成しているＭＯＳＦＥＴのオン抵抗がダイオードＤ３に対して並列に接続され、ダイオードＤ３およびスイッチング素子Ｑ３の両端に生じる電圧降下が低減される。 At timings t72 to t73, the high-level first control signal VQ3gs is output from the AND1 to the gate of the switching element Q3. Therefore, the on-resistance of the MOSFET constituting the switching element Q3 is turned on by the switching element Q3 being turned on. Connected in parallel to the diode D3, the voltage drop generated across the diode D3 and the switching element Q3 is reduced.

同様に、タイミングｔ７５〜ｔ７６では、ＡＮＤ２からハイレベルの第２の制御信号ＶＱ４ｇｓがスイッチング素子Ｑ４のゲートに出力されており、スイッチング素子Ｑ２のオン制御期間よりも狭くなるようにスイッチング素子Ｑ４に対してオン制御するので、整流器をなすダイオードＤ４による損失を低減することができる。 Similarly, at timings t75 to t76, the high-level second control signal VQ4gs is output from AND2 to the gate of the switching element Q4, and is applied to the switching element Q4 so as to be narrower than the ON control period of the switching element Q2. Therefore, the loss due to the diode D4 forming the rectifier can be reduced.

（ヒステリシス）
次に、図１２に示すタイミングチャートを参照して、スイッチング電源装置２１のヒステリシス動作について説明する。なお、図１２（ａ）は第１実施例で用いたスイッチング電源装置１１のようにヒステリシス回路が付加されていない場合のタイミングチャートであり、これに対して、図１２（ｂ）は第２実施例で用いるスイッチング電源装置２１のようにヒステリシス回路が付加されている場合のタイミングチャートである。 (Hysteresis)
Next, the hysteresis operation of the switching power supply device 21 will be described with reference to the timing chart shown in FIG. FIG. 12A is a timing chart when a hysteresis circuit is not added as in the switching power supply device 11 used in the first embodiment, whereas FIG. 12B shows the second embodiment. It is a timing chart in case the hysteresis circuit is added like the switching power supply device 21 used in an example.

上述したように、コンパレータCOMP１の＋端子には、抵抗Ｒ９を介して１次側共振電流検出信号ＶＲ１が入力され、同時に、出力信号が抵抗Ｒ１１を介して入力され、補正信号ＶＣ４がダイオードＤ５と抵抗Ｒ１０を介して入力されるので、この＋入力端子において加算されており、コンパレータCOMP１の＋入力端子の波形は図１２（ｂ）に示す「COMP１入力」のようになる。一方、ＧＮＤレベルが抵抗Ｒ８を介してコンパレータCOMP１の−入力端子に入力されているので、＋入力端子とＧＮＤレベル（−入力端子）がコンパレータCOMP１により比較され、図示するようなタイミング信号「COMP１出力」が出力される。 As described above, the primary resonance current detection signal VR1 is input to the + terminal of the comparator COMP1 via the resistor R9, and at the same time, the output signal is input via the resistor R11, and the correction signal VC4 is connected to the diode D5. Since it is input via the resistor R10, it is added at this + input terminal, and the waveform at the + input terminal of the comparator COMP1 is as shown in “COMP1 input” shown in FIG. On the other hand, since the GND level is input to the negative input terminal of the comparator COMP1 via the resistor R8, the positive input terminal and the GND level (negative input terminal) are compared by the comparator COMP1, and a timing signal “COMP1 output as shown in the figure is displayed. Is output.

特に、タイミングｔ１３３，ｔ１３６では、コンパレータCOMP１の出力信号がＲ１１とＲ１０との分圧比で＋入力端子に入力されるので、急峻な立ち上がりまたは立ち下がり特性を有するようになる。 In particular, at timings t133 and t136, the output signal of the comparator COMP1 is input to the + input terminal at a voltage dividing ratio of R11 and R10, so that it has a steep rising or falling characteristic.

このように、コンパレータCOMP１の＋入力端子に入力される閾値にヒステリシスを設けたことにより、トランスの２次側電流が不連続モードとなり、寄生素子による振動が生じた場合でも、同期整流器を確実に制御することができる。 In this way, by providing hysteresis to the threshold value input to the + input terminal of the comparator COMP1, the secondary current of the transformer is in a discontinuous mode, and the synchronous rectifier can be reliably operated even when vibration due to parasitic elements occurs. Can be controlled.

同様に、コンパレータCOMP４の＋入力端子に入力される閾値にヒステリシスを設けたことにより、トランスの２次側電流が不連続モードとなり、寄生素子による振動が生じた場合でも、同期整流器を確実に制御することができる。 Similarly, by providing hysteresis to the threshold value input to the + input terminal of the comparator COMP4, the secondary current of the transformer enters the discontinuous mode, and the synchronous rectifier is reliably controlled even when vibrations due to parasitic elements occur. can do.

［第３実施例］
図８は本発明の第３実施例に係るスイッチング電源装置３１の全体構成を示す図である。 [Third embodiment]
FIG. 8 is a diagram showing an overall configuration of the switching power supply 31 according to the third embodiment of the present invention.

このスイッチング電源装置３１の特徴として、抵抗Ｒ２とコンデンサＣ６との接続点がダイオードＤ６から抵抗Ｒ４を介してコンパレータCOMP４の−端子に接続されている。このコンパレータCOMP４の＋端子が抵抗Ｒ６を介してＧＮＤに接続され、かつ、この＋端子が抵抗Ｒ７を介して出力端子に接続されている。 As a feature of the switching power supply 31, the connection point between the resistor R2 and the capacitor C6 is connected from the diode D6 to the negative terminal of the comparator COMP4 through the resistor R4. The + terminal of the comparator COMP4 is connected to GND through a resistor R6, and the + terminal is connected to the output terminal through a resistor R7.

また、抵抗Ｒ１とコンデンサＣ５との接続点が、コンパレータCOMP３の＋端子に接続されている。 The connection point between the resistor R1 and the capacitor C5 is connected to the + terminal of the comparator COMP3.

カレントトランスＣＴ１の２次巻線Ｎ６と抵抗Ｒ３との一方の接続点が、抵抗Ｒ５を介してコンパレータCOMP４の−端子に接続されており、かつ、コンパレータCOMP３の−端子に接続されており、さらに、抵抗Ｒ１３を介してコンパレータCOMP１の−端子に接続されている。 One connection point between the secondary winding N6 of the current transformer CT1 and the resistor R3 is connected to the-terminal of the comparator COMP4 via the resistor R5, and is connected to the-terminal of the comparator COMP3. , And connected to the negative terminal of the comparator COMP1 through a resistor R13.

このコンパレータCOMP１の−端子が抵抗Ｒ１２、ダイオードＤ８を介して抵抗Ｒ２とコンデンサＣ６との接続点に接続されている。また、コンパレータCOMP１の＋端子が抵抗Ｒ１５を介して出力端子に接続され、かつ、この＋端子が抵抗Ｒ１４を介してＧＮＤに接続されている。 The negative terminal of the comparator COMP1 is connected to the connection point between the resistor R2 and the capacitor C6 via the resistor R12 and the diode D8. The + terminal of the comparator COMP1 is connected to the output terminal via the resistor R15, and the + terminal is connected to GND via the resistor R14.

コンパレータCOMP１，COMP３のそれぞれの出力端子が、ＮＯＲ１の入力端子にそれぞれ接続されている。また、コンパレータCOMP３，COMP４のそれぞれの出力端子が、ＡＮＤ２の入力端子にそれぞれ接続されている。 The output terminals of the comparators COMP1 and COMP3 are connected to the input terminal of NOR1, respectively. The output terminals of the comparators COMP3 and COMP4 are connected to the input terminal of AND2.

また、ＮＯＲ１の出力端子がスイッチング素子Ｑ３のゲートに接続されており、ＡＮＤ２の出力端子がスイッチング素子Ｑ４のゲートに接続されている。 The output terminal of NOR1 is connected to the gate of the switching element Q3, and the output terminal of AND2 is connected to the gate of the switching element Q4.

（基本動作）
次に、図７に示すタイミングチャートを参照して、スイッチング電源装置３１の基本的な動作について説明する。なお、図７は、スイッチング電源装置３１の２次側電流が不連続モードである場合の動作を説明するためのタイミングチャートである。 (basic action)
Next, the basic operation of the switching power supply device 31 will be described with reference to the timing chart shown in FIG. FIG. 7 is a timing chart for explaining the operation when the secondary current of the switching power supply 31 is in the discontinuous mode.

コンパレータCOMP１の−端子には、抵抗Ｒ１３を介して１次側共振電流検出信号ＶＲ１が入力され、同時に、補正信号ＶＣ４がダイオードＤ８と抵抗Ｒ１２を介して入力されるので、この−入力端子において加算されており、一方、出力信号の抵抗Ｒ１４，Ｒ１５による分圧レベルが＋端子に入力されているので、＋端子と−端子の各入力信号がコンパレータCOMP１により比較され、図７に示すようなタイミング信号が出力される。 The primary side resonance current detection signal VR1 is input to the negative terminal of the comparator COMP1 via the resistor R13, and at the same time, the correction signal VC4 is input via the diode D8 and the resistor R12. On the other hand, since the divided voltage level of the output signal by the resistors R14 and R15 is input to the + terminal, each input signal of the + terminal and the − terminal is compared by the comparator COMP1, and the timing as shown in FIG. A signal is output.

また、コンパレータCOMP３の−端子に入力されている１次側共振電流検出信号ＶＲ１が＋入力端子に入力されている補正信号ＶＣ３と比較され、図７に示すようなタイミング信号がコンパレータCOMP３から出力される。 Further, the primary resonance current detection signal VR1 input to the negative terminal of the comparator COMP3 is compared with the correction signal VC3 input to the positive input terminal, and a timing signal as shown in FIG. 7 is output from the comparator COMP3. The

次いで、コンパレータCOMP１，３，４から出力されるタイミング信号がＮＯＲ１およびＡＮＤ２に入力され、図８に示すように、ＮＯＲ１から第１の制御信号ＶＱ３ｇｓがスイッチング素子Ｑ３のゲートに出力され、ＡＮＤ２から第２の制御信号ＶＱ４ｇｓがスイッチング素子Ｑ４のゲートに出力される。 Next, the timing signals output from the comparators COMP1, 3, 4 are input to NOR1 and AND2, and as shown in FIG. 8, the first control signal VQ3gs is output from NOR1 to the gate of the switching element Q3, and the second signal is output from AND2. 2 control signal VQ4gs is output to the gate of switching element Q4.

タイミングｔ７２〜ｔ７３では、ＮＯＲ１からハイレベルの第１の制御信号ＶＱ３ｇｓがスイッチング素子Ｑ３のゲートに出力されるので、スイッチング素子Ｑ３がオン作動してスイッチング素子Ｑ３を構成しているＭＯＳＦＥＴのオン抵抗がダイオードＤ３に対して並列に接続され、ダイオードＤ３およびスイッチング素子Ｑ３の両端に生じる電圧降下が低減される。 At timings t72 to t73, since the high-level first control signal VQ3gs is output from NOR1 to the gate of the switching element Q3, the on-resistance of the MOSFETs that constitute the switching element Q3 is turned on by the switching element Q3 being turned on. Connected in parallel to the diode D3, the voltage drop generated across the diode D3 and the switching element Q3 is reduced.

（ヒステリシス）
次に、図１２に示すタイミングチャートを参照して、スイッチング電源装置２１のヒステリシス動作について説明する。なお、図１２（ａ）は第１実施例で用いたスイッチング電源装置１１のようにヒステリシス回路が付加されていない場合のタイミングチャートであり、これに対して、図１２（ｂ）は第２実施例で用いるスイッチング電源装置３１のようにヒステリシス回路が付加されている場合のタイミングチャートである。 (Hysteresis)
Next, the hysteresis operation of the switching power supply device 21 will be described with reference to the timing chart shown in FIG. FIG. 12A is a timing chart when a hysteresis circuit is not added as in the switching power supply device 11 used in the first embodiment, whereas FIG. 12B shows the second embodiment. It is a timing chart in case the hysteresis circuit is added like the switching power supply device 31 used in an example.

上述したように、コンパレータCOMP１の−端子には、抵抗Ｒ１３を介して１次側共振電流検出信号ＶＲ１が入力され、同時に、補正信号ＶＣ４がダイオードＤ８と抵抗Ｒ１２を介して入力されるので、この−入力端子において加算されており、コンパレータCOMP１の＋入力端子の波形は図１２（ｂ）に示す「COMP１入力」のようになる。一方、出力信号の抵抗Ｒ１４，Ｒ１５による分圧レベルが＋端子に入力されているので、＋端子と−端子の各入力信号がコンパレータCOMP１により比較され、図示するようなタイミング信号「COMP１出力」が出力される。 As described above, the primary resonance current detection signal VR1 is input to the negative terminal of the comparator COMP1 via the resistor R13, and at the same time, the correction signal VC4 is input via the diode D8 and the resistor R12. -Addition is performed at the input terminal, and the waveform at the + input terminal of the comparator COMP1 is as shown in "COMP1 input" shown in FIG. On the other hand, since the divided voltage level of the output signal by the resistors R14 and R15 is input to the + terminal, each input signal of the + terminal and the − terminal is compared by the comparator COMP1, and a timing signal “COMP1 output” as illustrated is generated. Is output.

特に、タイミングｔ１３３，ｔ１３６では、コンパレータCOMP１の出力信号がＲ１５とＲ１４との分圧比で＋入力端子に入力されるので、急峻な立ち上がりまたは立ち下がり特性を有するようになる。 In particular, at timings t133 and t136, the output signal of the comparator COMP1 is input to the + input terminal at a voltage dividing ratio of R15 and R14, so that it has a steep rising or falling characteristic.

［第４実施例］
図９は本発明の第４実施例に係るスイッチング電源装置４１の全体構成を示す図である。図１０はスイッチング素子Ｑ２の駆動状態を検出するための駆動検出センサの一例を示す図であり、図１１は駆動検出センサの他の例を示す図である。 [Fourth embodiment]
FIG. 9 is a diagram showing an overall configuration of the switching power supply 41 according to the fourth embodiment of the present invention. FIG. 10 is a view showing an example of a drive detection sensor for detecting the drive state of the switching element Q2, and FIG. 11 is a view showing another example of the drive detection sensor.

このスイッチング電源装置４１の特徴として、出力電圧Ｖｏを取り出すコンデンサＣ３の＋端子にエラーアンプＥＡが接続されており、このエラーアンプＥＡは、コンデンサＣ３の＋端子に発生する出力電圧Ｖoと基準電圧Ｖref1とをCOMP５で比較してトランジスタＱ５を制御して出力電圧制御信号を発生する。フォトカプラを構成するフォトダイオードＰＤは、出力電圧制御信号を光信号に変換してフォトランジスタＰＴｒに出力してＳＰＭ４４を制御する。ＳＰＭ４４は、フォトランジスタＰＴｒのコレクタ−エミッタ間に発生する出力電圧制御信号に基づいて、スイッチング素子Ｑ１，Ｑ２をオンオフ制御するためのＰＷＭ信号を発生し、駆動回路４３に出力する。 As a feature of the switching power supply 41, an error amplifier EA is connected to a + terminal of a capacitor C3 that extracts an output voltage Vo. The error amplifier EA is connected to an output voltage Vo generated at the + terminal of the capacitor C3 and a reference voltage Vref1. Are compared by COMP5 to control transistor Q5 to generate an output voltage control signal. The photodiode PD constituting the photocoupler converts the output voltage control signal into an optical signal and outputs it to the phototransistor PTr to control the SPM 44. The SPM 44 generates a PWM signal for on / off control of the switching elements Q1 and Q2 based on an output voltage control signal generated between the collector and emitter of the phototransistor PTr, and outputs the PWM signal to the drive circuit 43.

駆動回路４３はＳＰＭ４４から出力されるＰＷＭ信号に応じてスイッチング素子Ｑ１，Ｑ２を交互にオンオフ制御するための駆動信号を生成する回路である。駆動回路４３からスイッチング素子Ｑ２のゲートに出力される駆動信号が駆動検出センサ４５で検出されコンパレータCOMP１の＋端子に入力される。 The drive circuit 43 is a circuit that generates a drive signal for alternately turning on and off the switching elements Q1 and Q2 in accordance with the PWM signal output from the SPM 44. The drive signal output from the drive circuit 43 to the gate of the switching element Q2 is detected by the drive detection sensor 45 and input to the + terminal of the comparator COMP1.

駆動検出センサ４５は、駆動回路４３からスイッチング素子Ｑ２のゲートに出力される駆動信号を検出するためのセンサであり、図１０および図１１にその具体例を示す。 The drive detection sensor 45 is a sensor for detecting a drive signal output from the drive circuit 43 to the gate of the switching element Q2, and specific examples thereof are shown in FIGS.

図１０に示す駆動検出センサ４７は、トランスＴ３から構成されており、駆動回路４３からスイッチング素子Ｑ２のゲートに出力される駆動信号がトランスＴ３の１次巻線Ｎ７に入力され、２次巻線Ｎ８に誘起されて駆動信号Ｑ２ＡがコンパレータCOMP１の＋端子に出力される。 The drive detection sensor 47 shown in FIG. 10 includes a transformer T3, and a drive signal output from the drive circuit 43 to the gate of the switching element Q2 is input to the primary winding N7 of the transformer T3. The drive signal Q2A is output to the + terminal of the comparator COMP1 by being induced by N8.

図１１に示す駆動検出センサ４５は、フォトカプラから構成されており、駆動回路４３からスイッチング素子Ｑ２のゲートに出力される駆動信号が抵抗Ｒ２１を介して発光ダイオードＰＤに入力されて発光し、この発光ダイオードＰＤと光学的に結合されたフォトランジスタＰＴｒが作動して出力電圧Ｖｏから抵抗Ｒ２２を介して駆動信号Ｑ２ＡがコンパレータCOMP１の＋端子に出力される。 The drive detection sensor 45 shown in FIG. 11 is composed of a photocoupler, and a drive signal output from the drive circuit 43 to the gate of the switching element Q2 is input to the light emitting diode PD via the resistor R21 to emit light. The phototransistor PTr optically coupled to the light emitting diode PD is activated, and the drive signal Q2A is output from the output voltage Vo to the + terminal of the comparator COMP1 via the resistor R22.

この駆動信号Ｑ２ＡがコンパレータCOMP１の＋端子に入力されており、−端子が基準電圧Ｖref2に接続されている。また、抵抗Ｒ１とコンデンサＣ５との接続点がコンパレータCOMP２の−端子に接続されている。 The drive signal Q2A is input to the + terminal of the comparator COMP1, and the-terminal is connected to the reference voltage Vref2. The connection point between the resistor R1 and the capacitor C5 is connected to the negative terminal of the comparator COMP2.

カレントトランスＣＴ１の２次巻線Ｎ６と抵抗Ｒ３との一方の接続点がコンパレータCOMP２の＋端子に接続されており、さらに、コンパレータCOMP３の＋端子に接続されている。また、このコンパレータCOMP３の−端子がＧＮＤに接続されている。 One connection point between the secondary winding N6 of the current transformer CT1 and the resistor R3 is connected to the + terminal of the comparator COMP2, and further connected to the + terminal of the comparator COMP3. The negative terminal of the comparator COMP3 is connected to GND.

コンパレータCOMP１，COMP２，COMP３のそれぞれの出力端子が、ＮＯＲ１とＡＮＤ１の入力端子にそれぞれ接続されている。また、ＮＯＲ１の出力端子がスイッチング素子Ｑ４のゲートに接続されており、ＡＮＤ１の出力端子がスイッチング素子Ｑ３のゲートに接続されている。 The output terminals of the comparators COMP1, COMP2, COMP3 are connected to the input terminals of NOR1 and AND1, respectively. The output terminal of NOR1 is connected to the gate of the switching element Q4, and the output terminal of AND1 is connected to the gate of the switching element Q3.

（基本動作）
次に、図２に示すタイミングチャートを参照して、スイッチング電源装置４１の基本的な動作について説明する。 (basic action)
Next, the basic operation of the switching power supply device 41 will be described with reference to the timing chart shown in FIG.

エラーアンプＥＡは、コンデンサＣ３の＋端子に発生する出力電圧Ｖoと基準電圧Ｖref1とをCOMP５で比較してトランジスタＱ５を制御して出力電圧制御信号を発生し、フォトカプラを構成するフォトダイオードＰＤを通じてフォトランジスタＰＴｒに出力してＳＰＭ４４を制御する。ＳＰＭ４４は、フォトランジスタＰＴｒのコレクタ−エミッタ間に発生する出力電圧制御信号に基づいて、スイッチング素子Ｑ１，Ｑ２をオンオフ制御するためのＰＷＭ信号を発生し、駆動回路４３に出力する。駆動回路４３はＳＰＭ４４から出力されるＰＷＭ信号に応じてスイッチング素子Ｑ１，Ｑ２を交互にオンオフ制御するための駆動信号を生成する。このとき、駆動回路４３からスイッチング素子Ｑ２のゲートに出力される駆動信号が駆動検出センサ４５で検出されコンパレータCOMP１の＋端子に入力される。 The error amplifier EA compares the output voltage Vo generated at the + terminal of the capacitor C3 with the reference voltage Vref1 by COMP5, controls the transistor Q5 to generate an output voltage control signal, and passes through the photodiode PD constituting the photocoupler. The SPM 44 is controlled by outputting to the phototransistor PTr. The SPM 44 generates a PWM signal for on / off control of the switching elements Q1 and Q2 based on an output voltage control signal generated between the collector and emitter of the phototransistor PTr, and outputs the PWM signal to the drive circuit 43. The drive circuit 43 generates a drive signal for alternately turning on / off the switching elements Q1, Q2 according to the PWM signal output from the SPM 44. At this time, the drive signal output from the drive circuit 43 to the gate of the switching element Q2 is detected by the drive detection sensor 45 and input to the + terminal of the comparator COMP1.

同様に、スイッチング素子Ｑ１，Ｑ２が交互にオンオフを繰り返すので、トランスＴ１の１次巻線Ｎ１から補助巻線Ｎ４に電圧が誘起し直列に接続された抵抗Ｒ１とコンデンサＣ５により構成される積分回路で積分された補正信号ＶＣ３として出力される。 Similarly, since the switching elements Q1 and Q2 are alternately turned on and off alternately, an integrating circuit constituted by a resistor R1 and a capacitor C5 in which a voltage is induced from the primary winding N1 of the transformer T1 to the auxiliary winding N4 and connected in series. Is output as a correction signal VC3 integrated.

すなわち、コンパレータCOMP１の＋端子に入力されているスイッチング素子Ｑ２の駆動信号Ａが基準電圧Ｖref2と比較され、図２に示すようなタイミング信号がコンパレータCOMP１から出力される。 That is, the drive signal A of the switching element Q2 input to the + terminal of the comparator COMP1 is compared with the reference voltage Vref2, and a timing signal as shown in FIG. 2 is output from the comparator COMP1.

また、コンパレータCOMP２の＋端子に入力されている１次側共振電流検出信号ＶＲ１が−端子に入力されている補正信号ＶＣ３と比較され、図２に示すようなタイミング信号がコンパレータCOMP２から出力される。 Further, the primary resonance current detection signal VR1 input to the + terminal of the comparator COMP2 is compared with the correction signal VC3 input to the − terminal, and a timing signal as shown in FIG. 2 is output from the comparator COMP2. .

同様に、コンパレータCOMP３の＋端子に入力されている１次側共振電流検出信号ＶＲ１がＧＮＤレベルと比較され、図２に示すようなタイミング信号がコンパレータCOMP３から出力される。 Similarly, the primary resonance current detection signal VR1 input to the + terminal of the comparator COMP3 is compared with the GND level, and a timing signal as shown in FIG. 2 is output from the comparator COMP3.

特に、このタイミングにおいては、ダイオードＤ３およびスイッチング素子Ｑ３に流れる電流Ｉｎｓ１が大きくなる期間に相当しており、スイッチング素子Ｑ１のオン制御期間よりも狭くなるようにスイッチング素子Ｑ３に対してオン制御するので、同期整流器をなすダイオードＤ３による損失を低減することができる。 In particular, at this timing, this corresponds to a period in which the current Ins1 flowing through the diode D3 and the switching element Q3 is large, and the switching element Q3 is on-controlled so as to be narrower than the on-control period of the switching element Q1. The loss due to the diode D3 forming the synchronous rectifier can be reduced.

同様に、タイミングｔ２４〜ｔ２５では、ＮＯＲ１からハイレベルの第２の制御信号ＶＱ４ｇｓがスイッチング素子Ｑ４のゲートに出力されており、スイッチング素子Ｑ２のオン制御期間よりも狭くなるようにスイッチング素子Ｑ４に対してオン制御するので、同期整流器をなすダイオードＤ３による損失を低減することができる。 Similarly, at the timing t24 to t25, the high-level second control signal VQ4gs is output from the NOR1 to the gate of the switching element Q4, and the switching element Q4 is narrower than the on-control period of the switching element Q2. Therefore, the loss due to the diode D3 forming the synchronous rectifier can be reduced.

以上説明したように、第１乃至第４の実施例によれば、整流電流の逆流なく同期整流器を制御することが可能なため、高効率、小型化、軽量化、低コスト化を図ったスイッチング電源装置を提供することができる。また、待機時は同期整流器のドライブをオフさせるため、ドライブ損失が生じず、損失を低減することができる。 As described above, according to the first to fourth embodiments, since the synchronous rectifier can be controlled without backflow of the rectified current, switching that achieves high efficiency, miniaturization, weight reduction, and cost reduction is achieved. A power supply device can be provided. Further, since the synchronous rectifier drive is turned off during standby, no drive loss occurs and the loss can be reduced.

また、本実施例では、ハーフブリッジ型のスイッチング素子構成を有する電流共振型コンバータに適用できるが、本発明はこれに限定するものではなく、フルブリッジ型のスイッチング素子構成を有する電流共振型コンバータに適用することもできる。 In this embodiment, the present invention can be applied to a current resonance type converter having a half-bridge type switching element configuration. However, the present invention is not limited to this, and the current resonance type converter having a full bridge type switching element configuration is applicable. It can also be applied.

本発明の第１実施例に係るスイッチング電源装置１１の全体構成を示す図である。It is a figure which shows the whole structure of the switching power supply device 11 which concerns on 1st Example of this invention. スイッチング電源装置１１の２次側電流が不連続モードである場合の動作を説明するためのタイミングチャートである。6 is a timing chart for explaining the operation when the secondary current of the switching power supply 11 is in a discontinuous mode. スイッチング電源装置１１が待機モードである場合の動作を説明するためのタイミングチャートである。6 is a timing chart for explaining an operation when the switching power supply device 11 is in a standby mode. スイッチング電源装置１１が連続モードである場合の動作を説明するためのタイミングチャートである。It is a timing chart for demonstrating operation | movement when the switching power supply device 11 is a continuous mode. スイッチング電源装置１１が高負荷モード時または低入力電圧時である場合の動作を説明するためのタイミングチャートである。4 is a timing chart for explaining an operation when the switching power supply device 11 is in a high load mode or a low input voltage. 本発明の第２実施例に係るスイッチング電源装置２１の全体構成を示す図である。It is a figure which shows the whole structure of the switching power supply device 21 which concerns on 2nd Example of this invention. スイッチング電源装置２１の基本的な動作について説明するためのタイミングチャートである。3 is a timing chart for explaining a basic operation of the switching power supply device 21. 本発明の第３実施例に係るスイッチング電源装置３１の全体構成を示す図である。It is a figure which shows the whole structure of the switching power supply device 31 which concerns on 3rd Example of this invention. 本発明の第４実施例に係るスイッチング電源装置４１の全体構成を示す図である。It is a figure which shows the whole structure of the switching power supply device 41 which concerns on 4th Example of this invention. スイッチング素子Ｑ２の駆動状態を検出するための駆動検出センサの一例を示す図である。It is a figure which shows an example of the drive detection sensor for detecting the drive state of switching element Q2. スイッチング素子Ｑ２の駆動状態を検出するための駆動検出センサの他の例を示す図である。It is a figure which shows the other example of the drive detection sensor for detecting the drive state of switching element Q2. スイッチング電源装置２１のヒステリシス動作について説明するためのタイミングチャートである。4 is a timing chart for explaining a hysteresis operation of the switching power supply device 21. 従来のスイッチング電源装置の一例である電流共振型コンバータを示す図である。It is a figure which shows the current resonance type | mold converter which is an example of the conventional switching power supply device. 従来のスイッチング電源装置の一例である電流共振型コンバータが同期整流器を有していることを示す図である。It is a figure which shows that the current resonance type | mold converter which is an example of the conventional switching power supply apparatus has a synchronous rectifier. ドライブ方式の従来例として巻線電圧検出方式を示す図である。It is a figure which shows the winding voltage detection system as a prior art example of a drive system. ドライブ方式の従来例として電流検出抵抗を用いた整流電流検出方式を示す図である。It is a figure which shows the rectification current detection system using a current detection resistor as a prior art example of a drive system. ドライブ方式の従来例としてカレントトランス（ＣＴ）を用いた整流電流検出方式を示す図である。It is a figure which shows the rectification current detection system using a current transformer (CT) as a prior art example of a drive system.

符号の説明Explanation of symbols

Ｃ１，Ｃ２，Ｃ３，Ｃ５，Ｃ６コンデンサ
ＣＴカレントトランス
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ６，Ｄ８ダイオード
Ｌ１，Ｌ２リアクトル
ＰＤ発光ダイオード
ＰＴｒフォトランジスタ
Ｑ１，Ｑ２，Ｑ３，Ｑ４スイッチング素子
Ｔ１トランス
Ｔ３トランス
ＡＮＤ１，ＡＮＤ２論理積
ＮＯＲ１不論理和
COMP１，COMP２，COMP３，COMP４コンパレータ
１１，２１，３１，４１スイッチング電源装置
４３駆動回路
４５，４７駆動検出センサ C1, C2, C3, C5, C6 Capacitor CT Current transformer D1, D2, D3, D4, D6, D8 Diode L1, L2 Reactor PD Light emitting diode PTr Phototransistor Q1, Q2, Q3, Q4 Switching element T1 Transformer T3 Transformer AND1, AND2 AND NOR1 Non-OR
COMP1, COMP2, COMP3, COMP4 Comparator 11, 21, 31, 41 Switching power supply device 43 Drive circuit 45, 47 Drive detection sensor

Claims

直流電源に直列に接続され、その中点をトランスの１次巻線の一端に接続され、さらに、当該１次巻線の他端からコンデンサを介して前記直流電源のマイナス端子に接続された１対のスイッチング素子と、
前記トランスの１次巻線から２次巻線に誘起した電圧を同期整流して出力電圧を得る同期整流器と、
前記トランスの１次巻線に生じる共振電流と前記トランスの補助巻線に生じる電圧を積分して得た三角波状の補正信号とを比較して得たタイミング信号に基づいて、前記同期整流器をオンオフ制御する制御信号を生成する制御回路とを備えたことを特徴とするスイッチング電源装置。 1 connected in series to a DC power source, with its midpoint connected to one end of the primary winding of the transformer, and further connected from the other end of the primary winding to the negative terminal of the DC power source via a capacitor. A pair of switching elements;
A synchronous rectifier that obtains an output voltage by synchronously rectifying a voltage induced in the secondary winding from the primary winding of the transformer;
The synchronous rectifier is turned on / off based on a timing signal obtained by comparing a resonance current generated in the primary winding of the transformer with a triangular wave correction signal obtained by integrating a voltage generated in the auxiliary winding of the transformer. A switching power supply device comprising: a control circuit that generates a control signal to be controlled.

直流電源に直列に接続され、その中点をトランスの１次巻線の一端に接続され、さらに、当該１次巻線の他端からコンデンサを介して前記直流電源のマイナス端子に接続された１対のスイッチング素子と、
前記トランスの１次巻線から２次巻線に誘起した電圧を同期整流して出力電圧を得る同期整流器と、
前記同期整流器に対してオンオフを制御する制御信号を生成する制御回路とを備えたスイッチング電源装置であって、
前記制御回路は、
前記トランスの１次巻線に生じる共振電流を検出して共振電流検出信号を出力する共振電流検出手段と、
前記トランスの補助巻線に生じる電圧を積分して三角波状の補正信号を生成する補助信号生成手段と、
前記三角波状の補正信号と前記共振電流検出信号を比較し、第１の比較結果信号を生成する第１の比較結果信号生成手段とを有し、
前記スイッチング素子の何れか一方に関するオン状態期間を検出してオン状態検出信号を出力するオン状態検出手段と、
前記オン状態検出手段により検出されたオン状態検出信号に基づいて、第２の比較結果信号を生成する第２の比較結果信号生成手段と、
前記共振電流検出手段により検出された共振電流検出信号が０Ａ近辺を超えたかどうかを検出して第３の比較結果信号を生成する第３の比較結果信号生成手段と、
前記第１乃至第３の比較結果信号に基づいて、論理積又は不論理和等の論理演算を行い第１および第２の制御信号を生成する制御信号生成手段とを有し、
前記制御信号生成手段により生成された第１および第２の制御信号を前記同期整流器に与えてオンオフ制御することを特徴とするスイッチング電源装置。 1 connected in series to a DC power source, with its midpoint connected to one end of the primary winding of the transformer, and further connected from the other end of the primary winding to the negative terminal of the DC power source via a capacitor. A pair of switching elements;
A synchronous rectifier that obtains an output voltage by synchronously rectifying a voltage induced in the secondary winding from the primary winding of the transformer;
A switching power supply comprising a control circuit for generating a control signal for controlling on / off of the synchronous rectifier,
The control circuit includes:
Resonance current detection means for detecting a resonance current generated in the primary winding of the transformer and outputting a resonance current detection signal;
Auxiliary signal generating means for integrating a voltage generated in the auxiliary winding of the transformer to generate a triangular wave correction signal;
A first comparison result signal generating means for comparing the triangular wave correction signal and the resonance current detection signal to generate a first comparison result signal;
An on-state detecting means for detecting an on-state period related to any one of the switching elements and outputting an on-state detection signal;
Second comparison result signal generation means for generating a second comparison result signal based on the on state detection signal detected by the on state detection means;
Third comparison result signal generation means for generating a third comparison result signal by detecting whether the resonance current detection signal detected by the resonance current detection means exceeds around 0 A;
Control signal generating means for generating a first control signal and a second control signal by performing a logical operation such as logical product or non-logical sum based on the first to third comparison result signals;
A switching power supply apparatus characterized in that the first and second control signals generated by the control signal generating means are applied to the synchronous rectifier for on / off control.

前記制御信号生成手段は、The control signal generating means
無負荷時又は軽負荷時等の待機時には、前記比較結果信号により前記同期整流器をオフ制御させることを特徴とする請求項２記載のスイッチング電源装置。 3. The switching power supply device according to claim 2, wherein the synchronous rectifier is controlled to be turned off by the comparison result signal during standby such as no load or light load.

前記比較結果信号を生成するときに用いる閾値がヒステリシスを有することを特徴とする請求項２記載のスイッチング電源装置。The switching power supply according to claim 2, wherein a threshold value used when generating the comparison result signal has a hysteresis.

請求項１乃至４項に記載のスイッチング電源装置を用いて、ハーフブリッジ型又はフルブリッジ型のスイッチング素子構成を有することを特徴とする電流共振型コンバータ。A current resonance type converter having a half-bridge type or full-bridge type switching element configuration using the switching power supply device according to claim 1.