JP4444548B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4444548B2 JP4444548B2 JP2002078419A JP2002078419A JP4444548B2 JP 4444548 B2 JP4444548 B2 JP 4444548B2 JP 2002078419 A JP2002078419 A JP 2002078419A JP 2002078419 A JP2002078419 A JP 2002078419A JP 4444548 B2 JP4444548 B2 JP 4444548B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- memory cell
- forming
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 82
- 238000004519 manufacturing process Methods 0.000 title claims description 69
- 238000009792 diffusion process Methods 0.000 claims description 131
- 230000015654 memory Effects 0.000 claims description 131
- 238000000034 method Methods 0.000 claims description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 51
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 51
- 230000002093 peripheral effect Effects 0.000 claims description 46
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 36
- 239000012535 impurity Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 230000008719 thickening Effects 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 118
- 238000007796 conventional method Methods 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 238000002955 isolation Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910019001 CoSi Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フラッシュメモリ及びフラッシュメモリを搭載した論理回路等の製造に好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
フラッシュメモリ等の不揮発性メモリには、図１３に示すように、フローティングゲート型のメモリセル１０３がマトリクス状に配置されたメモリセルアレイ部１０１、及びメモリセル１０３の動作の制御等のためにメモリセルアレイ部１０１の周辺に形成された論理回路（図示せず）を備える周辺トランジスタ部１０２が設けられている。各メモリセル１０３には、コントロールゲートＣＧ、フローティングゲートＦＧ、ソース拡散層Ｓ及びドレイン拡散層Ｄが設けられている。コントロールゲートＣＧは、それ自体が延びる方向に並ぶ複数個のメモリセル１０３により共有されている。同様に、ソース拡散層Ｓも、コントロールゲートＣＧが延びる方向に並ぶ複数個のメモリセル１０３により共有されている。ソース拡散層Ｓは、更にコントロールゲートＣＧが延びる方向に対して複数個のメモリセル１０３によっても共有されている。また、メモリセル１０３のドレイン拡散層Ｄは、同一のビット線（図示せず）に接続される。論理回路には、複数個のＭＯＳトランジスタ１０４及びキャパシタ（図示せず）等が形成されている。ＭＯＳトランジスタ１０４には、ソース・ドレイン拡散層ＳＤ及びゲート電極Ｇが設けられている。
【０００３】
このような不揮発性メモリは、以下のような方法により製造されている。図１４乃至図３２は、従来の不揮発性メモリの製造方法を工程順に示す断面図である。なお、図１４乃至図３２中の（ａ）は図１３中のＡ−Ａ線に沿った断面図であり、（ｂ）は図１３中のＢ−Ｂ線に沿った断面図である。
【０００４】
先ず、図１４に示すように、メモリセルアレイ部１０１と周辺トランジスタ部１０２とを区画する素子分離絶縁膜２ａ、及びメモリセルアレイ部１０１内でメモリセル１０３同士を区画する素子分離絶縁膜２ｂを、Ｐ+シリコン基板等の半導体基板１の表面に形成する。素子分離絶縁膜２は、例えばＳＴＩ（Shallow trench isolation）又はＬＯＣＯＳ（Local oxidation of silicon）により形成することができる。
【０００５】
次に、図１５に示すように、周辺トランジスタ部１０２内の半導体基板１の表面にＮウェル１ａを形成した後、素子形成領域内の半導体基板１の表面にトンネル酸化膜３を形成する。
【０００６】
次いで、図１６に示すように、全面に多結晶シリコン膜４を形成する。更に、多結晶シリコン膜４の上にレジスト膜５を形成し、フォトリソグラフィ技術により、このレジスト膜５の素子分離絶縁膜２ｂに整合する領域に開口部５ａを形成する。そして、レジスト膜５をマスクとして多結晶シリコン膜４をエッチングすることにより、多結晶シリコン膜４をパターニングする。
【０００７】
その後、図１７に示すように、レジスト膜５を除去し、全面に絶縁膜６を形成する。
【０００８】
続いて、図１８に示すように、周辺トランジスタ部１０２を露出するレジスト膜７を形成する。
【０００９】
次に、図１９に示すように、レジスト膜７をマスクとして、周辺トランジスタ部１０２内の絶縁膜６、多結晶シリコン膜４及びトンネル絶縁膜３をエッチングにより除去する。
【００１０】
次いで、図２０に示すように、周辺トランジスタ部１０２の素子形成領域内のウェル１ａの表面にゲート絶縁膜８を形成する。更に、全面に多結晶シリコン膜９及び反射防止膜としてのシリコン窒化膜１０を順次形成する。
【００１１】
その後、図２１に示すように、メモリセル１０３のコントロールゲート電極を形成する領域及びＭＯＳトランジスタ１０４のゲート電極を形成する領域を覆うレジスト膜１１をシリコン窒化膜１０上に形成する。
【００１２】
続いて、図２２に示すように、レジスト膜１１をマスクとして、シリコン窒化膜１０及び多結晶シリコン膜９を除去する。
【００１３】
次に、図２３に示すように、レジスト膜１１を除去し、メモリセルアレイ部１０１を露出するレジスト膜１２を形成する。
【００１４】
次いで、図２４に示すように、レジスト膜１２及び反射防止膜としてのシリコン窒化膜１０をマスクとして、絶縁膜６及び多結晶シリコン膜４を除去する。
【００１５】
その後、図２５に示すように、不純物導入技術により自己整合的に半導体基板１の表面に、Ｎ型不純物としてヒ素を導入することにより、ソース拡散層１３Ｓ及びドレイン拡散層１３Ｄを形成する。更に、レジスト膜１２を除去し、ソース拡散層１３Ｓに整合する領域のみに開口部が形成されたレジスト膜（図示せず）をマスクとして、不純物導入技術によりソース拡散層１３Ｓにのみリンを導入する。
【００１６】
続いて、図２６に示すように、レジスト膜１２を除去し、周辺トランジスタ部１０２を露出するレジスト膜１４を形成する。そして、不純物導入技術により自己整合的にウェル１ａの表面にＰ型不純物を導入することにより、低濃度拡散層１５を形成する。
【００１７】
次に、図２７に示すように、レジスト膜１４を除去し、例えば化学気相成長法（ＣＶＤ）により全面にシリコン酸化膜（図示せず）を形成する。そして、このシリコン酸化膜に対して異方性エッチングを行うことにより、メモリセルアレイ部１０１内のシリコン窒化膜１０及び多結晶シリコン膜９、並びに周辺トランジスタ部１０２内のシリコン窒化膜１０、多結晶シリコン膜９、絶縁膜６及び多結晶シリコン膜４の側方に側壁絶縁膜（サイドウォールスペーサ）１６を形成する。
【００１８】
次いで、図２８に示すように、ソース拡散層１３Ｓ、ドレイン拡散層１３Ｄ及び低濃度拡散層１５の表面に、表面酸化によりシリコン酸化膜１７を形成する。このとき、酸化増速拡散（増速酸化）により不純物がより高濃度で導入されているソース拡散層１３Ｓの表面に形成されるシリコン酸化膜１７の厚さが最も厚くなる。
【００１９】
その後、図２９に示すように、ウェット処理によりシリコン窒化膜１０を除去する。このとき、ソース拡散層１３Ｓ、ドレイン拡散層１３Ｄ及び低濃度拡散層１５の表面には、シリコン酸化膜１７が形成されているため、これらの拡散層に損傷は生じない。
【００２０】
続いて、図３０に示すように、周辺トランジスタ部１０２を露出するレジスト膜１８を形成した後、不純物導入技術により自己整合的に半導体基板１の表面にＰ型不純物を、低濃度拡散層１５を形成したときよりも高い濃度で導入することにより、高濃度拡散層１９を形成する。低濃度拡散層１５及び高濃度拡散層１９からＬＤＤ構造のソース・ドレイン拡散層２０が構成される。
【００２１】
次に、図３１に示すように、ウェット処理によりシリコン酸化膜１７を除去し、全面にＣｏ膜及びＴｉＮ膜からなる積層膜（図示せず）を形成する。そして、ＲＴＡ（Rapid thermal Annealing）により積層膜とソース拡散層１３Ｓ、ドレイン拡散層１３Ｄ、ソース・ドレイン拡散層２０及び多結晶シリコン膜９とを反応させてメタル反応層（ＣｏＳｉ層）２１を形成する。更に、未反応の積層膜を除去した後、ＲＴＡを行うことにより、メタル反応層２１の抵抗を下げる。つまり、サリサイド工程により、抵抗値が低いメタル反応層２１を形成する。
【００２２】
次いで、図３２に示すように、全面にバルク層間絶縁膜２２を形成する。その後、層間絶縁膜２２へのコンタクトホールの形成及び配線の形成等を周知の方法で行って不揮発性メモリを完成させる。
【００２３】
【発明が解決しようとする課題】
しかしながら、上述の従来の製造方法では、上述のように、シリコン酸化膜１７の厚さは、増速酸化によりソース拡散層１３Ｓの表面に形成される部分で最も厚くなる。シリコン酸化膜１７は、シリコン窒化膜１０を除去するためのウェット処理及びサリサイド工程前のウェット処理により除去されるが、ソース拡散層１３Ｓの表面に形成されたシリコン酸化膜１７は、その厚さが厚いため、十分に除去されないことがあるという問題点がある。このシリコン酸化膜１７がソース拡散層１３Ｓ上に残存していると、ＣｏＳｉ層２１の形成の妨げとなる。このため、サリサイド工程前のウェット処理を十分に行っている。しかし、単にこのウェット処理の時間を長期化した場合には、素子分離絶縁膜２ａ及び２ｂをＬＯＣＯＳにより形成したときには、バーズビークが後退してしまい、ＳＴＩにより形成したときには、ＳＴＩディボット（Oxide Recess）の促進が促進されて活性領域の端部における接合リークが大きくなってしまう。また、側壁酸化膜１６が後退して所望の信頼性及び素子特性（特に、不揮発性メモリセルのリテンション特性等）を得られなくなる虞もある。このような状況は、不揮発性メモリにおいて顕著である。
【００２４】
本発明は、かかる問題点に鑑みてなされたものであって、周辺トランジスタ部の拡散層表面に保護膜として十分な厚さの酸化膜を形成したとしても、メモリセルアレイ部に増速酸化により形成された酸化膜の除去を容易に行うことができる半導体装置の製造方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本願発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【００２６】
本発明に係る半導体装置の製造方法は、メモリセルアレイ部及び前記メモリセルアレイ部の周辺に設けられた周辺トランジスタ部を備えた半導体装置を製造する方法において、前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を半導体基板の表面に形成する工程と、酸化処理により前記各拡散層の表面にシリコン酸化膜を形成する工程と、次の酸化処理により前記周辺トランジスタ部内のみの前記シリコン酸化膜を厚膜化する工程と、前記各拡散層の表面に形成されている前記シリコン酸化膜を除去する工程と、前記各拡散層の表面にサリサイド層を形成する工程と、を有し、前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程の前に、互いに同一の半導体膜からなるコントロールゲート及びトランジスタのゲートを、夫々前記メモリセルアレイ部内、前記周辺トランジスタ部内に同時に形成する工程と、前記メモリセルアレイ部内の前記メモリセルごとに前記コントロールゲートと同方向に延びるフローティングゲートを形成する工程と、を有し、前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程は、前記半導体基板の表面に前記コントロールゲート及び前記トランジスタのゲートをマスクとして不純物を自己整合的に導入する工程を有することを特徴とする。
【００２７】
本発明においては、各拡散層の表面にシリコン酸化膜を形成した後に、周辺トランジスタ部内のみのシリコン酸化膜を厚膜化しているので、メモリセルアレイ部内のシリコン酸化膜が必要以上に厚くなることを回避できる。従って、メモリセルアレイ部内及び周辺トランジスタ部内のシリコン酸化膜を除去する際に、つまり、サリサイド工程前のウェット処理の際に従来発生しているバーズビークの後退、接合リークの増大及び側壁酸化膜の後退等の不具合を防止できる。
【００２８】
なお、前記シリコン酸化膜を厚膜化する工程は、前記メモリセルアレイ部内の前記シリコン酸化膜上に第１のシリコン窒化膜を形成する工程と、前記半導体基板全体を酸化雰囲気中で加熱する工程と、を有することが好ましい。また、前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程において、前記メモリセルアレイ部内の各メモリセルに設けられる拡散層を形成する工程と、前記周辺トランジスタ部に設けられる拡散層を形成する工程と、を互いに別工程として行うことが好ましい。この場合、前記メモリセルアレイ部内の各メモリセルに設けられる拡散層を形成する工程において、不純物濃度が相違する２種類の拡散層を形成することがより一層好ましい。
【００２９】
前記コントロールゲート及び前記トランジスタのゲートを形成する工程は、前記半導体膜を形成する工程と、前記半導体膜上に第２のシリコン窒化膜を形成する工程と、前記半導体膜及び前記第２のシリコン窒化膜を同一のマスクを使用してパターニングする工程と、を有し、前記シリコン酸化膜を厚膜化する工程の後に、前記第１のシリコン窒化膜及び前記第２のシリコン窒化膜をウェット処理により除去する工程を有することがより一層好ましい。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態に係る半導体装置の製造方法について添付の図面を参照して具体的に説明する。本実施形態では、図１３に示す半導体装置（不揮発性メモリ）を製造する。図１乃至図１１は本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００３１】
先ず、図１４乃至図２７に示す従来の工程と同様の工程を行うことにより、図１に示すような構造を得る。
【００３２】
具体的には、図１４に示す素子分離絶縁膜２ａ及び２ｂは、以下の工程により形成することができる。先ず、Ｐ+半導体基板１の表面に熱酸化膜としてＳｉＯ2膜（図示せず）を形成し、その上にＳｉ3Ｎ4膜等の絶縁膜（図示せず）を形成する。ＳｉＯ2膜及びＳｉ3Ｎ4膜等の絶縁膜の厚さは、夫々例えば１２ｎｍ、２００ｎｍである。次に、パターニングを用いて形成したハードマスクを使用して、半導体基板１の素子分離領域をエッチングすることにより、例えば深さが３００ｎｍ程度の溝（図示せず）を形成する。次いで、この溝内に高密度プラズマ酸化膜（ＨＤＰ）等の酸化膜（図示せず）を、例えば７００ｎｍ堆積し、化学機械研磨（ＣＭＰ）によりこの酸化膜を平坦化する。そして、ストッパ膜であるＳｉＯ2膜及びＳｉ3Ｎ4膜等の絶縁膜を除去する。このようにして、ＳＴＩにより素子分離絶縁膜２ａ及び２ｂを形成することができる（図１４参照）。
【００３３】
図１５に示すトンネル酸化膜３は、熱酸化法により形成することができ、その厚さは、例えば１０ｎｍ程度である。図１７に示す絶縁膜６は、例えばシリコン酸化膜であり、その厚さは、例えば２０ｎｍである。図２０に示す多結晶シリコン膜９は、例えばドーピングされたアモルファスシリコン（ＤＡＳ）を含んでおり、シリコン窒化膜１０は、例えばＳｉ3Ｎ4膜である。また、ゲート絶縁膜８、多結晶シリコン膜９及びシリコン窒化膜１０の厚さは、夫々例えば５ｎｍ、１８０ｎｍ、２０乃至９０ｎｍである。
【００３４】
ソース拡散層１３Ｓ及びドレイン拡散層１３Ｄの形成に際しては、例えば加速電圧：５０（ｋｅＶ）程度、ドーズ量：５．０×１０14（ｃｍ-2）程度でヒ素を導入してもよい。その後のソース拡散層１３Ｓのみへのリンの導入に際しては、先ず、例えば加速電圧：５０（ｋｅＶ）程度、ドーズ量：５．０×１０15（ｃｍ-2）程度でヒ素を導入した後、加速電圧：６０（ｋｅＶ）程度、ドーズ量：２．０×１０14（ｃｍ-2）程度でリンを導入してもよい。また、ソース拡散層１３Ｓは、例えば加速電圧：４０乃至６０（ｋｅＶ）程度、ドーズ量：１０15（ｃｍ-2）程度でＮ型不純物を導入することにより形成してもよい。
【００３５】
側壁絶縁膜１６の形成に際しては、例えば厚さが１００ｎｍの酸化膜（図示せず）を形成した後、１１０ｎｍ分（１００ｎｍ＋１０％）の異方性エッチングを行ってもよい。
【００３６】
本実施形態においては、図１及び図２７に示すように、側壁酸化膜（サイドウォールスペーサ）１６を形成した後、図２に示すように、低濃度拡散層１５の表面における厚さが３ｎｍ程度になるような条件で、シリコン酸化膜３１を熱酸化により形成する。このときの雰囲気は、例えば８００℃の乾燥酸素雰囲気である。この結果、ソース拡散層１３Ｓの表面には、酸化増速拡散（増速酸化）により厚さが１２ｎｍ程度のシリコン酸化膜３１が形成される。また、シリコン酸化膜３１はドレイン拡散層１３Ｄの表面にも形成される。シリコン酸化膜３１の形成により、各拡散層の表面に存在している損傷部がシリコン酸化膜３１に取り込まれる。
【００３７】
次に、図３に示すように、全面にシリコン窒化膜３２を形成する。シリコン窒化膜３２の厚さは、例えば３０乃至４０ｎｍである。
【００３８】
その後、図４に示すように、周辺トランジスタ部１０２を露出するレジスト膜３３を形成する。
【００３９】
続いて、図５に示すように、レジスト膜３３をマスクとして、エッチングによりシリコン窒化膜３２を除去する。
【００４０】
次に、図６に示すように、レジスト膜３３を除去し、低濃度拡散層１５の表面に形成されているシリコン酸化膜３１の厚さが３．５ｎｍ程度まで成長するような条件で熱酸化を行う。このときの雰囲気は、例えば８００℃の乾燥酸素雰囲気である。このとき、ソース拡散層１３Ｓ及びドレイン拡散層１３Ｄの表面に形成されているシリコン酸化膜３１は、シリコン窒化膜３２に覆われているため、成長しない。
【００４１】
次いで、図７に示すように、ウェット処理によりシリコン窒化膜３２及び１０を除去する。このとき、ソース拡散層１３Ｓ、ドレイン拡散層１３Ｄ及び低濃度拡散層１５の表面には、シリコン酸化膜３１が形成されているため、これらの拡散層に損傷は生じない。
【００４２】
続いて、図８に示すように、周辺トランジスタ部１０２を露出するレジスト膜１８を形成した後、不純物導入技術により自己整合的に半導体基板１の表面にＰ型不純物を、低濃度拡散層１５を形成したときよりも高い濃度で導入することにより、高濃度拡散層１９を形成する。低濃度拡散層１５及び高濃度拡散層１９からＬＤＤ構造のソース・ドレイン拡散層２０が構成される。
【００４３】
次に、図９に示すように、レジスト膜１８を除去し、更にウェット処理によりシリコン酸化膜３１を除去する。
【００４４】
次いで、図１０に示すように、全面にＣｏ膜及びＴｉＮ膜からなる積層膜（図示せず）を形成する。そして、ＲＴＡにより積層膜とソース拡散層１３Ｓ、ドレイン拡散層１３Ｄ、ソース・ドレイン拡散層２０及び多結晶シリコン膜９とを反応させてメタル反応層（ＣｏＳｉ層）２１を形成する。更に、未反応の積層膜を除去した後、ＲＴＡを行うことにより、メタル反応層２１の抵抗を下げる。つまり、サリサイド工程により、抵抗値が低いメタル反応層２１を形成する。
【００４５】
その後、図１１に示すように、全面にバルク層間絶縁膜２２を形成する。そして、層間絶縁膜２２へのコンタクトホールの形成及び配線の形成等を周知の方法で行って不揮発性メモリを完成させる。
【００４６】
このような本実施形態によれば、周辺トランジスタ部１０２内のシリコン酸化膜３１を厚膜化するための酸化処理の際には、メモリセルアレイ部１０１内のシリコン酸化膜３１がシリコン窒化膜３２により覆われているので、このシリコン酸化膜３１の成長が防止される。従って、その後に、素子分離絶縁膜２ａ及び２ｂ並びに側壁絶縁膜１６が後退するような条件で、シリコン酸化膜３１を除去する必要はない。従って、良好な特性のフラッシュメモリを高い歩留まりで製造することが可能となる。
【００４７】
なお、図１３に示す例では、ソース拡散層Ｓが、コントロールゲートＣＧが延びる方向に並ぶ複数個のメモリセル１０３により共有されているが、本発明はこのような不揮発性メモリの製造方法に限定されるものではなく、コントロールゲートＣＧが延びる方向に並ぶ複数個のメモリセル１０３毎に個々のソース拡散層が設けられる半導体装置にも適用することが可能である。但し、この場合にも、コントロールゲートＣＧが延びる方向に対して垂直な方向に並ぶ２個のメモリセルにより１個のソース拡散層が共有されていることが好ましい。
【００４８】
また、本発明はスプリットゲート型の不揮発性メモリの製造にも適用することが可能である。図１２は、スプリットゲート型の不揮発性メモリの構造を示す断面図である。なお、図１２は、図１乃至図１１の（ａ）に相当する断面図である。このようなスプリットゲート型の不揮発性メモリにおいても、一般に、ソース拡散層１３Ｓの不純物濃度を、表面保護の観点から見ると、過剰に導入するため、増速酸化が生じやすい。これに対して、本発明を適用することにより、低濃度拡散層１５の表面を十分に保護できる酸化膜を形成しながら、酸化膜の除去時におけるメモリセルアレイ部１０１内での不具合の発生を防止することが可能となる。
【００４９】
更に、前述のように、ソース拡散層における増速酸化は、特にＮＯＲ型の不揮発性メモリにおいて顕著であるため、本発明は、特にＮＯＲ型の不揮発性メモリに有効である。
【００５０】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５１】
（付記１） メモリセルアレイ部及び前記メモリセルアレイ部の周辺に設けられた周辺トランジスタ部を備えた半導体装置を製造する方法において、
前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を半導体基板の表面に形成する工程と、
酸化処理により前記各拡散層の表面にシリコン酸化膜を形成する工程と、
次の酸化処理により前記周辺トランジスタ部内のみの前記シリコン酸化膜を厚膜化する工程と、
を有することを特徴とする半導体装置の製造方法。
【００５２】
（付記２） 前記シリコン酸化膜を厚膜化する工程は、前記メモリセルアレイ部内の前記シリコン酸化膜上に第１のシリコン窒化膜を形成する工程と、
前記半導体基板全体を酸化雰囲気中で加熱する工程と、
を有することを特徴とする付記１に記載の半導体装置の製造方法。
【００５３】
（付記３） 前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程において、
前記メモリセルアレイ部内の各メモリセルに設けられる拡散層を形成する工程と、
前記周辺トランジスタ部に設けられる拡散層を形成する工程と、
を互いに別工程として行うことを特徴とする付記１又は２に記載の半導体装置の製造方法。
【００５４】
（付記４） 前記メモリセルアレイ部内の各メモリセルに設けられる拡散層を形成する工程において、不純物濃度が相違する２種類の拡散層を形成することを特徴とする付記３に記載の半導体装置の製造方法。
【００５５】
（付記５） 前記２種類の拡散層のうちで不純物濃度が高い拡散層の不純物濃度を、前記周辺トランジスタ部に設けられる拡散層の不純物濃度よりも高くすることを特徴とする付記４に記載の半導体装置の製造方法。
【００５６】
（付記６） 前記２種類の拡散層を形成する工程は、
前記拡散層の形成予定領域に同一の濃度で第１導電型の不純物を導入する工程と、
前記２種類の拡散層のうちで不純物濃度が高い拡散層の形成予定領域のみに第１導電型の不純物を更に導入する工程と、
を有することを特徴とする付記４又は５に記載の半導体装置の製造方法。
【００５７】
（付記７） 前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程の前に、
互いに同一の半導体膜からなるコントロールゲート及びトランジスタのゲートを、夫々前記メモリセルアレイ部内、前記周辺トランジスタ部内に同時に形成する工程と、
前記メモリセルアレイ部内の前記メモリセルごとに前記コントロールゲートと同方向に延びるフローティングゲートを形成する工程と、
を有し、
前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程は、前記半導体基板の表面に前記コントロールゲート及び前記トランジスタのゲートをマスクとして不純物を自己整合的に導入する工程を有することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。
【００５８】
（付記８） 前記コントロールゲート及び前記トランジスタのゲートを形成する工程は、
前記半導体膜を形成する工程と、
前記半導体膜上に第２のシリコン窒化膜を形成する工程と、
前記半導体膜及び前記第２のシリコン窒化膜を同一のマスクを使用してパターニングする工程と、
を有し、
前記シリコン酸化膜を厚膜化する工程の後に、前記第１のシリコン窒化膜及び前記第２のシリコン窒化膜をウェット処理により除去する工程を有することを特徴とする付記７に記載の半導体装置の製造方法。
【００５９】
（付記９） 前記第１のシリコン窒化膜を形成する工程は、
全面に窒化膜を形成する工程と、
前記メモリセルアレイ部に整合する領域に開口部が形成されたレジスト膜を前記窒化膜上に形成する工程と、
前記レジスト膜をマスクとして前記窒化膜をエッチングする工程と、
を有することを特徴とする付記２乃至８のいずれか１項に記載の半導体装置の製造方法。
【００６０】
（付記１０） 前記第１のシリコン窒化膜の厚さを２０乃至９０ｎｍとすることを特徴とする付記２乃至９のいずれか１項に記載の半導体装置の製造方法。
【００６１】
（付記１１） 前記メモリセルアレイ部は、複数個の不揮発性メモリセルを有することを特徴とする付記１乃至１０のいずれか１項に記載の半導体装置の製造方法。
【００６２】
（付記１２） 前記不揮発性メモリセルは、ノア型のメモリセルであることを特徴とする付記１１に記載の半導体装置の製造方法。
【００６３】
（付記１３） 前記不揮発性メモリは、スプリットゲート型のメモリセルであることを特徴とする付記１１に記載の半導体装置の製造方法。
【００６４】
（付記１４） 前記半導体基板の導電型はＰ型であることを特徴とする付記１乃至１３のいずれか１項に記載の半導体装置の製造方法。
【００６５】
（付記１５） 前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を半導体基板の表面に形成する工程の前に、前記周辺トランジスタ部内の前記半導体基板の表面に前記半導体基板の導電型とは逆導電型のウェルを形成する工程を有することを特徴とする付記１乃至１４のいずれか１項に記載の半導体装置の製造方法。
【００６６】
（付記１６） 前記コントロールゲート及び前記トランジスタのゲートを形成する工程の後に、前記コントロールゲート及び前記フローティングゲート並びに前記トランジスタのゲートの側方に側壁絶縁膜を形成する工程を有することを特徴とする付記７乃至１５のいずれか１項に記載の半導体装置の製造方法。
【００６７】
（付記１７） 前記シリコン酸化膜を厚膜化する工程の後に、前記周辺トランジスタ部内の前記拡散層に不純物を導入することにより、ＬＤＤ構造のソース・ドレイン拡散層を形成する工程を有することを特徴とする付記１乃至１６のいずれか１項に記載の半導体装置の製造方法。
【００６８】
【発明の効果】
以上詳述したように、本発明よれば、各拡散層の表面にシリコン酸化膜を形成した後に、周辺トランジスタ部内のみのシリコン酸化膜を厚膜化しているので、メモリセルアレイ部内のシリコン酸化膜が必要以上に厚くなることを回避することができる。このため、素子分離絶縁膜及び側壁絶縁膜等の後退を回避しながら、メモリセルアレイ部内の不要になったシリコン酸化膜を除去することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図１に示す工程の次工程を示す断面図である。
【図３】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図２に示す工程の次工程を示す断面図である。
【図４】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図３に示す工程の次工程を示す断面図である。
【図５】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図４に示す工程の次工程を示す断面図である。
【図６】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図５に示す工程の次工程を示す断面図である。
【図７】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図６に示す工程の次工程を示す断面図である。
【図８】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図７に示す工程の次工程を示す断面図である。
【図９】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図８に示す工程の次工程を示す断面図である。
【図１０】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図９に示す工程の次工程を示す断面図である。
【図１１】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図１０に示す工程の次工程を示す断面図である。
【図１２】スプリットゲート型の不揮発性メモリの構造を示す断面図である。
【図１３】不揮発性メモリの概略的なレイアウトを示す模式図である。
【図１４】従来の不揮発性メモリの製造方法を示す断面図である。
【図１５】同じく、従来の不揮発性メモリの製造方法を示す図であって、図１４に示す工程の次工程を示す断面図である。
【図１６】同じく、従来の不揮発性メモリの製造方法を示す図であって、図１５に示す工程の次工程を示す断面図である。
【図１７】同じく、従来の不揮発性メモリの製造方法を示す図であって、図１６に示す工程の次工程を示す断面図である。
【図１８】同じく、従来の不揮発性メモリの製造方法を示す図であって、図１７に示す工程の次工程を示す断面図である。
【図１９】同じく、従来の不揮発性メモリの製造方法を示す図であって、図１８に示す工程の次工程を示す断面図である。
【図２０】同じく、従来の不揮発性メモリの製造方法を示す図であって、図１９に示す工程の次工程を示す断面図である。
【図２１】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２０に示す工程の次工程を示す断面図である。
【図２２】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２１に示す工程の次工程を示す断面図である。
【図２３】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２２に示す工程の次工程を示す断面図である。
【図２４】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２３に示す工程の次工程を示す断面図である。
【図２５】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２４に示す工程の次工程を示す断面図である。
【図２６】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２５に示す工程の次工程を示す断面図である。
【図２７】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２６に示す工程の次工程を示す断面図である。
【図２８】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２７に示す工程の次工程を示す断面図である。
【図２９】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２８に示す工程の次工程を示す断面図である。
【図３０】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２９に示す工程の次工程を示す断面図である。
【図３１】同じく、従来の不揮発性メモリの製造方法を示す図であって、図３０に示す工程の次工程を示す断面図である。
【図３２】同じく、従来の不揮発性メモリの製造方法を示す図であって、図３１に示す工程の次工程を示す断面図である。
【符号の説明】
１；半導体基板
２ａ、２ｂ；素子分離絶縁膜
３；トンネル酸化膜
４、９；多結晶シリコン膜
５、７、１１、１２、１４、１８、３３；レジスト膜
５ａ；開口部
６；絶縁膜
８；ゲート絶縁膜
１０、３２；シリコン窒化膜
１３Ｄ；ドレイン拡散層
１３Ｓ；ソース拡散層
１５；低濃度拡散層
１６；側壁絶縁膜
１７、３１；シリコン酸化膜
１９；高濃度拡散層
２０；ソース・ドレイン拡散層
２１；メタル反応層
２２；層間絶縁膜
１０１；メモリセルアレイ部
１０２；周辺トランジスタ部
１０３；メモリセル
１０４；ＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、フラッシュメモリ及びフラッシュメモリを搭載した論理回路等の製造に好適な半導体装置の製造方法に関する。
【０００２】
【従来の技術】
フラッシュメモリ等の不揮発性メモリには、図１３に示すように、フローティングゲート型のメモリセル１０３がマトリクス状に配置されたメモリセルアレイ部１０１、及びメモリセル１０３の動作の制御等のためにメモリセルアレイ部１０１の周辺に形成された論理回路（図示せず）を備える周辺トランジスタ部１０２が設けられている。各メモリセル１０３には、コントロールゲートＣＧ、フローティングゲートＦＧ、ソース拡散層Ｓ及びドレイン拡散層Ｄが設けられている。コントロールゲートＣＧは、それ自体が延びる方向に並ぶ複数個のメモリセル１０３により共有されている。同様に、ソース拡散層Ｓも、コントロールゲートＣＧが延びる方向に並ぶ複数個のメモリセル１０３により共有されている。ソース拡散層Ｓは、更にコントロールゲートＣＧが延びる方向に対して複数個のメモリセル１０３によっても共有されている。また、メモリセル１０３のドレイン拡散層Ｄは、同一のビット線（図示せず）に接続される。論理回路には、複数個のＭＯＳトランジスタ１０４及びキャパシタ（図示せず）等が形成されている。ＭＯＳトランジスタ１０４には、ソース・ドレイン拡散層ＳＤ及びゲート電極Ｇが設けられている。
【０００３】
このような不揮発性メモリは、以下のような方法により製造されている。図１４乃至図３２は、従来の不揮発性メモリの製造方法を工程順に示す断面図である。なお、図１４乃至図３２中の（ａ）は図１３中のＡ−Ａ線に沿った断面図であり、（ｂ）は図１３中のＢ−Ｂ線に沿った断面図である。
【０００４】
先ず、図１４に示すように、メモリセルアレイ部１０１と周辺トランジスタ部１０２とを区画する素子分離絶縁膜２ａ、及びメモリセルアレイ部１０１内でメモリセル１０３同士を区画する素子分離絶縁膜２ｂを、Ｐ+シリコン基板等の半導体基板１の表面に形成する。素子分離絶縁膜２は、例えばＳＴＩ（Shallow trench isolation）又はＬＯＣＯＳ（Local oxidation of silicon）により形成することができる。
【０００５】
次に、図１５に示すように、周辺トランジスタ部１０２内の半導体基板１の表面にＮウェル１ａを形成した後、素子形成領域内の半導体基板１の表面にトンネル酸化膜３を形成する。
【０００６】
次いで、図１６に示すように、全面に多結晶シリコン膜４を形成する。更に、多結晶シリコン膜４の上にレジスト膜５を形成し、フォトリソグラフィ技術により、このレジスト膜５の素子分離絶縁膜２ｂに整合する領域に開口部５ａを形成する。そして、レジスト膜５をマスクとして多結晶シリコン膜４をエッチングすることにより、多結晶シリコン膜４をパターニングする。
【０００７】
その後、図１７に示すように、レジスト膜５を除去し、全面に絶縁膜６を形成する。
【０００８】
続いて、図１８に示すように、周辺トランジスタ部１０２を露出するレジスト膜７を形成する。
【０００９】
次に、図１９に示すように、レジスト膜７をマスクとして、周辺トランジスタ部１０２内の絶縁膜６、多結晶シリコン膜４及びトンネル絶縁膜３をエッチングにより除去する。
【００１０】
次いで、図２０に示すように、周辺トランジスタ部１０２の素子形成領域内のウェル１ａの表面にゲート絶縁膜８を形成する。更に、全面に多結晶シリコン膜９及び反射防止膜としてのシリコン窒化膜１０を順次形成する。
【００１１】
その後、図２１に示すように、メモリセル１０３のコントロールゲート電極を形成する領域及びＭＯＳトランジスタ１０４のゲート電極を形成する領域を覆うレジスト膜１１をシリコン窒化膜１０上に形成する。
【００１２】
続いて、図２２に示すように、レジスト膜１１をマスクとして、シリコン窒化膜１０及び多結晶シリコン膜９を除去する。
【００１３】
次に、図２３に示すように、レジスト膜１１を除去し、メモリセルアレイ部１０１を露出するレジスト膜１２を形成する。
【００１４】
次いで、図２４に示すように、レジスト膜１２及び反射防止膜としてのシリコン窒化膜１０をマスクとして、絶縁膜６及び多結晶シリコン膜４を除去する。
【００１５】
その後、図２５に示すように、不純物導入技術により自己整合的に半導体基板１の表面に、Ｎ型不純物としてヒ素を導入することにより、ソース拡散層１３Ｓ及びドレイン拡散層１３Ｄを形成する。更に、レジスト膜１２を除去し、ソース拡散層１３Ｓに整合する領域のみに開口部が形成されたレジスト膜（図示せず）をマスクとして、不純物導入技術によりソース拡散層１３Ｓにのみリンを導入する。
【００１６】
続いて、図２６に示すように、レジスト膜１２を除去し、周辺トランジスタ部１０２を露出するレジスト膜１４を形成する。そして、不純物導入技術により自己整合的にウェル１ａの表面にＰ型不純物を導入することにより、低濃度拡散層１５を形成する。
【００１７】
次に、図２７に示すように、レジスト膜１４を除去し、例えば化学気相成長法（ＣＶＤ）により全面にシリコン酸化膜（図示せず）を形成する。そして、このシリコン酸化膜に対して異方性エッチングを行うことにより、メモリセルアレイ部１０１内のシリコン窒化膜１０及び多結晶シリコン膜９、並びに周辺トランジスタ部１０２内のシリコン窒化膜１０、多結晶シリコン膜９、絶縁膜６及び多結晶シリコン膜４の側方に側壁絶縁膜（サイドウォールスペーサ）１６を形成する。
【００１８】
次いで、図２８に示すように、ソース拡散層１３Ｓ、ドレイン拡散層１３Ｄ及び低濃度拡散層１５の表面に、表面酸化によりシリコン酸化膜１７を形成する。このとき、酸化増速拡散（増速酸化）により不純物がより高濃度で導入されているソース拡散層１３Ｓの表面に形成されるシリコン酸化膜１７の厚さが最も厚くなる。
【００１９】
その後、図２９に示すように、ウェット処理によりシリコン窒化膜１０を除去する。このとき、ソース拡散層１３Ｓ、ドレイン拡散層１３Ｄ及び低濃度拡散層１５の表面には、シリコン酸化膜１７が形成されているため、これらの拡散層に損傷は生じない。
【００２０】
続いて、図３０に示すように、周辺トランジスタ部１０２を露出するレジスト膜１８を形成した後、不純物導入技術により自己整合的に半導体基板１の表面にＰ型不純物を、低濃度拡散層１５を形成したときよりも高い濃度で導入することにより、高濃度拡散層１９を形成する。低濃度拡散層１５及び高濃度拡散層１９からＬＤＤ構造のソース・ドレイン拡散層２０が構成される。
【００２１】
次に、図３１に示すように、ウェット処理によりシリコン酸化膜１７を除去し、全面にＣｏ膜及びＴｉＮ膜からなる積層膜（図示せず）を形成する。そして、ＲＴＡ（Rapid thermal Annealing）により積層膜とソース拡散層１３Ｓ、ドレイン拡散層１３Ｄ、ソース・ドレイン拡散層２０及び多結晶シリコン膜９とを反応させてメタル反応層（ＣｏＳｉ層）２１を形成する。更に、未反応の積層膜を除去した後、ＲＴＡを行うことにより、メタル反応層２１の抵抗を下げる。つまり、サリサイド工程により、抵抗値が低いメタル反応層２１を形成する。
【００２２】
次いで、図３２に示すように、全面にバルク層間絶縁膜２２を形成する。その後、層間絶縁膜２２へのコンタクトホールの形成及び配線の形成等を周知の方法で行って不揮発性メモリを完成させる。
【００２３】
【発明が解決しようとする課題】
しかしながら、上述の従来の製造方法では、上述のように、シリコン酸化膜１７の厚さは、増速酸化によりソース拡散層１３Ｓの表面に形成される部分で最も厚くなる。シリコン酸化膜１７は、シリコン窒化膜１０を除去するためのウェット処理及びサリサイド工程前のウェット処理により除去されるが、ソース拡散層１３Ｓの表面に形成されたシリコン酸化膜１７は、その厚さが厚いため、十分に除去されないことがあるという問題点がある。このシリコン酸化膜１７がソース拡散層１３Ｓ上に残存していると、ＣｏＳｉ層２１の形成の妨げとなる。このため、サリサイド工程前のウェット処理を十分に行っている。しかし、単にこのウェット処理の時間を長期化した場合には、素子分離絶縁膜２ａ及び２ｂをＬＯＣＯＳにより形成したときには、バーズビークが後退してしまい、ＳＴＩにより形成したときには、ＳＴＩディボット（Oxide Recess）の促進が促進されて活性領域の端部における接合リークが大きくなってしまう。また、側壁酸化膜１６が後退して所望の信頼性及び素子特性（特に、不揮発性メモリセルのリテンション特性等）を得られなくなる虞もある。このような状況は、不揮発性メモリにおいて顕著である。
【００２４】
本発明は、かかる問題点に鑑みてなされたものであって、周辺トランジスタ部の拡散層表面に保護膜として十分な厚さの酸化膜を形成したとしても、メモリセルアレイ部に増速酸化により形成された酸化膜の除去を容易に行うことができる半導体装置の製造方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本願発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【００２６】
本発明に係る半導体装置の製造方法は、メモリセルアレイ部及び前記メモリセルアレイ部の周辺に設けられた周辺トランジスタ部を備えた半導体装置を製造する方法において、前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を半導体基板の表面に形成する工程と、酸化処理により前記各拡散層の表面にシリコン酸化膜を形成する工程と、次の酸化処理により前記周辺トランジスタ部内のみの前記シリコン酸化膜を厚膜化する工程と、前記各拡散層の表面に形成されている前記シリコン酸化膜を除去する工程と、前記各拡散層の表面にサリサイド層を形成する工程と、を有し、前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程の前に、互いに同一の半導体膜からなるコントロールゲート及びトランジスタのゲートを、夫々前記メモリセルアレイ部内、前記周辺トランジスタ部内に同時に形成する工程と、前記メモリセルアレイ部内の前記メモリセルごとに前記コントロールゲートと同方向に延びるフローティングゲートを形成する工程と、を有し、前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程は、前記半導体基板の表面に前記コントロールゲート及び前記トランジスタのゲートをマスクとして不純物を自己整合的に導入する工程を有することを特徴とする。
【００２７】
本発明においては、各拡散層の表面にシリコン酸化膜を形成した後に、周辺トランジスタ部内のみのシリコン酸化膜を厚膜化しているので、メモリセルアレイ部内のシリコン酸化膜が必要以上に厚くなることを回避できる。従って、メモリセルアレイ部内及び周辺トランジスタ部内のシリコン酸化膜を除去する際に、つまり、サリサイド工程前のウェット処理の際に従来発生しているバーズビークの後退、接合リークの増大及び側壁酸化膜の後退等の不具合を防止できる。
【００２８】
なお、前記シリコン酸化膜を厚膜化する工程は、前記メモリセルアレイ部内の前記シリコン酸化膜上に第１のシリコン窒化膜を形成する工程と、前記半導体基板全体を酸化雰囲気中で加熱する工程と、を有することが好ましい。また、前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程において、前記メモリセルアレイ部内の各メモリセルに設けられる拡散層を形成する工程と、前記周辺トランジスタ部に設けられる拡散層を形成する工程と、を互いに別工程として行うことが好ましい。この場合、前記メモリセルアレイ部内の各メモリセルに設けられる拡散層を形成する工程において、不純物濃度が相違する２種類の拡散層を形成することがより一層好ましい。
【００２９】
前記コントロールゲート及び前記トランジスタのゲートを形成する工程は、前記半導体膜を形成する工程と、前記半導体膜上に第２のシリコン窒化膜を形成する工程と、前記半導体膜及び前記第２のシリコン窒化膜を同一のマスクを使用してパターニングする工程と、を有し、前記シリコン酸化膜を厚膜化する工程の後に、前記第１のシリコン窒化膜及び前記第２のシリコン窒化膜をウェット処理により除去する工程を有することがより一層好ましい。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態に係る半導体装置の製造方法について添付の図面を参照して具体的に説明する。本実施形態では、図１３に示す半導体装置（不揮発性メモリ）を製造する。図１乃至図１１は本発明の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００３１】
先ず、図１４乃至図２７に示す従来の工程と同様の工程を行うことにより、図１に示すような構造を得る。
【００３２】
具体的には、図１４に示す素子分離絶縁膜２ａ及び２ｂは、以下の工程により形成することができる。先ず、Ｐ+半導体基板１の表面に熱酸化膜としてＳｉＯ2膜（図示せず）を形成し、その上にＳｉ3Ｎ4膜等の絶縁膜（図示せず）を形成する。ＳｉＯ2膜及びＳｉ3Ｎ4膜等の絶縁膜の厚さは、夫々例えば１２ｎｍ、２００ｎｍである。次に、パターニングを用いて形成したハードマスクを使用して、半導体基板１の素子分離領域をエッチングすることにより、例えば深さが３００ｎｍ程度の溝（図示せず）を形成する。次いで、この溝内に高密度プラズマ酸化膜（ＨＤＰ）等の酸化膜（図示せず）を、例えば７００ｎｍ堆積し、化学機械研磨（ＣＭＰ）によりこの酸化膜を平坦化する。そして、ストッパ膜であるＳｉＯ2膜及びＳｉ3Ｎ4膜等の絶縁膜を除去する。このようにして、ＳＴＩにより素子分離絶縁膜２ａ及び２ｂを形成することができる（図１４参照）。
【００３３】
図１５に示すトンネル酸化膜３は、熱酸化法により形成することができ、その厚さは、例えば１０ｎｍ程度である。図１７に示す絶縁膜６は、例えばシリコン酸化膜であり、その厚さは、例えば２０ｎｍである。図２０に示す多結晶シリコン膜９は、例えばドーピングされたアモルファスシリコン（ＤＡＳ）を含んでおり、シリコン窒化膜１０は、例えばＳｉ3Ｎ4膜である。また、ゲート絶縁膜８、多結晶シリコン膜９及びシリコン窒化膜１０の厚さは、夫々例えば５ｎｍ、１８０ｎｍ、２０乃至９０ｎｍである。
【００３４】
ソース拡散層１３Ｓ及びドレイン拡散層１３Ｄの形成に際しては、例えば加速電圧：５０（ｋｅＶ）程度、ドーズ量：５．０×１０14（ｃｍ-2）程度でヒ素を導入してもよい。その後のソース拡散層１３Ｓのみへのリンの導入に際しては、先ず、例えば加速電圧：５０（ｋｅＶ）程度、ドーズ量：５．０×１０15（ｃｍ-2）程度でヒ素を導入した後、加速電圧：６０（ｋｅＶ）程度、ドーズ量：２．０×１０14（ｃｍ-2）程度でリンを導入してもよい。また、ソース拡散層１３Ｓは、例えば加速電圧：４０乃至６０（ｋｅＶ）程度、ドーズ量：１０15（ｃｍ-2）程度でＮ型不純物を導入することにより形成してもよい。
【００３５】
側壁絶縁膜１６の形成に際しては、例えば厚さが１００ｎｍの酸化膜（図示せず）を形成した後、１１０ｎｍ分（１００ｎｍ＋１０％）の異方性エッチングを行ってもよい。
【００３６】
本実施形態においては、図１及び図２７に示すように、側壁酸化膜（サイドウォールスペーサ）１６を形成した後、図２に示すように、低濃度拡散層１５の表面における厚さが３ｎｍ程度になるような条件で、シリコン酸化膜３１を熱酸化により形成する。このときの雰囲気は、例えば８００℃の乾燥酸素雰囲気である。この結果、ソース拡散層１３Ｓの表面には、酸化増速拡散（増速酸化）により厚さが１２ｎｍ程度のシリコン酸化膜３１が形成される。また、シリコン酸化膜３１はドレイン拡散層１３Ｄの表面にも形成される。シリコン酸化膜３１の形成により、各拡散層の表面に存在している損傷部がシリコン酸化膜３１に取り込まれる。
【００３７】
次に、図３に示すように、全面にシリコン窒化膜３２を形成する。シリコン窒化膜３２の厚さは、例えば３０乃至４０ｎｍである。
【００３８】
その後、図４に示すように、周辺トランジスタ部１０２を露出するレジスト膜３３を形成する。
【００３９】
続いて、図５に示すように、レジスト膜３３をマスクとして、エッチングによりシリコン窒化膜３２を除去する。
【００４０】
次に、図６に示すように、レジスト膜３３を除去し、低濃度拡散層１５の表面に形成されているシリコン酸化膜３１の厚さが３．５ｎｍ程度まで成長するような条件で熱酸化を行う。このときの雰囲気は、例えば８００℃の乾燥酸素雰囲気である。このとき、ソース拡散層１３Ｓ及びドレイン拡散層１３Ｄの表面に形成されているシリコン酸化膜３１は、シリコン窒化膜３２に覆われているため、成長しない。
【００４１】
次いで、図７に示すように、ウェット処理によりシリコン窒化膜３２及び１０を除去する。このとき、ソース拡散層１３Ｓ、ドレイン拡散層１３Ｄ及び低濃度拡散層１５の表面には、シリコン酸化膜３１が形成されているため、これらの拡散層に損傷は生じない。
【００４２】
続いて、図８に示すように、周辺トランジスタ部１０２を露出するレジスト膜１８を形成した後、不純物導入技術により自己整合的に半導体基板１の表面にＰ型不純物を、低濃度拡散層１５を形成したときよりも高い濃度で導入することにより、高濃度拡散層１９を形成する。低濃度拡散層１５及び高濃度拡散層１９からＬＤＤ構造のソース・ドレイン拡散層２０が構成される。
【００４３】
次に、図９に示すように、レジスト膜１８を除去し、更にウェット処理によりシリコン酸化膜３１を除去する。
【００４４】
次いで、図１０に示すように、全面にＣｏ膜及びＴｉＮ膜からなる積層膜（図示せず）を形成する。そして、ＲＴＡにより積層膜とソース拡散層１３Ｓ、ドレイン拡散層１３Ｄ、ソース・ドレイン拡散層２０及び多結晶シリコン膜９とを反応させてメタル反応層（ＣｏＳｉ層）２１を形成する。更に、未反応の積層膜を除去した後、ＲＴＡを行うことにより、メタル反応層２１の抵抗を下げる。つまり、サリサイド工程により、抵抗値が低いメタル反応層２１を形成する。
【００４５】
その後、図１１に示すように、全面にバルク層間絶縁膜２２を形成する。そして、層間絶縁膜２２へのコンタクトホールの形成及び配線の形成等を周知の方法で行って不揮発性メモリを完成させる。
【００４６】
このような本実施形態によれば、周辺トランジスタ部１０２内のシリコン酸化膜３１を厚膜化するための酸化処理の際には、メモリセルアレイ部１０１内のシリコン酸化膜３１がシリコン窒化膜３２により覆われているので、このシリコン酸化膜３１の成長が防止される。従って、その後に、素子分離絶縁膜２ａ及び２ｂ並びに側壁絶縁膜１６が後退するような条件で、シリコン酸化膜３１を除去する必要はない。従って、良好な特性のフラッシュメモリを高い歩留まりで製造することが可能となる。
【００４７】
なお、図１３に示す例では、ソース拡散層Ｓが、コントロールゲートＣＧが延びる方向に並ぶ複数個のメモリセル１０３により共有されているが、本発明はこのような不揮発性メモリの製造方法に限定されるものではなく、コントロールゲートＣＧが延びる方向に並ぶ複数個のメモリセル１０３毎に個々のソース拡散層が設けられる半導体装置にも適用することが可能である。但し、この場合にも、コントロールゲートＣＧが延びる方向に対して垂直な方向に並ぶ２個のメモリセルにより１個のソース拡散層が共有されていることが好ましい。
【００４８】
また、本発明はスプリットゲート型の不揮発性メモリの製造にも適用することが可能である。図１２は、スプリットゲート型の不揮発性メモリの構造を示す断面図である。なお、図１２は、図１乃至図１１の（ａ）に相当する断面図である。このようなスプリットゲート型の不揮発性メモリにおいても、一般に、ソース拡散層１３Ｓの不純物濃度を、表面保護の観点から見ると、過剰に導入するため、増速酸化が生じやすい。これに対して、本発明を適用することにより、低濃度拡散層１５の表面を十分に保護できる酸化膜を形成しながら、酸化膜の除去時におけるメモリセルアレイ部１０１内での不具合の発生を防止することが可能となる。
【００４９】
更に、前述のように、ソース拡散層における増速酸化は、特にＮＯＲ型の不揮発性メモリにおいて顕著であるため、本発明は、特にＮＯＲ型の不揮発性メモリに有効である。
【００５０】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５１】
（付記１） メモリセルアレイ部及び前記メモリセルアレイ部の周辺に設けられた周辺トランジスタ部を備えた半導体装置を製造する方法において、
前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を半導体基板の表面に形成する工程と、
酸化処理により前記各拡散層の表面にシリコン酸化膜を形成する工程と、
次の酸化処理により前記周辺トランジスタ部内のみの前記シリコン酸化膜を厚膜化する工程と、
を有することを特徴とする半導体装置の製造方法。
【００５２】
（付記２） 前記シリコン酸化膜を厚膜化する工程は、前記メモリセルアレイ部内の前記シリコン酸化膜上に第１のシリコン窒化膜を形成する工程と、
前記半導体基板全体を酸化雰囲気中で加熱する工程と、
を有することを特徴とする付記１に記載の半導体装置の製造方法。
【００５３】
（付記３） 前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程において、
前記メモリセルアレイ部内の各メモリセルに設けられる拡散層を形成する工程と、
前記周辺トランジスタ部に設けられる拡散層を形成する工程と、
を互いに別工程として行うことを特徴とする付記１又は２に記載の半導体装置の製造方法。
【００５４】
（付記４） 前記メモリセルアレイ部内の各メモリセルに設けられる拡散層を形成する工程において、不純物濃度が相違する２種類の拡散層を形成することを特徴とする付記３に記載の半導体装置の製造方法。
【００５５】
（付記５） 前記２種類の拡散層のうちで不純物濃度が高い拡散層の不純物濃度を、前記周辺トランジスタ部に設けられる拡散層の不純物濃度よりも高くすることを特徴とする付記４に記載の半導体装置の製造方法。
【００５６】
（付記６） 前記２種類の拡散層を形成する工程は、
前記拡散層の形成予定領域に同一の濃度で第１導電型の不純物を導入する工程と、
前記２種類の拡散層のうちで不純物濃度が高い拡散層の形成予定領域のみに第１導電型の不純物を更に導入する工程と、
を有することを特徴とする付記４又は５に記載の半導体装置の製造方法。
【００５７】
（付記７） 前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程の前に、
互いに同一の半導体膜からなるコントロールゲート及びトランジスタのゲートを、夫々前記メモリセルアレイ部内、前記周辺トランジスタ部内に同時に形成する工程と、
前記メモリセルアレイ部内の前記メモリセルごとに前記コントロールゲートと同方向に延びるフローティングゲートを形成する工程と、
を有し、
前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程は、前記半導体基板の表面に前記コントロールゲート及び前記トランジスタのゲートをマスクとして不純物を自己整合的に導入する工程を有することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。
【００５８】
（付記８） 前記コントロールゲート及び前記トランジスタのゲートを形成する工程は、
前記半導体膜を形成する工程と、
前記半導体膜上に第２のシリコン窒化膜を形成する工程と、
前記半導体膜及び前記第２のシリコン窒化膜を同一のマスクを使用してパターニングする工程と、
を有し、
前記シリコン酸化膜を厚膜化する工程の後に、前記第１のシリコン窒化膜及び前記第２のシリコン窒化膜をウェット処理により除去する工程を有することを特徴とする付記７に記載の半導体装置の製造方法。
【００５９】
（付記９） 前記第１のシリコン窒化膜を形成する工程は、
全面に窒化膜を形成する工程と、
前記メモリセルアレイ部に整合する領域に開口部が形成されたレジスト膜を前記窒化膜上に形成する工程と、
前記レジスト膜をマスクとして前記窒化膜をエッチングする工程と、
を有することを特徴とする付記２乃至８のいずれか１項に記載の半導体装置の製造方法。
【００６０】
（付記１０） 前記第１のシリコン窒化膜の厚さを２０乃至９０ｎｍとすることを特徴とする付記２乃至９のいずれか１項に記載の半導体装置の製造方法。
【００６１】
（付記１１） 前記メモリセルアレイ部は、複数個の不揮発性メモリセルを有することを特徴とする付記１乃至１０のいずれか１項に記載の半導体装置の製造方法。
【００６２】
（付記１２） 前記不揮発性メモリセルは、ノア型のメモリセルであることを特徴とする付記１１に記載の半導体装置の製造方法。
【００６３】
（付記１３） 前記不揮発性メモリは、スプリットゲート型のメモリセルであることを特徴とする付記１１に記載の半導体装置の製造方法。
【００６４】
（付記１４） 前記半導体基板の導電型はＰ型であることを特徴とする付記１乃至１３のいずれか１項に記載の半導体装置の製造方法。
【００６５】
（付記１５） 前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を半導体基板の表面に形成する工程の前に、前記周辺トランジスタ部内の前記半導体基板の表面に前記半導体基板の導電型とは逆導電型のウェルを形成する工程を有することを特徴とする付記１乃至１４のいずれか１項に記載の半導体装置の製造方法。
【００６６】
（付記１６） 前記コントロールゲート及び前記トランジスタのゲートを形成する工程の後に、前記コントロールゲート及び前記フローティングゲート並びに前記トランジスタのゲートの側方に側壁絶縁膜を形成する工程を有することを特徴とする付記７乃至１５のいずれか１項に記載の半導体装置の製造方法。
【００６７】
（付記１７） 前記シリコン酸化膜を厚膜化する工程の後に、前記周辺トランジスタ部内の前記拡散層に不純物を導入することにより、ＬＤＤ構造のソース・ドレイン拡散層を形成する工程を有することを特徴とする付記１乃至１６のいずれか１項に記載の半導体装置の製造方法。
【００６８】
【発明の効果】
以上詳述したように、本発明よれば、各拡散層の表面にシリコン酸化膜を形成した後に、周辺トランジスタ部内のみのシリコン酸化膜を厚膜化しているので、メモリセルアレイ部内のシリコン酸化膜が必要以上に厚くなることを回避することができる。このため、素子分離絶縁膜及び側壁絶縁膜等の後退を回避しながら、メモリセルアレイ部内の不要になったシリコン酸化膜を除去することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図１に示す工程の次工程を示す断面図である。
【図３】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図２に示す工程の次工程を示す断面図である。
【図４】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図３に示す工程の次工程を示す断面図である。
【図５】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図４に示す工程の次工程を示す断面図である。
【図６】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図５に示す工程の次工程を示す断面図である。
【図７】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図６に示す工程の次工程を示す断面図である。
【図８】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図７に示す工程の次工程を示す断面図である。
【図９】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図８に示す工程の次工程を示す断面図である。
【図１０】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図９に示す工程の次工程を示す断面図である。
【図１１】同じく、本発明の実施形態に係る半導体装置の製造方法を示す図であって、図１０に示す工程の次工程を示す断面図である。
【図１２】スプリットゲート型の不揮発性メモリの構造を示す断面図である。
【図１３】不揮発性メモリの概略的なレイアウトを示す模式図である。
【図１４】従来の不揮発性メモリの製造方法を示す断面図である。
【図１５】同じく、従来の不揮発性メモリの製造方法を示す図であって、図１４に示す工程の次工程を示す断面図である。
【図１６】同じく、従来の不揮発性メモリの製造方法を示す図であって、図１５に示す工程の次工程を示す断面図である。
【図１７】同じく、従来の不揮発性メモリの製造方法を示す図であって、図１６に示す工程の次工程を示す断面図である。
【図１８】同じく、従来の不揮発性メモリの製造方法を示す図であって、図１７に示す工程の次工程を示す断面図である。
【図１９】同じく、従来の不揮発性メモリの製造方法を示す図であって、図１８に示す工程の次工程を示す断面図である。
【図２０】同じく、従来の不揮発性メモリの製造方法を示す図であって、図１９に示す工程の次工程を示す断面図である。
【図２１】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２０に示す工程の次工程を示す断面図である。
【図２２】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２１に示す工程の次工程を示す断面図である。
【図２３】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２２に示す工程の次工程を示す断面図である。
【図２４】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２３に示す工程の次工程を示す断面図である。
【図２５】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２４に示す工程の次工程を示す断面図である。
【図２６】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２５に示す工程の次工程を示す断面図である。
【図２７】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２６に示す工程の次工程を示す断面図である。
【図２８】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２７に示す工程の次工程を示す断面図である。
【図２９】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２８に示す工程の次工程を示す断面図である。
【図３０】同じく、従来の不揮発性メモリの製造方法を示す図であって、図２９に示す工程の次工程を示す断面図である。
【図３１】同じく、従来の不揮発性メモリの製造方法を示す図であって、図３０に示す工程の次工程を示す断面図である。
【図３２】同じく、従来の不揮発性メモリの製造方法を示す図であって、図３１に示す工程の次工程を示す断面図である。
【符号の説明】
１；半導体基板
２ａ、２ｂ；素子分離絶縁膜
３；トンネル酸化膜
４、９；多結晶シリコン膜
５、７、１１、１２、１４、１８、３３；レジスト膜
５ａ；開口部
６；絶縁膜
８；ゲート絶縁膜
１０、３２；シリコン窒化膜
１３Ｄ；ドレイン拡散層
１３Ｓ；ソース拡散層
１５；低濃度拡散層
１６；側壁絶縁膜
１７、３１；シリコン酸化膜
１９；高濃度拡散層
２０；ソース・ドレイン拡散層
２１；メタル反応層
２２；層間絶縁膜
１０１；メモリセルアレイ部
１０２；周辺トランジスタ部
１０３；メモリセル
１０４；ＭＯＳトランジスタ
Claims (9)
- メモリセルアレイ部及び前記メモリセルアレイ部の周辺に設けられた周辺トランジスタ部を備えた半導体装置を製造する方法において、
前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を半導体基板の表面に形成する工程と、
酸化処理により前記各拡散層の表面にシリコン酸化膜を形成する工程と、
次の酸化処理により前記周辺トランジスタ部内のみの前記シリコン酸化膜を厚膜化する工程と、
前記各拡散層の表面に形成されている前記シリコン酸化膜を除去する工程と、
前記各拡散層の表面にサリサイド層を形成する工程と、
を有し、
前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程の前に、
互いに同一の半導体膜からなるコントロールゲート及びトランジスタのゲートを、夫々前記メモリセルアレイ部内、前記周辺トランジスタ部内に同時に形成する工程と、
前記メモリセルアレイ部内の前記メモリセルごとに前記コントロールゲートと同方向に延びるフローティングゲートを形成する工程と、
を有し、
前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程は、前記半導体基板の表面に前記コントロールゲート及び前記トランジスタのゲートをマスクとして不純物を自己整合的に導入する工程を有することを特徴とする半導体装置の製造方法。 - 前記シリコン酸化膜を厚膜化する工程は、
前記メモリセルアレイ部内の前記シリコン酸化膜上に第１のシリコン窒化膜を形成する工程と、
前記半導体基板全体を酸化雰囲気中で加熱する工程と、
を有することを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記メモリセルアレイ部内の各メモリセルに設けられる拡散層及び前記周辺トランジスタ部に設けられる拡散層を形成する工程において、
前記メモリセルアレイ部内の各メモリセルに設けられる拡散層を形成する工程と、
前記周辺トランジスタ部に設けられる拡散層を形成する工程と、
を互いに別工程として行うことを特徴とする請求項１又は２に記載の半導体装置の製造方法。 - 前記メモリセルアレイ部内の各メモリセルに設けられる拡散層を形成する工程において、不純物濃度が相違する２種類の拡散層を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記２種類の拡散層のうちで不純物濃度が高い拡散層の不純物濃度を、前記周辺トランジスタ部に設けられる拡散層の不純物濃度よりも高くすることを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記２種類の拡散層を形成する工程は、
前記拡散層の形成予定領域に同一の濃度で第１導電型の不純物を導入する工程と、
前記２種類の拡散層のうちで不純物濃度が高い拡散層の形成予定領域のみに第１導電型の不純物を更に導入する工程と、
を有することを特徴とする請求項４又は５に記載の半導体装置の製造方法。 - 前記コントロールゲート及び前記トランジスタのゲートを形成する工程は、
前記半導体膜を形成する工程と、
前記半導体膜上に第２のシリコン窒化膜を形成する工程と、
前記半導体膜及び前記第２のシリコン窒化膜を同一のマスクを使用してパターニングする工程と、
を有し、
前記シリコン酸化膜を厚膜化する工程の後に、前記第１のシリコン窒化膜及び前記第２のシリコン窒化膜をウェット処理により除去する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記第１のシリコン窒化膜を形成する工程は、
全面に窒化膜を形成する工程と、
前記メモリセルアレイ部に整合する領域に開口部が形成されたレジスト膜を前記窒化膜上に形成する工程と、
前記レジスト膜をマスクとして前記窒化膜をエッチングする工程と、
を有することを特徴とする請求項２乃至７のいずれか１項に記載の半導体装置の製造方法。 - 前記第１のシリコン窒化膜の厚さを２０乃至９０ｎｍとすることを特徴とする請求項２乃至８のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078419A JP4444548B2 (ja) | 2002-03-20 | 2002-03-20 | 半導体装置の製造方法 |
| US10/270,285 US6696329B2 (en) | 2002-03-20 | 2002-10-15 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078419A JP4444548B2 (ja) | 2002-03-20 | 2002-03-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282740A JP2003282740A (ja) | 2003-10-03 |
| JP4444548B2 true JP4444548B2 (ja) | 2010-03-31 |
Family
ID=28035580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002078419A Expired - Fee Related JP4444548B2 (ja) | 2002-03-20 | 2002-03-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6696329B2 (ja) |
| JP (1) | JP4444548B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7153755B2 (en) * | 2005-01-26 | 2006-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process to improve programming of memory cells |
| US7220643B1 (en) * | 2005-06-08 | 2007-05-22 | Spansion Llc | System and method for gate formation in a semiconductor device |
| JP5076548B2 (ja) * | 2007-02-22 | 2012-11-21 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US8294216B2 (en) | 2008-08-14 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrating the formation of I/O and core MOS devices with MOS capacitors and resistors |
| US8173505B2 (en) * | 2008-10-20 | 2012-05-08 | Freescale Semiconductor, Inc. | Method of making a split gate memory cell |
| JP7259290B2 (ja) * | 2018-11-28 | 2023-04-18 | ユナイテッド・セミコンダクター・ジャパン株式会社 | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3008854B2 (ja) * | 1996-07-12 | 2000-02-14 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| TW343364B (en) * | 1997-09-26 | 1998-10-21 | United Microelectronics Corp | Process for producing twin gate oxide elements |
| US6174756B1 (en) * | 1997-09-30 | 2001-01-16 | Siemens Aktiengesellschaft | Spacers to block deep junction implants and silicide formation in integrated circuits |
| TW367577B (en) * | 1997-12-30 | 1999-08-21 | United Microelectronics Corp | Manufacturing method for mixed components |
| TW441005B (en) * | 1998-04-13 | 2001-06-16 | United Microelectronics Corp | Method for producing dual gate oxide layer device |
| US6372569B1 (en) * | 2000-01-18 | 2002-04-16 | Chartered Semiconductor Manufacturing Ltd. | Selective formation of hydrogen rich PECVD silicon nitride for improved NMOS transistor performance |
| US6225167B1 (en) * | 2000-03-13 | 2001-05-01 | Taiwan Semiconductor Manufacturing Company | Method of generating multiple oxide thicknesses by one oxidation step using NH3 nitridation followed by re-oxidation |
-
2002
- 2002-03-20 JP JP2002078419A patent/JP4444548B2/ja not_active Expired - Fee Related
- 2002-10-15 US US10/270,285 patent/US6696329B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6696329B2 (en) | 2004-02-24 |
| JP2003282740A (ja) | 2003-10-03 |
| US20030181009A1 (en) | 2003-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4850174B2 (ja) | 半導体装置及びその製造方法 | |
| US6271087B1 (en) | Method for forming self-aligned contacts and local interconnects using self-aligned local interconnects | |
| JP4270670B2 (ja) | 半導体装置及び不揮発性半導体記憶装置の製造方法 | |
| JP2008244009A (ja) | 半導体装置およびその製造方法 | |
| JP2002110830A (ja) | セルフアライン−シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法 | |
| JP2001094075A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2001036043A (ja) | 半導体装置およびその製造方法 | |
| JP2003086718A (ja) | 半導体装置の製造方法 | |
| US6368907B1 (en) | Method of fabricating semiconductor device | |
| US6482699B1 (en) | Method for forming self-aligned contacts and local interconnects using decoupled local interconnect process | |
| JP5454543B2 (ja) | 半導体装置の製造方法 | |
| JP4621023B2 (ja) | 線形または論理回路を有する基板に対するフラッシュｅｅｐｒｏｍの形成方法 | |
| JP5621381B2 (ja) | 半導体装置及びその製造方法 | |
| JP3833854B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20060202259A1 (en) | Semiconductor device and method of fabricating the same | |
| JP2005537671A5 (ja) | ||
| JP2002110828A (ja) | 望ましいゲートプロファイルを有する半導体装置及びその製造方法 | |
| JP4444548B2 (ja) | 半導体装置の製造方法 | |
| JP6880595B2 (ja) | 半導体装置及びその製造方法 | |
| JP3651760B2 (ja) | 半導体装置の製造方法 | |
| KR20000076914A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| JP2003258132A (ja) | 不揮発性記憶装置の製造方法 | |
| JP6194684B2 (ja) | 半導体装置の製造方法 | |
| JP2001284557A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2001332638A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4444548 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |