JP4432224B2 - 発振器および通信装置 - Google Patents
発振器および通信装置 Download PDFInfo
- Publication number
- JP4432224B2 JP4432224B2 JP2000209644A JP2000209644A JP4432224B2 JP 4432224 B2 JP4432224 B2 JP 4432224B2 JP 2000209644 A JP2000209644 A JP 2000209644A JP 2000209644 A JP2000209644 A JP 2000209644A JP 4432224 B2 JP4432224 B2 JP 4432224B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- circuit
- oscillation
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、高周波回路に用いられる発振器およびそれを設けた通信装置に関するものである。
【０００２】
【従来の技術】
従来、マイクロ波帯などにおける発振器は、コルピッツ型発振回路またはその変形型の発振回路で構成されている。
【０００３】
図５に従来の発振器の構成例を示す。図５において、Ｑ１は発振用のトランジスタであり、そのベース・エミッタ間にコンデンサＣ１を接続し、コレクタをコンデンサＣ７で高周波的に接地し、エミッタと接地との間にコンデンサＣ６を、また、ベースと接地との間に共振回路をそれぞれ設け、共振回路として示す部分に誘導性の回路を設けて、コルピッツ型発振回路を構成している。
【０００４】
また、図５においてＱ２はバッファ用トランジスタであり、トランジスタＱ１のエミッタから出力される発振信号をコンデンサＣ２を介してＱ２のベースに供給している。
【０００５】
【発明が解決しようとする課題】
このような従来の発振器においては、発振用トランジスタＱ１のベースバイアス回路として、抵抗Ｒ１，Ｒ２，Ｒ３による分圧回路を設け、抵抗Ｒ２とＲ３との接続点の出力電圧をＱ１のベースに印加し、Ｒ１とＲ２との接続点の出力電圧をＱ２のベースに印加するようにしている。
【０００６】
このような発振回路を携帯電話などの移動体通信装置に用いる場合には、全体の消費電力を如何に抑えるかが設計上の１つのポイントとなる。従来、出力レベルを低下させることなく全体の消費電流を削減するためには、ベースバイアスを供給するための抵抗分圧回路（図５におけるＲ１，Ｒ２，Ｒ３）に流れる電流（ブリーダー電流）をなるべく抑えるように設計されていた。すなわち、一般には、図５におけるＲ１，Ｒ２，Ｒ３による抵抗分圧比を一定として、Ｒ１，Ｒ２，Ｒ３の直列合成抵抗値を大きくすれば、それだけ抵抗分圧回路による電力消費は抑えられる。
【０００７】
ところが、抵抗分圧回路の抵抗値を大きくするにしたがって、発振用トランジスタＱ１へのベースバイアス電流が十分に供給されず、発振出力レベルが低下したり、ベースバイアスが不安定となって、発振器のＣ／Ｎ特性が劣化するという問題が生じる。
【０００８】
この発明の目的は、トランジスタのベースバイアス回路を構成する抵抗分圧回路による電力消費を極力抑えて、且つ必要なベース電流を供給できるようにして、上述の従来の問題を解消した、発振回路およびそれを備えた通信装置を提供することにある。
【０００９】
【課題を解決するための手段】
この発明は、発振用の第１のトランジスタに共振回路を接続し、電源と接地との間に抵抗分圧回路を接続し、該抵抗分圧回路の出力を第２のトランジスタのベースに接続し、第２のトランジスタのエミッタを第１のトランジスタのベースに接続し、第１・第２のトランジスタのコレクタを電源に接続して、第２のトランジスタのエミッタ電流を第１のトランジスタのベースバイアス電流として供給する。
【００１０】
このように、発振用の第１のトランジスタのベースバイアス電流を第２のトランジスタのコレクタ側からエミッタ電流として供給するが、第２のトランジスタのコレクタ電流は、そのベース電流の電流増幅率倍であるため、第２のトランジスタに供給するベース電流を十分に小さくても、第１のトランジスタの必要なベースバイアス電流を供給できる。そのため、第２のトランジスタに対するベースバイアス供給用抵抗分圧回路の直列抵抗値を高く設定し、このことにより、抵抗分圧回路による電力消費を極めて小さく抑える。
【００１１】
また、この発明は、上記第１のトランジスタのベースと接地との間に少なくとも抵抗を接続し、第１のトランジスタのエミッタをコンデンサを介して第２のトランジスタのベースに接続する。この構成により、発振用のトランジスタである第１のトランジスタのエミッタからの出力信号を第２のトランジスタのベースに帰還して、第１と第２のトランジスタのダーリントン接続による高電流増幅率の下で動作させるようにし、第１と第２のトランジスタによる増幅回路の入力インピーダンスをより高くする。これにより、発振動作の安定性を増す。
【００１２】
【発明の実施の形態】
第１の実施形態に係る発振器の構成を図１および図２を参照して説明する。 図１において、Ｑ１は発振用のトランジスタである第１のトランジスタであり、そのコレクタをバイパスコンデンサＣ５で高周波的に接地し、エミッタと接地との間にコンデンサＣ６、ベースと接地との間に共振回路をそれぞれ接続し、更にエミッタとベースとの間に、Ｑ２のベース−エミッタを介してコンデンサＣ２を接続することによって、コルピッツ型発振回路の主要部を構成している。
【００１３】
また、図１においてＱ２は第２のトランジスタであり、そのエミッタをＱ１のベースに接続している。電源Ｖｃｃと接地との間には、抵抗Ｒ１，Ｒ２による抵抗分圧回路を接続し、その分圧出力をＱ２のベースに供給している。Ｑ１とＱ２のコレクタは、それぞれ接続して電源Ｖｃｃが供給されるようにしている。また、Ｑ１のエミッタと接地との間に抵抗Ｒ４を接続し、エミッタとＱ２のベースとの間にコンデンサＣ２を接続し、Ｑ２のベースからコンデンサＣ４を介して発振出力信号を取り出している。なお、Ｑ２のベースと接地との間のコンデンサＣ３は高周波成分をカットするため設けている。
【００１４】
図１において、発振用のトランジスタＱ１のベースバイアス電流はＱ２のエミッタから供給されるが、この電流は、（Ｑ２のベース電流×Ｑ２の電流増幅率）に相当する。Ｑ２の電流増幅率は通常、数十〜数百であるので、Ｒ１，Ｒ２による抵抗分圧回路からＱ２のベースに供給される電流を極めて小さく抑えることができる。したがって、出力レベルを低下させたり、Ｃ／Ｎ特性を劣化させたりすることなく、Ｒ１とＲ２の直列抵抗値を高く設定することができ、Ｒ１，Ｒ２の抵抗分圧回路によるブリーダー電流を十分小さくして、発振器全体の消費電力を削減することができる。
【００１５】
また、図１に示した例では、Ｑ１のエミッタからの発振出力信号をコンデンサＣ２を介してＱ２のベースに帰還させることによって、Ｑ１とＱ２による高い合成電流増幅率を利用して、共振回路からみたＱ１の入力インピーダンスを高めることができる。そのため、この発振器に接続される回路のインピーダンスの変動に影響を受けずに、発振動作がより安定化し、Ｃ／Ｎ特性が向上する。
【００１６】
図２は図１に示した共振回路部分の構成を示す図である。ここでＬ１はストリップラインやチップインダクタなどの誘導素子、ＶＤは印加電圧によって静電容量が変化する可変容量ダイオードである。Ｌ２はストリップラインやチップインダクタなどの誘導素子であり、この誘導素子Ｌ２を介して可変容量ダイオードＶＤに制御電圧を印加するように構成している。その際、コンデンサＣ１２は高周波成分を接地して、発振周波数に影響を与えないようにしている。この共振回路のリアクタンスは、Ｌ１のインダクタンス、可変容量ダイオードＶＤのキャパシタンスおよびその他のコンデンサＣ１０，Ｃ１１，Ｃ１３のキャパシタンスによって定まり、これらの値と、図１に示したコンデンサＣ２，Ｃ６のキャパシタンスとによって共振周波数が定まり、その共振周波数で発振動作する。したがって、印加する制御電圧によって制御された周波数の発振信号がＱ２のベースからコンデンサＣ４を介して外部へ出力される。
【００１７】
次に、第２の実施形態に係る発振器の構成を図３に示す。図１に示した発振回路と異なり、この例では、第１のトランジスタＱ１のエミッタからコンデンサＣ４を介して発振出力信号を取り出している。このような回路構成でも、同様にして全体の電力消費を削減しつつ、第１のトランジスタＱ１に所定のベースバイアス電流が供給でき、Ｃ／Ｎ特性に優れ、安定した発振信号を取り出すことができる。
【００１８】
次に、第３の実施形態に係る通信装置の構成例をブロック図として図４に示す。図４において、ＶＣＯは電圧制御発振器である。ＰＬＬ−ＩＣはＰＬＬ制御用回路であり、ＶＣＯの出力信号を入力し、温度補償水晶発振回路ＴＣＸＯの発振信号と位相比較し、所定の周波数および位相となるように制御信号を出力する。ＶＣＯはローパスフィルタＬＰＦを介して制御電圧をコントロール端子で受けて、その制御電圧に応じた周波数で発振する。この発振出力信号はミキサ回路ＭＩＸａおよびＭＩＸｂにそれぞれ局部発振信号として与えられる。ミキサ回路ＭＩＸａは送信回路Ｔｘから出力される中間周波信号と局部発振信号とを混合して送信周波数信号に周波数変換する。この信号は増幅回路ＡＭＰａで電力増幅されてデュプレクサＤＰＸを介しアンテナＡＮＴから放射される。アンテナＡＮＴからの受信信号はデュプレクサＤＰＸを介して増幅回路ＡＭＰｂで増幅される。ミキサ回路ＭＩＸｂは、増幅回路ＡＭＰｂの出力信号と上記局部発振信号とを混合して中間周波信号に変換する。受信回路Ｒｘはこれを信号処理することにより受信信号を得る。
【００１９】
上記通信装置におけるＶＣＯとして、第１・第２の実施形態で示した発振器を用いる。
このようにして、電力消費の低いＶＣＯを用いることによって、全体に低消費電力の通信装置を構成する。
【００２０】
【発明の効果】
この発明によれば、発振用の第１のトランジスタのベースバイアス電流を第２のトランジスタから供給するので、第２のトランジスタに対するベースバイアス供給用抵抗分圧回路の直列抵抗値を高く設定でき、このことにより、低消費電力化が図れる。
【００２１】
また、この発明は、第１のトランジスタのベースと接地との間に少なくとも抵抗を接続し、第１のトランジスタのエミッタをコンデンサを介して第２のトランジスタのベースに接続したことにより、第１と第２のトランジスタのダーリントン接続による高電流増幅率の下で動作させることができ、第１と第２のトランジスタによる増幅回路の入力インピーダンスがより高くなり、これにより、発振動作の安定性が増す。
【図面の簡単な説明】
【図１】第１の実施形態に係る発振器の回路図
【図２】同発振器における共振回路部分の回路図
【図３】第２の実施形態に係る発振器の回路図
【図４】第３の実施形態に係る通信装置の構成を示すブロック図
【図５】従来の発振器の構成を示す回路図
【符号の説明】
Ｑ１−第１のトランジスタ（発振用トランジスタ）
Ｑ２−第２のトランジスタ
（Ｒ１，Ｒ２）−抵抗分圧回路
【発明の属する技術分野】
この発明は、高周波回路に用いられる発振器およびそれを設けた通信装置に関するものである。
【０００２】
【従来の技術】
従来、マイクロ波帯などにおける発振器は、コルピッツ型発振回路またはその変形型の発振回路で構成されている。
【０００３】
図５に従来の発振器の構成例を示す。図５において、Ｑ１は発振用のトランジスタであり、そのベース・エミッタ間にコンデンサＣ１を接続し、コレクタをコンデンサＣ７で高周波的に接地し、エミッタと接地との間にコンデンサＣ６を、また、ベースと接地との間に共振回路をそれぞれ設け、共振回路として示す部分に誘導性の回路を設けて、コルピッツ型発振回路を構成している。
【０００４】
また、図５においてＱ２はバッファ用トランジスタであり、トランジスタＱ１のエミッタから出力される発振信号をコンデンサＣ２を介してＱ２のベースに供給している。
【０００５】
【発明が解決しようとする課題】
このような従来の発振器においては、発振用トランジスタＱ１のベースバイアス回路として、抵抗Ｒ１，Ｒ２，Ｒ３による分圧回路を設け、抵抗Ｒ２とＲ３との接続点の出力電圧をＱ１のベースに印加し、Ｒ１とＲ２との接続点の出力電圧をＱ２のベースに印加するようにしている。
【０００６】
このような発振回路を携帯電話などの移動体通信装置に用いる場合には、全体の消費電力を如何に抑えるかが設計上の１つのポイントとなる。従来、出力レベルを低下させることなく全体の消費電流を削減するためには、ベースバイアスを供給するための抵抗分圧回路（図５におけるＲ１，Ｒ２，Ｒ３）に流れる電流（ブリーダー電流）をなるべく抑えるように設計されていた。すなわち、一般には、図５におけるＲ１，Ｒ２，Ｒ３による抵抗分圧比を一定として、Ｒ１，Ｒ２，Ｒ３の直列合成抵抗値を大きくすれば、それだけ抵抗分圧回路による電力消費は抑えられる。
【０００７】
ところが、抵抗分圧回路の抵抗値を大きくするにしたがって、発振用トランジスタＱ１へのベースバイアス電流が十分に供給されず、発振出力レベルが低下したり、ベースバイアスが不安定となって、発振器のＣ／Ｎ特性が劣化するという問題が生じる。
【０００８】
この発明の目的は、トランジスタのベースバイアス回路を構成する抵抗分圧回路による電力消費を極力抑えて、且つ必要なベース電流を供給できるようにして、上述の従来の問題を解消した、発振回路およびそれを備えた通信装置を提供することにある。
【０００９】
【課題を解決するための手段】
この発明は、発振用の第１のトランジスタに共振回路を接続し、電源と接地との間に抵抗分圧回路を接続し、該抵抗分圧回路の出力を第２のトランジスタのベースに接続し、第２のトランジスタのエミッタを第１のトランジスタのベースに接続し、第１・第２のトランジスタのコレクタを電源に接続して、第２のトランジスタのエミッタ電流を第１のトランジスタのベースバイアス電流として供給する。
【００１０】
このように、発振用の第１のトランジスタのベースバイアス電流を第２のトランジスタのコレクタ側からエミッタ電流として供給するが、第２のトランジスタのコレクタ電流は、そのベース電流の電流増幅率倍であるため、第２のトランジスタに供給するベース電流を十分に小さくても、第１のトランジスタの必要なベースバイアス電流を供給できる。そのため、第２のトランジスタに対するベースバイアス供給用抵抗分圧回路の直列抵抗値を高く設定し、このことにより、抵抗分圧回路による電力消費を極めて小さく抑える。
【００１１】
また、この発明は、上記第１のトランジスタのベースと接地との間に少なくとも抵抗を接続し、第１のトランジスタのエミッタをコンデンサを介して第２のトランジスタのベースに接続する。この構成により、発振用のトランジスタである第１のトランジスタのエミッタからの出力信号を第２のトランジスタのベースに帰還して、第１と第２のトランジスタのダーリントン接続による高電流増幅率の下で動作させるようにし、第１と第２のトランジスタによる増幅回路の入力インピーダンスをより高くする。これにより、発振動作の安定性を増す。
【００１２】
【発明の実施の形態】
第１の実施形態に係る発振器の構成を図１および図２を参照して説明する。 図１において、Ｑ１は発振用のトランジスタである第１のトランジスタであり、そのコレクタをバイパスコンデンサＣ５で高周波的に接地し、エミッタと接地との間にコンデンサＣ６、ベースと接地との間に共振回路をそれぞれ接続し、更にエミッタとベースとの間に、Ｑ２のベース−エミッタを介してコンデンサＣ２を接続することによって、コルピッツ型発振回路の主要部を構成している。
【００１３】
また、図１においてＱ２は第２のトランジスタであり、そのエミッタをＱ１のベースに接続している。電源Ｖｃｃと接地との間には、抵抗Ｒ１，Ｒ２による抵抗分圧回路を接続し、その分圧出力をＱ２のベースに供給している。Ｑ１とＱ２のコレクタは、それぞれ接続して電源Ｖｃｃが供給されるようにしている。また、Ｑ１のエミッタと接地との間に抵抗Ｒ４を接続し、エミッタとＱ２のベースとの間にコンデンサＣ２を接続し、Ｑ２のベースからコンデンサＣ４を介して発振出力信号を取り出している。なお、Ｑ２のベースと接地との間のコンデンサＣ３は高周波成分をカットするため設けている。
【００１４】
図１において、発振用のトランジスタＱ１のベースバイアス電流はＱ２のエミッタから供給されるが、この電流は、（Ｑ２のベース電流×Ｑ２の電流増幅率）に相当する。Ｑ２の電流増幅率は通常、数十〜数百であるので、Ｒ１，Ｒ２による抵抗分圧回路からＱ２のベースに供給される電流を極めて小さく抑えることができる。したがって、出力レベルを低下させたり、Ｃ／Ｎ特性を劣化させたりすることなく、Ｒ１とＲ２の直列抵抗値を高く設定することができ、Ｒ１，Ｒ２の抵抗分圧回路によるブリーダー電流を十分小さくして、発振器全体の消費電力を削減することができる。
【００１５】
また、図１に示した例では、Ｑ１のエミッタからの発振出力信号をコンデンサＣ２を介してＱ２のベースに帰還させることによって、Ｑ１とＱ２による高い合成電流増幅率を利用して、共振回路からみたＱ１の入力インピーダンスを高めることができる。そのため、この発振器に接続される回路のインピーダンスの変動に影響を受けずに、発振動作がより安定化し、Ｃ／Ｎ特性が向上する。
【００１６】
図２は図１に示した共振回路部分の構成を示す図である。ここでＬ１はストリップラインやチップインダクタなどの誘導素子、ＶＤは印加電圧によって静電容量が変化する可変容量ダイオードである。Ｌ２はストリップラインやチップインダクタなどの誘導素子であり、この誘導素子Ｌ２を介して可変容量ダイオードＶＤに制御電圧を印加するように構成している。その際、コンデンサＣ１２は高周波成分を接地して、発振周波数に影響を与えないようにしている。この共振回路のリアクタンスは、Ｌ１のインダクタンス、可変容量ダイオードＶＤのキャパシタンスおよびその他のコンデンサＣ１０，Ｃ１１，Ｃ１３のキャパシタンスによって定まり、これらの値と、図１に示したコンデンサＣ２，Ｃ６のキャパシタンスとによって共振周波数が定まり、その共振周波数で発振動作する。したがって、印加する制御電圧によって制御された周波数の発振信号がＱ２のベースからコンデンサＣ４を介して外部へ出力される。
【００１７】
次に、第２の実施形態に係る発振器の構成を図３に示す。図１に示した発振回路と異なり、この例では、第１のトランジスタＱ１のエミッタからコンデンサＣ４を介して発振出力信号を取り出している。このような回路構成でも、同様にして全体の電力消費を削減しつつ、第１のトランジスタＱ１に所定のベースバイアス電流が供給でき、Ｃ／Ｎ特性に優れ、安定した発振信号を取り出すことができる。
【００１８】
次に、第３の実施形態に係る通信装置の構成例をブロック図として図４に示す。図４において、ＶＣＯは電圧制御発振器である。ＰＬＬ−ＩＣはＰＬＬ制御用回路であり、ＶＣＯの出力信号を入力し、温度補償水晶発振回路ＴＣＸＯの発振信号と位相比較し、所定の周波数および位相となるように制御信号を出力する。ＶＣＯはローパスフィルタＬＰＦを介して制御電圧をコントロール端子で受けて、その制御電圧に応じた周波数で発振する。この発振出力信号はミキサ回路ＭＩＸａおよびＭＩＸｂにそれぞれ局部発振信号として与えられる。ミキサ回路ＭＩＸａは送信回路Ｔｘから出力される中間周波信号と局部発振信号とを混合して送信周波数信号に周波数変換する。この信号は増幅回路ＡＭＰａで電力増幅されてデュプレクサＤＰＸを介しアンテナＡＮＴから放射される。アンテナＡＮＴからの受信信号はデュプレクサＤＰＸを介して増幅回路ＡＭＰｂで増幅される。ミキサ回路ＭＩＸｂは、増幅回路ＡＭＰｂの出力信号と上記局部発振信号とを混合して中間周波信号に変換する。受信回路Ｒｘはこれを信号処理することにより受信信号を得る。
【００１９】
上記通信装置におけるＶＣＯとして、第１・第２の実施形態で示した発振器を用いる。
このようにして、電力消費の低いＶＣＯを用いることによって、全体に低消費電力の通信装置を構成する。
【００２０】
【発明の効果】
この発明によれば、発振用の第１のトランジスタのベースバイアス電流を第２のトランジスタから供給するので、第２のトランジスタに対するベースバイアス供給用抵抗分圧回路の直列抵抗値を高く設定でき、このことにより、低消費電力化が図れる。
【００２１】
また、この発明は、第１のトランジスタのベースと接地との間に少なくとも抵抗を接続し、第１のトランジスタのエミッタをコンデンサを介して第２のトランジスタのベースに接続したことにより、第１と第２のトランジスタのダーリントン接続による高電流増幅率の下で動作させることができ、第１と第２のトランジスタによる増幅回路の入力インピーダンスがより高くなり、これにより、発振動作の安定性が増す。
【図面の簡単な説明】
【図１】第１の実施形態に係る発振器の回路図
【図２】同発振器における共振回路部分の回路図
【図３】第２の実施形態に係る発振器の回路図
【図４】第３の実施形態に係る通信装置の構成を示すブロック図
【図５】従来の発振器の構成を示す回路図
【符号の説明】
Ｑ１−第１のトランジスタ（発振用トランジスタ）
Ｑ２−第２のトランジスタ
（Ｒ１，Ｒ２）−抵抗分圧回路
Claims (2)
- 発振用の第１のトランジスタに共振回路を接続し、電源と接地との間に抵抗分圧回路を接続し、該抵抗分圧回路の出力を第２のトランジスタのベースに接続し、第２のトランジスタのエミッタを第１のトランジスタのベースに接続し、第１・第２のトランジスタのコレクタを電源に接続して、第２のトランジスタのエミッタ電流を第１のトランジスタのベースバイアス電流として供給するようにし、前記第１のトランジスタのエミッタと接地との間に少なくとも抵抗を接続し、第１のトランジスタのエミッタをコンデンサを介して第２のトランジスタのベースに接続した発振器。
- 請求項１に記載の発振器を設けた通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000209644A JP4432224B2 (ja) | 2000-07-11 | 2000-07-11 | 発振器および通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000209644A JP4432224B2 (ja) | 2000-07-11 | 2000-07-11 | 発振器および通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026651A JP2002026651A (ja) | 2002-01-25 |
| JP4432224B2 true JP4432224B2 (ja) | 2010-03-17 |
Family
ID=18706019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000209644A Expired - Lifetime JP4432224B2 (ja) | 2000-07-11 | 2000-07-11 | 発振器および通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4432224B2 (ja) |
-
2000
- 2000-07-11 JP JP2000209644A patent/JP4432224B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002026651A (ja) | 2002-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0153379B1 (ko) | 디지탈 무선통신시스템의 업/다운컨버터용 전압제어발진기 | |
| JP3369557B2 (ja) | セラミック基板上に素子を分布させて搭載されたダイ内部にバイアスおよびバッファ回路を形成した発振器 | |
| US5565821A (en) | Voltage controlled oscillator with improved tuning linearity | |
| US5440276A (en) | Voltage controlled oscillating circuit for preventing a load pulling | |
| KR100938086B1 (ko) | 발진기 | |
| JP2002261542A (ja) | 発振器及びそれを用いた通信機 | |
| JP2004518314A (ja) | 位相雑音を低減した発振回路 | |
| JPH09307365A (ja) | 増幅器及びその増幅器を用いた携帯電話機 | |
| JP4432224B2 (ja) | 発振器および通信装置 | |
| JPH10256905A (ja) | 位相同期回路装置 | |
| JP3893932B2 (ja) | 電圧制御発振器 | |
| JP2004056720A (ja) | 電圧制御発振器並びにそれを用いた高周波受信器及び高周波送信器 | |
| JP3871490B2 (ja) | 発振器の製造方法 | |
| JP3136618B2 (ja) | 電圧制御発振器 | |
| JP2001308637A (ja) | 発振器および通信装置 | |
| KR100447743B1 (ko) | 복수의 공진기를 포함하는 전압제어 발진 장치 | |
| KR100285307B1 (ko) | 동축공진기를이용한lc발진회로를구비하는전압제어발진기 | |
| JP2005304085A (ja) | 電圧制御発振器 | |
| JP2903934B2 (ja) | 発振回路と、この発振回路を用いたｂｓチューナ | |
| JP2001144535A (ja) | マルチバンド型電圧制御発振器 | |
| JP3318504B2 (ja) | 電圧制御型高周波発振装置 | |
| JP2002043843A (ja) | 電圧制御発振器及びそれを用いた通信機 | |
| JP2002135048A (ja) | 電圧制御発振器及びそれを用いた電子装置 | |
| JP2002141745A (ja) | 電圧制御発振器及びそれを用いた通信機 | |
| JPH1197929A (ja) | 発振器、及びアップ／ダウン・チューナシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091105 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4432224 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |