JP4423282B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4423282B2
JP4423282B2 JP2006249157A JP2006249157A JP4423282B2 JP 4423282 B2 JP4423282 B2 JP 4423282B2 JP 2006249157 A JP2006249157 A JP 2006249157A JP 2006249157 A JP2006249157 A JP 2006249157A JP 4423282 B2 JP4423282 B2 JP 4423282B2
Authority
JP
Japan
Prior art keywords
reaction vessel
film
boat
silicon nitride
quartz
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006249157A
Other languages
English (en)
Other versions
JP2007013205A (ja
JP2007013205A5 (ja
Inventor
謙和 水野
喜世彦 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2006249157A priority Critical patent/JP4423282B2/ja
Publication of JP2007013205A publication Critical patent/JP2007013205A/ja
Publication of JP2007013205A5 publication Critical patent/JP2007013205A5/ja
Application granted granted Critical
Publication of JP4423282B2 publication Critical patent/JP4423282B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、窒化シリコン膜の熱CVD(Chemical Vapor Deposition)法による製造工程を備える半導体装置の製造方法に関する。
従来、半導体装置に使用される窒化シリコン膜は、SiHCl(以下DCSと記す)とNHとの混合ガスにより形成するのが一般的である。
しかしながら、この方法では、700℃〜800℃といった高温で窒化シリコン膜を形成する必要があり、その結果、浅い拡散層内の不純物が熱により深く拡散してしまい、素子寸法を小さくできないという問題がある。また、排気口に反応副生成物であるNHCl(塩化アンモニウム)が付着してしまい、このNHClは金属表面に錆を生じさせ、半導体ウェーハ上に金属汚染を生じさせるという問題もある。
これらの問題点を解決するために、本発明者らは、SiH(NH(C))(ビス ターシャル ブチル アミノ シラン:BTBAS:Bis tertial butyl amino silane)とNHとを原料ガスとして用いて窒化シリコン(Si)膜を形成することを検討した。その結果、このようにすれば、600℃程度の低温で窒化シリコン膜を成膜可能であり、また、金属汚染の原因であるNHClを発生させないことが判明した。
しかしながら、本発明者らは、BTBASを用いたSi膜には次の欠点があることを見いだした。
すなわち、炉内に導入されたBTBASとNHは熱分解し、ウェーハ上のみならず石英反応管内壁や反応管内部の石英で構成されている部材にSi膜を形成するが、BTBASを用いたSi膜は膜ストレスが高く、膜収縮が大きいという性質がある。一般的なDCSとNHとによるSi膜との比較データを、膜収縮率については図4に、膜ストレスについては図5に示す。図4、5において、BはBTBASとNHとによるSi膜の場合を示し、DはDCSとNHとによるSi膜の場合を示す。膜ストレスとは引っぱり力(膜応力)であり、反応炉石英上に成膜されたSi膜は膜応力によりはがれてしまう。また、反応炉の温度(600℃程度)により膜が縮んでしまう。石英は熱による収縮、膨張がないため、ひずみが生じてしまう。従って、石英上のSi膜が厚くなると石英にマイクロクラックが発生しウェーハ上にパーティクルを発生させてしまう。マイクロクラックを引き起こすSi膜厚は4000Åである。
このパーティクル問題を解決するために、4000Å成膜毎に、図1に示す縦型LPCVD成膜装置1内の石英インナーチューブ12、石英ボート14、石英キャップ15を解体し、HF(フッ化水素)を用いたウェットクリーニングを実施しSi膜を取り除くといった方法でメンテナンスを行う必要がある。1回の成膜を1000Åとすると4回の成膜毎にメンテナンスをする必要がある。また、メンテナンスに要する時間は16時間であり、時間がかかりすぎるという問題もある。
従って、本発明の主な目的は、BTBASとNHとによりSi膜を製造する場合のメンテナンス頻度の高さの問題点を解決し、メンテナンス頻度をなるべく小さくできると共にパーティクルの発生も抑制または防止できる半導体装置の製造方法を提供することにある。
本発明によれば、
石英で構成された反応容器内の温度を600℃以下に保った状態で、ビスターシャル ブチル アミノシランとNHとを原料ガスとして前記反応容器内に流して、窒化シリコン膜を前記反応容器内に挿入された被成膜体上に形成する工程と、
前記反応容器内にクリーニングガスとしてNF ガスを流して、前記反応容器内に形成された窒化シリコンを除去する工程とを備え、
前記窒化シリコンを除去する工程は、前記反応容器内に形成される窒化シリコンが、膜ストレスにより剥がれてしまうか、または、膜収縮により前記石英にマイクロクラックが発生する膜厚となる前に、前記反応容器内の圧力を10Torr以上、温度を600℃に保った状態で行われることを特徴とする半導体装置の製造方法が提供される。
また、本発明によれば、
石英で構成された反応容器内の温度を600℃に保った状態で、ビスターシャル ブチルアミノ シランとNH とを原料ガスとして前記反応容器内に流して、窒化シリコン膜を前記反応容器内に挿入された被成膜体上に形成する工程と、
前記反応容器内にクリーニングガスとしてNF ガスを流して、前記反応容器内に形成された窒化シリコンを除去する工程とを備え、
前記窒化シリコンを除去する工程は、前記反応容器内に形成される窒化シリコンが、膜ストレスにより剥がれてしまうか、または、膜収縮により前記石英にマイクロクラックが発生する膜厚となる前に、前記反応容器内の圧力を10〜70Torr、温度を600℃に保った状態で行われることを特徴とする半導体装置の製造方法が提供される。
また、本発明によれば、
被成膜体を保持したボートを石英で構成された反応容器内に挿入する工程と、
前記反応容器内の温度を600℃以下に保った状態で、前記反応容器内にビスターシャルブチル アミノシランとNHとを原料ガスとして流して、前記反応容器内で前記ボートにより保持された前記被成膜体上に窒化シリコン膜を形成する工程と、
窒化シリコン膜形成後の被成膜体を保持した前記ボートを前記反応容器内から引き出す工程と、
前記反応容器内に前記被成膜体を保持しない前記ボートを挿入する工程と、
前記被成膜体を保持しない前記ボートが挿入された前記反応容器内にクリーニングガスとしてNF ガスを流して、前記反応容器内および前記ボートに形成された窒化シリコンを除去する工程と、
前記被成膜体を保持しない前記ボートを前記反応容器内から引き出す工程と、を備え、
前記窒化シリコンを除去する工程は、前記反応容器内に形成される窒化シリコンが、膜ストレスにより剥がれてしまうか、または、膜収縮により前記石英にマイクロクラックが発生する膜厚となる前に、前記反応容器内の圧力を10Torr以上、温度を600℃に保った状態で行われることを特徴とする半導体装置の製造方法が提供される。
また、本発明によれば、
被成膜体を保持したボートを石英で構成された反応容器内に挿入する工程と、
前記反応容器内の温度を600℃に保った状態で、前記反応容器内にビスターシャルブチル アミノシランとNHとを原料ガスとして流して、前記反応容器内で前記ボートにより保持された前記被成膜体上に窒化シリコン膜を形成する工程と、
窒化シリコン膜形成後の被成膜体を保持した前記ボートを前記反応容器内から引き出す工程と、
前記反応容器内に前記被成膜体を保持しない前記ボートを挿入する工程と、
前記被成膜体を保持しない前記ボートが挿入された前記反応容器内にクリーニングガスとしてNF ガスを流して、前記反応容器内および前記ボートに形成された窒化シリコンを除去する工程と
前記被成膜体を保持しない前記ボートを前記反応容器内から引き出す工程と、を備え、
前記窒化シリコンを除去する工程は、前記反応容器内に形成される窒化シリコンが、膜ストレスにより剥がれてしまうか、または、膜収縮により前記石英にマイクロクラックが発生する膜厚となる前に、前記反応容器内の圧力を10〜70Torr、温度を600℃に保った状態で行われることを特徴とする半導体装置の製造方法が提供される。
好ましくは、前記窒化シリコンの膜ストレスは少なくとも2GPaである。
また、好ましくは、前記窒化シリコンを除去する工程では、前記反応容器内にNF ガスを500sccmの流量で供給する。
また、本発明によれば、
被成膜体を保持した石英で構成されたボートを石英で構成された反応容器内に挿入する工程と、
前記反応容器内の温度を600℃以下に保った状態で、前記反応容器内にビスターシャルブチル アミノシランとNH とを原料ガスとして流して、前記反応容器内で前記ボートにより保持された前記被成膜体上に窒化シリコン膜を形成する工程と、
窒化シリコン膜形成後の被成膜体を保持した前記ボートを前記反応容器内から引き出す工程と、
前記反応容器内に前記被成膜体を保持しない前記ボートを挿入する工程と、
前記被成膜体を保持しない前記ボートが挿入された前記反応容器内にクリーニングガスとしてNF ガスを流して、前記反応容器内および前記ボートに形成された窒化シリコンを除去する工程と、
前記被成膜体を保持しない前記ボートを前記反応容器内から引き出す工程と、を備え、
前記窒化シリコンを除去する工程は、前記反応容器内または前記ボートに形成される窒化シリコンが、膜ストレスにより剥がれてしまうか、または、膜収縮により前記石英にマイクロクラックが発生する膜厚となる前に、前記反応容器内の圧力を10Torr以上、温度を600℃に保った状態で行われることを特徴とする半導体装置の製造方法が提供される。
また、好ましくは、ビス ターシャル ブチルアミノ シランとNHとを原料ガスとする前記窒化シリコンの膜ストレスはSiHClとNHとを原料ガスとして700〜800℃で形成される窒化シリコンの膜ストレスの2倍程度である。
また、本発明によれば、
被成膜体を保持した石英で構成されたボートを石英で構成された反応容器内に挿入する工程と、
前記反応容器内の温度を600℃に保った状態で、前記反応容器内にビスターシャルブチル アミノシランとNHとを原料ガスとして流して、前記反応容器内で前記ボートにより保持された前記被成膜体上に窒化シリコン膜を形成する工程と、
窒化シリコン膜形成後の被成膜体を保持した前記ボートを前記反応容器内から引き出す工程と、
前記反応容器内に前記被成膜体を保持しない前記ボートを挿入する工程と、
前記被成膜体を保持しない前記ボートが挿入された前記反応容器内にクリーニングガスとしてNF ガスを流して、前記反応容器内および前記ボートに形成された窒化シリコンを除去する工程と、
前記被成膜体を保持しない前記ボートを前記反応容器内から引き出す工程と、を備え、
前記窒化シリコンを除去する工程は、前記反応容器内または前記ボートに形成される窒化シリコンが、膜ストレスにより剥がれてしまうか、または、膜収縮により前記石英にマイクロクラックが発生する膜厚となる前に、前記反応容器内の圧力を10〜70Torr、温度を600℃に保った状態で行われることを特徴とする半導体装置の製造方法が提供される。
本発明によれば、BTBASとNHとによりSi膜を製造する場合に、メンテナンス頻度をなるべく小さくできると共にパーティクルの発生も抑制または防止できる半導体装置の製造方法が提供される。
次に、図面を参照して本発明の一実施の形態を説明する。
本発明において使用するBTBASは常温では液体であるので、図2、図3に示すようなBTBAS供給装置を用いて炉内へ導入する。
図2に示すBTBAS供給装置は、恒温槽と気体流量制御の組合せである。図3に示すBTBAS供給装置は、液体流量制御と気化器との組合せにより流量制御を行うものである。
図2を参照すれば、BTBAS供給装置4においては、BTBAS液体原料42を備えた恒温槽41内を100℃程度に加熱し、BTBASの蒸気圧を高くすることによりBTBASを気化し、その後気化したBTBASは、マスフローコントローラ43により流量制御されて、BTBAS供給口44より図1に示す縦型LPCVD(減圧CVD)成膜装置のノズル21の供給口22に供給される。
なお、このBTBAS供給装置4においては、BTBAS液体原料42からBTBAS供給口44に至るまでの配管は、配管加熱部材45によって覆われている。
図3を参照すれば、BTBAS供給装置5においては、BTBAS液体原料52を備えたBTBASタンク51内に、押し出しガス導入口53から導入された押し出しガスHe、Nを配管54を介して導入することにより、BTBAS液体原料32を配管55に押し出し、その後BTBAS液体原料は、液体流量制御装置56により流量制御されて気化器57に送られ、気化器57で気化されてBTBAS供給口58より図1に示す縦型LPCVD(減圧CVD)成膜装置のノズル21の供給口22に供給される。なお、このBTBAS供給装置5においては、気化器57からBTBAS供給口58に至るまでの配管は、配管加熱部材59によって覆われている。
次に、本実施の形態で好適に使用できる縦型LPCVD成膜装置を図1を参照して説明する。
縦型LPCVD成膜装置1においては、石英反応管11の外部にヒータ13を備えており、石英反応管11内を均一に加熱できる構造となっている。石英反応管11内には石英インナーチューブ12が設けられている。石英インナーチューブ12内には、複数の半導体ウェーハを垂直方向に積層して搭載する石英ボート14が設けられている。この石英ボート14は、キャップ15上に搭載されており、キャップ15を上下させることにより、石英インナーチューブ12内に挿入され、また石英インナーチューブ12から取り出される。石英反応管11および石英インナーチューブ12の下部は開放された構造となっているが、キャップ15を上昇させることにより、キャップ15の底板24により閉じられ気密な構造となる。石英インナーチューブ12の下部には、石英ノズル18、21が連通して設けられている。石英インナーチューブ12の上部は開放されている。石英インナーチューブ12と石英反応管11との間の空間の下部には、排気口17が連通して設けられている。排気口17は真空ポンプ(図示せず)に連通しており、石英反応管11内を減圧できる。石英ノズル18、21から供給された原料ガスは、各々の噴出口20、23から石英インナーチューブ12内に噴出され、その後、石英インナーチューブ12内を下部から上部まで移動し、石英インナーチューブ12と石英反応管11との間の空間を通って下方に流れ、排気口17から排気される。
次に、この縦型LPCVD成膜装置1を使用して窒化シリコン膜を製造する方法について説明する。
まず、多数枚の半導体ウェーハ16を保持した石英ボート14を600℃以下の温度に保たれた石英インナーチューブ12内に挿入する。
次に、真空ポンプ(図示せず)を用いて排気口17より真空排気する。ウェーハの面内温度安定効果を得るため、1時間程度排気することが好ましい。
次に、石英ノズル18の注入口19よりNHガスを注入し、石英反応管11内を、BTBASを流す前にNHとでパージする。
次に、石英ノズル18の注入口19よりNHガスを注入し続けると共に、石英ノズル21の注入口22よりBTBASを注入して、半導体ウェーハ16上にSi膜を成膜する。
次に、石英ノズル18の注入口19よりNHガスを注入したまま、BTBASの供給を停止して、石英反応管11内をNHでパージする。
BTBASのみ流すとSi膜とは異なる膜ができるため、デポジション前後にNHによるパージを行うことが好ましい。
次に、石英ノズル18よりNを石英反応管11内に流入させてNパージを行い、石英反応管11内のNHを除去する。
その後、Nの供給を止めて石英反応管11内を真空にする。Nパージとその後の石英反応管11内の真空排気は数回セットで実施する。
その後、石英反応管11内を真空状態から大気圧状態へ戻し、その後、石英ボート14を下げて、石英反応管11より引き出し、その後、石英ボート14および半導体ウェーハ16を室温まで下げる。
上記窒化シリコン膜の製造方法を繰り返して、石英反応管11内のSi膜厚が3000Åに達した時点で、NFガスを石英ノズル18から、石英反応管11内へ導入することによりSi膜のその場クリーニング(in situ cleaning)を行う。
次に、このクリーニング方法について説明する。
まず、半導体ウェーハ16を保持しない石英ボート14を600℃の温度に保たれた石英インナーチューブ12内に挿入する。
次に、真空ポンプ(図示せず)を用いて排気口17より真空排気する。
次に、石英ノズル18の注入口19よりNFガスを500sccmの流量で注入し、真空ポンプ(図示せず)を用いて排気口17より真空排気しながら、石英反応管11内を10Torr以上に保った状態で、石英反応管11内のクリーニングを行う。
次に、NFガスの供給を止めて、真空ポンプ(図示せず)を用いて排気口17より真空排気して、残留NFガスを排気する。
次に、石英ノズル18よりNを石英反応管11内に流入させてNパージを行い、石英反応管11内のNFを除去する。
その後、真空ポンプ(図示せず)を用いて排気口17より真空排気する。真空排気とNパージは数サイクル実施する。
その後、石英反応管11内を真空状態から大気圧状態へ戻し、その後、石英ボート14を下げて、石英反応管11より引き出す。
なお、NFクリーン時はSi膜がエッチングされると同時に石英もエッチングされてしまう。従ってSi膜を多くエッチングし、石英(SiO)をできるだけエッチングさせない条件が大切である。
図6に圧力とエッチングの選択性の関係を示す。この図において、横軸は石英反応管11内の圧力を示し、縦軸はSi膜のエッチングレート(ER(SiN))と石英のエッチングレート(ER(SiO))の比を示している。図6を参照すれば、高圧にすればするほど選択性が良くなり、石英(SiO)がエッチングされにくくなることがわかる。こういった理由で圧力を10Torr以上とすることが好ましい。また、さらに高圧にすることにより、選択性はさらに良くなり、加えてエッチングレートも上昇するため、エッチング時間を短縮することができる。例えば、圧力を10Torrとした場合、エッチングに30分程度の時間を要していたのに対し、圧力を70Torrとした場合、15分程度で同等のエッチングを行うことができる。
NFクリーニングを、Si膜を3000Å成膜する毎に実施することにより、連続100RunのパーティクルフリーのSi膜をメンテナンスフリーで形成することができる。図7にデータを示す。図7において、横軸は成膜回数を示し、3回に1回は空欄となっている。空欄部はNFクリーンを示し、縦軸は粒経0.18μm以上のウェーハ上の異物の個数を示す。また、NFガスを用いたクリーニングは、石英反応管11内にNFガスを500ccmの流量で注入し真空ポンプにより真空排気しながら、石英反応管11内を10Torr(1300Pa)に保ち、温度を600℃程度として、30分間行った。なお、図7で、topとは、125枚のウェーハを処理した場合の下から115枚目をいい、cntとは、下から66枚目をいい、botとは下から16枚目をいう。
また、NFクリーン1回に要する時間は2.5時間(NFガスを流すのは30分、残りの時間はボートアップ、真空引き等を行う時間)であり、従来のメンテナンスに要する16時間と比較しても利点がある。
BTBASとNHとによりSi膜を製造する場合に、メンテナンス頻度をなるべく小さくできると共にパーティクルの発生も抑制または防止できる。
本発明の一実施の形態で使用する縦型LPCVD成膜装置を説明するための概略断面図である。 本発明の一実施の形態で使用する成膜装置において好適に使用されるBTBAS供給装置を説明するための概略図である 本発明の一実施の形態で使用する成膜装置において好適に使用されるBTBAS供給装置を説明するための概略図である BTBASとNHとを原料ガスとして形成したSi膜の膜吸収率を示す図である。 BTBASとNHとを原料ガスとして形成したSi膜の膜ストレスを示す図である。 BTBASとNHとを原料ガスとして形成したSi膜のNFによる選択エッチング性を説明するための図である。 NFクリーニングを、BTBASとNHとを原料ガスとして形成したSi膜を3000Å成膜する毎に実施することによる、連続成膜の状況を説明するための図である。
符号の説明
1…縦型成膜装置
4、5…BTBAS供給装置
11…石英反応管
12…石英インナーチューブ
13…ヒータ
14…石英ボート
15…キャップ
16…半導体ウェーハ
17…排気口
18、21…石英ノズル
41…恒温槽
51…BTBAS原料タンク
42 、52…BTBAS液体原料
53…キャリアガス導入口
35、54、55…配管
43…マスフローコントローラ
44、58…BTBAS供給口
56…液体流量制御装置
57…気化器
45、59…配管加熱部材

Claims (8)

  1. 石英で構成された反応容器内の温度を600℃以下に保った状態で、ビスターシャル ブチル アミノシランとNHとを原料ガスとして前記反応容器内に流して、窒化シリコン膜を前記反応容器内に挿入された被成膜体上に形成する工程と、
    前記反応容器内にクリーニングガスとしてNF ガスを流して、前記反応容器内に形成された窒化シリコンを除去する工程とを備え、
    前記窒化シリコンを除去する工程は、前記反応容器内に形成される窒化シリコンが、膜ストレスにより剥がれてしまうか、または、膜収縮により前記石英にマイクロクラックが発生する膜厚となる前に、前記反応容器内の圧力を10Torr以上、温度を600℃に保った状態で行われることを特徴とする半導体装置の製造方法。
  2. 石英で構成された反応容器内の温度を600℃に保った状態で、ビスターシャル ブチルアミノ シランとNH とを原料ガスとして前記反応容器内に流して、窒化シリコン膜を前記反応容器内に挿入された被成膜体上に形成する工程と、
    前記反応容器内にクリーニングガスとしてNF ガスを流して、前記反応容器内に形成された窒化シリコンを除去する工程とを備え、
    前記窒化シリコンを除去する工程は、前記反応容器内に形成される窒化シリコンが、膜ストレスにより剥がれてしまうか、または、膜収縮により前記石英にマイクロクラックが発生する膜厚となる前に、前記反応容器内の圧力を10〜70Torr、温度を600℃に保った状態で行われることを特徴とする半導体装置の製造方法。
  3. 被成膜体を保持したボートを石英で構成された反応容器内に挿入する工程と、
    前記反応容器内の温度を600℃以下に保った状態で、前記反応容器内にビスターシャルブチル アミノシランとNHとを原料ガスとして流して、前記反応容器内で前記ボートにより保持された前記被成膜体上に窒化シリコン膜を形成する工程と、
    窒化シリコン膜形成後の被成膜体を保持した前記ボートを前記反応容器内から引き出す工程と、
    前記反応容器内に前記被成膜体を保持しない前記ボートを挿入する工程と、
    前記被成膜体を保持しない前記ボートが挿入された前記反応容器内にクリーニングガスとしてNF ガスを流して、前記反応容器内および前記ボートに形成された窒化シリコンを除去する工程と、
    前記被成膜体を保持しない前記ボートを前記反応容器内から引き出す工程と、を備え、
    前記窒化シリコンを除去する工程は、前記反応容器内に形成される窒化シリコンが、膜ストレスにより剥がれてしまうか、または、膜収縮により前記石英にマイクロクラックが発生する膜厚となる前に、前記反応容器内の圧力を10Torr以上、温度を600℃に保った状態で行われることを特徴とする半導体装置の製造方法。
  4. 被成膜体を保持したボートを石英で構成された反応容器内に挿入する工程と、
    前記反応容器内の温度を600℃に保った状態で、前記反応容器内にビスターシャルブチル アミノシランとNHとを原料ガスとして流して、前記反応容器内で前記ボートにより保持された前記被成膜体上に窒化シリコン膜を形成する工程と、
    窒化シリコン膜形成後の被成膜体を保持した前記ボートを前記反応容器内から引き出す工程と、
    前記反応容器内に前記被成膜体を保持しない前記ボートを挿入する工程と、
    前記被成膜体を保持しない前記ボートが挿入された前記反応容器内にクリーニングガスとしてNF ガスを流して、前記反応容器内および前記ボートに形成された窒化シリコンを除去する工程と
    前記被成膜体を保持しない前記ボートを前記反応容器内から引き出す工程と、を備え、
    前記窒化シリコンを除去する工程は、前記反応容器内に形成される窒化シリコンが、膜ストレスにより剥がれてしまうか、または、膜収縮により前記石英にマイクロクラックが発生する膜厚となる前に、前記反応容器内の圧力を10〜70Torr、温度を600℃に保った状態で行われることを特徴とする半導体装置の製造方法。
  5. 前記窒化シリコンの膜ストレスはSiHClとNHとを原料ガスとして700〜800℃で形成される窒化シリコンの膜ストレスの2倍程度であることを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。
  6. 前記窒化シリコンを除去する工程では、前記反応容器内にNF ガスを500sccmの流量で供給することを特徴とする請求項1乃至4のいずれかに記載の半導体装置の製造方法。
  7. 被成膜体を保持した石英で構成されたボートを石英で構成された反応容器内に挿入する工程と、
    前記反応容器内の温度を600℃以下に保った状態で、前記反応容器内にビスターシャルブチル アミノシランとNH とを原料ガスとして流して、前記反応容器内で前記ボートにより保持された前記被成膜体上に窒化シリコン膜を形成する工程と、
    窒化シリコン膜形成後の被成膜体を保持した前記ボートを前記反応容器内から引き出す工程と、
    前記反応容器内に前記被成膜体を保持しない前記ボートを挿入する工程と、
    前記被成膜体を保持しない前記ボートが挿入された前記反応容器内にクリーニングガスとしてNF ガスを流して、前記反応容器内および前記ボートに形成された窒化シリコンを除去する工程と、
    前記被成膜体を保持しない前記ボートを前記反応容器内から引き出す工程と、を備え、
    前記窒化シリコンを除去する工程は、前記反応容器内または前記ボートに形成される窒化シリコンが、膜ストレスにより剥がれてしまうか、または、膜収縮により前記石英にマイクロクラックが発生する膜厚となる前に、前記反応容器内の圧力を10Torr以上、温度を600℃に保った状態で行われることを特徴とする半導体装置の製造方法。
  8. 被成膜体を保持した石英で構成されたボートを石英で構成された反応容器内に挿入する工程と、
    前記反応容器内の温度を600℃に保った状態で、前記反応容器内にビスターシャルブチル アミノシランとNHとを原料ガスとして流して、前記反応容器内で前記ボートにより保持された前記被成膜体上に窒化シリコン膜を形成する工程と、
    窒化シリコン膜形成後の被成膜体を保持した前記ボートを前記反応容器内から引き出す工程と、
    前記反応容器内に前記被成膜体を保持しない前記ボートを挿入する工程と、
    前記被成膜体を保持しない前記ボートが挿入された前記反応容器内にクリーニングガスとしてNF ガスを流して、前記反応容器内および前記ボートに形成された窒化シリコンを除去する工程と、
    前記被成膜体を保持しない前記ボートを前記反応容器内から引き出す工程と、を備え、
    前記窒化シリコンを除去する工程は、前記反応容器内または前記ボートに形成される窒化シリコンが、膜ストレスにより剥がれてしまうか、または、膜収縮により前記石英にマイクロクラックが発生する膜厚となる前に、前記反応容器内の圧力を10〜70Torr、温度を600℃に保った状態で行われることを特徴とする半導体装置の製造方法。
JP2006249157A 2006-09-14 2006-09-14 半導体装置の製造方法 Expired - Lifetime JP4423282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006249157A JP4423282B2 (ja) 2006-09-14 2006-09-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006249157A JP4423282B2 (ja) 2006-09-14 2006-09-14 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP33312999A Division JP2001156065A (ja) 1999-11-24 1999-11-24 半導体装置の製造方法および半導体製造装置

Publications (3)

Publication Number Publication Date
JP2007013205A JP2007013205A (ja) 2007-01-18
JP2007013205A5 JP2007013205A5 (ja) 2007-09-27
JP4423282B2 true JP4423282B2 (ja) 2010-03-03

Family

ID=37751179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006249157A Expired - Lifetime JP4423282B2 (ja) 2006-09-14 2006-09-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4423282B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022195785A1 (ja) 2021-03-17 2022-09-22 株式会社Kokusai Electric クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム

Also Published As

Publication number Publication date
JP2007013205A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
KR100481441B1 (ko) 반도체 장치의 제조방법 및 반도체 제조장치
US9976214B2 (en) Cleaning method and method of manufacturing semiconductor device
US9587308B2 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US8753984B2 (en) Method and apparatus for forming silicon nitride film
JP2017069230A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP4978355B2 (ja) 成膜装置及びそのコーティング方法
US20150031216A1 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10892143B2 (en) Technique to prevent aluminum fluoride build up on the heater
TWI678736B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
US7432215B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
KR102297247B1 (ko) 처리 용기 내의 부재를 클리닝하는 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US20180171467A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-Transitory Computer-Readable Recording Medium
KR102582447B1 (ko) 성막 방법 및 성막 장치
US20180090319A1 (en) Hard mask and manufacturing method thereof
JP4423282B2 (ja) 半導体装置の製造方法
JP4131677B2 (ja) 半導体デバイスの製造方法及び基板処理装置
JP2001156063A (ja) 半導体装置の製造方法および半導体製造装置
JP4464364B2 (ja) 半導体装置の製造方法および半導体製造装置
JP2005039153A (ja) 基板処理装置および半導体デバイスの製造方法
JP4897159B2 (ja) 半導体装置の製造方法
JP7004608B2 (ja) 半導体膜の形成方法及び成膜装置
JP7047371B2 (ja) 半導体装置の製造方法
JP2001156067A (ja) 半導体装置の製造方法
WO2004095555A1 (ja) 熱処理装置のクリーニング方法
JP4325473B2 (ja) 熱処理装置のクリーニング方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4423282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term