JP4420023B2 - 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP4420023B2
JP4420023B2 JP2006531438A JP2006531438A JP4420023B2 JP 4420023 B2 JP4420023 B2 JP 4420023B2 JP 2006531438 A JP2006531438 A JP 2006531438A JP 2006531438 A JP2006531438 A JP 2006531438A JP 4420023 B2 JP4420023 B2 JP 4420023B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
manufacturing
measured
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006531438A
Other languages
English (en)
Other versions
JPWO2006018961A1 (ja
Inventor
忠弘 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of JPWO2006018961A1 publication Critical patent/JPWO2006018961A1/ja
Application granted granted Critical
Publication of JP4420023B2 publication Critical patent/JP4420023B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/34Measuring arrangements characterised by the use of electric or magnetic techniques for measuring roughness or irregularity of surfaces

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Description

本発明は、特に半導体ウェーハのナノトポグラフィーを測定する方法、及びその測定の結果に基づいて半導体ウェーハの製造工程を管理する方法、及びその管理方法を用いた半導体ウェーハの製造方法に関するものである。
一般的にシリコンウェーハ等の半導体ウェーハの製造方法は、単結晶インゴットをスライスして薄円板状のウェーハに加工するスライス工程と、ウェーハの割れ、欠けを防止するために外周部を面取りする面取り工程と、ウェーハを平坦化するラッピング工程と、ウェーハ表層に残留したそれらの加工歪みを除去するエッチング工程と、ウェーハ表面を鏡面化する研磨工程と、研磨加工で付着した研磨剤や異物等の汚染物を除去する洗浄工程を有している。必要に応じてこれらの工程の他に熱処理や研削等の工程が加わったり、工程順が入れ換えられたり、同じ工程を複数回行う場合もある。
近年、半導体デバイスの高集積化に伴い、微細なデバイス技術としてSTI(シャロートレンチアイソレーション)等のプロセスが採用されている。そのため、回路配線パターンをシリコンウェーハ表面に形成するには、より平坦で均一な厚さの絶縁膜が必要となり、例えば、CMP(ケミカルメカニカルポリッシング)等により絶縁膜を平坦にする方法が半導体デバイス製造工程で用いられている。
従来は、半導体ウェーハ表面の微小な凹凸形状(以下、うねりと記す)は、特にデバイス製造工程に影響しなかった。しかし、STIではCMPにより凸部が選択的に研磨されるため、前記うねりが原因となって絶縁膜の厚さが不均一になってしまう問題が生じた。
前記うねりは、ナノトポグラフィーというパラメータを用いて表現される。ナノトポグラフィーとは、ウェーハ表面の平坦度を表す指標で、0.1mmから数十mmの空間波長領域における非吸着状態のウェーハ表面のうねりを表す。
ナノトポグラフィーは、一般的にADE社製Nanomapper、KLAテンコール社製NanoPro、レイテックス社製Dynasearch等の装置で測定されているが、それらの装置は光学式で、被測定物の表面反射を利用して測定するため、対象となるウェーハは表面の反射率がある程度高い鏡面状態であることが必要である。
従って、スライスウェーハや研削ウェーハ等、ウェーハ製造方法の中間工程を経ただけの反射率の低い表面を持つウェーハを対象として、それらの測定装置でナノトポグラフィーを測定した値は、精度が低く信頼できなかった。
また、最近ではナノトポグラフィーを劣化させるウェーハ製造方法の中間工程における要因として、ワイヤソーで単結晶インゴットをスライスする際にワイヤーの走行方向に発現するうねりや、両頭研削工程で発現するリング状のうねり等が挙げられている。
このようなうねりを低減する製造方法として、スライス後に両頭研削工程、両面ラッピング工程、両面研磨工程を行うことが提案されている(例えば、特開2002―124490号公報参照)。
この発明は、ウェーハ切断時の表面に形成された歪層とマクロなうねりの成分が、両頭研削工程で除去され、かつウェーハの平坦度が向上すること、その後に両面ラッピングすることで、両頭研削工程で生じた微小な表面のうねりが除去できると開示している。
しかし、スライス時に生じるうねりの大きさは、使用する切断装置の性能やワイヤーの仕様、及び切断条件や切断時のワイヤー断線などの異常により、大きく変化することがある。
また、同様に、両頭研削工程で発現するうねりの大きさは、砥石とウェーハの相対位置関係や砥石の切れ味によって変化することがある。
それらの要因でウェーハ表面に生じたうねりの残留は、最終工程である鏡面研磨工程で除去することは困難であるため、スライス工程や両頭研削工程といったウェーハ製造方法の中間工程の時点で、発現したうねりの大きさをモニタリングして管理する必要があったが、光学式の表面反射を利用する従来の測定方法では、前述のようにうねりを検出することができないという問題があった。
本発明は、このような問題点に鑑みてなされたもので、半導体ウェーハ製造方法の中間工程、例えばスライス工程、または研削工程等を経た表面の反射率が低いウェーハについても、ナノトポグラフィーを測定できる測定方法を提供することを目的とする。さらにこの測定方法を用いてスライス工程、ラッピング工程、研削工程、エッチング工程などの中間工程を管理する半導体ウェーハの製造工程の管理方法、およびこの管理方法を用いた半導体ウェーハの製造方法を提供することを目的としたものである。
本発明は、上記課題を解決するためになされたもので、半導体ウェーハのナノトポグラフィーを、静電容量方式の形状測定装置を用いて測定することを特徴とする半導体ウェーハの測定方法を提供する。
半導体ウェーハの製造方法の中間工程であるスライス工程、ラッピング工程、研削工程およびエッチング工程などを経て製造されたウェーハの表面は、反射率が低く、光学式の形状測定装置では精度良く測定することは難しい。しかし、静電容量方式の形状測定装置は、光学式の表面反射を利用しないため、このような表面の反射率が低いウェーハについて、精度良くナノトポグラフィーを測定することができる。
このように静電容量方式の形状測定装置を用いて、半導体ウェーハを測定することにより得られるWarpデータを、バンドパスフィルタリングすることが好ましい。
さらに前記Warpデータについて、少なくとも短波長側周期1mm以下、及び長波長側周期50mm以上の波長帯域をカットオフしてバンドパスフィルタリングすることが好ましい。
このような方法で例えば半導体ウェーハの製造工程における中間工程後のウェーハ表面を測定すれば、最終工程後の鏡面研磨ウェーハの表面状態とより相関性の高いナノトポグラフィーの評価が可能となる。
上記の半導体ウェーハの測定方法を用いて、半導体ウェーハの製造工程を経た半導体ウェーハを測定し、該測定の結果に基づいて、前記製造工程を管理することを特徴とする半導体ウェーハの製造工程の管理方法を提供する。
また、前記管理の対象となる半導体ウェーハの製造工程を、スライス工程、ラッピング工程、研削工程およびエッチング工程のいずれか1以上の工程とすることを特徴とする半導体ウェーハの製造工程の管理方法を提供する。
本発明の測定方法を用いれば、表面の反射率が低いウェーハについても、ウェーハのナノトポグラフィーをモニタリングすることができ、その測定結果に基づいて、製造工程の異常等を早期に把握しナノトポグラフィーの改善につなげることができる。
前記半導体ウェーハの製造工程の管理方法を用いた半導体ウェーハの製造方法を提供する。
前記半導体ウェーハの製造工程の管理方法を用いた半導体ウェーハの製造方法に従えば、製造工程の異常等を早期に把握しナノトポグラフィーを改善した半導体ウェーハを製造でき、歩留まりの向上を図ることができる。
以上説明したように、本発明によれば、表面の反射率が低い半導体ウェーハであっても、残留するうねりを測定して、ナノトポグラフィーをモニタリングすることが可能になるため、鏡面研磨工程以前の時点で半導体ウェーハの製造工程を管理して、ナノトポグラフィーの改善、及び製造工程の異常による製造ロスの低減や歩留まりの向上を図ることができ、従って効率的な半導体ウェーハの製造が可能になる。
本発明の測定方法により測定されたウェーハ形状。(a)断面形状データ、(b)3次元形状データ。 静電容量方式の形状測定装置を用いた測定方法の原理を示す概略図である。 静電容量方式の形状測定装置を用いた測定方法の概略を示す断面図である。 測定データ処理における外挿補間方法として3方法を示した図である。 静電容量方式の形状測定装置を用いてウェーハ形状を測定したWarpデータ。(a)断面形状データ、(b)3次元形状データ。 両面研磨加工後のウェーハ形状をNanomapperで測定したデータである。 マイケルソン干渉計の構成原理を示す概略図である。 Nanomapperの測定方法を示す概略図である。 カットオフ波長帯域の短波長側周期と長波長側周期とを変化させた本発明による測定のデータと、Nanomapperで測定したデータとの相関寄与率を調べたグラフである。 カットオフ波長帯域の短波長側周期は固定して、長波長側周期を変化させた本発明による測定のデータと、Nanomapperで測定したデータとの相関寄与率を調べたグラフである。 カットオフ波長帯域の長波長側周期は固定して、短波長側周期を変化させた本発明による測定のデータと、Nanomapperで測定したデータとの相関寄与率を調べたグラフである。 (a)本発明の測定方法により測定したウェーハ形状。(b)Nanomapperにより測定したウェーハ形状。 (a)同一ウェーハを、本発明の測定方法と、Nanomapperとで測定したウェーハ形状。(b)(a)のデータについて両者の相関を示すグラフ。
以下、本発明についてより詳細に説明するが、本発明はこれらに限定されるものではない。
本発明者は、半導体ウェーハの製造方法の最終工程である鏡面研磨工程後の半導体ウェーハで検出されるうねりを、中間工程後の時点で検出したいと考え、該中間工程後のウェーハ、例えば両頭研削工程後のウェーハ等の表面を、静電容量方式の形状測定装置を用いて測定したWarpデータから、長周期の成分と短周期の成分をバンドパスフィルターで除去すれば、前記うねり(ナノトポグラフィー)に関するデータが得られることに想到し、本発明を完成させた。
また、以上のようにして得られた中間工程後のウェーハ表面の形状データから得られるナノトポグラフィーの値が、その後鏡面研磨加工を行った該ウェーハのナノトポグラフィーとほぼ一致することを見出した。
図2に、静電容量方式の形状測定装置を用いた測定方法の原理を示す。
一般的に、静電容量方式の形状測定は、被測定物の厚さを基準として行われている。プローブ1と被測定物(シリコンウェーハ)2が静電容量を形成し、距離Dの変化により静電容量が変化する。静電容量−電圧変換回路で、Dに比例した電圧を出力させて変位を計測する。更に、図3のように変位計のプローブ1を被測定物2の両側に、既知の距離cで固定し、表面変位aおよびbを測定すれば、ウェーハ厚さtは、式t=c−(a+b)で求められる。
本発明では、上記ウェーハ厚さtを用いるのではなく、表面変位a或いはbを用いて解析を行う。これは、ナノトポグラフィーと呼ばれるパラメータが、シリコンウェーハの表面を基準として測定されるためである。表面変位a或いはbを測定して得られるデータをWarpデータと呼ぶ。
前記Warpデータについて、短波長側周期、長波長側周期、及び形状の外挿方法の三つのパラメータを指定して空間的なバンドパスフィルタリングを実行するのが好ましい。
短波長側周期1mm以下の波長帯域については研削条痕の影響が大きく、研削条痕は最終工程の鏡面研磨工程により除去されるので、鏡面研磨工程後も残留するうねりの評価には必要ない。よって、短波長側周期1mm以下の波長帯域をカットオフするのが好ましい。
長波長側周期50mm以上の波長帯域については、ナノトポグラフィーの測定対象ではない。よって、長波長側周期50mm以上の波長帯域をカットオフするのが好ましい。
外挿方法とは、データの存在しないウェーハ外側の形状を外挿補間することで、図4に示すように、1次補間(Linear)、線対称(Mirror)、点対称(Point)の3種類の補間方法がある。一般的には、線対称が採用されている。
ここで、両頭研削工程後のウェーハ表面を、コベルコ科研社製の静電容量方式による形状測定装置を用いて測定した例を図1、図5に示す。使用した試料ウェーハは、CZ法で製造された直径300mmの単結晶シリコンウェーハである。図5は前記表面変位aに相当するWarpデータである。図1は該Warpデータを元に、短波長側周期3mm以下、及び長波長側周期50mm以上の波長帯域をカットオフしてバンドパスフィルタリングし、且つ線対称外挿補間を行った場合の測定例である。
以上のように、Warpデータと、該Warpデータをバンドパスフィルタリングしたデータとを比較すると、後者では変局点が強調され、ウェーハ表面のうねりを良好にシミュレートしているのがわかる。
また、このウェーハを両面研磨加工した後に光学式の測定装置Nanomapperで測定したナノトポグラフィーのマップを、図6に示す。
図5の測定結果と図6の測定結果について、相関係数の2乗である寄与率を調査したところ、寄与率0.6という良い相関関係があることがわかった。さらに、図1の測定結果と図6の測定結果について同様に寄与率を調査したところ、寄与率0.7というきわめて良い相関があることがわかった。
また、CZ法で製造された直径300mmの単結晶シリコンウェーハを試料ウェーハとして、両頭研削工程後のウェーハを静電容量方式による形状測定装置を用いて測定したWarpデータをバンドパスフィルタリングしたデータを図12(a)に、該ウェーハを後工程である平面研削工程、エッチング工程、両面研磨工程で順に処理して得られた鏡面ウェーハについて、Nanomapperで測定したデータを図12(b)に示す。図12(a)と図12(b)とを比較すると、本発明の測定方法により両頭研削工程後のウェーハを測定して得られたウェーハ形状データと、最終工程後のウェーハをNanomapperで測定したウェーハ形状データとは良好に相関していることがわかる。
以上のように、本発明の測定方法を用いた検査により半導体ウェーハ製造方法の中間工程後のウェーハを測定して得られるデータは、鏡面研磨加工後の該ウェーハを光学式の測定装置を用いて測定したナノトポグラフィーデータと一致するので、本発明の測定を中間工程後に実施することにより、最終工程の鏡面研磨工程後のウェーハ表面のナノトポグラフィーを予測できる。
上記測定方法を用いて、半導体ウェーハの製造工程を管理する方法について説明する。この管理方法においては、設定した基準でウェーハを抜き取り、上記測定方法を用いてこのウェーハを測定し、その測定結果が設定した合否基準値を超えた場合に製造工程にフィードフォワードとフィードバックを行う。
(抜き取り測定)
一般的に抜き取り測定は、シリコンウェーハの約100〜250枚からなる1ロット(=インゴット単位)について行う。スライス工程後のウェーハの場合は、切断位置K・C・Pの3箇所から抜き取る。両頭研削工程後のウェーハの場合は、25〜50枚につき1〜3枚を抜き取る。上記測定方法を用いてこのウェーハを測定する。
(不良判定)
得られた測定結果をもとに、ウェーハの合否基準値を1.5μm以下に設定して、ウェーハの不良判定を行う。上記抜き取り測定の結果、全数が合否基準値を超えた場合、当該ロットは全数不良判定(ロットアウト)とし、当該製造工程へフィードバックする。不良品が発生した場合でも、少なくとも1枚が合格判定された場合は、当該製造工程へのフィードバックと最終検査工程へのフィードフォワードを行う。
(製造工程へのフィードバック)
例としてスライス工程と両頭研削工程に測定結果をフィードバックする場合について説明する。
スライス工程については基本的に条件を調整することができず、改善のために解析を行うこととなる。不良が発生したスライス号機やワイヤー、メインローラー等の材料を層別解析する。
両頭研削工程については、シフト(ウェーハに対する砥石軸上の砥石位置の調整)とチルト(ウェーハ面に対する砥石面との傾き調整)により基準値に入るまで調整を行う。またウェーハを保持する静圧パッドの左右流量を調整する場合もある。それでも範囲内に調整できないときは、キャリア交換、砥石交換を行う。
(最終検査工程へのフィードフォワード)
製品の要求項目にナノトポグラフィーが設定されている場合、最終工程の鏡面研磨工程後に、Nanomapper等を用いた最終検査工程においてウェーハの全数測定・選別を実施する。製品の要求項目にナノトポグラフィーが設定されていない場合は、1ロットにつき25枚のみを測定し、当該工程へフィードバックを行う。
このような管理方法に従えば、半導体ウェーハ製造方法の中間工程である、スライス工程、ラッピング工程、研削工程およびエッチング工程などを管理することができ、製造条件の見直し、改善など早期の対応が可能になる。
さらに、ウェーハ品質の良否も鏡面研磨工程以前の中間工程において管理できるので、製品ロスの低減や歩留まりの向上が見込める。
上記半導体ウェーハの製造工程の管理方法を用いて半導体ウェーハを製造すれば、製造工程の異常等を早期に把握しナノトポグラフィーを改善した半導体ウェーハを製造できるため、歩留りが高く効率的な半導体ウェーハ製造が可能となる。
ここで、一般的に鏡面ウェーハのナノトポグラフィーの測定に用いられているADE社製Nanomapperについて簡単に説明する。Nanomapperは、マイケルソン干渉計を用いており、そのマイケルソン干渉計の構成を図7に示す。まず、光源3から出た光はコリメーターレンズ4により平行光となり,ハーフミラー8で2つの光路に分割(振幅分割)される。2つに分かれた光束はそれぞれ参照ミラー10と被測定物2(ここでは、シリコンウェーハを指す)で反射し,元の光路を逆戻りしてハーフミラー8により重ね合わせられ,CCDカメラ6により干渉縞画像(図6)が捉えられる。一方の参照ミラー10を高精度に研磨された平面(参照面)とし,他方(被測定物2)の被検面の形状を測定する。上記干渉計によって取り込まれたシリコンウェーハの面内データは、ノイズ除去等の処理が行われた後、設定によって決まるウィンドウサイズをウェーハ面内で移動させ、ウィンドウ内のPV値(最大値-最小値)をそのウィンドウの中心値に置き換えることで、ナノトポグラフィーのデータとなる。
ウィンドウサイズは、一般的に0.5mm〜10mmが使われており、その測定例を図8に示す。ウィンドウサイズ11の選択は、顧客(デバイス製造メーカー)のウェーハ規格によるが、本発明の目的である中間工程におけるナノトポグラフィーの管理においては、研磨工程での鏡面加工による修正分を考慮すると、経験的にウィンドウサイズ11は10mmを採用することが多い。
次に、本発明における最適なバンドパスフィルタリングのカットオフ波長帯域を調べた。試料としてCZ法で製造された直径300mmの単結晶シリコンウェーハを用いた。両頭研削工程後のウェーハ25枚を、本発明の測定方法により短波長側周期と長波長側周期のカットオフ波長帯域をそれぞれ異なる組み合わせにしてバンドパスフィルタリングして測定した後、該ウェーハを後工程である平面研削工程、エッチング工程、両面研磨工程で順に処理して得た鏡面ウェーハを、前記Nanomapper(ウィンドウサイズ10mm)で測定し、両者のPV値を一対一に対応させ相関関係を調査した。なお相関は、寄与率(相関係数の2乗)で比較した。
その結果、短波長側周期(ハイパスフィルター)1mm以下の波長帯域をカットオフし、及び長波長側周期(ローパスフィルター)50mm以上の波長帯域をカットオフする組み合わせが、寄与率0.73と最も高い相関があることが判った(図9)。また、短波長側周期(ハイパスフィルター)3mm以下の波長帯域をカットオフし、及び長波長側周期(ローパスフィルター)50mm以上の波長帯域をカットオフする組み合わせが、寄与率が0.65と次に高い相関があることが判り、好ましいバンドパスフィルタリングのための大まかな波長帯域の絞込みができた。この結果から、両頭研削後の両面研磨工程により、1mm以下の短周期側の形状成分が除去されやすく、また長周期側の形状成分がそのまま残存している事がわかる。
この結果に基づいて、短波長側周期と長波長側周期とに関して、それぞれの好ましいカットオフ波長帯域の範囲を調査した。まず、短波長側周期(ハイパスフィルター)の波長を最適な1mmに固定して、長波長側周期(ローパスフィルター)の波長を30mm〜80mmの範囲で8条件、バンドパスフィルタリングを施し、上記と同様に相関関係を調査した(図10)。その結果、寄与率が0.5以上であった長波長側周期(ローパスフィルター)40mm〜60mmの波長帯域が好ましい範囲であり、さらに、寄与率0.6以上の45mm〜55mmの範囲が更に好ましいことが判った。次に、長波長側周期(ローパスフィルター)の波長を最適な50mmに固定して、短波長側周期(ハイパスフィルター)の波長を0.1mm〜4mmの範囲で7条件、バンドパスフィルタリングを施し、上記と同様に相関関係を調査した(図11)。その結果、寄与率が0.5以上であった短波長側周期(ハイパスフィルター)0.1mm〜3mmの波長帯域が好ましい範囲であり、寄与率0.6以上の1mm〜3mmの範囲が更に好ましいことが判った。
以上の結果から、静電容量方式の形状測定装置を用いて、半導体ウェーハを測定することにより得られるWarpデータについて、短波長側周期1mm以下、長波長側周期50mm以上の波長帯域をカットオフしてバンドパスフィルタリングする測定方法が最適であることがわかった。
以下に、本発明の実施例を説明するが、本発明はこれに限定されるものではない。
以下、本発明を実施例を挙げて具体的に説明する。
(実施例1)
静電容量方式の形状測定装置を用いてウェーハを測定して得られたWarpデータの処理に際して、最適な短波長側周期1mm以下、長波長側周期50mm以上のカットオフ波長帯域の組み合わせを用いて、本発明の測定方法の有効性を確認する実験を行った。
試料ウェーハとしてCZ法で製造された直径300mmの単結晶シリコンウェーハを用いた。両頭研削工程後のウェーハを静電容量方式の形状測定装置で測定し、得られたWarpデータに前記最適値のバンドパスフィルタリングを施し、ウェーハ断面の測定を行った結果を、図12(a)に示す。その後、該ウェーハを後工程である平面研削工程、エッチング工程、両面研磨工程で順に処理して得られた鏡面ウェーハについて、Nanomapperで同様にウェーハ断面の測定を行った結果を図12(b)に示す。図12(a)および(b)を比較すると、ほぼ同じウェーハ形状を示しており、良好な相関が得られていることが確認できた。
以上の結果から、両頭研削工程後のウェーハから静電容量方式の形状測定装置を用いて得られたWarpデータに前記最適値のバンドパスフィルタリングを施して測定されたウェーハ形状と、該ウェーハを両面研磨加工した後にNanomapperで測定したウェーハ形状は、非常に良く一致することがわかった。従って、本発明の測定方法を用いれば、半導体ウェーハの製造方法の中間工程において、最終工程の鏡面研磨工程後のウェーハ表面のナノトポグラフィーを予測する事が可能であり、本発明が半導体ウェーハの製造方法の中間工程の管理に貢献することが確認できた。
(実施例2)
試料ウェーハとしてCZ法で製造された直径300mmの単結晶シリコンウェーハを用いた。25枚の鏡面ウェーハについて、静電容量方式の形状測定装置で測定して得られたWarpデータに前記最適値のバンドパスフィルタリングを施して得られたウェーハ形状と、Nanomapperによる測定で得られたウェーハ形状との比較を行った。図13(a)に示すように、各測定方法により測定したウェーハの中心部形状のPV値を一対一で対応させ、その相関関係を調査して比較した。その結果、図13(b)のように、寄与率0.90と非常に良好な相関が得られた。
以上の結果から、鏡面ウェーハの形状データ測定において、本発明の測定方法により得られた形状データは、光学式の測定装置により得られた形状データとほぼ一致した。よって、本発明の測定方法が、鏡面ウェーハについても有効であることが確認できた。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. 半導体ウェーハのナノトポグラフィーを、静電容量方式の形状測定装置を用いて測定し、得られるWarpデータについて、少なくとも短波長側周期1mm以下、及び長波長側周期50mm以上の波長帯域をカットオフしてバンドパスフィルタリングすることを特徴とする半導体ウェーハの測定方法。
  2. 請求項1記載の半導体ウェーハの測定方法を用いて、半導体ウェーハの製造工程を経た半導体ウェーハを測定し、該測定の結果に基づいて、前記製造工程を管理することを特徴とする半導体ウェーハの製造工程の管理方法。
  3. 前記管理の対象となる半導体ウェーハの製造工程を、スライス工程、ラッピング工程、研削工程およびエッチング工程のいずれか1以上の工程とすることを特徴とする請求項に記載の半導体ウェーハの製造工程の管理方法。
  4. 請求項または請求項に記載の半導体ウェーハの製造工程の管理方法を用いた半導体ウェーハの製造方法。
JP2006531438A 2004-08-17 2005-07-29 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法 Active JP4420023B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004237432 2004-08-17
JP2004237432 2004-08-17
PCT/JP2005/013936 WO2006018961A1 (ja) 2004-08-17 2005-07-29 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPWO2006018961A1 JPWO2006018961A1 (ja) 2008-05-08
JP4420023B2 true JP4420023B2 (ja) 2010-02-24

Family

ID=35907351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006531438A Active JP4420023B2 (ja) 2004-08-17 2005-07-29 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法

Country Status (2)

Country Link
JP (1) JP4420023B2 (ja)
WO (1) WO2006018961A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095987A (ja) * 2005-09-29 2007-04-12 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法及び研削装置
JP2014017381A (ja) * 2012-07-09 2014-01-30 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価方法及び製造方法
WO2015125412A1 (ja) * 2014-02-20 2015-08-27 信越半導体株式会社 ワークの両頭研削方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5009560B2 (ja) * 2006-06-29 2012-08-22 株式会社神戸製鋼所 薄片状の被測定物の形状測定装置
US7853067B2 (en) * 2006-10-27 2010-12-14 Asml Holding N.V. Systems and methods for lithographic reticle inspection
JP4985451B2 (ja) 2008-02-14 2012-07-25 信越半導体株式会社 ワークの両頭研削装置およびワークの両頭研削方法
US9881783B2 (en) * 2013-02-19 2018-01-30 Sumco Corporation Method for processing semiconductor wafer
JP6418130B2 (ja) * 2015-10-20 2018-11-07 株式会社Sumco 半導体ウェーハの加工方法
JP6443520B1 (ja) * 2017-10-02 2018-12-26 株式会社Sumco 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法
JP7076803B2 (ja) * 2019-06-27 2022-05-30 株式会社太陽 平坦度測定装置
US20230339069A1 (en) * 2022-04-20 2023-10-26 Siltronic Corporation System and method for processing silicon wafers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156152A (ja) * 1999-11-25 2001-06-08 Hitachi Cable Ltd 半導体ウェハの表裏判別方法
JP2004063883A (ja) * 2002-07-30 2004-02-26 Toshiba Ceramics Co Ltd 半導体ウェーハの製造方法
JP2004214505A (ja) * 2003-01-07 2004-07-29 Sumitomo Heavy Ind Ltd 表面形状の測定方法、表面形状の測定プログラム及び記録媒体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095987A (ja) * 2005-09-29 2007-04-12 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法及び研削装置
JP2014017381A (ja) * 2012-07-09 2014-01-30 Shin Etsu Handotai Co Ltd 半導体ウェーハの評価方法及び製造方法
US10043719B2 (en) 2012-07-09 2018-08-07 Shin-Etsu Handotai Co., Ltd. Semiconductor wafer evaluation method and semiconductor wafer manufacturing method
WO2015125412A1 (ja) * 2014-02-20 2015-08-27 信越半導体株式会社 ワークの両頭研削方法
KR20160124110A (ko) 2014-02-20 2016-10-26 신에쯔 한도타이 가부시키가이샤 워크의 양두연삭방법
US9962802B2 (en) 2014-02-20 2018-05-08 Shin-Etsu Handotai Co., Ltd. Workpiece double-disc grinding method

Also Published As

Publication number Publication date
WO2006018961A1 (ja) 2006-02-23
JPWO2006018961A1 (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
JP4420023B2 (ja) 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
JP5862492B2 (ja) 半導体ウェーハの評価方法及び製造方法
KR101994782B1 (ko) 경면연마 웨이퍼의 제조방법
JP3838341B2 (ja) ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
WO2017090406A1 (ja) ウェーハ研磨方法
JP4606231B2 (ja) 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
CN114631171A (zh) 半导体晶圆的评价方法、半导体晶圆的分选方法及器件的制造方法
JP2010034462A (ja) 両面研磨装置
JP4400331B2 (ja) ウエーハの形状評価方法及び管理方法
JP6443520B1 (ja) 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法
US7810383B2 (en) Method for evaluating semiconductor wafer, apparatus for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
US20230339069A1 (en) System and method for processing silicon wafers
JP5500249B2 (ja) ウェーハの汚染防止方法、検査方法および製造方法
EP4276890A1 (en) System and method for processing silicon wafers
JP2006049740A (ja) 半導体ウェーハの製造方法
JP2021040006A (ja) 単結晶シリコンの酸素濃度又は炭素濃度の測定方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4420023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250