JP4415528B2

JP4415528B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4415528B2
Application number: JP2002131069A
Authority: JP
Inventors: 富生岩▲崎▼; 英生三浦
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-05-07
Filing date: 2002-05-07
Publication date: 2010-02-17
Anticipated expiration: 2022-05-07
Also published as: JP2003324193A

Description

【０００１】
【発明の属する技術分野】
本発明は主に半導体装置の製造方法及び半導体装置に係り、ゲート絶縁膜に高誘電率材料を用いた半導体装置の製造方法及び半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の微細化にともない、SiO2より誘電率の高い絶縁体材料を用いることが考えれらている。例えば、高誘電率材料の候補としては，酸化ジルコニウム等がExtended Abstracts of International Workshop on Gate Insulator 2001 (IWGI 2001)の講演番号7.18 (164ページから165ページ)で検討されている。
【０００３】
【発明が解決しようとする課題】
しかし、CVD (Chemical Vapor Deposition)により形成された酸化ジルコニウム膜等には、炭素不純物が取り込まれてしまう問題があり、ジルコニウム原子等の原子数の2倍を超える酸素原子が取り込まれてしまう問題がある。また、余剰酸素がゲート絶縁膜に取り込まれてしまうことにより、信頼性の高い半導体デバイスが安定して製造できない恐れがある。そこで、本発明の第一の目的は、信頼性の高い半導体装置の製造方法を提供することにある。または、本発明の第二の目的は、歩留りの高い半導体装置の製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
発明者らは、酸化ジルコニウム膜や酸化ハフニウム膜に含まれる炭素不純物と余剰酸素の含有量を低減する手段を得るために鋭意研究を行った結果、本願発明の課題は例えば、下記の形態をとることにより解決されることを見出した。
（１）半導体基板の一主面側に酸化ハフニウムを主構成材料とするゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にチタンを主構成材料とする導電性膜を形成して３００℃以上７５０℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、前記熱処理後の導電性膜を除去する工程と、前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０７倍以上である。
（２）半導体基板の一主面側に酸化ジルコニウムを主構成材料とするゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にチタンを主構成材料とする導電性膜を形成して２５０℃以上６００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、前記熱処理後の導電性膜を除去する工程と、前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０４倍以上である。
（３）半導体基板の一主面側に酸化ハフニウムを主構成材料とするゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にアルミニウムを主構成材料とする導電性膜を形成して２００℃以上５００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、前記熱処理後の導電性膜を除去する工程と、前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０９倍以上であること。
（４）半導体基板の一主面側に酸化ジルコニウムを主構成材料とするゲート絶縁膜を成膜する工程と、前記ゲート絶縁膜の上にアルミニウムを主構成材料とする導電性膜を形成して１５０℃以上４００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、前記熱処理後の導電性膜を除去する工程と、前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０５倍以上であること。
【０００６】
例えば、半導体装置の微細化にともない、トランジスタにおけるゲートの長さが0.15μｍ、ゲート絶縁膜の膜厚は、SiO2を用いた場合、２ nm以下にまで薄くすることが要求されている。しかし、絶縁膜の厚さがこれほどまで薄くなるとトンネル電流が無視できないほど大きくなる。本発明を用いることにより、SiO2より誘電率の高い絶縁体材料を用いて、誘電特性を保ちつつ，物理的膜厚を厚くした信頼性の高い絶縁膜を形成することができ、高性能の半導体装置を提供することができる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を図に示した実施例により詳細に説明する。なお、本発明は、以下の実施例の形態に限られるものではなく、他の形態に適用してもよいことは言うまでもない。
まず、本発明における第一の実施例である半導体装置とその製造方法を図１(a)〜(d)に示す。本実施例では、まず、図１(a)に示すように、シリコン基板１の上に素子分離膜２、酸化ハフニウムまたは酸化ジルコニウムを主構成材料とするゲート絶縁膜３を形成する。ゲート絶縁膜３を形成する方法としては、Cを含む材料ガスを用いて形成する。例えばテトラキス(1-メトキシ-2-メチル-2-プロポキシ)ハフニウムやテトラキス(1-メトキシ-2-メチル-2-プロポキシ)ジルコニウムを原料として用いたCVD法を用いる。ゲート絶縁膜形成温度は、例えば、350-490℃で形成する。次に図１(b)に示すように、例えばチタンまたはアルミニウムからなる導電性膜４をスパッタ法等により形成する。この後、熱処理を実施してゲート絶縁膜３の中に含まれる炭素不純物と余剰酸素を導電性膜４に吸収する。次に、導電性膜４を除去し、図１(c)に示すように、例えば多結晶シリコンまたはコバルトシリサイドからなるゲート電極５を形成する。ゲート電極５の形成方法は、ゲート電極５が多結晶シリコンからなる場合にはCVD法を用い、ゲート電極がコバルトシリサイドからなる場合には、CVD法で形成した多結晶シリコンの上にコバルト膜をスパッタにより形成し、熱処理を施すという方法を用いる。この後、図１(d)に示すように、ゲート電極５とゲート絶縁膜３をエッチングしてゲート構造を形成し、さらに絶縁膜６、７、８で被覆する。図には示さないが、この後、不純物を基板１に打込んで拡散層を形成し、上層に多層配線を形成することによって、半導体装置を製造する。なお、工程上効率的である場合は、導電性膜４を形成した後、一旦温度を低下（室温等）し、その後熱処理を行うように段階を区別するようにしても良い。
【０００８】
これにより、ゲート絶縁膜３の中に含まれる炭素不純物と余剰酸素を導電性膜４に吸収し、炭素不純物と余剰酸素の少ないゲート絶縁膜を形成できることである。
【０００９】
ゲート絶縁膜３中に含まれる炭素不純物或いは余剰酸素は、前記のようにして低減することが好ましいが、これに限るわけではない。炭素不純物などをコントロールした半導体装置にすることにより、以下の新たな特徴とを有する。
例えば、基板上に形成された誘電率の高い材料を有するゲート絶縁膜３中の炭素濃度を0.1at％以下にしたゲート絶縁膜を形成し、その上にゲート電極を有するように構成する。絶縁膜の炭素濃度をこの程度にすることにより、基板とゲート絶縁膜との間に形成される界面層（誘電率が前記ゲート絶縁膜より低い層）が厚く形成されることを抑制できる。または、効果は前記程ではないが、製造上の都合などにより、0.3at％以下程度にすることも考えられる。濃度の下限は、装置等によって決まる程度でよいが、測定限界以上の測定できる程度の炭素濃度が存在しても良い。
【００１０】
または、この観点を酸素濃度について見ると、前記ゲート絶縁膜のハフニウムまたはジルコニウムの原子数の２倍を超える余剰な酸素の濃度を1.0at%以下、好ましくは、0.3at%以下にすることが好ましい。
【００１１】
例えば、図１３にゲート絶縁膜の炭素濃度と界面層の厚さの関係を示す。このよういゲート絶縁膜中の炭素濃度の低下によって、界面層を薄くすることができる。このように、所望の界面層厚さに応じて、濃度を調整することができる。また、同様に、図１４にゲート絶縁膜の余剰酸素濃度と界面層の厚さとの関係を示す。炭素濃度と同様の傾向を示すことが分かる。
【００１２】
または、基板とゲート絶縁膜３との間に0.3nm以下の界面層を備えるように形成することが好ましい。これにより、トランジスタのスイッチング性能を向上させることができ、信頼性の高い高速動作できる半導体装置を提供できる。なお、下限は、装置等によって決まる程度でよいが、測定限界以上の測定できる程度の界面層が存在しても良い。または、効果は前記程ではないが、製造上の都合などにより、0.6nm以下程度にすることも考えられる。例えば、界面層としては酸化ハフニウムのゲート絶縁膜にチタンの導電性層を形成する場合は、ハフニウムシリケートに3at.%以下のチタンを含有する材料、酸化ジルコニウムのゲート絶縁膜にチタンの導電性層を形成する場合は、シルコニウムシリケートに3at.%以下のチタンを含有する材料、酸化ハフニウムのゲート絶縁膜にアルミニウムの導電性層を形成する場合は、ハフニウムシリケートに3at.%以下のアルミニウムを含有する材料、酸化ハフニウムのゲート絶縁膜にアルミニウムの導電性層を形成する場合は、シルコニウムシリケートに3at.%以下のアルミニウムを含有する材料、を主構成材料とするものが形成されることが考えられる。
【００１３】
なお、ここで、例えばExtended Abstracts of International Workshop on Gate Insulator 2001 (IWGI 2001)の講演番号5.1 (80ページから85ページ)に記述されているように、EOT（Equivalent Oxide Thickness）の値によって半導体装置の性能仕様が示される。EOTとは、ゲート絶縁膜がSiO2である場合に換算した膜厚のことである。前記の文献に記載されているように、EOTは既に１ｎｍ以下にまで小さくなっている。今後微細化傾向がさらに進んだ場合、EOTを0.6ｎｍ以下にするためには、前記の界面層の厚さは0.6ｎｍ以下程度にすることが考えられる。
【００１４】
または、炭素濃度を0.6at％以下にしたゲート絶縁膜３と、その上に形成されたゲート電極を有するように構成する。絶縁膜の炭素濃度をこの程度にすることにより、半導体装置の歩留まりを向上させることができる。特に、隣接するゲート電極の膜応力がある上にＣＭＰ等により応力が加わった際にゲート絶縁膜がはがれる等の損傷を効果的に抑制できるので、信頼性の高い半導体装置を提供することができる。または、効果は前記程ではないが、製造上の都合などにより、1.0at％以下程度にすることも考えられる。なお、濃度の下限は、装置等によって決まる程度でよいが、測定限界以上の測定できる程度の炭素濃度が存在しても良い。
【００１５】
または、この観点を酸素濃度について見ると、前記ゲート絶縁膜のハフニウムまたはジルコニウムの原子数の２倍を超える余剰な酸素の濃度を3.0at%以下、好ましくは、1.8at%以下にすることが好ましい。
【００１６】
例として、炭素濃度のはく離強度への影響を分子動力学により解析した結果を図１１に示す。炭素濃度が低減されることで、はく離強度が増加することがわかる。
また、酸素のはく離強度への影響を同様に解析した結果を図１２に示す。酸素濃度が低減されることで、はく離強度が増加することがわかる。
【００１７】
または、各層の積層方向に見た場合に、ゲート絶縁膜３のゲート電極５側の界面を形成する一の結晶の最もゲート電極５側の第一位置とゲート電極から離れた側に位置する第二の位置との距離が1.0nm以下に形成されたものを有することが好ましい。ゲート絶縁膜３はCVDで堆積した状態では、ゲート電極５側の界面は、複数の結晶粒が並んでおり、粒界溝が形成されており、凹凸のある状態になっていることがある。ゲート電極５はその上に形成されている。しかし前記のように形成することにより、このような、結晶粒に基づく凹凸、減少して平らな界面を形成することにより、拡散を抑制してゲート絶縁膜３とゲート電極５との間に導電性の低い界面層が形成されることを抑制できる。一例として、CMPなどの方法をとることが考えられる。
【００１８】
なお、下限は、装置等によって決まる程度でよいが、測定限界以上の測定できる程度の炭素濃度が存在しても良い。また、より好ましくは前記の凹凸界面を形成する一の結晶粒における高さの差（粒界溝の溝深さと呼ぶ）を0.5nm以下程度にする。
また、別の観点からは、前記差界面を形成する結晶粒の高さの差を1.0nm以下、好ましくは0.5nm以下とすることも考えられる。
【００１９】
ゲート絶縁膜の凹凸が前記程度小さいとそれより大きいよりも界面層の形成抑制に効果があることを見出した。図１７にゲート絶縁膜の溝深さと界面層の形成の関係を示す。溝深さを低減して凹凸の少ないゲート絶縁膜を形成することにより、界面層形成を抑制することができる。また、図１５及び図１６に示すように、前述のゲート絶縁膜の炭素或いは余剰酸素濃度を低下させることにより、前記溝深さを低減する効果がある。
【００２０】
図１８にゲート絶縁膜３に形成された凹凸のある界面状態を示す。同図は、窒素中で700℃で5分の熱処理を行った後のHfO2膜の表面状態（断面透過電子顕微鏡図）を示す。シリコン基板から遠い距離に位置するHfO2膜と前記位置より近い距離に位置するHfO2膜の差の大きい粒界溝が界面に形成されている。これに対して、前記のようにすることにより、ゲート電極５側のゲート絶縁膜３界面の凹凸を平坦化することができることになる。
【００２１】
以下に導電性膜４としてチタン膜を用い、ゲート絶縁膜として酸化ハフニウムを用いた場合における、炭素不純物含有量と余剰酸素含有量の変化を解析した分子動力学計算結果を図２に示す。横軸には、チタンからなる導電性膜４の厚さをゲート絶縁膜３の厚さで除した値をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図２より、チタン膜の厚さが酸化ハフニウム膜の厚さの0.07倍以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図２は、熱処理温度が400℃の場合の結果であるが、他の熱処理温度でもこれと同様に0.07近傍で急激に変化する傾向を示したので、チタンからなる導電性膜４の厚さは酸化ハフニウムからなるゲート絶縁膜の厚さの0.07倍以上であることが好ましいといえる。また、図２より、チタン膜の厚さが酸化ハフニウム膜の厚さの0.2倍より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、チタン膜の厚さは酸化ハフニウム膜の厚さの0.2倍以下であることが好ましい。
【００２２】
次に、導電性膜４としてチタン膜を用い、ゲート絶縁膜として酸化ジルコニウムを用いた場合における、炭素不純物含有量と余剰酸素含有量の変化を解析した分子動力学計算結果を図３に示す。この場合にも、横軸には、チタンからなる導電性膜４の厚さをゲート絶縁膜３の厚さで除した値をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図３より、チタン膜の厚さが酸化ジルコニウム膜の厚さの0.04倍以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図３は、熱処理温度が350℃の場合の結果であるが、他の熱処理温度でもこれと同様に0.04近傍で急激に変化する傾向を示したので、チタンからなる導電性膜４の厚さは酸化ジルコニウムからなるゲート絶縁膜の厚さの0.04倍以上であることが好ましいといえる。また、図３より、チタン膜の厚さが酸化ジルコニウム膜の厚さの0.1倍より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、チタン膜の厚さは酸化ジルコニウム膜の厚さの0.1倍以下であることが好ましい。
【００２３】
導電性膜４としてチタン膜を用い、ゲート絶縁膜３として酸化ハフニウムを用いた場合の適切な熱処理温度を見出すために、熱処理温度依存性を解析した結果を図４に示す。図の横軸には、熱処理温度をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図４より、熱処理温度が300℃以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図４は、チタン膜の厚さが酸化ハフニウム膜の厚さの0.1倍である場合の結果であるが、他の膜厚でもこれと同様に300℃近傍で急激に変化する傾向を示したので、熱処理温度は300℃以上であることが好ましいといえる。また、図４より、熱処理温度が750℃より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、熱処理温度は750℃以下であることが好ましい。
【００２４】
導電性膜４としてチタン膜を用い、ゲート絶縁膜として酸化ジルコニウムを用いた場合の適切な熱処理温度を見出すために、熱処理温度依存性を解析した結果を図５に示す。図４と同様に、図５の横軸には熱処理温度をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図５より、熱処理温度が250℃以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図５は、チタン膜の厚さが酸化ジルコニウム膜の厚さの0.06倍である場合の結果であるが、他の膜厚でもこれと同様に250℃近傍で急激に変化する傾向を示したので、熱処理温度は250℃以上であることが好ましいといえる。また、図５より、熱処理温度が600℃より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、熱処理温度は600℃以下であることが好ましい。
【００２５】
ここまでは、導電性膜４がチタン膜である場合の効果を示してきたが、以下では、導電性膜４がアルミニウム膜である場合の効果を示す。導電性膜４としてアルミニウム膜を用い、ゲート絶縁膜３として酸化ハフニウムを用いた場合における、炭素不純物含有量と余剰酸素含有量の変化を解析した分子動力学計算結果を図６に示す。横軸には、アルミニウムからなる導電性膜４の厚さをゲート絶縁膜３の厚さで除した値をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図６より、アルミニウム膜の厚さが酸化ハフニウム膜の厚さの0.09倍以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図６は、熱処理温度が300℃の場合の結果であるが、他の熱処理温度でもこれと同様に0.09近傍で急激に変化する傾向を示したので、アルミニウムからなる導電性膜４の厚さは酸化ハフニウムからなるゲート絶縁膜の厚さの0.09倍以上であることが好ましいといえる。また、図６より、アルミニウム膜の厚さが酸化ハフニウム膜の厚さの0.2倍より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、アルミニウム膜の厚さは酸化ハフニウム膜の厚さの0.2倍以下であることが好ましい。
【００２６】
次に、導電性膜４としてアルミニウム膜を用い、ゲート絶縁膜として酸化ジルコニウムを用いた場合における、炭素不純物含有量と余剰酸素含有量の変化を解析した分子動力学計算結果を図７に示す。この場合にも、横軸には、アルミニウムからなる導電性膜４の厚さをゲート絶縁膜３の厚さで除した値をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図７より、アルミニウム膜の厚さが酸化ジルコニウム膜の厚さの0.05倍以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図７は、熱処理温度が250℃の場合の結果であるが、他の熱処理温度でもこれと同様に0.05近傍で急激に変化する傾向を示したので、アルミニウムからなる導電性膜４の厚さは酸化ジルコニウムからなるゲート絶縁膜の厚さの0.05倍以上であることが好ましいといえる。また、図７より、アルミニウム膜の厚さが酸化ジルコニウム膜の厚さの0.1倍より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、アルミニウム膜の厚さは酸化ジルコニウム膜の厚さの0.1倍以下であることが好ましい。
【００２７】
導電性膜４としてアルミニウム膜を用い、ゲート絶縁膜３として酸化ハフニウムを用いた場合の適切な熱処理温度を見出すために、熱処理温度依存性を解析した結果を図８に示す。図の横軸には、熱処理温度をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図８より、熱処理温度が200℃以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図８は、アルミニウム膜の厚さが酸化ハフニウム膜の厚さの0.11倍である場合の結果であるが、他の膜厚でもこれと同様に200℃近傍で急激に変化する傾向を示したので、熱処理温度は200℃以上であることが好ましいといえる。また、図８より、熱処理温度が500℃より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、熱処理温度は500℃以下であることが好ましい。
【００２８】
導電性膜４としてアルミニウム膜を用い、ゲート絶縁膜として酸化ジルコニウムを用いた場合の適切な熱処理温度を見出すために、熱処理温度依存性を解析した結果を図９に示す。図８と同様に、図９の横軸には熱処理温度をとり、縦軸には、導電性膜４を形成して熱処理した後の炭素不純物含有量と余剰酸素含有量を、熱処理前の値で除した値とって表示してある。図９より、熱処理温度が150℃以上になると炭素不純物含有量と余剰酸素含有量が急激に減少することがわかる。図９は、アルミニウム膜の厚さが酸化ジルコニウム膜の厚さの0.07倍である場合の結果であるが、他の膜厚でもこれと同様に150℃近傍で急激に変化する傾向を示したので、熱処理温度は150℃以上であることが好ましいといえる。また、図９より、熱処理温度が400℃より大きくなっても、炭素不純物含有量と余剰酸素含有量はほぼ不変である。したがって、製造工程の簡略化のためには、熱処理温度は400℃以下であることが好ましい。
本発明における第二の実施例である半導体装置の製造方法を図１０(a) 〜図１０(d)に示す。本実施例の第一の実施例との主な違いは、熱処理後に導電性膜４を除去する際に、すべてを除去してしまうのではなく、上部のある厚さだけ除去し、下部は残しておくという点である。このようにすることにより、効率的に半導体装置を形成することができる。
【００２９】
なお、上記に述べた、図１１〜１７を用いて説明した事項については、ゲート絶縁膜として酸化ハフニウムの用いた場合を記載したが、酸化ジルコニウムを用いても同様の傾向を示すと考えられるため、図は省略した。
【００３０】
また、図１９に前記実施例の形態を適応するデバイスの主要部断面図をしめす。素子分離領域が形成された半導体基板にゲート絶縁膜３を介してゲート電極５が形成され、ゲート電極５に対応したソース及びドレイン領域が基板に形成されている。ソース或いはドレイン領域に連絡するプラグ１１が形成され、プラグ１１に連絡する配線１２が形成されている。
【００３１】
【発明の効果】
本発明によれば、信頼性の高い半導体装置を提供できる。また、歩留りの高い半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明における第一の実施例である半導体装置の製造方法を説明するための断面図である。
【図２】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のチタン膜の厚さに対する依存性を説明するためのグラフである。
【図３】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のチタン膜の厚さに対する依存性を説明するためのグラフである。
【図４】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のチタン膜形成後の熱処理温度に対する依存性を説明するためのグラフである。
【図５】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のチタン膜形成後の熱処理温度に対する依存性を説明するためのグラフである。
【図６】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のアルミニウム膜の厚さに対する依存性を説明するためのグラフである。
【図７】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のアルミニウム膜の厚さに対する依存性を説明するためのグラフである。
【図８】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のアルミニウム膜形成後の熱処理温度に対する依存性を説明するためのグラフである。
【図９】ゲート絶縁膜中の炭素不純物含有量と余剰酸素含有量のアルミニウム膜形成後の熱処理温度に対する依存性を説明するためのグラフである。
【図１０】本発明における第二の実施例である半導体装置の製造方法を説明するための断面図である。
【図１１】ゲート絶縁膜のはく離強度の炭素濃度依存性を説明するためのグラフである。
【図１２】ゲート絶縁膜のはく離強度の余剰酸素濃度依存性を説明するためのグラフである。
【図１３】ゲート電極膜の界面層厚さの炭素濃度依存性を説明するためのグラフである。
【図１４】ゲート電極膜の界面層厚さの余剰酸素濃度依存性を説明するためのグラフである。
【図１５】ゲート電極膜の界面における粒界溝深さの炭素濃度依存性を説明するためのグラフである。
【図１６】ゲート電極膜の界面における粒界溝深さの余剰酸素濃度依存性を説明するためのグラフである。
【図１７】ゲート電極膜の界面における溝深さの界面層厚さ依存性を説明するためのグラフである。
【図１８】ゲート絶縁膜の表面状態を説明するための図である。
【図１９】本発明の実施例を用いたデバイスの主要部断面図を示す図である。
【符号の説明】
１…シリコン基板、２…素子分離膜、３…ゲート絶縁膜、４…導電性膜、５…ゲート電極、６、７、８…絶縁膜[0001]
BACKGROUND OF THE INVENTION
The present invention mainly relates to a semiconductor device manufacturing method and a semiconductor device, and more particularly to a semiconductor device manufacturing method and a semiconductor device using a high dielectric constant material for a gate insulating film.
[0002]
[Prior art]
In recent years, with the miniaturization of semiconductor devices, it has been considered to use an insulator material having a dielectric constant higher than that of SiO2. For example, as a candidate for a high dielectric constant material, zirconium oxide and the like have been studied in the lecture number 7.18 (pages 164 to 165) of the Extended Abstracts of International Workshop on Gate Insulator 2001 (IWGI 2001).
[0003]
[Problems to be solved by the invention]
However, the zirconium oxide film formed by CVD (Chemical Vapor Deposition) has a problem that carbon impurities are taken in, and oxygen atoms exceeding twice the number of atoms such as zirconium atoms are taken in. is there. In addition, since excess oxygen is taken into the gate insulating film, a highly reliable semiconductor device may not be stably manufactured. Accordingly, a first object of the present invention is to provide a method for manufacturing a highly reliable semiconductor device. Another object of the present invention is to provide a method for manufacturing a semiconductor device with a high yield.
[0004]
[Means for Solving the Problems]
  The inventors have conducted intensive research to obtain a means for reducing the content of carbon impurities and surplus oxygen contained in a zirconium oxide film or a hafnium oxide film. As a result, the subject of the present invention takes the following form, for example. It was found that the problem can be solved.
  (1)Hafnium oxide on one main surface of semiconductor substrateTheA step of forming a gate insulating film as a main constituent material, and a titer on the gate insulating film;TheForming a conductive film as the main constituent material300 ° C to 750 ° CHeat treatmentAs a result, the conductive film absorbs carbon impurities and surplus oxygen contained in the gate insulating film.A step of removing the conductive film after the heat treatment; and a step of forming a gate electrode film on the gate insulating film after the removal of the conductive film.The thickness of the conductive film is not less than 0.07 times the thickness of the gate insulating film.
  (2) forming a gate insulating film containing zirconium oxide as a main constituent material on one main surface side of the semiconductor substrate; and forming a conductive film containing titanium as a main constituent material on the gate insulating film. A step of causing the conductive film to absorb carbon impurities and surplus oxygen contained in the gate insulating film by performing a heat treatment at 250 ° C. to 600 ° C .; and a step of removing the conductive film after the heat treatment. And a step of forming a gate electrode film on the gate insulating film after removing the conductive film, and the thickness of the conductive film is not less than 0.04 times the thickness of the gate insulating film.
  (3) forming a gate insulating film mainly composed of hafnium oxide on one main surface side of the semiconductor substrate; and forming a conductive film mainly composed of aluminum on the gate insulating film. A step of causing the conductive film to absorb carbon impurities and surplus oxygen contained in the gate insulating film by performing a heat treatment at 200 ° C. to 500 ° C .; and a step of removing the conductive film after the heat treatment. And a step of forming a gate electrode film on the gate insulating film after removing the conductive film, and the thickness of the conductive film is 0.09 times or more the thickness of the gate insulating film. .
  (4) forming a gate insulating film containing zirconium oxide as a main constituent material on one main surface side of the semiconductor substrate; and forming a conductive film containing aluminum as a main constituent material on the gate insulating film. A step of absorbing carbon impurities and surplus oxygen contained in the gate insulating film into the conductive film by heat treatment at 150 ° C. or higher and 400 ° C. or lower; and a step of removing the conductive film after the heat treatment; And a step of forming a gate electrode film on the gate insulating film after removing the conductive film, and the thickness of the conductive film is not less than 0.05 times the thickness of the gate insulating film. .
[0006]
For example, with the miniaturization of semiconductor devices, the gate length of a transistor is 0.15 μm, and the thickness of a gate insulating film is required to be reduced to 2 nm or less when SiO 2 is used. However, when the thickness of the insulating film becomes so thin, the tunnel current becomes so large that it cannot be ignored. By using the present invention, it is possible to form a highly reliable insulating film with a thick physical film thickness while maintaining dielectric properties using an insulating material having a dielectric constant higher than that of SiO2, and a high-performance semiconductor. An apparatus can be provided.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the examples shown in the drawings. Needless to say, the present invention is not limited to the embodiments described below, and may be applied to other forms.
First, a semiconductor device according to a first embodiment of the present invention and a manufacturing method thereof are shown in FIGS. In this embodiment, first, as shown in FIG. 1A, an element isolation film 2 and a gate insulating film 3 mainly composed of hafnium oxide or zirconium oxide are formed on a silicon substrate 1. The gate insulating film 3 is formed using a material gas containing C. For example, a CVD method using tetrakis (1-methoxy-2-methyl-2-propoxy) hafnium or tetrakis (1-methoxy-2-methyl-2-propoxy) zirconium as a raw material is used. The gate insulating film formation temperature is, for example, 350-490 ° C. Next, as shown in FIG. 1B, a conductive film 4 made of, for example, titanium or aluminum is formed by sputtering or the like. Thereafter, the conductive film 4 absorbs carbon impurities and surplus oxygen contained in the gate insulating film 3 by performing heat treatment. Next, the conductive film 4 is removed, and a gate electrode 5 made of, for example, polycrystalline silicon or cobalt silicide is formed as shown in FIG. The gate electrode 5 is formed by a CVD method when the gate electrode 5 is made of polycrystalline silicon, and when the gate electrode is made of cobalt silicide, a cobalt film is formed on the polycrystalline silicon formed by the CVD method. A method of forming by sputtering and performing heat treatment is used. Thereafter, as shown in FIG. 1 (d), the gate electrode 5 and the gate insulating film 3 are etched to form a gate structure, and further covered with insulating films 6, 7, and 8. Although not shown in the drawing, after that, an impurity is implanted into the substrate 1 to form a diffusion layer, and a multilayer wiring is formed as an upper layer, thereby manufacturing a semiconductor device. If the process is efficient, the steps may be distinguished such that after the conductive film 4 is formed, the temperature is once lowered (room temperature or the like) and then heat treatment is performed.
[0008]
As a result, the carbon impurity and surplus oxygen contained in the gate insulating film 3 can be absorbed by the conductive film 4 and a gate insulating film with few carbon impurities and surplus oxygen can be formed.
[0009]
Although it is preferable to reduce the carbon impurities or excess oxygen contained in the gate insulating film 3 as described above, the present invention is not limited to this. The semiconductor device in which carbon impurities are controlled has the following new characteristics.
For example, a gate insulating film having a carbon concentration of 0.1 at% or less is formed in the gate insulating film 3 made of a material having a high dielectric constant formed on the substrate, and the gate electrode is formed thereon. By setting the carbon concentration of the insulating film to this level, it is possible to suppress the formation of a thick interface layer (a layer having a dielectric constant lower than that of the gate insulating film) formed between the substrate and the gate insulating film. Alternatively, although the effect is not as much as described above, it is also conceivable to make it about 0.3 at% or less for the convenience of manufacturing. The lower limit of the concentration may be determined by an apparatus or the like, but there may be a carbon concentration that can be measured above the measurement limit.
[0010]
Alternatively, in view of this viewpoint with respect to the oxygen concentration, it is preferable that the concentration of excess oxygen exceeding twice the number of hafnium or zirconium atoms in the gate insulating film is 1.0 at% or less, preferably 0.3 at% or less. .
[0011]
For example, FIG. 13 shows the relationship between the carbon concentration of the gate insulating film and the thickness of the interface layer. Such a decrease in the carbon concentration in the gate insulating film can make the interface layer thinner. Thus, the concentration can be adjusted according to the desired interface layer thickness. Similarly, FIG. 14 shows the relationship between the excess oxygen concentration of the gate insulating film and the thickness of the interface layer. It turns out that the tendency similar to carbon concentration is shown.
[0012]
Alternatively, it is preferable to form an interface layer having a thickness of 0.3 nm or less between the substrate and the gate insulating film 3. Accordingly, the switching performance of the transistor can be improved, and a highly reliable semiconductor device that can operate at high speed can be provided. The lower limit may be determined by the apparatus or the like, but there may be an interface layer that can be measured beyond the measurement limit. Alternatively, although the effect is not as described above, it is conceivable that the thickness is set to about 0.6 nm or less for the convenience of manufacturing. For example, when a titanium conductive layer is formed on a hafnium oxide gate insulating film as an interface layer, a material containing 3 at.% Or less of titanium in hafnium silicate, a titanium conductive layer on a zirconium oxide gate insulating film In the case of forming a material containing 3 at.% Or less of titanium in the silica silicate, and in the case of forming a conductive layer of aluminum in the gate insulating film of hafnium oxide, 3 at.% Or less of aluminum is contained in the hafnium silicate. In the case where an aluminum conductive layer is formed on the gate insulating film of hafnium oxide, it is considered that a material containing 3 at.% Or less of aluminum as a main constituent material is formed in the silicium silicate. It is done.
[0013]
Here, as described in, for example, the lecture number 5.1 (pages 80 to 85) of the Extended Abstracts of International Workshop on Gate Insulator 2001 (IWGI 2001), the value of the EOT (Equivalent Oxide Thickness) Performance specifications are shown. EOT is the film thickness converted when the gate insulating film is SiO2. As described in the above document, EOT has already been reduced to 1 nm or less. In the future, when the trend toward miniaturization further progresses, it is conceivable that the thickness of the interface layer should be about 0.6 nm or less in order to make EOT 0.6 nm or less.
[0014]
Alternatively, the gate insulating film 3 having a carbon concentration of 0.6 at% or less and the gate electrode formed thereon are configured. By setting the carbon concentration of the insulating film to this level, the yield of the semiconductor device can be improved. In particular, it is possible to effectively suppress damage such as peeling of the gate insulating film when stress is applied by CMP or the like in addition to the film stress of the adjacent gate electrode, so that a highly reliable semiconductor device can be provided. . Alternatively, although the effect is not as much as described above, it may be considered to be about 1.0 at% or less for the convenience of manufacturing. The lower limit of the concentration may be determined by an apparatus or the like, but there may be a carbon concentration that can be measured above the measurement limit.
[0015]
Alternatively, from the viewpoint of oxygen concentration, the concentration of excess oxygen exceeding twice the number of hafnium or zirconium atoms in the gate insulating film is preferably 3.0 at% or less, and preferably 1.8 at% or less. .
[0016]
As an example, FIG. 11 shows the result of analyzing the influence of the carbon concentration on the peel strength by molecular dynamics. It can be seen that the peel strength increases as the carbon concentration is reduced.
In addition, FIG. 12 shows the result of a similar analysis of the influence of oxygen on the peel strength. It can be seen that the peel strength increases as the oxygen concentration is reduced.
[0017]
Alternatively, when viewed in the stacking direction of each layer, the first crystal on the gate electrode 5 side of the one crystal forming the interface of the gate insulating film 3 on the gate electrode 5 side and the second position located on the side farthest from the gate electrode. It is preferable that the distance between the second position is 1.0 nm or less. When the gate insulating film 3 is deposited by CVD, a plurality of crystal grains are arranged on the interface on the gate electrode 5 side, grain boundary grooves are formed, and the gate insulating film 3 may be uneven. The gate electrode 5 is formed thereon. However, by forming as described above, unevenness based on crystal grains, reducing and forming a flat interface, suppressing diffusion and conducting between the gate insulating film 3 and the gate electrode 5. Formation of an interface layer having low properties can be suppressed. As an example, a method such as CMP can be considered.
[0018]
The lower limit may be determined by the apparatus or the like, but there may be a carbon concentration that can be measured above the measurement limit. More preferably, the difference in height (referred to as the groove depth of the grain boundary groove) in one crystal grain forming the uneven interface is set to about 0.5 nm or less.
From another point of view, the difference in the height of the crystal grains forming the difference interface may be 1.0 nm or less, preferably 0.5 nm or less.
[0019]
It has been found that when the unevenness of the gate insulating film is as small as the above, it is more effective in suppressing the formation of the interface layer than when it is larger than that. FIG. 17 shows the relationship between the groove depth of the gate insulating film and the formation of the interface layer. By forming a gate insulating film with less unevenness by reducing the groove depth, formation of the interface layer can be suppressed. Further, as shown in FIGS. 15 and 16, there is an effect of reducing the groove depth by reducing the carbon or surplus oxygen concentration of the gate insulating film.
[0020]
FIG. 18 shows an uneven interface state formed in the gate insulating film 3. The figure shows the surface state (cross-sectional transmission electron micrograph) of the HfO 2 film after heat treatment at 700 ° C. for 5 minutes in nitrogen. A grain boundary groove having a large difference between the HfO 2 film located at a distance far from the silicon substrate and the HfO 2 film located at a distance closer to the position is formed at the interface. On the other hand, as described above, the unevenness at the interface of the gate insulating film 3 on the gate electrode 5 side can be flattened.
[0021]
FIG. 2 shows molecular dynamics calculation results obtained by analyzing changes in the carbon impurity content and the excess oxygen content when a titanium film is used as the conductive film 4 and hafnium oxide is used as the gate insulating film. The horizontal axis represents a value obtained by dividing the thickness of the conductive film 4 made of titanium by the thickness of the gate insulating film 3, and the vertical axis represents the carbon impurity content after the conductive film 4 is formed and heat-treated. The amount and the excess oxygen content are shown as values divided by the values before the heat treatment. FIG. 2 shows that the carbon impurity content and the surplus oxygen content rapidly decrease when the thickness of the titanium film is 0.07 times or more the thickness of the hafnium oxide film. FIG. 2 shows the results when the heat treatment temperature is 400 ° C. However, the other heat treatment temperatures showed a tendency to change abruptly in the vicinity of 0.07 similarly, so the thickness of the conductive film 4 made of titanium is as follows. It can be said that the thickness is preferably 0.07 times or more the thickness of the gate insulating film made of hafnium oxide. Further, as shown in FIG. 2, even when the thickness of the titanium film is larger than 0.2 times the thickness of the hafnium oxide film, the carbon impurity content and the surplus oxygen content are almost unchanged. Therefore, in order to simplify the manufacturing process, the thickness of the titanium film is preferably 0.2 times or less the thickness of the hafnium oxide film.
[0022]
Next, FIG. 3 shows molecular dynamics calculation results obtained by analyzing changes in the carbon impurity content and the excess oxygen content when a titanium film is used as the conductive film 4 and zirconium oxide is used as the gate insulating film. Also in this case, the horizontal axis represents a value obtained by dividing the thickness of the conductive film 4 made of titanium by the thickness of the gate insulating film 3, and the vertical axis represents the heat treatment after forming the conductive film 4. The subsequent carbon impurity content and surplus oxygen content are shown as values divided by the values before heat treatment. FIG. 3 shows that the carbon impurity content and the surplus oxygen content rapidly decrease when the thickness of the titanium film is 0.04 times or more the thickness of the zirconium oxide film. FIG. 3 shows the results when the heat treatment temperature is 350 ° C. However, the thickness of the conductive film 4 made of titanium is similar to that at other heat treatment temperatures. It can be said that the thickness is preferably 0.04 times or more the thickness of the gate insulating film made of zirconium oxide. Further, as shown in FIG. 3, even when the thickness of the titanium film is larger than 0.1 times the thickness of the zirconium oxide film, the carbon impurity content and the surplus oxygen content are almost unchanged. Therefore, in order to simplify the manufacturing process, the thickness of the titanium film is preferably 0.1 times or less than the thickness of the zirconium oxide film.
[0023]
FIG. 4 shows the result of analyzing the heat treatment temperature dependency in order to find an appropriate heat treatment temperature when a titanium film is used as the conductive film 4 and hafnium oxide is used as the gate insulating film 3. The horizontal axis in the figure represents the heat treatment temperature, and the vertical axis represents the value obtained by dividing the carbon impurity content and the surplus oxygen content after the heat treatment by forming the conductive film 4 by the value before the heat treatment. It is displayed. FIG. 4 shows that when the heat treatment temperature is 300 ° C. or higher, the carbon impurity content and the excess oxygen content rapidly decrease. FIG. 4 shows the results when the thickness of the titanium film is 0.1 times the thickness of the hafnium oxide film. However, the other film thicknesses showed a tendency to change rapidly in the vicinity of 300 ° C. similarly to this. It can be said that the heat treatment temperature is preferably 300 ° C. or higher. Further, as shown in FIG. 4, even when the heat treatment temperature is higher than 750 ° C., the carbon impurity content and the surplus oxygen content are almost unchanged. Therefore, in order to simplify the manufacturing process, the heat treatment temperature is preferably 750 ° C. or lower.
[0024]
FIG. 5 shows the result of analyzing the heat treatment temperature dependency in order to find an appropriate heat treatment temperature when a titanium film is used as the conductive film 4 and zirconium oxide is used as the gate insulating film. As in FIG. 4, the horizontal axis in FIG. 5 represents the heat treatment temperature, and the vertical axis represents the carbon impurity content and the surplus oxygen content after the conductive film 4 is formed and heat treated. It is displayed as the value divided by. From FIG. 5, it can be seen that when the heat treatment temperature is 250 ° C. or higher, the carbon impurity content and the surplus oxygen content rapidly decrease. FIG. 5 shows the result when the thickness of the titanium film is 0.06 times the thickness of the zirconium oxide film. However, other film thicknesses showed a tendency to change rapidly in the vicinity of 250 ° C. similarly to this. It can be said that the heat treatment temperature is preferably 250 ° C. or higher. Further, as shown in FIG. 5, even when the heat treatment temperature is higher than 600 ° C., the carbon impurity content and the surplus oxygen content are almost unchanged. Therefore, in order to simplify the manufacturing process, the heat treatment temperature is preferably 600 ° C. or lower.
[0025]
Up to this point, the effect in the case where the conductive film 4 is a titanium film has been shown, but in the following, the effect in the case where the conductive film 4 is an aluminum film will be shown. FIG. 6 shows the molecular dynamics calculation results obtained by analyzing changes in the carbon impurity content and the excess oxygen content when an aluminum film is used as the conductive film 4 and hafnium oxide is used as the gate insulating film 3. The horizontal axis represents the value obtained by dividing the thickness of the conductive film 4 made of aluminum by the thickness of the gate insulating film 3, and the vertical axis represents the carbon impurity content after the conductive film 4 is formed and heat-treated. The amount and the excess oxygen content are shown as values divided by the values before the heat treatment. FIG. 6 shows that the carbon impurity content and the surplus oxygen content rapidly decrease when the thickness of the aluminum film is 0.09 times or more the thickness of the hafnium oxide film. FIG. 6 shows the results when the heat treatment temperature is 300 ° C., but the other heat treatment temperatures showed a tendency to change abruptly in the vicinity of 0.09 similarly, so that the thickness of the conductive film 4 made of aluminum is It can be said that the thickness is preferably 0.09 times or more the thickness of the gate insulating film made of hafnium oxide. Further, as shown in FIG. 6, even when the thickness of the aluminum film is larger than 0.2 times the thickness of the hafnium oxide film, the carbon impurity content and the surplus oxygen content are almost unchanged. Therefore, in order to simplify the manufacturing process, the thickness of the aluminum film is preferably 0.2 times or less the thickness of the hafnium oxide film.
[0026]
Next, FIG. 7 shows a molecular dynamics calculation result obtained by analyzing changes in the carbon impurity content and the surplus oxygen content when an aluminum film is used as the conductive film 4 and zirconium oxide is used as the gate insulating film. Also in this case, the horizontal axis represents a value obtained by dividing the thickness of the conductive film 4 made of aluminum by the thickness of the gate insulating film 3, and the vertical axis represents the heat treatment after forming the conductive film 4. The subsequent carbon impurity content and surplus oxygen content are shown as values divided by the values before heat treatment. FIG. 7 shows that the carbon impurity content and the surplus oxygen content rapidly decrease when the thickness of the aluminum film is 0.05 times or more the thickness of the zirconium oxide film. FIG. 7 shows the results when the heat treatment temperature is 250 ° C. However, the other heat treatment temperatures showed a tendency to change abruptly around 0.05 similarly, so the thickness of the conductive film 4 made of aluminum is as follows. It can be said that the thickness is preferably 0.05 times or more the thickness of the gate insulating film made of zirconium oxide. Further, as shown in FIG. 7, even when the thickness of the aluminum film is larger than 0.1 times the thickness of the zirconium oxide film, the carbon impurity content and the surplus oxygen content are almost unchanged. Therefore, in order to simplify the manufacturing process, the thickness of the aluminum film is preferably not more than 0.1 times the thickness of the zirconium oxide film.
[0027]
FIG. 8 shows the results of analyzing the heat treatment temperature dependency in order to find an appropriate heat treatment temperature when an aluminum film is used as the conductive film 4 and hafnium oxide is used as the gate insulating film 3. The horizontal axis in the figure represents the heat treatment temperature, and the vertical axis represents the value obtained by dividing the carbon impurity content and the surplus oxygen content after the heat treatment by forming the conductive film 4 by the value before the heat treatment. It is displayed. From FIG. 8, it can be seen that when the heat treatment temperature is 200 ° C. or higher, the carbon impurity content and the surplus oxygen content rapidly decrease. FIG. 8 shows the result when the thickness of the aluminum film is 0.11 times the thickness of the hafnium oxide film. However, the other film thicknesses showed a tendency to change rapidly in the vicinity of 200 ° C. similarly to this. It can be said that the heat treatment temperature is preferably 200 ° C. or higher. Further, as shown in FIG. 8, even when the heat treatment temperature is higher than 500 ° C., the carbon impurity content and the surplus oxygen content are almost unchanged. Therefore, in order to simplify the manufacturing process, the heat treatment temperature is preferably 500 ° C. or lower.
[0028]
FIG. 9 shows the result of analyzing the heat treatment temperature dependency in order to find an appropriate heat treatment temperature when an aluminum film is used as the conductive film 4 and zirconium oxide is used as the gate insulating film. As in FIG. 8, the horizontal axis in FIG. 9 represents the heat treatment temperature, and the vertical axis represents the carbon impurity content and the surplus oxygen content after the conductive film 4 is formed and heat-treated. It is displayed as the value divided by. FIG. 9 shows that the carbon impurity content and the surplus oxygen content rapidly decrease when the heat treatment temperature is 150 ° C. or higher. FIG. 9 shows the result when the thickness of the aluminum film is 0.07 times the thickness of the zirconium oxide film. However, the other film thicknesses showed a tendency to change abruptly in the vicinity of 150 ° C. similarly to this. It can be said that the heat treatment temperature is preferably 150 ° C. or higher. Further, as shown in FIG. 9, even when the heat treatment temperature is higher than 400 ° C., the carbon impurity content and the surplus oxygen content are almost unchanged. Therefore, in order to simplify the manufacturing process, the heat treatment temperature is preferably 400 ° C. or lower.
A semiconductor device manufacturing method according to the second embodiment of the present invention is shown in FIGS. The main difference between the present embodiment and the first embodiment is that, when the conductive film 4 is removed after the heat treatment, not all is removed, but only a certain thickness of the upper portion is removed, and the lower portion is left. It is a point to keep. By doing in this way, a semiconductor device can be formed efficiently.
[0029]
In addition, about the matter demonstrated using FIGS. 11-17 mentioned above, although the case where hafnium oxide was used as a gate insulating film was described, since it is thought that the same tendency is shown even if it uses zirconium oxide. The figure is omitted.
[0030]
FIG. 19 shows a cross-sectional view of the main part of a device to which the embodiment is applied. A gate electrode 5 is formed on the semiconductor substrate on which the element isolation region is formed via the gate insulating film 3, and source and drain regions corresponding to the gate electrode 5 are formed on the substrate. A plug 11 that communicates with the source or drain region is formed, and a wiring 12 that communicates with the plug 11 is formed.
[0031]
【The invention's effect】
According to the present invention, a highly reliable semiconductor device can be provided. In addition, a method for manufacturing a semiconductor device with a high yield can be provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a graph for explaining the dependence of the carbon impurity content and the surplus oxygen content in the gate insulating film on the thickness of the titanium film.
FIG. 3 is a graph for explaining the dependence of the carbon impurity content and the surplus oxygen content in the gate insulating film on the thickness of the titanium film.
FIG. 4 is a graph for explaining the dependence of the carbon impurity content and the excess oxygen content in the gate insulating film on the heat treatment temperature after the titanium film is formed.
FIG. 5 is a graph for explaining the dependence of the carbon impurity content and surplus oxygen content in the gate insulating film on the heat treatment temperature after the titanium film is formed.
FIG. 6 is a graph for explaining the dependence of the carbon impurity content and the excess oxygen content in the gate insulating film on the thickness of the aluminum film.
FIG. 7 is a graph for explaining the dependence of the carbon impurity content and the surplus oxygen content in the gate insulating film on the thickness of the aluminum film.
FIG. 8 is a graph for explaining the dependence of the carbon impurity content and the excess oxygen content in the gate insulating film on the heat treatment temperature after forming the aluminum film.
FIG. 9 is a graph for explaining the dependence of the carbon impurity content and the excess oxygen content in the gate insulating film on the heat treatment temperature after forming the aluminum film.
FIG. 10 is a cross-sectional view for explaining the method for manufacturing a semiconductor device according to the second embodiment of the invention.
FIG. 11 is a graph for explaining the carbon concentration dependence of the peel strength of the gate insulating film.
FIG. 12 is a graph for explaining the dependency of the peeling strength of the gate insulating film on the surplus oxygen concentration.
FIG. 13 is a graph for explaining the carbon concentration dependence of the interface layer thickness of the gate electrode film.
FIG. 14 is a graph for explaining the dependency of the interface layer thickness of the gate electrode film on the surplus oxygen concentration.
FIG. 15 is a graph for explaining the carbon concentration dependence of the grain boundary groove depth at the interface of the gate electrode film;
FIG. 16 is a graph for explaining the dependency of the grain boundary groove depth on the interface of the gate electrode film with the excess oxygen concentration.
FIG. 17 is a graph for explaining the dependency of the groove depth at the interface of the gate electrode film on the thickness of the interface layer.
FIG. 18 is a diagram for explaining a surface state of a gate insulating film;
FIG. 19 is a cross-sectional view of the main part of a device using an embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate, 2 ... Element isolation film, 3 ... Gate insulating film, 4 ... Conductive film, 5 ... Gate electrode, 6, 7, 8 ... Insulating film

Claims

半導体基板の一主面側に酸化ハフニウムを主構成材料とするゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上にチタンを主構成材料とする導電性膜を形成して３００℃以上７５０℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、
前記熱処理後の導電性膜を除去する工程と、
前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０７倍以上であることを特徴とする半導体装置の製造方法。A step of forming a gate insulating film of the oxide Hafuniu beam as a main constituent material on one main surface of the semiconductor substrate,
By heat treating the titanium ting conductive film which is formed by at 300 ° C. or higher 750 ° C. or less main component material on the gate insulating film, and a carbon impurity and excess oxygen contained in the gate insulating film Absorbing the conductive film ;
Removing the conductive film after the heat treatment;
Forming a gate electrode film on the gate insulating film after removing the conductive film, and the thickness of the conductive film is not less than 0.07 times the thickness of the gate insulating film. A method of manufacturing a semiconductor device.

半導体基板の一主面側に酸化ジルコニウムを主構成材料とするゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上にチタンを主構成材料とする導電性膜を形成して２５０℃以上６００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、
前記熱処理後の導電性膜を除去する工程と、
前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０４倍以上であることを特徴とする半導体装置の製造方法。 Forming a gate insulating film composed mainly of zirconium oxide on one main surface side of the semiconductor substrate;
A conductive film containing titanium as a main constituent material is formed on the gate insulating film, and heat-treated at 250 ° C. or higher and 600 ° C. or lower, so that carbon impurities and excess oxygen contained in the gate insulating film are reduced. A step of absorbing the conductive film;
Removing the conductive film after the heat treatment;
Forming a gate electrode film on the gate insulating film after removing the conductive film, and the thickness of the conductive film is not less than 0.04 times the thickness of the gate insulating film. A method of manufacturing a semiconductor device.

半導体基板の一主面側に酸化ハフニウムを主構成材料とするゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上にアルミニウムを主構成材料とする導電性膜を形成して２００℃以上５００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、
前記熱処理後の導電性膜を除去する工程と、
前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０９倍以上であることを特徴とする半導体装置の製造方法。 Forming a gate insulating film mainly composed of hafnium oxide on one main surface side of the semiconductor substrate;
A conductive film containing aluminum as a main constituent material is formed on the gate insulating film and heat-treated at 200 ° C. or higher and 500 ° C. or lower, so that carbon impurities and surplus oxygen contained in the gate insulating film are reduced. A step of absorbing the conductive film;
Removing the conductive film after the heat treatment;
Forming a gate electrode film on the gate insulating film after removing the conductive film, and the thickness of the conductive film is 0.09 times or more the thickness of the gate insulating film. A method of manufacturing a semiconductor device.

半導体基板の一主面側に酸化ジルコニウムを主構成材料とするゲート絶縁膜を成膜する工程と、
前記ゲート絶縁膜の上にアルミニウムを主構成材料とする導電性膜を形成して１５０℃以上４００℃以下で熱処理することにより、前記ゲート絶縁膜の中に含まれる炭素不純物と余剰酸素とを前記導電性膜に吸収させる工程と、
前記熱処理後の導電性膜を除去する工程と、
前記導電性膜除去後に、前記ゲート絶縁膜上に、ゲート電極膜を形成する工程とを備え、前記導電性膜の厚さは前記ゲート絶縁膜の厚さの０.０５倍以上であることを特徴とする半導体装置の製造方法。 Forming a gate insulating film composed mainly of zirconium oxide on one main surface side of the semiconductor substrate;
A conductive film containing aluminum as a main constituent material is formed on the gate insulating film and heat-treated at 150 ° C. or higher and 400 ° C. or lower, so that carbon impurities and surplus oxygen contained in the gate insulating film are reduced. A step of absorbing the conductive film;
Removing the conductive film after the heat treatment;
Forming a gate electrode film on the gate insulating film after removing the conductive film, and the thickness of the conductive film is 0.05 times or more the thickness of the gate insulating film. A method of manufacturing a semiconductor device.