JP4408830B2 - Manufacturing method of semiconductor device - Google Patents

Description

本発明は、メタル配線のバリアメタルとしてＴｉ膜をＣＶＤ法で形成し、メタル配線形成後にフッ化アンモン系の薬液で洗浄する半導体装置の製造方法に関し、特に、薬液洗浄によるメタル配線の膜剥がれを抑制することができる半導体装置の製造方法に関するものである。   The present invention relates to a method of manufacturing a semiconductor device in which a Ti film is formed as a barrier metal of a metal wiring by a CVD method and is cleaned with an ammonium fluoride-based chemical after the metal wiring is formed, and in particular, the metal wiring is peeled off by chemical cleaning. The present invention relates to a method for manufacturing a semiconductor device that can be suppressed.

図４は、従来の半導体装置の製造方法を示す工程断面図である。まず、図４（ａ）に示すように、シリコン基板１１上に下地酸化膜１２を形成し、下地酸化膜１２にホール１３を形成し、全面にＴｉ膜１４、ＴｉＮ膜１５及びタングステン膜１６を形成し、フォトリソグラフィ技術を用いてＴｉ膜１４、ＴｉＮ膜１５及びタングステン膜１６をパターニングしてメタル配線を形成する。   FIG. 4 is a process sectional view showing a conventional method of manufacturing a semiconductor device. First, as shown in FIG. 4A, a base oxide film 12 is formed on a silicon substrate 11, holes 13 are formed in the base oxide film 12, and a Ti film 14, a TiN film 15 and a tungsten film 16 are formed on the entire surface. Then, the Ti film 14, the TiN film 15, and the tungsten film 16 are patterned using a photolithography technique to form a metal wiring.

この時点でレジストマスクパターンの残りレジスト、配線側壁デポ、酸化膜上デポなどのデポポリマー（反応副生成物、以下ポリマーと呼ぶ）が残っている。これを除去するために低温アッシング処理を行う。この低温アッシング処理により、カーボンを多く含むポリマーは除去されるが、例えばＴｉを含むポリマーなどは低温アッシングでは除去されにくくポリマー残渣１９ａ，１９ｂとなる。   At this point, the remaining resist of the resist mask pattern, wiring sidewall deposits, and deposits on oxide films (reaction byproducts, hereinafter referred to as polymers) remain. In order to remove this, a low temperature ashing process is performed. This low-temperature ashing treatment removes a polymer containing a large amount of carbon, but for example, a polymer containing Ti is difficult to remove by low-temperature ashing to form polymer residues 19a and 19b.

そこで、図４（ｂ）に示すように、薬液洗浄によりポリマー残渣１９ａ，１９ｂを除去する。この薬液洗浄には用途に応じ様々な薬液が用いられるが、昨今のウェハの大口径化・枚葉化に伴い、薬液として常温でのポリマー除去性が良いフッ化アンモン系（ＮＨ_４Ｆ）を主成分としたものが用いられている。 Therefore, as shown in FIG. 4B, the polymer residues 19a and 19b are removed by chemical cleaning. Various chemical solutions are used for this chemical cleaning depending on the application. With the recent increase in wafer diameter and single wafer processing, ammonium fluoride (NH ₄ F), which has good polymer removability at room temperature, is used as the chemical solution. The main component is used.

しかし、従来の製造方法では、フッ化アンモン系薬液によりＴｉ膜１４と下地酸化膜１２の界面がサイドエッチされ、メタル配線の膜剥がれが起こるという問題があった。このメタル配線の膜剥がれは、Ｔｉ膜１４の成膜においてＴｉＣｌ_４系ＣＶＤ法のような６００℃以上の高温成膜法を用いると発生するが、スパッタ法などの４００℃以下の低温成膜法を用いれば回避することができる。また、スパッタ法では、物理的にＴｉ原子（又はクラスター分子）を下地酸化膜１２表面に打ち込むため、Ｔｉ膜１４と下地酸化膜１２の接触面積が大きくなり、かつ界面も緻密になって密着性が向上する。このことからも、スパッタ法を用いるとメタル配線の膜剥がれを防ぐことができる。 However, the conventional manufacturing method has a problem that the interface between the Ti film 14 and the base oxide film 12 is side-etched by the ammonium fluoride chemical solution, and the metal wiring is peeled off. The film peeling of the metal wiring occurs when a Ti film 14 is formed by using a high temperature film forming method of 600 ° C. or higher such as a TiCl ₄ CVD method, but a low temperature film forming method of 400 ° C. or lower such as a sputtering method. Can be avoided. Further, in the sputtering method, since Ti atoms (or cluster molecules) are physically implanted into the surface of the base oxide film 12, the contact area between the Ti film 14 and the base oxide film 12 becomes large, and the interface becomes dense and adheres. Will improve. Also from this, it is possible to prevent the metal wiring from peeling off by using the sputtering method.

しかし、高集積化・微細化によりホールが高アスペクトとなっているのに対し、スパッタ法では十分なホールカバレッジ（被覆性）を得ることができない。従って、Ｔｉ膜の成膜においてＣＶＤ法を用いる必要がある。   However, while holes have a high aspect due to high integration and miniaturization, sufficient hole coverage (coverability) cannot be obtained by sputtering. Therefore, it is necessary to use the CVD method in forming the Ti film.

本発明は、上述のような課題を解決するためになされたもので、その目的は、メタル配線のバリアメタルとしてＴｉ膜をＣＶＤ法で形成し、メタル配線形成後にフッ化アンモン系の薬液で洗浄する場合に、薬液洗浄によるメタル配線の膜剥がれを抑制することができる半導体装置の製造方法を得るものである。   The present invention has been made to solve the above-described problems, and its purpose is to form a Ti film as a barrier metal of a metal wiring by a CVD method, and to clean the metal wiring with an ammonium fluoride-based chemical solution after forming the metal wiring. In this case, a semiconductor device manufacturing method capable of suppressing the peeling of the metal wiring film due to the chemical cleaning is obtained.

本発明に係る半導体装置の製造方法は、下地酸化膜上にＴｉ膜をＣＶＤ法で形成する工程と、Ｔｉ膜上にメタル膜を形成する工程と、メタル膜及びＴｉ膜をパターニングしてメタル配線を形成する工程と、Ｔｉ膜の側面を酸化する酸化工程と、この酸化工程の後に全面をフッ化アンモン系の薬液で洗浄する工程とを有する。本発明のその他の特徴は以下に明らかにする。   A method of manufacturing a semiconductor device according to the present invention includes a step of forming a Ti film on a base oxide film by a CVD method, a step of forming a metal film on the Ti film, and patterning the metal film and the Ti film to form a metal wiring. , An oxidation step for oxidizing the side surfaces of the Ti film, and a step for washing the entire surface with an ammonium fluoride-based chemical after the oxidation step. Other features of the present invention will become apparent below.

本発明により、メタル配線のバリアメタルとしてＴｉ膜をＣＶＤ法で形成し、メタル配線形成後にフッ化アンモン系の薬液で洗浄する場合に、薬液洗浄によるメタル配線の膜剥がれを抑制することができる。   According to the present invention, when a Ti film is formed as a barrier metal of a metal wiring by a CVD method and is cleaned with an ammonium fluoride-based chemical after forming the metal wiring, it is possible to suppress peeling of the metal wiring due to the chemical cleaning.

実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法について図１及び２を参照しながら説明する。 Embodiment 1 FIG.
A method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.

まず、図１（ａ）に示すように、シリコン基板１１上にＳｉＯ_２からなる下地酸化膜１２を成膜する。この際、原料ガスとしてＴＥＯＳを用い、成膜温度６８０℃程度の低圧ＣＶＤ法を用いる。そして、例えばフォトリソグラフィ技術を用いてレジストマスクパターン（図示せず）を形成した後、ＣＦ_４，Ｃ_４Ｆ_８，ＣＨＦ_３などのエッチングガス又はそれらにＡｒガスを混ぜた混合ガスを用いたドライエッチング法により、下地酸化膜１２に微細なホール１３を形成する。 First, as shown in FIG. 1A, a base oxide film 12 made of SiO _{2 is formed} on a silicon substrate 11. At this time, TEOS is used as a source gas, and a low pressure CVD method with a film forming temperature of about 680 ° C. is used. Then, for example, after a resist mask pattern (not shown) is formed using a photolithography technique, a dry process using an etching gas such as CF ₄ , C ₄ F ₈ , CHF ₃ or a mixed gas obtained by mixing Ar gas with them is used. Fine holes 13 are formed in the base oxide film 12 by etching.

次に、図１（ｂ）に示すように、下地酸化膜１２上に、バリアメタルとしてＴｉ膜１４及びＴｉＮ膜１５をＣＶＤ法により成膜する。この際、ＴｉＣｌ_４を原料ガスとし、成膜温度を７００℃程度とする。バリアメタルの膜厚はデバイスの電気特性や信頼性などで規定され、ここでは１０ｎｍのＴｉＮ膜及び１０ｎｍのＴｉ膜の二層バリアメタルを形成した。 Next, as shown in FIG. 1B, a Ti film 14 and a TiN film 15 are formed as a barrier metal on the base oxide film 12 by a CVD method. At this time, TiCl ₄ is used as a source gas, and the film forming temperature is set to about 700 ° C. The thickness of the barrier metal is defined by the electrical characteristics and reliability of the device. Here, a double-layer barrier metal of a 10 nm TiN film and a 10 nm Ti film was formed.

次に、図１（ｃ）に示すように、ＴｉＮ膜１５上にメタル膜であるタングステン膜１６をＣＶＤ法により成膜する。この際、ＷＦ_６とＨ_２を含んだガス雰囲気とし、成膜温度を４５０℃程度とする。そして、図１（ｄ）に示すように、フォト・リソグラフィー技術を用いてレジストマスクパターン１７を形成する。 Next, as shown in FIG. 1C, a tungsten film 16 which is a metal film is formed on the TiN film 15 by a CVD method. At this time, a gas atmosphere containing WF ₆ and H ₂ is used, and the film forming temperature is set to about 450 ° C. Then, as shown in FIG. 1D, a resist mask pattern 17 is formed by using a photolithographic technique.

次に、図２（ａ）に示すように、レジストマスクパターン１７をマスクとし、ＳＦ_６やＣｌ_２などのエッチングガスを含んだ混合ガスを用いたドライエッチング法により、タングステン膜１６、ＴｉＮ膜１５及びＴｉ膜１４をパターニングしてメタル配線を形成する。この際、レジストマスクパターン１７や配線側壁デポ１８ａ，酸化膜上デポ１８ｂなどのポリマーが残る。 Next, as shown in FIG. 2A, the tungsten film 16 and the TiN film 15 are formed by a dry etching method using a mixed gas containing an etching gas such as SF ₆ or Cl ₂ using the resist mask pattern 17 as a mask. The Ti film 14 is patterned to form a metal wiring. At this time, polymers such as the resist mask pattern 17, the wiring sidewall deposit 18a, and the oxide deposit 18b remain.

これらを除去するために、Ｏ_２，ＣＦ_４，ＣＨＦ_３などを含んだ混合ガスプラズマで低温アッシング処理を行う。ここで、温度は特に規定されるものでは無く、０〜１００℃程度の温度で処理を行うのが一般的で、ここでは室温でアッシングを行う。なお、高温でアッシングを行わないのは、ＣＦ系のポリマーが高温アッシングの最中に硬化し、却って除去が困難になることを防ぐためである。 In order to remove these, low temperature ashing treatment is performed with a mixed gas plasma containing O ₂ , CF ₄ , CHF _{3, and the} like. Here, the temperature is not particularly specified, and the treatment is generally performed at a temperature of about 0 to 100 ° C. Here, ashing is performed at room temperature. The reason why ashing is not performed at a high temperature is to prevent the CF-based polymer from being hardened during high-temperature ashing and becoming difficult to remove.

この低温アッシングにおいて、カーボンを多く含むポリマーは除去されるが、Ｔｉを含むポリマーなど除去されにくいため、図２（ｂ）に示すようにポリマー残渣１９ａ，１９ｂが残る。そこで、薬液洗浄にてポリマー残渣１９ａ，１９ｂを除去する必要があるが、実施の形態１では薬液洗浄の前に２５０℃の高温下で酸素プラズマに曝して酸化処理を行う。   In this low temperature ashing, a polymer containing a large amount of carbon is removed, but a polymer containing Ti or the like is difficult to remove, so that polymer residues 19a and 19b remain as shown in FIG. Therefore, it is necessary to remove the polymer residues 19a and 19b by chemical cleaning, but in the first embodiment, the oxidation treatment is performed by exposure to oxygen plasma at a high temperature of 250 ° C. before the chemical cleaning.

図３は、Ｔｉ膜の側面付近についてのＴＥＭ−ＥＥＬＳ（Electron Energy Loss Spectroscopy）解析結果を示す図である。酸化処理前は図３（ａ）に示すようにＴｉのピークのみが検出されるが、酸化処理後は図３（ｂ）に示すようにＴｉＯｘ（０＜ｘ≦２）のピークも検出される。これにより、Ｔｉ膜の側面が酸化されてＴｉＯｘ（０＜ｘ≦２）が形成されていることが確認された。   FIG. 3 is a diagram showing a TEM-EELS (Electron Energy Loss Spectroscopy) analysis result in the vicinity of the side surface of the Ti film. Before the oxidation treatment, only the Ti peak is detected as shown in FIG. 3A, but after the oxidation treatment, the TiOx (0 <x ≦ 2) peak is also detected as shown in FIG. 3B. . Thereby, it was confirmed that the side surface of the Ti film was oxidized to form TiOx (0 <x ≦ 2).

この酸化処理により、図２（ｃ）に示すように、Ｔｉ膜１４の側面を酸化して側壁酸化膜２０を形成する。この酸化工程の後に、図２（ｄ）に示すように、全面をフッ化アンモン系の薬液で洗浄して、ポリマー残渣１９ａ，１９ｂを除去する。   By this oxidation treatment, as shown in FIG. 2C, the side surface of the Ti film 14 is oxidized to form a sidewall oxide film 20. After this oxidation step, as shown in FIG. 2D, the entire surface is washed with an ammonium fluoride chemical solution to remove the polymer residues 19a and 19b.

ここで、フッ化アンモン系の薬液ではＴｉＯｘ膜がエッチングされず、ＳｉＯ_２のエッチングレートも０．５２ｎｍ／ｍｉｎと非常に小さいことが実験で確認されている。そして、ＴｉＯｘ膜とＳｉＯ_２膜の界面にＴｉ−Ｏ−Ｓｉの強いボンディングが形成されている。従って、Ｔｉ膜１４と下地酸化膜１２の界面の対薬品性が向上するため、フッ化アンモン系の薬液処理によるメタル配線の膜剥がれを抑制することができる。なお、一般にＴｉ−Ｏのボンディングは強固であり安定した結合状態を保っているため、フッ化アンモン系以外の薬液に対しても同様の効果が期待できる。 Here, it has been confirmed by experiments that the TiOx film is not etched with an ammonium fluoride-based chemical, and the etching rate of SiO ₂ is as very low as 0.52 nm / min. A strong bond of Ti—O—Si is formed at the interface between the TiOx film and the SiO ₂ film. Accordingly, since the chemical resistance at the interface between the Ti film 14 and the base oxide film 12 is improved, it is possible to suppress peeling of the metal wiring due to the ammonium fluoride chemical treatment. Since Ti—O bonding is generally strong and maintains a stable bonding state, the same effect can be expected for chemicals other than ammonium fluoride.

また、酸素プラズマ処理温度が高過ぎるとタングステンが酸化されるが、３００℃以下であればタングステンの過剰酸化が生じないことが実験で確認されている。また、２００℃以上であればメタル配線の膜剥がれが生じないことが実験で確認されている。   In addition, tungsten is oxidized when the oxygen plasma treatment temperature is too high, but it has been confirmed by experiments that tungsten is not excessively oxidized at 300 ° C. or lower. Further, it has been experimentally confirmed that the metal wiring does not peel off at 200 ° C. or higher.

また、薬液洗浄における下地酸化膜のエッチレートを０．５２ｎｍ／ｍｉｎとし、薬液洗浄の時間を９０秒程度とすると、ＴｉＯｘ膜の膜厚は、倍のマージンを含め０．５２×９０÷６０×２＝１．５６ｎｍ以上であることが望ましい。実際、処理時間が１８０秒の場合でも、ＴｉＯｘ膜の膜厚が４．９ｎｍでメタル配線の膜剥がれが発生しないことがＥＥＬＳ分析で確認された。このことから、ＴｉＯｘ膜の膜厚は２．５ｎｍ以上であることが更に望ましい。   If the etch rate of the base oxide film in the chemical cleaning is 0.52 nm / min and the cleaning time is about 90 seconds, the thickness of the TiOx film is 0.52 × 90 ÷ 60 × including a double margin. It is desirable that 2 = 1.56 nm or more. Actually, it was confirmed by EELS analysis that even when the processing time was 180 seconds, the film thickness of the TiOx film was 4.9 nm and the metal wiring did not peel off. Therefore, it is more desirable that the thickness of the TiOx film is 2.5 nm or more.

一方、酸化工程においてタングステンも酸化されるが、ＴｉＯｘ膜の膜厚が７．９ｎｍ以下となる酸化条件であればタングステンが酸化されてもデバイス特性的に問題無いことが確認されている。従って、バラツキを２０％とすると、ＴｉＯｘ膜の膜厚は１０ｎｍ以下であることが望ましい。   On the other hand, tungsten is also oxidized in the oxidation step. However, it has been confirmed that there is no problem in device characteristics even if tungsten is oxidized under an oxidation condition in which the film thickness of the TiOx film is 7.9 nm or less. Therefore, when the variation is 20%, the thickness of the TiOx film is desirably 10 nm or less.

実施の形態２．
実施の形態２では、酸素プラズマ処理をＯ_２／Ｎ_２雰囲気中で行う。その他の工程は実施の形態１と同様である。このようにＯ_２／Ｎ_２条件化で酸化を行うと、Ｔｉ膜の側面にＴｉＯＮｘ（酸化窒化チタン）膜が形成されることがＥＥＬＳ分析で確かめられている。この場合も、実施の形態１同様にメタル配線の膜剥がれが抑制することができる。 Embodiment 2. FIG.
In Embodiment 2, oxygen plasma treatment is performed in an O ₂ / N ₂ atmosphere. Other steps are the same as those in the first embodiment. It is confirmed by EELS analysis that a TiONx (titanium oxynitride) film is formed on the side surface of the Ti film when oxidation is performed under the O ₂ / N ₂ condition. Also in this case, film peeling of the metal wiring can be suppressed as in the first embodiment.

また、Ｎ_２の流量比（＝Ｎ_２／[Ｏ_２＋Ｎ_２]）は５〜２５％の間が望ましく、この場合は酸化レートがＯ_２単独より１．７〜２．１倍になる。従って、実施の形態１に比べて処理時間を短くでき、スループットの向上を図ることができる。 The flow rate ratio of _{N 2 (= N 2 / [} O 2 + N 2]) has between 5-25% preferably, in this case the oxidation rate is 1.7 to 2.1 times than the _{O 2} alone. Therefore, the processing time can be shortened compared with Embodiment 1, and the throughput can be improved.

実施の形態３．
実施の形態３では、酸化工程において、Ｏ_２＋Ｈ_２Ｏプラズマ処理（水アッシング）を行う。その他の工程は実施の形態１と同様である。これにより、実施の形態１同様にＴｉ膜の側面が酸化されてメタル配線の膜剥がれを抑制することができ、さらに酸化レートを上げることもできる。 Embodiment 3 FIG.
In Embodiment 3, in the oxidation step, O ₂ + H ₂ O plasma treatment (water ashing) is performed. Other steps are the same as those in the first embodiment. As a result, as in the first embodiment, the side surfaces of the Ti film are oxidized to prevent the metal wiring from peeling off, and the oxidation rate can be increased.

実施の形態４．
実施の形態４では、酸化工程において、オゾンアッシングを行う。その他の工程は実施の形態１と同様である。これにより、実施の形態１同様にＴｉ膜の側面が酸化されてメタル配線の膜剥がれを抑制することができ、かつプラズマチャージアップダメージを回避することもできる。 Embodiment 4 FIG.
In Embodiment 4, ozone ashing is performed in the oxidation step. Other steps are the same as those in the first embodiment. As a result, as in the first embodiment, the side surfaces of the Ti film are oxidized to prevent the metal wiring from being peeled off, and plasma charge-up damage can be avoided.

本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図（その１）である。It is process sectional drawing (the 1) which shows the manufacturing method of the semiconductor device which concerns on Embodiment 1 of this invention. 本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図（その２）である。FIG. 10 is a process cross-sectional view (No. 2) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the invention; Ｔｉ膜の側面付近についてのＴＥＭ−ＥＥＬＳ解析結果を示す図である。It is a figure which shows the TEM-EELS analysis result about the side surface vicinity of Ti film | membrane. 従来の半導体装置の製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method of the conventional semiconductor device.

符号の説明Explanation of symbols

１１ シリコン基板
１２ 下地酸化膜
１３ ホール
１４ ＴｉＮ膜
１５ Ｔｉ膜
１６ タングステン膜
１９ａ，１９ｂ ポリマー残渣
２０ 側壁酸化膜 11 Silicon substrate 12 Base oxide film 13 Hole 14 TiN film 15 Ti film 16 Tungsten film 19a, 19b Polymer residue 20 Side wall oxide film

Claims (7)

下地酸化膜上にＴｉ膜をＣＶＤ法で形成する工程と、
前記Ｔｉ膜上にメタル膜を形成する工程と、
前記メタル膜及び前記Ｔｉ膜をパターニングしてメタル配線を形成する工程と、
前記Ｔｉ膜の側面を酸化する酸化工程と、
前記酸化工程の後に全面をフッ化アンモン系の薬液で洗浄する工程とを有することを特徴とする半導体装置の製造方法。 Forming a Ti film on the underlying oxide film by a CVD method;
Forming a metal film on the Ti film;
Patterning the metal film and the Ti film to form a metal wiring;
An oxidation step of oxidizing the side surface of the Ti film;
And a step of cleaning the entire surface with an ammonium fluoride-based chemical solution after the oxidation step. 前記酸化工程において、酸素プラズマに晒して酸化処理を行うことを特徴とする請求項１記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein in the oxidation step, an oxidation process is performed by exposure to oxygen plasma. 前記酸化工程において、酸素プラズマ処理温度が２００℃以上３００℃以下であることを特徴とする請求項２記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 2, wherein, in the oxidation step, an oxygen plasma treatment temperature is 200 ° C. or higher and 300 ° C. or lower. 前記Ｔｉ膜の側面に形成するＴｉＯｘ膜の膜厚を２．５ｎｍ以上１０ｎｍ以下とすることを特徴とする請求項１に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein a film thickness of the TiOx film formed on the side surface of the Ti film is 2.5 nm or more and 10 nm or less. 酸素プラズマ処理をＯ_２／Ｎ_２雰囲気中で行うことを特徴する請求項２記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 2, wherein the oxygen plasma treatment is performed in an O ₂ / N ₂ atmosphere. 前記酸化工程において、Ｏ_２＋Ｈ_２Ｏプラズマ処理を行うことを特徴とする請求項２記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim ₂ , wherein an O ₂ + H ₂ O plasma treatment is performed in the oxidation step. 前記酸化工程において、オゾンアッシングを行うことを特徴とする請求項２記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 2, wherein ozone ashing is performed in the oxidation step.

Images