JP2011151283A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2011151283A
JP2011151283A JP2010012819A JP2010012819A JP2011151283A JP 2011151283 A JP2011151283 A JP 2011151283A JP 2010012819 A JP2010012819 A JP 2010012819A JP 2010012819 A JP2010012819 A JP 2010012819A JP 2011151283 A JP2011151283 A JP 2011151283A
Authority
JP
Japan
Prior art keywords
wiring
opening
semiconductor device
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010012819A
Other languages
Japanese (ja)
Inventor
Yoshiko Kasama
佳子 笠間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010012819A priority Critical patent/JP2011151283A/en
Publication of JP2011151283A publication Critical patent/JP2011151283A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a semiconductor device having fine wiring in a high yield with high reliability. <P>SOLUTION: A method of manufacturing the semiconductor device includes steps of: (S101) forming lower-layer wiring; (S102) forming an insulating film on the lower-layer wiring; (S103) forming resist on the insulating film; (S104) forming an opening for exposing the lower-layer wiring through dry etching using the resist as a mask; (S105) cleaning the opening using a cleaning liquid; and (S106) rinsing the opening having been cleaned. In the step S106, a rinsing liquid and a reducing gas are discharged from a two-fluid nozzle to rinse the bottom portion of the opening. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

半導体素子の最小寸法が50nm程度まで微細化されるに伴い、下層配線と上層配線とのコンタクト部分における残渣や配線の腐食が無視できなくなっている。   As the minimum dimension of the semiconductor element is miniaturized to about 50 nm, residue and wiring corrosion at the contact portion between the lower layer wiring and the upper layer wiring cannot be ignored.

特許文献1には、レジストをマスクとしたドライエッチングによるビアの形成時にエッチング残渣が発生することが記載されている。また、このエッチング残渣を洗浄した後の水によるリンス条件下では、銅(Cu)配線が溶出及び酸化することが記載されている。そこで、特許文献1では、イソプロピルアルコールによりビアを洗浄することで、その後水によってリンスする際に、配線層を構成する金属がイオン化して溶出又は酸化されることを防止することができることが記載されている。   Patent Document 1 describes that an etching residue is generated when a via is formed by dry etching using a resist as a mask. In addition, it is described that copper (Cu) wiring is eluted and oxidized under the condition of rinsing with water after cleaning the etching residue. Therefore, Patent Document 1 describes that by washing a via with isopropyl alcohol, the metal constituting the wiring layer can be prevented from being ionized and eluted or oxidized when rinsing with water thereafter. ing.

また、特許文献2には、基板上の絶縁膜にコンタクトホールを形成した後の洗浄工程でリン酸アンモニウム水溶液を用い、その後水素水を用いて基板をリンスすることが記載されている。これにより、絶縁膜の過剰なエッチングを抑制しながら、ホール底部のレジスト残渣やポリマー等を確実に除去することができ、かつ、リフトオフされた残渣等が基板に再付着することを防止できることが記載されている。   Patent Document 2 describes that an aqueous ammonium phosphate solution is used in a cleaning process after forming a contact hole in an insulating film on a substrate, and then the substrate is rinsed with hydrogen water. As a result, it is possible to reliably remove the resist residue, polymer, etc. at the bottom of the hole while suppressing excessive etching of the insulating film, and to prevent the lifted-off residue, etc. from reattaching to the substrate. Has been.

また、非特許文献1には、酸化還元電位の低いリンス水をノズルからウェハに供給することで、洗浄条件下におけるビア内の銅配線のエッチング量を半分以下にすることができ、銅配線の腐食を抑制できることが記載されている。   In Non-Patent Document 1, by supplying rinse water having a low oxidation-reduction potential from the nozzle to the wafer, the etching amount of the copper wiring in the via under the cleaning condition can be reduced to half or less. It is described that corrosion can be suppressed.

なお、一般的な半導体ウェハの洗浄方法として、二流体ノズルを用いて処理液をウェハ表面に供給することで、ウェハ表面の異物を除去することが知られている(例えば、特許文献3乃至5)。   As a general method for cleaning a semiconductor wafer, it is known to remove foreign matters on the wafer surface by supplying a treatment liquid to the wafer surface using a two-fluid nozzle (for example, Patent Documents 3 to 5). ).

特開2003−124316号公報JP 2003-124316 A 特開2005−85981号公報JP 2005-85981 A 特開2008−153322号公報JP 2008-153322 A 特開2008−108829号公報JP 2008-108829 A 特開2008−112837号公報JP 2008-112837 A

第55回応用物理学関係連合講演会 講演予稿集、2008年、今井正芳ら、873頁、29a−ZK−1055th Joint Conference on Applied Physics Lecture Proceedings, 2008, Masayoshi Imai et al., 873 pages, 29a-ZK-10

しかしながら、配線がさらに微細化した半導体装置の製造プロセスにおいては、上記文献記載の技術では、下層配線と上層配線とのコンタクト部分に付着するレジストの残渣を除去することができなかった。すなわち、開口径が100nmを下回って微細化が進むことにより、絶縁膜内に形成された開口部に気泡が混入し、開口部の底部にまでリンス液が十分に到達できないという問題があった。そのため、洗浄工程においてリフトオフされたレジスト残渣の再付着を防止することができなかった。   However, in the manufacturing process of the semiconductor device in which the wiring is further miniaturized, the technique described in the above literature cannot remove the resist residue adhering to the contact portion between the lower layer wiring and the upper layer wiring. That is, when the opening diameter is smaller than 100 nm and miniaturization proceeds, there is a problem that bubbles are mixed into the opening formed in the insulating film, and the rinse liquid cannot sufficiently reach the bottom of the opening. For this reason, it has been impossible to prevent re-adhesion of the resist residue lifted off in the cleaning process.

また、非特許文献1の技術を半導体装置の製造プロセスに導入しようとすると、還元水の調製装置とノズルとの間の配管で空気に触れることにより、還元水が酸化されて劣化してしまうということがあった。そのため、銅配線の腐食を十分に防止することができなかった。   Further, if the technique of Non-Patent Document 1 is to be introduced into the manufacturing process of a semiconductor device, the reduced water will be oxidized and deteriorated by touching the air through the piping between the reduced water preparation device and the nozzle. There was a thing. Therefore, corrosion of the copper wiring could not be sufficiently prevented.

したがって、上記文献の技術では、微細配線を有する半導体装置を高信頼性及び高歩留まりで得ることが困難だった。   Therefore, it has been difficult to obtain a semiconductor device having fine wiring with high reliability and high yield by the technique disclosed in the above document.

本発明によれば、
下層配線を形成する工程と、
前記下層配線上に絶縁膜を形成する工程と、
前記絶縁膜上にレジストを形成する工程と、
前記レジストをマスクとしてドライエッチングにより前記下層配線を露出する開口部を形成する工程と、
前記開口部を洗浄液を用いて洗浄する工程と、
洗浄した前記開口部をリンスする工程と、
含み、
リンスする前記工程において、リンス液と還元性ガスとを二流体ノズルから吐出して、前記開口部の底部をリンスする、半導体装置の製造方法
が提供される。
According to the present invention,
Forming a lower layer wiring;
Forming an insulating film on the lower wiring;
Forming a resist on the insulating film;
Forming an opening exposing the lower layer wiring by dry etching using the resist as a mask;
Cleaning the opening with a cleaning liquid;
Rinsing the cleaned opening;
Including
In the rinsing step, a semiconductor device manufacturing method is provided in which a rinsing liquid and a reducing gas are discharged from a two-fluid nozzle to rinse the bottom of the opening.

この発明によれば、二流体ノズルを用いてリンス液と還元性ガスとを吐出して開口部をリンスする。これにより開口部の底部に気泡が混入しにくくなるため、開口部の底部にまでリンス液を到達させて、洗浄液で除去されたレジストの残渣の再付着を防止することができる。また、開口部に供給する直前に調製された酸化還元電位の低いリンス液でリンスすることができるため、より確実に配線の腐食を防止することができる。したがって、微細な配線を有する半導体装置であっても、高信頼性かつ高歩留まりで得ることができる。   According to the present invention, the opening is rinsed by discharging the rinsing liquid and the reducing gas using the two-fluid nozzle. This makes it difficult for air bubbles to enter the bottom of the opening, so that the rinsing liquid can reach the bottom of the opening to prevent re-adhesion of the resist residue removed by the cleaning liquid. Moreover, since it can rinse with the rinse liquid with the low oxidation-reduction potential prepared immediately before supplying to an opening part, corrosion of wiring can be prevented more reliably. Therefore, even a semiconductor device having fine wiring can be obtained with high reliability and high yield.

本発明によれば、高信頼性で高歩留まりの半導体装置を得ることができる。   According to the present invention, a highly reliable and high yield semiconductor device can be obtained.

実施の形態に係る半導体装置の製造方法を示すフローチャートである。3 is a flowchart showing a method for manufacturing a semiconductor device according to an embodiment. 実施の形態に係る半導体装置の製造方法を説明する模式的な断面図である。It is typical sectional drawing explaining the manufacturing method of the semiconductor device which concerns on embodiment. 実施の形態に係る半導体装置の製造方法を説明する模式的な断面図である。It is typical sectional drawing explaining the manufacturing method of the semiconductor device which concerns on embodiment. 実施の形態に係る半導体装置の製造方法で用いる二流体ノズルを示す模式的な断面図である。It is typical sectional drawing which shows the two-fluid nozzle used with the manufacturing method of the semiconductor device which concerns on embodiment. 実施例の結果を示す図である。It is a figure which shows the result of an Example. 従来技術を説明する図である。It is a figure explaining a prior art. 従来技術を説明する図である。It is a figure explaining a prior art.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

図1は、本実施形態の半導体装置の製造工程の一部を示すフローチャートである。本実施形態は、下層配線を形成する工程(ステップS101)と、下層配線上に絶縁膜を形成する工程(ステップS102)と、絶縁膜上にレジストを形成する工程(ステップS103)と、レジストをマスクとしてドライエッチングにより下層配線を露出する開口部を形成する工程(ステップS104)と、開口部を洗浄液を用いて洗浄する工程(ステップS105)と、洗浄した開口部をリンスする工程(ステップS106)と、含む。ステップS106では、リンス液と還元性ガスとを二流体ノズルから吐出して、開口部の底部をリンスする。   FIG. 1 is a flowchart showing a part of the manufacturing process of the semiconductor device of this embodiment. In the present embodiment, a step of forming a lower layer wiring (step S101), a step of forming an insulating film on the lower layer wiring (step S102), a step of forming a resist on the insulating film (step S103), A step of forming an opening exposing the lower layer wiring by dry etching as a mask (step S104), a step of cleaning the opening with a cleaning liquid (step S105), and a step of rinsing the cleaned opening (step S106) And including. In step S106, the rinse liquid and the reducing gas are discharged from the two-fluid nozzle to rinse the bottom of the opening.

ついで、開口部を乾燥した後(ステップS107)、開口部に金属膜を埋めこみ、下層配線上に上層配線を形成する(ステップS108)。   Next, after the opening is dried (step S107), a metal film is embedded in the opening to form an upper layer wiring on the lower layer wiring (step S108).

以下、図1乃至3を用いて具体的に本実施形態の製造工程について説明する。まず、シリコンウェハ(図示しない)上にCVD(Chemical Vapor Deposition)法により層間絶縁膜201を成膜する(図2(a))。層間絶縁膜201は、たとえば、SiOC膜や多孔質膜等の低誘電率膜とする。低誘電率膜とは、比誘電率がSiO膜(比誘電率3.9〜4.0)以下の絶縁膜であり、本実施形態では、たとえば、比誘電率膜が2.0〜3.0の絶縁膜とすることができる。 Hereinafter, the manufacturing process of the present embodiment will be specifically described with reference to FIGS. First, an interlayer insulating film 201 is formed on a silicon wafer (not shown) by a CVD (Chemical Vapor Deposition) method (FIG. 2A). The interlayer insulating film 201 is, for example, a low dielectric constant film such as a SiOC film or a porous film. The low dielectric constant film is an insulating film having a relative dielectric constant of SiO 2 film (relative dielectric constant 3.9 to 4.0) or less. In this embodiment, for example, the relative dielectric constant film is 2.0 to 3 0.0 insulating film.

ついで、パターン20aを有するレジスト202を層間絶縁膜201上に形成し(図2(b))、レジスト202をマスクとして、層間絶縁膜201をドライエッチングし、配線溝20bを形成する(図2(c))。   Next, a resist 202 having a pattern 20a is formed on the interlayer insulating film 201 (FIG. 2B), and the interlayer insulating film 201 is dry-etched using the resist 202 as a mask to form a wiring groove 20b (FIG. 2B). c)).

レジスト202をアッシングにより除去した後、配線溝20bにタンタル(Ta)、チタン(Ti)等を含むバリア膜203を形成し、さらに、バリア膜203上に銅(Cu)膜を成膜する。ついで、CMP(Chemical Mechanical Polishing)により配線溝20bの内部以外に形成されたバリア膜及びCu膜を除去しCu配線20(下層配線)を形成する(ステップS101、図2(d))。なお、Cu配線20は、銀(Ag)や銅と銀との合金であってもよい。   After the resist 202 is removed by ashing, a barrier film 203 containing tantalum (Ta), titanium (Ti), or the like is formed in the wiring groove 20b, and a copper (Cu) film is formed on the barrier film 203. Next, the Cu film 20 (lower layer wiring) is formed by removing the barrier film and the Cu film formed outside the wiring trench 20b by CMP (Chemical Mechanical Polishing) (step S101, FIG. 2D). The Cu wiring 20 may be silver (Ag) or an alloy of copper and silver.

その後、Cu配線20を覆うように拡散防止膜204を形成する(図2(e))。拡散防止膜204は、例えば、SiN、SiCN、SiC等で形成する。   Thereafter, a diffusion prevention film 204 is formed so as to cover the Cu wiring 20 (FIG. 2E). The diffusion prevention film 204 is made of, for example, SiN, SiCN, SiC, or the like.

図3に移り、拡散防止膜204上に層間絶縁膜301を形成する(ステップS102、図3(a))。層間絶縁膜301は、層間絶縁膜201と同様なものを用いることができる。   Turning to FIG. 3, an interlayer insulating film 301 is formed on the diffusion prevention film 204 (step S102, FIG. 3A). The interlayer insulating film 301 can be similar to the interlayer insulating film 201.

ついで、パターン30aを有するレジスト302を層間絶縁膜301上に形成し(ステップS103、図3(b))、レジスト302をマスクとして、層間絶縁膜301をドライエッチングする(図3(c))。その後、レジスト302をアッシングにより除去し、エッチバックにより拡散防止膜204を除去する。こうすることで、Cu配線20を露出してビア30b(開口部)を形成する(ステップS104、図3(d))。このとき、ビア30bには、レジスト302由来のエッチング残渣(デポ)Dが付着している。なお、ビア30bの底部の径は、60nm程度以下である。   Next, a resist 302 having a pattern 30a is formed on the interlayer insulating film 301 (step S103, FIG. 3B), and the interlayer insulating film 301 is dry-etched using the resist 302 as a mask (FIG. 3C). Thereafter, the resist 302 is removed by ashing, and the diffusion prevention film 204 is removed by etch back. By doing so, the Cu wiring 20 is exposed to form a via 30b (opening) (step S104, FIG. 3D). At this time, an etching residue (depot) D derived from the resist 302 is attached to the via 30b. Note that the diameter of the bottom of the via 30b is about 60 nm or less.

つづいて、洗浄液をビア30bの内部、層間絶縁膜301の表面及びシリコン基板表面に供給して、デポDを除去する。洗浄液には、一般的なレジスト剥離液を用いることができ、たとえば、N,N'−ジメチルホルムアミド(DMF)等の有機アミン化合物又はジメチルスルホキシド(DMSO)等の硫黄化合物からなる水溶性有機溶剤を用いることができる。こうすることで、ビア30bの内部が洗浄される(ステップS105)。   Subsequently, a cleaning solution is supplied to the inside of the via 30b, the surface of the interlayer insulating film 301, and the surface of the silicon substrate to remove the deposit D. As the cleaning solution, a general resist stripping solution can be used. For example, a water-soluble organic solvent composed of an organic amine compound such as N, N′-dimethylformamide (DMF) or a sulfur compound such as dimethyl sulfoxide (DMSO) is used. Can be used. By doing so, the inside of the via 30b is cleaned (step S105).

その後、リンス液と還元性ガスとを二流体ノズルから吐出して、ビア30bの底部をリンスする(ステップS106)。   Thereafter, the rinse liquid and the reducing gas are discharged from the two-fluid nozzle to rinse the bottom of the via 30b (step S106).

本実施形態において、リンス液とは、水を含む液体であればどのようなものであってもよいが、リンス液として、好ましくは、純水(DIW)、アルカリ水等を用いることができる。具体的には、pH7〜11の弱アルカリ水が好ましく、アンモニア水が特に好ましい。アンモニア水の濃度は、0.1ppm以上1000ppm以下が好ましい。また、還元性ガスとしては、たとえば、水素ガス、一酸化炭素ガス等を用いることができる。Cu配線20の場合、アンモニア水と水素ガスとの組み合わせがCu腐食を確実に防止できるため、特に好ましい。   In the present embodiment, the rinsing liquid may be any liquid as long as it contains water, but pure water (DIW), alkaline water, or the like can be preferably used as the rinsing liquid. Specifically, weak alkaline water having a pH of 7 to 11 is preferable, and ammonia water is particularly preferable. The concentration of the ammonia water is preferably from 0.1 ppm to 1000 ppm. Moreover, as reducing gas, hydrogen gas, carbon monoxide gas, etc. can be used, for example. In the case of the Cu wiring 20, a combination of ammonia water and hydrogen gas is particularly preferable because Cu corrosion can be reliably prevented.

二流体ノズルとしては、内部混合型(図4(a))及び外部混合型(図4(b))のいずれも用いることができる。図4(a)で示すように、内部混合型では、二流体ノズルの内部でリンス液と還元性ガスとを混合し、還元性ガスが溶解した還元性ガス溶解リンス液を二流体ノズル内で調製することができる。そして、得られた還元性ガス溶解リンス液をノズル吐出口から吐出させることができる。一方、外部混合型では、図4(b)で示すようにノズルの外部でリンス液と還元性ガスとを混合させることができる。外部混合型の場合、リンス液をポンプまたはタンクで加圧して送る圧力方式と還元性ガスの吸引効果を利用して送るサイフォン方式のいずれであってもよい。内部混合型がアンモニア水中の溶存酸素を十分に除去することができるためより好ましく、この場合、二流体ノズルから吐出する還元性ガス溶解リンス液の流量は、0.1L/分以上1.5L/分以下が好ましく、圧力は、1×10−3MPa〜5MPaが好ましい。なお、図4では、リンス液としてアンモニア水を用い、還元性ガスとして水素ガスを用いた二流体洗浄を例に挙げて示している。 As the two-fluid nozzle, either an internal mixing type (FIG. 4A) or an external mixing type (FIG. 4B) can be used. As shown in FIG. 4A, in the internal mixing type, the rinsing liquid and the reducing gas are mixed inside the two-fluid nozzle, and the reducing gas-dissolved rinsing liquid in which the reducing gas is dissolved is contained in the two-fluid nozzle. Can be prepared. And the obtained reducing gas melt | dissolution rinse liquid can be discharged from a nozzle discharge port. On the other hand, in the external mixing type, as shown in FIG. 4B, the rinse liquid and the reducing gas can be mixed outside the nozzle. In the case of the external mixing type, either a pressure method in which the rinsing liquid is pressurized by a pump or a tank and a siphon method in which the rinsing liquid is sent by using the reducing gas suction effect may be used. The internal mixing type is more preferable because it can sufficiently remove dissolved oxygen in the ammonia water. In this case, the flow rate of the reducing gas dissolving rinse liquid discharged from the two-fluid nozzle is 0.1 L / min or more and 1.5 L / min. Minutes or less are preferable, and the pressure is preferably 1 × 10 −3 MPa to 5 MPa. FIG. 4 shows an example of two-fluid cleaning using ammonia water as the rinsing liquid and hydrogen gas as the reducing gas.

続いて、リンスしたビア30bを、例えば、窒素ガスを噴射することで乾燥させる(ステップS107)。その後、図2(d)で説明した方法と同様に、ビア30bにバリア膜を形成し、さらに、銅膜を埋め込み、CMPを経て、下層配線(Cu配線20)上に上層配線を形成する(ステップS108)。   Subsequently, the rinsed via 30b is dried, for example, by spraying nitrogen gas (step S107). Thereafter, as in the method described with reference to FIG. 2D, a barrier film is formed in the via 30b, a copper film is embedded, and an upper layer wiring is formed on the lower layer wiring (Cu wiring 20) through CMP (see FIG. 2D). Step S108).

その後、通常の工程を経て半導体装置を完成させる。なお、層間絶縁膜301上にさらに層間絶縁膜を形成し、図2(e)〜図3(d)の工程を繰り返して多層配線を形成してもよい。   Thereafter, the semiconductor device is completed through a normal process. Note that an interlayer insulating film may be further formed on the interlayer insulating film 301, and the multilayer wiring may be formed by repeating the steps of FIGS. 2 (e) to 3 (d).

つづいて、本実施形態の効果について図3を用いつつ説明する。本実施形態によれば、二流体ノズルを用いてリンス液と還元性ガスとを吐出してビア30bをリンスする。これによりビア30bの底部に気泡が混入しにくくなるため、ビア30bの底部にまでリンス液を到達させて、レジスト剥離液で除去されたレジストの残渣の再付着を防止することができる。また、ビア30bに供給する直前に調製された酸化還元電位の低いリンス液でリンスすることができるため、より確実にCu配線20の腐食を防止することができる。したがって、微細な配線を有する半導体装置であっても、高信頼性かつ高歩留まりで得ることができる。   Next, the effect of this embodiment will be described with reference to FIG. According to the present embodiment, the via 30b is rinsed by discharging the rinse liquid and the reducing gas using the two-fluid nozzle. This makes it difficult for bubbles to enter the bottom of the via 30b, so that the rinsing liquid can reach the bottom of the via 30b to prevent re-adhesion of the resist residue removed with the resist stripping solution. Moreover, since it can rinse with the rinse solution with the low oxidation-reduction potential prepared immediately before supplying to the via | veer 30b, corrosion of the Cu wiring 20 can be prevented more reliably. Therefore, even a semiconductor device having fine wiring can be obtained with high reliability and high yield.

本発明者の知見によれば、径が60nm程度以下の微細なビアの場合、従来の一流体ノズルによるリンスでは、図6で示すようにビア90の底部に気泡が形成されてしまうという問題があった。そこで、図4で示すような二流体ノズルを用いることで、ビア内への気泡の混入を防止することができ、ビア内のデポを確実に除去できることが明らかとなった。   According to the knowledge of the present inventors, in the case of a fine via having a diameter of about 60 nm or less, there is a problem that bubbles are formed at the bottom of the via 90 as shown in FIG. there were. Thus, it has been clarified that by using a two-fluid nozzle as shown in FIG. 4, it is possible to prevent bubbles from entering the via and to reliably remove the deposit in the via.

しかしながら、二流体ノズルでは、一流体ノズルよりも高速でリンス水とシリコンウェハWとが衝突するため、図7で示すように、シリコンウェハW上で電荷(チャージ)が発生し、このチャージによりCu配線の腐食が発生することが明らかとなった。したがって、純水やCO水のようなリンス液と窒素ガスとの二流体洗浄では、Cu配線の腐食を防止することができなかった。また、水素水のような酸化還元電位の低いリンス液(機能水)を用いることで、Cuの腐食を防止することが期待されたが、機能水は、空気に触れることで劣化しやすいという問題があった。したがって、工業的な半導体プロセスで機能水を用いると、機能水生成装置と二流体ノズルNとの間の配管内で空気に触れてしまうため、機能水が劣化しCuの腐食を防止することができなかった。 However, in the two-fluid nozzle, the rinse water and the silicon wafer W collide with each other at a higher speed than in the one-fluid nozzle, so that charges are generated on the silicon wafer W as shown in FIG. It became clear that corrosion of wiring occurred. Therefore, the corrosion of the Cu wiring could not be prevented by the two-fluid cleaning with a rinse liquid such as pure water or CO 2 water and nitrogen gas. Moreover, it was expected to prevent corrosion of Cu by using a rinse solution (functional water) having a low oxidation-reduction potential such as hydrogen water, but functional water is liable to be deteriorated by contact with air. was there. Therefore, when functional water is used in an industrial semiconductor process, the functional water is deteriorated and corrosion of Cu can be prevented because it is exposed to air in the pipe between the functional water generator and the two-fluid nozzle N. could not.

一方、本実施形態の方法によれば、二流体ノズルを用いることでリンス直前に機能水を調製することができるため、機能水の劣化を最小限に抑えることができる。したがって、ビア内のデポを確実に除去しつつ、Cu配線の腐食を防止することができる。よって、微細な配線を有する半導体装置であっても、高信頼性かつ高歩留まりで得ることができる。   On the other hand, according to the method of the present embodiment, functional water can be prepared immediately before rinsing by using a two-fluid nozzle, so that deterioration of functional water can be minimized. Therefore, corrosion of the Cu wiring can be prevented while reliably removing the deposit in the via. Therefore, even a semiconductor device having fine wiring can be obtained with high reliability and high yield.

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。   As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.

(実施例)
図1乃至3で説明した方法にしたがって、層間絶縁膜201としてSiOC膜にCu配線20を作成し、層間絶縁膜301としてSiOC膜に、60nm程度以下のビア30bを形成した。拡散防止膜204には、SiCN膜を用いた。レジスト剥離液を用いてビア30bやシリコン基板表面等を洗浄した後、内部混合型の二流体ノズルを用いてアンモニア水(濃度1ppm)と水素ガスとを混合し、流量1L/分、圧力5MPaで吐出してビア30bの内部をリンスした。その後、窒素ガスを0.5〜1分間噴霧して乾燥し、ビア30bの内部を走査型電子顕微鏡(SEM)で観察した。
(Example)
In accordance with the method described with reference to FIGS. 1 to 3, the Cu wiring 20 was formed on the SiOC film as the interlayer insulating film 201, and the via 30 b of about 60 nm or less was formed in the SiOC film as the interlayer insulating film 301. A SiCN film was used as the diffusion prevention film 204. After cleaning the via 30b and the silicon substrate surface using a resist stripping solution, ammonia water (concentration 1 ppm) and hydrogen gas are mixed using an internal mixing type two-fluid nozzle, and the flow rate is 1 L / min and the pressure is 5 MPa. The inside of the via 30b was rinsed by discharging. Thereafter, nitrogen gas was sprayed for 0.5 to 1 minute to dry, and the inside of the via 30b was observed with a scanning electron microscope (SEM).

SEMの観察結果を図5(b)に示す。図5(a)は、リンス前のビア30bである。デポが除去されているのがわかる。Cu配線の腐食も認められなかった。   The observation result of SEM is shown in FIG. FIG. 5A shows the via 30b before rinsing. You can see that the depot has been removed. No corrosion of Cu wiring was observed.

20 Cu配線
20a パターン
20b 配線溝
30a パターン
30b ビア
90 ビア
201 層間絶縁膜
202 レジスト
203 バリア膜
204 拡散防止膜
301 層間絶縁膜
302 レジスト
D デポ
N 二流体ノズル
W シリコンウェハ
20 Cu wiring 20a pattern 20b wiring groove 30a pattern 30b via 90 via 201 interlayer insulating film 202 resist 203 barrier film 204 diffusion prevention film 301 interlayer insulating film 302 resist D deposition N two-fluid nozzle W silicon wafer

Claims (5)

下層配線を形成する工程と、
前記下層配線上に絶縁膜を形成する工程と、
前記絶縁膜上にレジストを形成する工程と、
前記レジストをマスクとしてドライエッチングにより前記下層配線を露出する開口部を形成する工程と、
前記開口部を洗浄液を用いて洗浄する工程と、
洗浄した前記開口部をリンスする工程と、
含み、
リンスする前記工程において、リンス液と還元性ガスとを二流体ノズルから吐出して、前記開口部の底部をリンスする、半導体装置の製造方法。
Forming a lower layer wiring;
Forming an insulating film on the lower wiring;
Forming a resist on the insulating film;
Forming an opening exposing the lower layer wiring by dry etching using the resist as a mask;
Cleaning the opening with a cleaning liquid;
Rinsing the cleaned opening;
Including
A method of manufacturing a semiconductor device, wherein, in the rinsing step, a rinsing liquid and a reducing gas are discharged from a two-fluid nozzle to rinse the bottom of the opening.
前記リンス液がアンモニア水であり、前記還元性ガスが水素ガスである、請求項1に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the rinse liquid is ammonia water, and the reducing gas is hydrogen gas. リンスする前記工程において、前記二流体ノズルの内部で前記リンス液と前記還元性ガスとを混合した後、得られた前記還元性ガス溶解リンス液を吐出させる、請求項1又は2に記載の半導体装置の製造方法。   3. The semiconductor according to claim 1, wherein, in the rinsing step, after the rinsing liquid and the reducing gas are mixed inside the two-fluid nozzle, the obtained reducing gas-dissolved rinsing liquid is discharged. Device manufacturing method. 前記下層配線が銅配線からなる、請求項1乃至3いずれかに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the lower layer wiring is made of a copper wiring. リンスする前記工程の後に、リンスされた前記開口部に金属膜を埋めこみ、前記下層配線上に上層配線を形成する工程をさらに含む、請求項1乃至4いずれかに記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of filling a metal film in the rinsed opening and forming an upper layer wiring on the lower layer wiring after the rinsing step. 6.
JP2010012819A 2010-01-25 2010-01-25 Method of manufacturing semiconductor device Pending JP2011151283A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010012819A JP2011151283A (en) 2010-01-25 2010-01-25 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010012819A JP2011151283A (en) 2010-01-25 2010-01-25 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2011151283A true JP2011151283A (en) 2011-08-04

Family

ID=44537988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010012819A Pending JP2011151283A (en) 2010-01-25 2010-01-25 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2011151283A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015019046A (en) * 2013-07-10 2015-01-29 億力▲シン▼系統科技股▲フン▼有限公司 Fluid nozzle and substrate cleaning device, and method for cleaning substrate
US10276408B2 (en) 2013-10-30 2019-04-30 Tokyo Electron Limited Flow-rate regulator device, diluted chemical-liquid supply device, liquid processing apparatus and its operating system
JP2019179813A (en) * 2018-03-30 2019-10-17 栗田工業株式会社 Circuit forming substrate cleaning method and cleaning apparatus
WO2023120229A1 (en) * 2021-12-21 2023-06-29 東京エレクトロン株式会社 Substrate processing device and substrate processing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015019046A (en) * 2013-07-10 2015-01-29 億力▲シン▼系統科技股▲フン▼有限公司 Fluid nozzle and substrate cleaning device, and method for cleaning substrate
KR101568924B1 (en) 2013-07-10 2015-11-12 이엘에스 시스템 테크놀로지 컴퍼니 리미티드 Fluid nozzle, substrate cleaning apparatus, and method for cleaning a substrate
US10276408B2 (en) 2013-10-30 2019-04-30 Tokyo Electron Limited Flow-rate regulator device, diluted chemical-liquid supply device, liquid processing apparatus and its operating system
JP2019179813A (en) * 2018-03-30 2019-10-17 栗田工業株式会社 Circuit forming substrate cleaning method and cleaning apparatus
WO2023120229A1 (en) * 2021-12-21 2023-06-29 東京エレクトロン株式会社 Substrate processing device and substrate processing method

Similar Documents

Publication Publication Date Title
KR101082993B1 (en) Separation-material composition for photo-resist and manufacturing methods of semiconductor device
US6319842B1 (en) Method of cleansing vias in semiconductor wafer having metal conductive layer
TWI363255B (en) Method for removing masking materials with reduced low-k dielectric material damage
WO2002001609A2 (en) Cleaning method and solution for cleaning a wafer in a single wafer process
TW201022148A (en) Use of surfactant/defoamer mixtures for enhanced metals loading and surface passivation of silicon substrates
TW200536052A (en) Process for removing organic materials during formation of a metal interconnect
JP2011151283A (en) Method of manufacturing semiconductor device
KR100716630B1 (en) Process for fabricating a semiconductor device having recess portion
JP2006148122A (en) Method for removing residue from metal structure on semiconductor substrate
US7267127B2 (en) Method for manufacturing electronic device
JP2007258274A (en) Method and device for processing substrate
JP4963815B2 (en) Cleaning method and semiconductor device manufacturing method
JP4408830B2 (en) Manufacturing method of semiconductor device
JP2004095728A (en) Method for manufacturing semiconductor device
US20050048788A1 (en) Methods of reducing or removing micromasking residue prior to metal etch using oxide hardmask
US7879533B2 (en) Etching residue removal method and semiconductor device fabrication method using this method
JP2010050117A (en) Method of manufacturing semiconductor device
JP2009290040A (en) Method for manufacturing semiconductor integrated circuit device
KR100707589B1 (en) Cleaning method after forming copper line
KR100626346B1 (en) Cleaning method for semiconductor device
JP2001237228A (en) Substrate treatment method, substrate treatment equipment and device manufacturing method
JP2008016553A (en) Method of manufacturing semiconductor device
JP2006080263A (en) Cleaning method of electronic device
KR100842738B1 (en) Method for cleaning of semiconductor device
JP3680063B2 (en) Manufacturing method of semiconductor device