JP4403004B2 - ボンディング用フィルムを用いた半導体チップの製造方法 - Google Patents

ボンディング用フィルムを用いた半導体チップの製造方法 Download PDF

Info

Publication number
JP4403004B2
JP4403004B2 JP2004112729A JP2004112729A JP4403004B2 JP 4403004 B2 JP4403004 B2 JP 4403004B2 JP 2004112729 A JP2004112729 A JP 2004112729A JP 2004112729 A JP2004112729 A JP 2004112729A JP 4403004 B2 JP4403004 B2 JP 4403004B2
Authority
JP
Japan
Prior art keywords
adhesive layer
semiconductor chip
semiconductor wafer
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004112729A
Other languages
English (en)
Other versions
JP2005302798A (ja
Inventor
暁治 台井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2004112729A priority Critical patent/JP4403004B2/ja
Publication of JP2005302798A publication Critical patent/JP2005302798A/ja
Application granted granted Critical
Publication of JP4403004B2 publication Critical patent/JP4403004B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体チップの裏面に貼着するボンディング用フィルムを用いた半導体チップの製造方法に関する。
例えば、半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に形成されたストリート(切断予定ライン)によって区画された複数の領域にIC、LSI等の回路を形成し、該回路が形成された各領域をストリートに沿って分割することにより個々の半導体チップを製造している。半導体ウエーハを分割する分割装置としては一般にダイシング装置が用いられており、このダイシング装置は厚さが20μm程度の切削ブレードによって半導体ウエーハをストリートに沿って切削する。このようにして分割された半導体チップは、パッケージングされて携帯電話やパソコン等の電気機器に広く利用されている。
個々に分割された半導体チップは、その裏面にエポキシ樹脂等で形成された厚さ20〜40μmのダイアタッチフィルムと称するダイボンディング用の接着フィルムが装着され、この接着フィルムを介して半導体チップを支持するダイボンディングフレームに加熱することによりボンディングされる。半導体チップの裏面にダイボンディング用の接着フィルムを装着する方法としては、半導体ウエーハの裏面に接着フィルムを貼着し、この接着フィルムを介して半導体ウエーハをダイシングテープに貼着した後、半導体ウエーハの表面に形成されたストリートに沿って切削ブレードにより接着フィルムと共に切削することにより、裏面に接着フィルムが装着された半導体チップを形成している。(例えば、特許文献1参照。)
特開2000−182995号公報
しかるに、特開2000−182995号公報に開示された方法によると、切削ブレードにより半導体ウエーハとともに接着フィルムを切断して個々の半導体チップに分割する際に、半導体チップの裏面に欠けが生じたり、接着フィルムに髭状のバリが発生してワイヤボンディングの際に断線の原因になるという問題がある。
近年、携帯電話やパソコン等の電気機器はより軽量化、小型化が求められており、より薄い半導体チップが要求されている。より薄く半導体チップを分割する技術として所謂先ダイシング法と称する分割技術が実用化されている。この先ダイシング法は、半導体ウエーハの表面からストリートに沿って所定の深さ(半導体チップの仕上がり厚さに相当する深さ)の分割溝を形成し、その後、表面に分割溝が形成された半導体ウエーハの裏面を研削して該裏面に分割溝を表出させ個々の半導体チップに分離する技術であり、半導体チップの厚さを50μm以下に加工することが可能である。
しかるに、先ダイシング法によって半導体ウエーハを個々の半導体チップに分割する場合には、半導体ウエーハの表面からストリートに沿って所定の深さの分割溝を形成した後に半導体ウエーハの裏面を研削して該裏面に分割溝を表出させるので、ダイボンディング用の接着フィルムを前もって半導体ウエーハの裏面に装着することができない。従って、先ダイシング法によって半導体チップを支持するダイボンディングフレームにボンディングする際には、半導体チップとダイボンディングフレームとの間にボンド剤を挿入しながら行わなければならず、ボンディング作業を円滑に実施することができないという問題がある。
このような問題を解消するために、先ダイシングによって個々半導体チップに分割された半導体ウエーの裏面にダイボンディング用の接着フィルムを貼着し、この接着フィルムを介して半導体ウエーハをダイシングテープに貼着した後、各半導体チップ間の間隙に露出された接着フィルムの部分を化学的にエッチングして除去し、その後半導体チップをピックアップすることにより裏面に接着フィルムが貼着された半導体チップを得るようにした半導体チップの製造方法が提案されている。(例えば、特許文献2参照。)
特開2002−118081号公報
而して、特開2002−118081号公報に開示された技術は、個々の半導体チップに分割された半導体ウエーハの裏面にダイボンディング用の接着フィルムを貼着した後に、各半導体チップ間の間隙に露出された接着フィルムの部分を化学的にエッチングして除去する工程が必要であり、生産性が悪いという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術課題は、個々に分割された半導体チップの裏面に効率よく粘着層を貼着することができるダイボンディング用フィルムを用いた半導体チップの製造方法を提供することにある。
上記主たる技術的課題を解決するために、本発明によれば、サポートフィルムと、該サポートフィルムの表面に粒径が20〜50μmの微粒子に形成された接着剤を半導体ウエーハに対応した大きさに噴射することで敷設された粘着層とからなるボンディング用フィルムを用いた半導体チップの製造方法であって、
表面に複数のストリートが格子状に形成されているとともに該複数のストリートによって区画された複数の領域に回路が形成された半導体ウエーハを該複数のストリートに沿って分割し個々の半導体チップに分離するウエーハ分割工程と、
個々の半導体チップに分離された半導体ウエーハの裏面に該ボンディング用フィルムの該粘着層側を貼着する粘着層貼着工程と、
該ボンディング用フィルムを貼着した半導体ウエーハの個々に分離された半導体チップをピックアップすることにより、該粘着層を半導体ウエーハの裏面に貼着した状態で該サポートフィルムから剥離する粘着層剥離工程と、を含む、
ことを特徴とするボンディング用フィルムを用いた半導体チップの製造方法が提供される。
上記ウエーハ分割工程は、半導体ウエーハの表面から複数のストリートに沿って所定の深さの分割溝を形成する分割溝形成工程と、該分割溝が形成された半導体ウエーハの表面に保護部材を貼着する保護部材貼着工程と、半導体ウエーハの裏面を研削して該裏面に該分割溝を表出させ個々の半導体チップに分離する分割溝表出工程と、を含んでいる。
また、本発明によれば、サポートフィルムと、該サポートフィルムの表面に微粒子に形成された接着剤が敷設された粘着層とからなるボンディング用フィルムを用いた半導体チップの製造方法であって、
表面に複数のストリートが格子状に形成されているとともに該複数のストリートによって区画された複数の領域に回路が形成された半導体ウエーハを該複数のストリートに沿って個々の半導体チップに分離するウエーハ分割工程と、
個々に分離された該半導体チップの裏面に該ボンディング用フィルムの該粘着層側を貼着する粘着層貼着工程と、
該半導体チップの裏面に貼着された該粘着層を半導体チップの裏面に貼着した状態で該サポートフィルムから剥離する粘着層剥離工程と、を含む、
ことを特徴とするボンディング用フィルムを用いた半導体チップの製造方法が提供される。
本発明によるボンディング用フィルムを用いた半導体チップの製造方法においては、ボンディング用フィルムはサポートフィルムの表面に粒径が20〜50μmの微粒子に形成された接着剤を半導体ウエーハに対応した大きさに噴射することで敷設された粘着層によって形成されているので、粘着層は切断やエッチング等の処理を施すことなく、半導体チップの裏面に貼着された部分だけをサポートフィルムから剥離することができるので、半導体チップの裏面に粘着層を効率よく貼着することができる。
以下、本発明に従って構成されたダイボンディング用フィルムを用いた半導体チップの製造方法の好適な実施形態について、添付図面を参照して詳細に説明する。
図1には本発明で使用されるダイボンディグ用フィルムの一実施形態の斜視図が示されており、図2には図1に示すダイボンディング用フィルム2の断面図が示されている。図1および図2に示すダイボンディング用フィルム2は、サポートフィルム21と、該サポートフィルム21の表面に所定の間隔を置いて連続して敷設された円形状の粘着層22と、該粘着層22を覆う接着防止用のカバーフィルム23とからなっており、ロール状に巻かれている。サポートフィルム21は、厚さが50μm程度の塩化ビニールやポリエチレンテレフタレート等の合成樹脂フィルムからなっている。粘着層22は、粒径が20〜50μmの微粒子に形成された接着剤がサポートフィルム21の表面に敷設されて形成されている。粘着層22を形成する接着剤としては、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂等を微粒子に形成した粉粒体221を用いることができる。このような粉粒体を適宜の噴霧装置によってサポートフィルム21の表面に噴霧することによって粘着層22を形成することができる。なお、粘着層22は図示の実施形態においては、後述する半導体ウエーハに対応した大きさに形成されている。上記カバーフィルム23は、厚さが50μm程度の塩化ビニールやポリエチレンテレフタレート等の合成樹脂フィルムからなっている。また、図3には、粘着層22を形成する粉粒体の他の実施形態が示されている。図3に示す粘着層22を形成する粉粒体222は、一辺が20〜50μmの立方体からなっている。
次に、本発明で使用されるダイボンディグ用フィルムの他の実施形態について、
図4を参照して説明する。
図4に示すダイボンディグ用フィルム2は、サポートフィルム21の表面全面に粘着層22を敷設したものであり、粘着層22の上面に接着防止用のカバーフィルム23が配設されている。なお、サポートフィルム21と粘着層22およびカバーフィルム23の材質は、上記図1乃至図3に示すダイボンディグ用フィルム2と同一のものでよい。
次に、上述したダイボンディング用フィルム2を用いて、半導体チップの裏面に粘着層を貼着する半導体チップの製造方法の第1の実施形態について説明する。
図5には、ここの分割された半導体チップを製造するための半導体ウエーハの斜視図が示されている。図5に示す半導体ウエーハ3は、例えば厚さが600μmのシリコンウエーハからなっており、表面3aに複数のストリート31が格子状に形成されているとともに該複数のストリート31によって区画された複数の領域に回路32が形成されている。この半導体ウエーハ3を個々の半導体チップに分割してその裏面に粘着層を貼着する半導体チップの製造方法の第1の実施形態について、図6乃至図12を参照して説明する。
半導体ウエーハ3を個々の半導体チップに分割するには、先ず半導体ウエーハ3の表面3aに形成されたストリート31に沿って所定深さ(各半導体チップの仕上がり厚さに相当する深さ)の分割溝を形成する(分割溝形成工程)。この分割溝形成工程は、図6の(a)に示すようにダイシング装置として一般に用いられている切削装置4を用いることができる。即ち、切削装置4は、吸引保持手段を備えたチャックテーブル41と、切削ブレード421を備えた切削手段42を具備している。この切削装置4のチャックテーブル41上に半導体ウエーハ3を表面3aを上にして保持し、切削手段42の切削ブレード421を回転しつつチャックテーブル41を矢印Xで示す方向に切削送りすることによって、所定方向に延在するストリート31に沿って分割溝33を形成する。この分割溝33は、図6の(b)に示すように分割される各半導体チップの仕上がり厚さに相当する深さ(例えば、110μm)に設定されている。このように所定方向に延在するストリート31に沿って分割溝33を形成したら、切削手段42を矢印Yで示す方向にストリート31の間隔だけ割り出し送りして、再度上記切削送りを遂行する。そして、所定方向に延在する全てのストリートについて上記切削送りと上記割り出し送りを遂行したならば、チャックテーブル41を90度回動せしめて、上記所定方向に対して直角に延びる各ストリートに沿って上記切削送りと上記割り出し送りを実行することにより、半導体ウエーハ3に形成された全てのストリートに沿って分割溝33が形成される。
上述した分割溝形成工程により半導体ウエーハ3の表面3aにストリート31に沿って所定深さの分割溝33を形成したら、図7の(a)、図7の(b)に示すように半導体ウエーハ3の表面3a(回路32が形成されている面)に研削用の保護部材5を貼着する(保護部材貼着工程)。なお、保護部材5は、図示の実施形態においては厚さが150μmのポリオレフィンシートが用いられている。
次に、表面に保護部材5を貼着した半導体ウエーハ3の裏面3bを研削し、分割溝33を裏面3bに表出させて個々の半導体チップに分割する(分割溝表出工程)。この分割溝表出工程は、図8の(a)に示すようにチャックテーブル61と研削砥石621を備えた研削手段62を具備する研削装置6によって行われる。即ち、チャックテーブル61上に半導体ウエーハ3を裏面3bを上にして吸着保持し、例えば、チャックテーブル61を300rpmで回転しつつ、研削手段62の研削砥石62を6000rpmで回転せしめて半導体ウエーハ3の裏面3bに接触することにより研削し、図8の(b)に示すように分割溝33が裏面3bに表出するまで研削する。このように分割溝33が表出するまで研削することによって、図8の(c)に示すように半導体ウエーハ3は個々の半導体チップ30に分離される。なお、分離された複数の半導体チップ30は、その表面に保護部材5が貼着されているので、バラバラにはならず半導体ウエーハ3の形態が維持されている。
上述した分割溝表出工程を実施して半導体ウエーハ3を個々の半導体チップ30に分離したならば、半導体ウエーハ3の裏面に上記ボンディング用フィルム2の粘着層22を貼着する粘着層貼着工程を実施する。なお、この粘着層貼着工程を実施するに際し、ボンディング用フィルム2は図9に示すように環状のフレーム7に装着されている。即ち、 上記図1および図2に示すボンディング用フィルム2を構成するサポートフィルム21を環状のフレーム7の下面に内側開口部を覆うように装着し、その外周部を図9において破線で示すように切断する。そして、粘着層22を覆っているカバーフィルム23を剥離する。このボンディング用フィルム2を構成するサポートフィルム21は、表面に敷設された粘着層22が環状のフレーム7の中央に位置するように装着される。粘着層貼着工程は、図10に示すように環状のフレーム7に装着されたボンディング用フィルム2の粘着層22を半導体ウエーハ3の裏面3bに貼着する。このとき、30〜200°C(エポキシ樹脂は30°C前後、アクリル樹脂は80〜150°C、ポリイミド樹脂は100〜200°C)の温度で加熱しつつボンディング用フィルム2を半導体ウエーハ3の裏面3bに押圧して貼着する。なお、半導体ウエーハ3の裏面3bは上記分割溝表出工程において研削され活性化されているので、ボンディング用フィルム2の粘着層22は容易に貼着される。そして、半導体ウエーハ3の表面3aに貼着されている保護テープ5を剥離する。
次に、ボンディング用フィルム2を貼着した半導体ウエーハ3の個々に分離された半導体チップ30をピックアップすることにより、粘着層22を半導体チップ30の裏面に貼着した状態でサポートフィルム2から剥離する粘着層剥離工程を実施する。この粘着層剥離工程は、図11に示すピックアップ装置8によって実施される。ここで、ピックアップ装置8について説明する。図示のピックアップ装置8は、上記環状のフレーム7 を載置する載置面811が形成された円筒状のベース81と、該ベース81の上部外周に沿って配設された複数(図示の実施形態においては4個)のクランプ82と、ベース81の上方に配設されたピックアップコレット83とを具備している。このように構成されたピックアップ装置8を用いて粘着層剥離工程を実施するには、先ず図11に示すようにベース81の載置面811上に環状のフレーム7(半導体ウエーハ3に貼着されたボンディング用フィルム2が装着されている)を載置し、該環状のフレーム7をクランプ82によって固定する。次に、ピックアップコレット83を作動して個々に分離された半導体チップ30をピックアップする。ピックアップコレット83によって半導体チップ30をピックアップすると、粘着層22は微粒子に形成した粉粒体221によって形成されているので、図12に示すように半導体チップ30の裏面に貼着された部分がサポートフィルム21から剥離される。このようにしてピックアップコレット83によってピックアップされ裏面に粘着層22が装着され半導体チップ30は、図示しないトレーまたはボンディング工程に搬送される。以上のように上記ダイボンディグ用フィルム2aを用いることにより、サポートフィルム21に敷設された粘着層22は、切断やエッチング等の処理を施すことなく、半導体チップ30の裏面に貼着された部分だけをサポートフィルム21から剥離することができるので、半導体チップ30の裏面に粘着層22を効率よく貼着することができる。
次に、上述した図4に示すダイボンディング用フィルム2を用いて、半導体チップの裏面に粘着層を貼着する半導体チップの製造方法の第2の実施形態について、図13乃至図17を参照して説明する。
図13乃至図17に示す実施形態においては、先ず上記図5に示す半導体ウエーハ3をストリート31に沿って個々の半導体チップに分離するウエーハ分割工程を実施する。なお、ウエーハ分割工程を実施するに際し、半導体ウエーハ3は裏面が所定の厚さに研削された後、図13に示すように環状のフレーム9に装着されたダイシングテープ90の表面に貼着される(ウエーハ支持工程)。このように環状のフレーム9にダイシングテープ90を介して支持された半導体ウエーハ3を個々の半導体チップに分離するウエーハ分割工程は、図14に示す切削装置4によって実施する。なお、図14に示す切削装置4は、上記図6の(a)に示す切削装置4と同一のものでよく、従って同一部材には同一符号を付してその説明は省略する。
上記切削装置4を用いてウエーハ分割工程を実施するには、先ず図14に示すようにチャックテーブル41上に半導体ウエーハ3を表面3aを上にして吸着保持する。なお、図14においてはダイシングテープ9が装着された環状のフレーム9が省略して示しているが、環状のフレーム90はチャックテーブル41に配設された適宜のフレーム保持手段によって保持されている。このようにして、チャックテーブル41上に半導体ウエーハ3を保持したならば、切削手段42の切削ブレード421の切り込み量をダイシングテープ90に達するまでに調整し、該切削ブレード421を回転しつつチャックテーブル41を矢印Xで示す方向に切削送りすることによって、所定方向に延在するストリート31に沿って切断溝34を形成する。このように所定方向に延在するストリート31に沿って切断溝34を形成したら、切削手段42を矢印Yで示す方向にストリート31の間隔だけ割り出し送りして、再度上記切削送りを遂行する。そして、所定方向に延在する全てのストリートについて上記切削送りと上記割り出し送りを遂行したならば、チャックテーブル41を90度回動せしめて、上記所定方向に対して直角に延びる各ストリートに沿って上記切削送りと上記割り出し送りを実行することにより、図15に示すように半導体ウエーハ3に形成された全てのストリートに沿って切断溝34が形成される。この結果、半導体ウエーハ3は、ストリート31に沿って個々の半導体チップ30に分離される。
上述したウエーハ分割工程を実施して半導体ウエーハ3を個々の半導体チップ30に分離したならば、半導体チップ30の裏面に上記ボンディング用フィルム2の粘着層22を貼着する粘着層貼着工程を実施する。この粘着層貼着工程は、図16に示すピックアップ装置8と粘着層貼着装置10によって実施する。なお、図16に示すピックアップ装置8は、上記図11に示すピックアップ装置8と同一のものでよく、従って同一部材には同一符号を付してその説明は省略する。このピックアップ装置8を構成するベース81の載置面811上に上記図15に示す環状のフレーム9(個々に分離された半導体チップ30を貼着しているダイシングテープ90が装着されている)を載置し、該環状のフレーム9をクランプ82によって固定する。一方、図16に示す粘着層貼着装置10は、基台101と、該基台101の図16において右端側に配設された送りロール102と、該送りロール102の上方に配設された第1の巻き取りロール103と、基台101の図16において左端側に配設された押さえロール104と、該押さえロール104の上方に配設された第2の巻き取りロール105とからなっている。このように構成された粘着層貼着装置10は、送りロール102に上記図4に示すダイボンディグ用フィルム2を装着する。そして、カバーフィルム23の先端部を第1の巻き取りロール103に巻き掛けるとともに、サポートフィルム21を上記押さえロール104の下側を通し、その先端部を上記 第2の巻き取りロール105に巻き掛ける。このようにして粘着層貼着装置10にセットされたダイボンディグ用フィルム2は、基台101上において粘着層22が上側に位置付けられる。
以上のようにして粘着層貼着工程の準備が完了したならば、ピックアップコレット83を作動して個々に分離された半導体チップ30をピックアップする。次に、半導体チップ30を保持した状態でピックアップコレット83を図16において2点鎖線で示すように粘着層貼着装置10の上側に移動する。そして、ピックアップコレット83を図16において実線で示すように降下させて半導体チップ30の裏面をダイボンディグ用フィルム2の粘着層22に押圧する。このとき、30〜200°C(エポキシ樹脂は30°C前後、アクリル樹脂は80〜150°C、ポリイミド樹脂は100〜200°C)の温度で加熱することにより、粘着層22は半導体チップ30の裏面に貼着される。次に、図17に示すようにピックアップコレット83を上昇し半導体チップ30を引き上げると、粘着層22は微粒子に形成した粉粒体221によって形成されているので、半導体チップ30の裏面に貼着された部分がサポートフィルム21から剥離される(粘着層剥離工程)。このようにしてピックアップコレット83によって保持され裏面に粘着層22が装着され半導体チップ30は、図示しないトレーまたはボンディング工程に搬送される。
本発明に従って構成されたボンディング用フィルムの一実施形態を示す斜視図。 図1に示すボンディング用フィルムの断面図。 本発明に従って構成されたボンディング用フィルムの他の実施形態を示す断面図。 本発明に従って構成されたボンディング用フィルムの他の実施形態を示す斜視図。 本発明による半導体チップの製造方法によって分割される半導体ウエーハの斜視図。 本発明による半導体チップの製造方法の第1の実施形態における分割溝形成工程の説明図。 本発明による半導体チップの製造方法の第1の実施形態における保護シート貼着行程の説明図。 本発明による半導体チップの製造方法の第1の実施形態における分割溝表出工程の説明図。 図1に示すボンディング用フィルムを環状のフレームに装着した状態を示す斜視図。 本発明による半導体チップの製造方法の第1の実施形態における粘着層貼着工程を示す説明図。 本発明による半導体チップの製造方法の第1の実施形態における粘着層剥離工程を実施するためのピックアップ装置の斜視図。 本発明による半導体チップの製造方法の第1の実施形態における粘着層剥離工程を示す説明図。 本発明による半導体チップの製造方法の第2の実施形態におけるウエーハ支持工程によって図5に示す半導体ウエーハが環状のフレームに装着されたダイシングテープに貼着された状態を示す斜視図。 本発明による半導体チップの製造方法の第2の実施形態におけるウエーハ分割工程を示す説明図。 本発明による半導体チップの製造方法の第2の実施形態におけるウエーハ分割工程が実施され半導体ウエーハが個々の半導体チップに分離された状態を示す斜視図。 本発明による半導体チップの製造方法の第2の実施形態における粘着層貼着工程の説明図。 本発明による半導体チップの製造方法の第2の実施形態における粘着層剥離工程の説明図。
符号の説明
2:ダイボンディング用フィルム
21:サポートフィルム
22:粘着層
23:カバーフィルム
3:半導体ウエーハ
30:半導体チップ
31:ストリート
32:回路
33:分割溝
4:切削装置
41:切削装置のチャックテーブル
42:切削手段
5:保護部材
6:研削装置
61:研削装置のチャックテーブル
62:研削手段
621:研削砥石
7:環状のフレーム
8:ピックアップ装置
81:円筒状のベース
82:クランプ
83:ピックアップコレット
9:環状のフレーム
90:ダイシングテープ
10:粘着層貼着装置
101:粘着層貼着巣地の基台
102:送りロール
103:第1の巻き取りロール
104:押さえロール
105:第2の巻き取りロール

Claims (2)

  1. サポートフィルムと、該サポートフィルムの表面に粒径が20〜50μmの微粒子に形成された接着剤を半導体ウエーハに対応した大きさに噴射することで敷設された粘着層とからなるボンディング用フィルムを用いた半導体チップの製造方法であって、
    表面に複数のストリートが格子状に形成されているとともに該複数のストリートによって区画された複数の領域に回路が形成された半導体ウエーハを該複数のストリートに沿って分割し個々の半導体チップに分離するウエーハ分割工程と、
    個々の半導体チップに分離された半導体ウエーハの裏面に該ボンディング用フィルムの該粘着層側を貼着する粘着層貼着工程と、
    該ボンディング用フィルムを貼着した半導体ウエーハの個々に分離された半導体チップをピックアップすることにより、該粘着層を半導体ウエーハの裏面に貼着した状態で該サポートフィルムから剥離する粘着層剥離工程と、を含む、
    ことを特徴とするボンディング用フィルムを用いた半導体チップの製造方法。
  2. 該ウエーハ分割工程は、半導体ウエーハの表面から該複数のストリートに沿って所定の深さの分割溝を形成する分割溝形成工程と、該分割溝が形成された半導体ウエーハの表面に保護部材を貼着する保護部材貼着工程と、半導体ウエーハの裏面を研削して該裏面に該分割溝を表出させ個々の半導体チップに分離する分割溝表出工程と、を含んでいる請求項1記載のボンディング用フィルムを用いた半導体チップの製造方法。
JP2004112729A 2004-04-07 2004-04-07 ボンディング用フィルムを用いた半導体チップの製造方法 Expired - Lifetime JP4403004B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004112729A JP4403004B2 (ja) 2004-04-07 2004-04-07 ボンディング用フィルムを用いた半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004112729A JP4403004B2 (ja) 2004-04-07 2004-04-07 ボンディング用フィルムを用いた半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2005302798A JP2005302798A (ja) 2005-10-27
JP4403004B2 true JP4403004B2 (ja) 2010-01-20

Family

ID=35333972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004112729A Expired - Lifetime JP4403004B2 (ja) 2004-04-07 2004-04-07 ボンディング用フィルムを用いた半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP4403004B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054953A (ja) * 2007-08-29 2009-03-12 Disco Abrasive Syst Ltd ウェーハの加工方法
CN116313933B (zh) * 2023-05-11 2023-09-22 深圳市昌富祥智能科技有限公司 一种半导体晶圆自动贴膜一体机

Also Published As

Publication number Publication date
JP2005302798A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
JP4791843B2 (ja) 接着フィルム付きデバイスの製造方法
JP2005019525A (ja) 半導体チップの製造方法
JP5122893B2 (ja) デバイスの製造方法
US10985065B2 (en) Method of dicing a wafer by pre-sawing and subsequent laser cutting
US20070105348A1 (en) Wafer processing method
JP2010062375A (ja) ウエーハの加工方法
JP2016082162A (ja) ウエーハの加工方法
CN108022876B (zh) 晶片的加工方法
JP2008300521A (ja) 半導体ウェーハおよびその加工方法
JP4471565B2 (ja) 半導体ウエーハの分割方法
JP2006245209A (ja) 半導体チップの製造方法
JP2008263070A (ja) デバイスの製造方法
EP1316992B1 (en) Method for processing a semiconductor wafer using a laminate substrate as a support for said semiconductor wafer
JP5486865B2 (ja) 金属層付きチップの製造方法
JP4403004B2 (ja) ボンディング用フィルムを用いた半導体チップの製造方法
JP2018067647A (ja) ウエーハの加工方法
JP2005045023A (ja) 半導体装置の製造方法および半導体製造装置
JP4768963B2 (ja) ウェハの転写方法
JP2007180252A (ja) 半導体装置の製造方法
JP2005260154A (ja) チップ製造方法
JP2009212290A (ja) デバイスの製造方法
JP2018067645A (ja) ウエーハの加工方法
JP2018067646A (ja) ウエーハの加工方法
JP2016143767A (ja) テープ剥離方法
JP2007005366A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091030

R150 Certificate of patent or registration of utility model

Ref document number: 4403004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term