JP4401843B2 - 正孔注入電極及び半導体素子 - Google Patents

Description

本発明は、化合物半導体の結晶上に形成して用いるための正孔注入電極及び半導体素子に関する。

ＺｎＳｅ化合物半導体は、バンドギャップが約２．７ｅＶと大きく、青色ＬＤ、ＬＥＤなどオプトエレクトロニクス材料として有望視されている。しかし、ＺｎＳｅの価電子帯上端が真空準位から深いため、ＺｎＳｅ化合物半導体の特性を充分に発揮するような実用的な正孔注入電極を得るのが困難であるという問題がある。従来は、この問題を克服するために、

（１）正孔注入電極の材料に、仕事関数の大きな金属（例えばＡｕ、Ｐｔなど）材料を使用する（特許文献１）、

（２）ＺｎＳｅ化合物半導体と正孔注入電極との界面に、高濃度にドーピングされた薄膜層を形成する（非特許文献１）、

（３）ＺｎＳｅ化合物半導体と正孔注入電極の材料との合金化反応によって、ショットキー障壁を小さくする（非特許文献２）、
などの手法が採用されている。
特開平６−１０４４２１号公報 Ｊ． Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ ２１４／２１５、１０６４ （２０００） Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ、ｖｏｌ．４２、Ｎｏ．１、ｐｐ．１３９−１４４ （１９９８）

（１）は従来広範な半導体材料に対して一般的に使われている手法であり、仕事関数の大きな金属（Ａｕ、Ｐｔなど）の膜を、真空蒸着やスパッタなどにより半導体上に形成するというものである。しかし、ｐ型ＺｎＳｅの価電子帯上端エネルギーは、例えばＧａＡｓやＳｉなどの通常の半導体に比べて特に深いので、ＺｎＳｅに対して充分に大きな仕事関数を有する金属は存在しない。このため（１）の手法を用いた場合、無視できない程度の閾電圧が生じてしまい、その結果、動作電圧が高くなってしまうため、実用上、問題となる場合がある。また、ＡｕやＰｔは、ＺｎＳｅに対して密着性が悪く、ワイヤボンディングなどの後工程で電極がはがれやすくなる場合がある。そのため、ＡｕやＰｔを電極材料として用いた半導体素子は、必要な信頼性が得られない場合がある。

（２）も、従来半導体材料全般に対して用いられてきた方法であり、例えば非特許文献１に示されている。これは、半導体と正孔注入電極との間に、キャリア濃度の大きい層を挿入する手法である。

非特許文献１の半導体素子は、半導体としてのｐ−ＺｎＳｅと、正孔注入電極としてのＡｕとの間に、キャリア濃度の大きい層としてのｐ−ＺｎＴｅ層と、ｐ−ＺｎＴｅ／ｐ−ＺｎＳｅのＭＱＷ（多量子井戸）構造の層とが挿入された構造となっている。この構造では、半導体と正孔注入電極との間に生じるエネルギーの不連続を無くすことにより、ショットキー障壁を低減し、Ａｕ電極からｐ−ＺｎＳｅへのスムーズなキャリヤ（正孔）注入を実現している。

ここで、キャリア濃度の大きい層としては、ＺｎＴｅやＨｇＳｅが用いられるが、これは、これらが容易にｐ型で低抵抗化が可能な材料であり、かつ、ＡｕやＰｔなどの金属電極とオーミック接触が得られるからである。

しかしこの場合、ＺｎＴｅやＨｇＳｅは、ＺｎＳｅとの間に約７〜８％もの格子定数の不整合があるため、ＺｎＳｅ上にＺｎＴｅやＨｇＳｅの結晶を成長させる時に欠陥が発生し、さらに、動作時の発熱によりさらに欠陥が増殖してしまう場合がある。非特許文献１においては、これを用いたＬＥＤ（発光ダイオード）が、動作条件２０℃、電流値２０ｍＡのとき、８００時間の駆動で発光強度が初期強度の約５０％まで減少すると記載されている。しかし、半導体素子の寿命は５０００時間から１００００時間以上が必要と考えられるため、欠陥の発生を抑制しなければならない場合が生じ得る。

（３）の手法は、化合物半導体上に、化合物半導体と合金化可能な金属材料を形成し、これを短時間熱処理することにより、ｐ型化合物半導体／金属材料の界面に合金層からなる電極を形成するものである。例えば、非特許文献２によると、ｐ型ＺｎＳｅ半導体上にスパッタ法にてＰｄ金属膜を成膜した後、２５０℃で２分間アニールを行うと、半導体−金属間の接触抵抗が小さくなるため、閾電圧が小さくすることができると報告されている。

しかし、半導体基板を、このような短時間で急速に温度変化させ、かつ、半導体基板全体の温度を均一かつ精密に制御することは、製造上、適用しにくい。また、厚さや大きさなどの異なる個々の基板の形状に応じて、加熱条件を微調整する必要がある。このため、半導体基板の加熱処理装置に、これらの要求を満たすための高い性能と、高精度な温度制御技術が求められ、アニール処理の条件設定が煩雑になる。

さらに、化合物半導体と金属材料との界面には、種々の合金相が生じてしまうという問題もある。たとえば、非特許文献２によれば、アニール処理時間によってＰｄとＺｎＳｅとの界面にＰｄ_５ＺｎＳｅ、Ｐｄ_６Ｚｎ_３２Ｓｅ_６やＰｄ_１７Ｓｅ_１５などといった複数の相が形成されると記載されており、Ｐｄ_６Ｚｎ_３２Ｓｅ_６相とＰｄ_１７Ｓｅ_１５相が、電極層としての特性が良いことが示唆されている。

しかし、複数の相が生じている電極層では、多種の反応相の形成を厳密に制御しなければ、性能にばらつきが生じてしまう。これら多種の反応相の厚さを制御することや、一種のみの相を形成するのは非常に困難であり、また、このような多種の反応相の存在により生じてしまう電極層性能のばらつきは、半導体素子の電気特性を精密に制御するのを妨げやすいため問題となる。

本発明は、このような技術的背景のもとでなされたものであり、半導体との密着性が高く、長期安定性に優れた正孔注入電極を提供することを目的とする。また、本発明は、化学的に安定で、電気特性の制御性の高い、正孔注入電極を提供することを目的とする。さらに、これらの特性を有する正孔注入電極を備えた半導体素子を提供することを目的とする。

本発明の第１の態様は、組成式（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ（ｕは４≦ｕ≦６の実数であり、ｘ、ｙ、ｚはｘ＋ｙ＋ｚ＝１、１＞ｘ≧０、１＞ｙ≧０、１＞ｚ≧０の実数）で示される材料からなる電極層を有する正孔注入電極である。すなわち、少なくともＰｔ又はＮｉを含む材料からなる正孔注入電極である。

本発明の第１の態様により、半導体との密着性が高く、寿命が長く、長期安定性に優れた正孔注入電極を提供することが可能である。

本発明の正孔注入電極の材料、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅは、Ｐｄ_５ＴｌＡｓと同じ結晶構造を有している。Ｐｄ_５ＴｌＡｓ型の結晶構造は、例えばＺ．Ｍｅｔａｌｌｋｄｅ． ＢＤ．６１（１９７０） Ｈ．８ ｐ．５７９に報告されており、この結晶の有する空間群は、Ｐ４／ｍｍｍで表される。このＰｄ_５ＴｌＡｓ型の結晶構造は、ＺｎＳｅ系の半導体層との格子の不整合が小さく、低欠陥の正孔注入電極を形成させるのに有効である。なお、非特許文献２において多相の形成が確認されたうちの一種であるＰｄ_５ＺｎＳｅは、このＰｄ_５ＴｌＡｓ型の結晶構造であることが知られている。

また、非特許文献２においては、Ｐｄ−ＺｎＳｅ合金相のなかでは、Ｐｄ_５ＺｎＳｅ単相の正孔注入電極の材料としての特性について触れられてはいなかったが、本発明者らは、Ｐｄ_５ＺｎＳｅ相の結晶構造が、ＺｎＳｅ結晶と、エピタキシャル関係を持たせて形成することが可能であることに着目し、正孔注入電極の材料としてＰｄ_５ＺｎＳｅ相の使用を試みた。

尚、本発明における「エピタキシャル関係」とは、通常用いられる単結晶同士の結晶軸関係を含むのは勿論であるが、多結晶同士における、単一の結晶子とその上の結晶子との結晶軸関係をも含むものとする。すなわち、上下の結晶が多結晶である多結晶同士において、下の結晶中の単一の結晶子と、その結晶子の上にある、上の結晶中の単一の結晶子が、エピタキシャル関係を有し、この関係を、多結晶のほぼ全体に亘って有している場合には、エピタキシャル関係を有する。

しかし、Ｐｄ_５ＺｎＳｅを正孔注入電極の材料として用いたところ、経時的に特性が悪化し、実用化のための寿命が不十分となる場合があることが判明した。この原因として、発明者らはＰｄ元素特有の性質に問題があると推定した。すなわち、第１の原因として、Ｐｄは発熱的に水素を吸収する金属として知られており、例えば空気中に存在する水素を吸収した際の発熱により、結晶内に欠陥が生じたり、欠陥の増殖が生じたためであると考えた。第２の原因として、吸収した水素の拡散によって、Ｐｄ_５ＺｎＳｅ電極とｐ型ＺｎＳｅとの界面に水素が生じ、それによりＺｎＳｅ終端に表面準位ができる、アクセプタを不活性化する、などの悪影響を及ぼしているからであると考えた。

そこで、本発明者らは、Ｐｄの代わりに、Ｐｔ、Ｎｉを含有させることを試みたところ、格子の不整合を生じることなくエピタキシャル成長をさせることが出来、さらに、Ｐｄの含有量を小さくすることで、寿命が長くすることが可能であることを見出した。

本発明では、ｘ、ｙおよびｚは、ｘ＋ｙ＋ｚ＝１の関係を有しており、Ｐｄ、Ｐｔ及びＮｉは、いずれも、Ｐｄ_５ＴｌＡｓ構造のＰｄサイトを占有していると考えられる。ｘ、ｙ、ｚ、ｕの範囲が４≦ｕ≦６、ｘ＋ｙ＋ｚ＝１、１＞ｘ≧０、１＞ｙ≧０、１＞ｚ≧０であれば、Ｐｄ_５ＴｌＡｓ型の結晶構造を形成可能であり、格子定数の変化はほとんどない。ｕが４未満、もしくは、６を超えると、Ｐｄ_５ＴｌＡｓ構造が不安定化し、別の相が析出してしまうため、欠陥が生じたり、多相が存在するために性能のばらつきが生じてしまうため、有効な正孔注入電極を得ることが出来ない。

尚、値ｘは、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅが固溶域の組成となる値であってよい。値ｘは、Ｐｔ、又はＮｉが別の相とならない範囲であってよい。値ｘは、例えば０．５以上、より好ましくは０．７以上、更に好ましくは０．８以上であってよい。この場合、電極層の組成を、安定に保つことができる。値ｘは、例えば０．５〜０．９５、より好ましくは０．８〜０．９であってよい。

なお、非特許文献２では、あらかじめＺｎＳｅ上にＰｄを形成した後、熱処理により多種のＰｄ−Ｚｎ−Ｓｅ系合金相を形成しているが、本発明は、熱処理などの面倒な工程を経る必要がなく、分子線エピタキシャル成長法（ＭＢＥ法）、真空蒸着法、ＣＶＤ法、スパッタ法などの方法で成膜することにより形成することが可能である。

また、本発明の正孔注入電極は、電極の全体が上記の組成式（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅで形成されている必要は無く、この組成式で形成された電極層を有していれば良い。この組成式で形成された電極層が、半導体層と接して形成されていることが、半導体との密着性が高く、寿命が長く、長期安定性に優れた正孔注入電極を形成する上で特に有効である。

本発明の第２の態様は、組成式（Ｚｎ_{１−α−β}Ｍｇ_αＣｄ_β）（Ｓｅ_{１−ｍ−ｎ}Ｓ_ｍＴｅ_ｎ）（ただし、モル比ｍ、ｎおよびα、βは、ｍ＋ｎ≦１、０≦ｍ≦１、０≦ｎ≦０．２、０≦α≦０．２、０≦β≦０．２）で示される材料からなる半導体層と、態様１の正孔注入電極であって電極層が半導体層と接するように形成された正孔注入電極と、を有する半導体素子である（態様２）。

従来、ＺｎＳｅの荷電子帯上端が真空準位から深いために、ＺｎＳｅ系化合物半導体の特性を充分に発揮するような正孔注入電極を得るのが困難であったが、本発明の正孔注入電極を用いれば、上記化合物半導体の特性を充分に発揮することが可能である。

また、上述のように、本発明の正孔注入電極は、Ｐｄ_５ＴｌＡｓ型の結晶構造を有しているため、上記化合物半導体との格子定数の整合性が良い。ＺｎＳ_０．３Ｓｅ_０．７（すなわち、α＝０、β＝０、ｍ＝０．３、ｎ＝０）の場合は、本発明の正孔注入電極との格子定数の整合性が最も良いので、密着性がよくなり、また、寿命が長くなるため好ましい。尚、電極層と半導体層とが接していれば、格子の整合性が得られるので、電極層と半導体層の上下関係によらず、本発明の効果が得られる。

態様２のＺｎＳｅ系半導体は、閃亜鉛鉱型結晶構造を有する直接遷移型のワイドギャップ半導体であり、発光ダイオードやレーザーダイオード用の半導体材料として適している。禁制帯幅を調整する目的等により、Ｚｎサイトの一部をＭｇやＣｄで置換してもよく、Ｓｅサイトの一部を、ＳやＴｅにより置換してもよい。ただし、ＭｇやＣｄのモル比α、βが０．２を超えると結晶が閃亜鉛鉱型構造ではなくなってしまうため適さない。またＴｅのモル比ｎが０．２を超えると可視域の吸収が起こり、発光した光を吸収してしまうため不向きである。

また、本発明の態様２の半導体素子において、半導体層が［００１］軸配向した単結晶からなり、かつ、電極層の［００１］軸が半導体層の［００１］軸と略平行であることが好ましい（態様３）また、半導体層が［００１］軸配向した閃亜鉛鉱型単結晶からなり、かつ、電極層が［００１］軸配向したヘテロエピタキシャル成長層であることが好ましい。

本発明の正孔注入電極は、態様２のＺｎＳｅ系半導体層の（００１）面上に、エピタキシャル成長させることができる。すなわち、ＺｎＳｅ系半導体層の（００１）面上に、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅを成長させる際、図２６、２７に示すように、ＺｎＳｅ［００１］／／（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ［００１］、ＺｎＳｅ［１１０］／／（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ［１００］、ＺｎＳｅ［−１１０］／／（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ［０１０］の軸関係を持って成長させることが出来る。たとえば、ＺｎＳｅ系半導体がＺｎＳｅの場合、ＺｎＳｅは閃亜鉛鉱型結晶構造を有し、立方晶系で格子定数は５．７［Å］、ＺｎＳｅ（１１０）面の面間隔は４．０［Å］である。（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ（１００）の面間隔は、約４．０［Å］である。すなわち、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅとＺｎＳｅに生じる格子不整合は約１％程度である。また、例えば、ＺｎＳｅ系ＺｎＳ_０．３Ｓｅ_０．７（α＝０、β＝０、ｍ＝０．３、ｎ＝０）の場合は、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ電極ともっとも格子定数の整合性があり、格子不整合は、約０％である。これらの値は、ＺｎＴｅやＨｇＳｅがＺｎＳｅとの間にある格子不整合７〜８％に比べると、はるかに小さい。このため、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅとＺｎＳｅの界面には欠陥が生じにくく、また、両層の密着性が高い。さらに、界面を通して電流を流したとき、欠陥が増殖しにくく、半導体の寿命が長いため、好ましい。

また、本発明の正孔注入電極における電極層と、ＺｎＳｅ系半導体層とを、両層の（００１）面を介して、エピタキシャル関係を形成させる場合には、従来法のようなアニール処理が不要である。このため加熱処理装置の高い性能や高度な制御技術も不要になり、短時間かつ容易に製造可能である。また、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ相を制御性良く形成することは比較的容易であるので、好ましくない複数の結晶相が複製することが無く、電極層の性能にばらつきが生じることもなく、電気特性を精密に制御することが可能である。尚、上記のエピタキシャル関係においては、例えば半導体層上へのエピタキシャル成長により電極層が形成されてもよく、電極層上へのエピタキシャル成長により半導体層が形成されてもよい。

また、本発明の態様２の半導体素子において、半導体層が［００１］軸優先配向した多結晶体からなり、かつ、電極層の［００１］軸が半導体層の［００１］軸と略平行であることが好ましい（態様４）。

従来、半導体素子には単結晶からなるｐ型半導体層が用いられてきた。これは、多結晶ではｐ型半導体層に必要とされる電気伝導性が得られないためである。また、ｐ型半導体層を単結晶とするために、基板として単結晶基板を用いる必要があった。

しかし、本発明は、多結晶からなるｐ型半導体層をも用いることができるものである。すなわち、前記ｐ型ＺｎＳｅ系半導体層は、多結晶体でもよい。また、本発明の正孔注入電極は、多結晶ｐ型ＺｎＳｅ系半導体層上にも成長させることができる。特に、ｐ型ＺｎＳｅ系半導体層中にＣｕをドープした場合、正孔濃度を高くすることが可能となり、多結晶からなるｐ型半導体層として好ましい。Ｃｕドープｐ型ＺｎＳｅは多結晶でも十分に導電性があり、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅを接合させた場合、閾電圧はなくオーミックに接合する。

このように、ｐ型半導体層として多結晶体を用いることができるので、基板に単結晶基板を用いる必要がなく、多結晶基板やガラス基板等、基板の選択性を広げることが可能となる。また、生産効率やコストの面からも好ましい。半導体層、電極層のうち、下側の層が［００１］軸配向して形成できる基板であればよく、これにより、半導体層と電極層とが、両層の（００１）面を介してエピタキシャル関係を形成することが可能となる。

なお、基板として多結晶基板を用いる場合には、［００１］軸優先配向した基板を用い、この基板の（００１）面上に半導体層や電極層を形成するのが好ましい。これにより、態様４の構成を得やすいからである。

また、本発明の態様４の半導体素子において、半導体層及び電極層は、ガラス基板上に形成されていてもよい（態様５）。

また、本発明の態様２〜５のいずれかの半導体素子において、電極層の厚みが、１０ｎｍ以上１０μｍ以下であることが好ましい（態様６）。

本発明の正孔注入電極における電極層の厚みは、１０ｎｍ以上１０μｍ以下が好ましい．１０μｍ以上であると、半導体層との密着性が低下し、はがれやすくなり、また、１０ｎｍ以下では電極としての性能（寿命、動作安定性）に支障をきたす．電極層の厚みは、２０ｎｍ以上１μｍ以下であると、半導体層との密着性が良く、電極としての性能（寿命、動作安定性）も良いため、さらに好ましい。

また、本発明の態様２〜６のいずれかの半導体素子において、半導体層が、１×１０^１８ｃｍ^−３以上１×１０^２２ｃｍ^−３以下の正孔濃度を有することが好ましい（態様７）。また、本発明の態様２〜７のいずれかの半導体素子において、半導体層が、Ｃｕドーパントを含むｐ型半導体層であることがさらに好ましい（態様８）。

本発明の正孔注入電極は、ＺｎＳｅ系半導体の中でも、特にｐ型ＺｎＳｅ系半導体に接合し、半導体中に正孔を注入するのに用いると効果的である。ｐ型ＺｎＳｅ半導体は、半導体層の一例である。ｐ型ＺｎＳｅ半導体は、ドーパントによりｐ型特性を与えたＺｎＳｅ系半導体であってよい。ここで、ＺｎＳｅ系半導体にｐ型の極性を与えるドーパントとして、ＬｉやＮが知られている。Ｌｉを用いる場合には、ＺｎＳｅ系半導体中の正孔濃度は１×１０^１７ｃｍ^−３程度まで高めることができる。一方、Ｎを用いる場合には、正孔濃度は、１×１０^１８ｃｍ^−３程度まで高めることができる。これらのドーパントによりｐ型特性を与えたＺｎＳｅ系半導体に、本発明の（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ電極を接合することにより、半導体中に正孔を注入できる。

ＺｎＳｅ系半導体中の正孔濃度（正孔のキャリア密度）をより高くした場合、一例として、ドーパントとして数ｍｏｌ％のＣｕを与えた場合には、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅはｐ型ＺｎＳｅ系半導体とオーミックに接合する．正孔濃度が高いほど、オーミックに接合され、効率が上がるので好ましい。ドーパントとしてＣｕを用いる場合には、高濃度の正孔（例えば１×１０^１６〜１×１０^２３ｃｍ^−３）を注入できるので好ましい。

尚、従来検討されていたＣｕドープＺｎＳｅ半導体の正孔濃度は、せいぜい１０^１４ｃｍ^−３であり、本願の添加濃度よりも格段と低いものである。これは、従来、Ｃｕが深いアクセプタ準位を形成することが知られていたため、低抵抗化が困難であると考えられたいたこと、Ｃｕドープ量をそれ以上増やすと、発光効率が著しく劣化することが知られていたこと、等により、オプトエレクトロニクス材料として興味が持たれなかったという背景による。

このような状況で、本発明では、従来検討されることの無かった高いＣｕドープ量について初めて検討したものであり、その検討の結果、低抵抗で、高い正孔濃度を有するＣｕドープＺｎＳｅ半導体を見出したものである。

本発明の正孔注入電極の仕事関数は、５〜６ｅＶの範囲にあり、ＺｎＳｅの価電子帯上端エネルギー６．３ｅＶに近い。このため、ｐ型ＺｎＳｅに接合したとき、ＺｎＳｅの価電子帯内に正孔を注入することが可能であるだけでなく、界面の接触抵抗が低いため、効率が良い。たとえば、Ｎドープｐ型ＺｎＳｅに接合した場合には約２Ｖの電圧を加えた場合に、正孔を注入できる。また特に、Ｎドープｐ型ＺｎＳｅ系半導体よりも高濃度の正孔濃度を有するｐ型ＺｎＳｅ系半導体、例えば、Ｃｕドープｐ型ＺｎＳｅ系半導体（例えば１×１０^１６〜１×１０^２３ｃｍ^−３）に本発明の正孔注入電極を接合した場合には、オーミック接合が実現し、効率よく正孔を注入できる。

また、本発明の態様２〜８のいずれかの半導体素子は、発光ダイオード（ＬＥＤ）、ダイオード、レーザダイオード、フォトダイオード、もしくは、太陽電池とすることが可能である（態様９）。

本発明によれば、ＺｎＳｅ化合物半導体のような荷電子帯上端が真空準位から深い材料にも適用可能であり、電気特性の制御性の高く、該半導体との密着性が良く、長期安定性に優れた、正孔注入電極を得ることができる．またこれらの特性を備えた半導体素子を得ることができる。

本発明の代表的な形態として、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ電極層を用いた半導体素子の例を説明する．図１は、本発明の代表的な発光ダイオードの断面図である。この発光ダイオードは、基板１１上に順にｎ型用電極１２、ｎ型半導体１３、ｐ型半導体１４、ｐ型用電極１５で形成されている。ここで、ｐ型用電極１５は、本発明の正孔注入電極に相当し、ｐ型半導体１４と接している電極層を含む。

詳しくは、基板として用いたガラス基板１１上に、順にｎ型用電極としてのＩＴＯ層１２（０．５μｍ厚）、ｎ型半導体としてのＣｌドープＺｎＳ_０．３Ｓｅ_０．７層１３（１μｍ厚）、ｐ型半導体としてのＣｕドープＺｎＳ_０．３Ｓｅ_０．７層１４（１μｍ厚）、ｐ型用電極としての組成式（Ｐｄ_０．８Ｐｔ_０．１Ｎｉ_０．１）_５ＺｎＳｅの正孔注入電極１５（０．１μｍ厚）を積層した。積層された（Ｐｄ_０．８Ｐｔ_０．１Ｎｉ_０．１）_５ＺｎＳｅは、電極層の一例である。ここで、形成されたＣｕドープＺｎＳｅ半導体層は、［００１］軸優先配向した多結晶体であり、この上に形成された（Ｐｄ_０．８Ｐｔ_０．１Ｎｉ_０．１）_５ＺｎＳｅ電極層は、半導体層の［００１］軸に関してエピタキシャル関係を有するように形成され、すなわち、半導体層の［００１］軸と電極層の［００１］軸とは略平行となるように形成されていた。ＺｎＳｅ系化合物半導体を用いたのは、バンドギャップが２．７ｅＶと大きいため、本発明の効果が顕著となるからである．ガラス基板やＩＴＯ層を用いたのは、透明なため、発光した光を透過し見やすくできるからである。

この半導体素子において、（Ｐｄ_０．８Ｐｔ_０．１Ｎｉ_０．１）_５ＺｎＳｅ電極に電源の正極を接続し、ＩＴＯ層１２上に電源の負極を接続して、両電極間に３Ｖ以上の電位差を与えると、（Ｐｄ_０．８Ｐｔ_０．１Ｎｉ_０．１）_５ＺｎＳｅ電極層１５からＣｕドープＺｎＳ_０．３Ｓｅ_０．７層１４の価電子帯内に正孔が注入されるとともに、ＩＴＯ１２からＣｌドープＺｎＳ_０．３Ｓｅ_０．７層１３の伝導帯内に電子が注入される。正孔と電子は、両ＺｎＳ_０．３Ｓｅ_０．７層の界面で再結合して可視光を放ち、透明なＩＴＯ膜１２とガラス基板１１とを透過して図の下方に放出され、発光ダイオードとして機能する。

尚、正孔注入電極とは、例えば、半導体素子等において、電源の正極と接続される部分である。正孔注入電極は、例えば半導体素子におけるｐ型半導体層と電気的に接続されることにより、電源から受け取る電力に応じて、このｐ型半導体層に、正孔を供給する。正孔注入電極は、例えば金属層等の、本発明に係る電極層以外の層を、更に有してもよい。電極層は、例えばＡｌ、Ａｕ、又はＰｔ等で形成された金属層を介して、電源と接続されてもよい。また、電極層とは、正孔注入電極に含まれる、所定の層状部分である。電極層は、外部の電源と、例えばこの半導体素子とを、電気的に接続する。

以下、実施例を示して、本発明をさらに詳細に説明する．

図２を用いて、ｐ型半導体層としての多結晶Ｃｕドープｐ型ＺｎＳｅ上に、電極（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅを用いた例を説明する。

ガラス基板２１に、ルツボ加熱式の真空蒸着法を用いて、ｐ型半導体層として多結晶Ｃｕドープｐ型ＺｎＳｅ層２２を約１μｍ成膜した。このとき、蒸着は、基板温度を２００℃に保持し、Ｚｎ、Ｓｅ、Ｃｕ各原料の加熱設定温度をそれぞれ２５０℃、１５０℃、１０００℃として行った。このときの各原料の分圧比はＺｎ：Ｓｅ：Ｃｕ≒２５：８０：１であり、正孔のキャリア濃度は約２×１０^２１ｃｍ^−３であった。この上に、正孔注入電極として（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ膜２３をおよそ３００ｎｍ成膜した。（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ膜２３は、電極層の一例である。蒸着はルツボ加熱式の真空蒸着法を用い、Ｐｄ、Ｐｔ、Ｎｉ各原料の分圧比を変えてｘ、ｙ、ｚ、ｕの各パラメータを変えて行った。基板温度を２００℃に保持し、Ｚｎ、Ｓｅ各原料の加熱設定温度をそれぞれ２５０℃、１５０℃として行った。このようにして直径０．５ｍｍ、電極間間隔５ｍｍの形状で電極として形成し、半導体素子を得た。

得られた半導体素子のＩ−Ｖ測定を行い、各々のパラメータにおいての閾電圧を求めた。測定においては、パラメータｘ、ｙ、ｚのそれぞれを、０．１〜０．９の範囲で、０．１刻みで変化させた。ｘ、ｙ、ｚ、ｕの各パラメータについて、測定を行った点を、図２４に黒塗りの丸印で示す。

測定を行った結果、いずれの条件においても閾電圧が消失し、良好にオーミック接合していることが確認された。ｕの値が５以外の４〜６の範囲においても閾電圧はｕ＝５のときと同様な傾向が示され、ｐ型ＣｕドープＺｎＳｅと良好なオーミック接合が得られることを確認した。尚、ｕの値は、例えば５程度（例えば４．８〜５．２）であるのが好ましい。この場合、特に良好なオーミック接合が得られる。

図３を用いて、ｐ型半導体層としての単結晶Ｎドープｐ型ＺｎＳｅ上に、正孔注入電極（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅを用いた例を説明する。

高抵抗の［００１］軸に配向したＺｎＳｅ単結晶基板３１に酸エッチングを施し、さらに真空度１０^−５Ｐａ以上のＭＢＥ真空チャンバー内で５００℃−１５分の熱エッチングを施した。高抵抗のＺｎＳｅ単結晶基板とは、例えば、不純物をドープしていないＺｎＳｅ単結晶基板である。この基板の（００１）面上に、Ｎドープのｐ型ＺｎＳｅ層３２をＭＢＥ法により約１μｍエピタキシャル成長させた。ｐ型ＺｎＳｅ層３２は、半導体層の一例である。基板温度を２５０℃とし、フラックス比（分子線の分圧比）Ｚｎ：Ｓｅはおよそ１：２として行った。Ｎのドーピングには高周波励起式のラジカルビーム源を用い、高周波出力２５０Ｗ、窒素ガスの流量０．０５ｓｃｃｍとした。このｐ型ＺｎＳｅのキャリア濃度は約１×１０^１８ｃｍ^−３であった。この上に正孔注入電極として（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ層３３をおよそ３００ｎｍ成膜した。（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ層３３は、電極層の一例である。ルツボ加熱式の真空蒸着法を用い、Ｐｄ、Ｐｔ、Ｎｉ各原料の分圧比を変えてｘ、ｙ、ｚ、ｕの各パラメータを変えて行った。基板温度を２００℃に保持し、Ｚｎ、Ｓｅ各原料の加熱設定温度をそれぞれ２５０℃、１５０℃とした。１組は均一に成膜し、もう一方は、直径０．５ｍｍ、電極間間隔５ｍｍの形状で電極として形成し、均一に成膜した各試料の仕事関数を求めた。仕事関数は光電子分光装置を用いた。一方、Ｉ−Ｖ測定を行うことにより、電極として形成した各試料の閾電圧を求めた。

表１から３に、各々のパラメータにおいて得られた仕事関数を示した。また、図２５に、パラメータの各点において測定した閾電圧を示した。図２５において、黒塗りの丸印は、閾電圧が１．１〜１．５Ｖとなったパラメータ、黒塗りの四角印は、閾電圧が１．５〜２．０Ｖとなったパラメータ、黒塗りの三角印は、閾電圧が２．０〜２．４Ｖとなったパラメータを示す。（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_５ＺｎＳｅの仕事関数は、５〜６ｅＶの範囲になった。Ｎドープ上に成膜した場合、閾電圧は約２Ｖ程度残った。しかし、表４に示したような金属電極を用いた場合よりも閾電圧が低くなった。ｕの値が５以外の４〜６の範囲においても仕事関数や閾電圧はｕ＝５のときと同様な傾向の結果が得られ、金属電極を用いたときよりも閾電圧が小さいことを確認した。

さらに、ｕの値が４未満、もしくは、６を超えると、閾電圧が大きくなった。例として、ｘ＝０．８、ｙ＝０．２、ｚ＝０のときｕの条件を変えたときの閾電圧の変化を図４に示した。ｕが４未満、もしくは、６を超えると、閾電圧が大きくなるのは、Ｐｄ_５ＴｌＡｓ構造が不安定化し、別の相が析出してしまうためと考えられる。

図５には、正孔注入電極（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ膜の厚さを種々に変え、０．１Ｖの電圧をかけたときの電流値の（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ膜厚依存性を示した。図５に示すように、１０ｎｍ以下では電極としての性能に支障をきたしたが、１０ｎｍ以上であれば大きく電流値が変わることはなく良好である。しかし１０μｍ以上になると超音波ワイヤーボンディング時にはがれやすくなり、好ましくない。

多結晶Ｃｕドープｐ型ＺｎＳｅ上に正孔注入電極（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅを用い、ボンディングした例について、図６、図７を用いて説明する。

ガラス基板６１上に、ルツボ加熱式の真空蒸着法を用いて、多結晶Ｃｕドープｐ型ＺｎＳｅ層６２を約１μｍ成膜した。多結晶Ｃｕドープｐ型ＺｎＳｅ層６２は、Ｃｕドーパントを含むｐ型半導体層の一例である。また、多結晶Ｃｕドープｐ型ＺｎＳｅ層６２は、ガラス基板上に形成された多結晶体の一例でもある。蒸着は、基板温度を２００℃に保持し、Ｚｎ、Ｓｅ、Ｃｕ各原料の加熱設定温度をそれぞれ２５０℃、１５０℃、１０００℃として行った。このときの各原料の分圧比はＺｎ：Ｓｅ：Ｃｕ≒２５：８０：１であった。この上に２種類の電極を作製した。ひとつは、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ層６３をおよそ３００ｎｍ成膜して作製した。（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ層６３は、電極層の一例である。この成膜は、ルツボ加熱式の真空蒸着法を用い、基板温度を２００℃に保持し、Ｚｎ、Ｓｅ各原料の加熱設定温度をそれぞれ２５０℃、１５０℃として行い、直径０．５ｍｍの形状で電極として形成した。さらにその上にスパッタ法によって、Ａｌ膜６４を約５０ｎｍ成膜しこれをパッドとした。これを図６に示した。（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ層６３と、Ａｌ膜６４とは、正孔注入電極を構成してよい。もう一方の電極は、ルツボ加熱式の真空蒸着法を用いて直径０．５ｍｍの同様な形状でＡｕ膜６５を３００ｎｍ成膜した。これを図７に示した。さらにその上にスパッタ法によって、Ａｌ膜６４を約５０ｎｍ成膜しこれをパッドとした。この２種類の電極に直径５０μｍのＡｌワイヤーを用いて超音波ボンディングを行った。

これら接合の評価として、プル・テスト法を用いた。図８のようにテンション・ゲージ先端の針をボンディングされたワイヤーに引っ掛けて真上にあげた。テンション・ゲージが２．５ｇｆのとき、Ａｌ／Ａｕ上にボンディングしたＡｌワイヤーの接合部からはがれてしまった。しかし、Ａｌ／（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ上にボンディングしたＡｌワイヤーは接合部からはがれたり破断したりということはなかった。よって、ＺｎＳｅ上に電極（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅを用いた方が、密着性が高いことを確認した。

多結晶Ｃｕドープｐ型ＺｎＳｅ上に正孔注入電極（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅを用い、通電試験を行った。図９、図１０を用いて説明する。

ガラス基板２１上に、ルツボ加熱式の真空蒸着法を用いて、多結晶Ｃｕドープｐ型ＺｎＳｅ層２２を約１μｍ成膜した。多結晶Ｃｕドープｐ型ＺｎＳｅは、Ｃｕドーパントを含むｐ型半導体層、及びガラス基板上に形成された多結晶体の一例である。
蒸着は、基板温度を２００℃に保持し、Ｚｎ、Ｓｅ、Ｃｕ各原料の加熱設定温度をそれぞれ２５０℃、１５０℃、１０００℃として行った。このときの各原料の分圧比はＺｎ：Ｓｅ：Ｃｕ≒２５：８０：１であった。

次に、この上に２種類の電極を作製した。ひとつは、ルツボ加熱式の真空蒸着法を用い、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ層２３をおよそ３００ｎｍ成膜し、直径０．５ｍｍ、電極間間隔５ｍｍの形状で電極として形成した。（図９）。（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ層２３は、電極層の一例である。もう一方の電極は、ルツボ加熱式の真空蒸着法を用いて直径０．５ｍｍ、電極間間隔５ｍｍの同様な形状でＡｕ膜６５を３００ｎｍ成膜した（図１０）。これにより、Ｃｕドーパントを含むｐ型半導体層に、金属電極の一例であるＡｕ電極を形成した。他の例において、金属電極は、Ａｕに代えて、例えばＰｔ、又はＡｌ等により形成されてもよい。

これらの電極にプローブを用いて２０ｍＡの定電流で通電試験を行い、比較をした。その結果、Ａｕ電極の寿命は、２００時間であった。また、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ電極は、１０００時間以上安定して動作した。これにより、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ電極について、電極としての信頼性が高いことを確認した。

また、さらに通電試験を続けることにより、（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ電極の中でもＰｄの含有量の少ない電極ほど、寿命が長いことを確認した。Ｐｄの含有量を減らしＮｉ、Ｐｔを混ぜることによって、さらに寿命が長くなることが示された。

図１１を用いて、ガラス基板上に作製した発光ダイオードに適用した例を説明する。

ガラス基板４１上にｎ型用電極としてＩＴＯ膜４２を５００ｎｍ、スパッタリング法を用いて成膜した。この上にルツボ加熱式の真空蒸着法を用い、ｎ型半導体としてＣｌドープのｎ型ＺｎＳｅ層４３を成膜した。ここで、Ｃｌ源としてＺｎＣｌ_２を用い、設定温度は２１０℃とした。形成されたｎ型ＺｎＳ_０．３Ｓｅ_０．７膜４３上に、ｐ型半導体としてＣｕドープのｐ型ＺｎＳ_０．３Ｓｅ_０．７層４４を成膜した。Ｃｕドープのｐ型ＺｎＳ_０．３Ｓｅ_０．７層４４は、Ｃｕドーパントを含むｐ型半導体層の一例である。成長時のＣｕの設定温度は１０００℃とした。この一連の成長は基板温度を２５０℃とした。このときの正孔濃度は１×１０^２１ｃｍ^−３であった。続けてｐ型ＺｎＳｅ（ｐ型ＺｎＳ_０．３Ｓｅ_０．７層４４）上に、正孔注入電極として（Ｐｄ_０．８Ｐｔ_０．１Ｎｉ_０．１）_５ＺｎＳｅ層４５を積層させた。（Ｐｄ_０．８Ｐｔ_０．１Ｎｉ_０．１）_５ＺｎＳｅ層４５は、電極層の一例である。このとき、基板温度を２００℃とし、各原料の仕込んだ質量比はＰｄ：Ｐｔ：Ｎｉ：ＺｎＳｅ≒４：０．５：０．５：１として行った。さらにその上にスパッタリング法によって、Ａｌ膜４６を成膜し、直径０．５ｍｍの電極を形成した。この上に直径５０μｍのＡｌワイヤーを用いて超音波ボンディングを行った。最後にＩＴＯ膜４２上にＩｎ膜４７をつけて電極とした。これの電気特性は図１２に示すように、閾電圧３Ｖの整流性を示した。５Ｖ印加すると発光をし、波長４８０ｎｍをピークとするスペクトルが得られ、これを図１３に示した。

次に、本発明をダイオードでの発光に適用した例を説明する。図１４に示すような発光ダイオードを作製した。

基板として、［００１］軸に配向したｎ型ＺｎＳｅ単結晶７１を用いた。この基板に酸エッチングを施し、さらに真空度１０^−５Ｐａ以上のＭＢＥの真空チャンバー内で５００℃−１５分の熱エッチングを施した。この基板上にＭＢＥ法により、ｎ型半導体としてＣｌドープのｎ型ＺｎＳｅ層７２を成膜した。ここで、Ｃｌ源としてＺｎＣｌ_２を用い、設定温度は２１０℃とした。得られたｎ型ＺｎＳｅのキャリア濃度は約１×１０^１８ｃｍ^−３であった。このｎ型ＺｎＳｅ層上に、ｐ型半導体としてＣｕドープのｐ型ＺｎＳｅ層７３をエピタキシャル成長させた。Ｃｕドープのｐ型ＺｎＳｅ層７３は、Ｃｕドーパントを含むｐ型半導体層の一例である。ここで、成長時のＣｕの設定温度は１０００℃とした。この一連の成長は基板温度を２５０℃とし、フラックス比Ｚｎ：Ｓｅをおよそ１：２として行った。得られたｐ型ＺｎＳｅの正孔濃度は２×１０^２１ｃｍ^−３であった。

続けて、ｐ型ＺｎＳｅ上に正孔注入電極として（Ｐｄ_０．８Ｐｔ_０．１Ｎｉ_０。１）_５ＺｎＳｅ層７４を積層させた。（Ｐｄ_０．８Ｐｔ_０．１Ｎｉ_０．１）_５ＺｎＳｅ層７４は、電極層の一例である。ここで、正孔注入電極の電極層である（Ｐｄ_０．８Ｐｔ_０．１Ｎｉ_０。１）_５ＺｎＳｅ層のＸ線回折解析を行った結果を、図１５に示した。尚、ＺｎＳｅの回折強度が強いため、３０〜３５、６２〜７０、１０９〜１１０［ｄｅｇ］を省いて測定した。観測された回折はＰｄ_５．１ＺｎＳｅとして報告されている結晶構造と同一の構造を有することがわかった。

最後にｎ型基板にＩｎ層７５をつけ電極とし、電気特性を得た。その結果、ｐ−ｎ接合の順バイアス閾値電圧約３Ｖの整流性を示した。５Ｖの電圧印加ではピーク波長４７０ｎｍの発光が得られた。図１６に示すように、２０ｍＡでの連続動作を行ったところ、１０００時間でもその発光強度は初期強度の９０％までしか減衰せず、長時間の安定動作を確認することができた。

次に、この発明を多結晶基板上に適用したダイオードの例について、図１７を用いて説明する。

基板として高抵抗の、［００１］軸に優先配向したＺｎＳｅ多結晶１０１を用いた。この基板に酸エッチングを施し、さらに真空度１０^−５Ｐａ以上のＭＢＥの真空チャンバー内で５００℃−１５分の熱エッチングを施した。この基板の（００１）面上にＭＢＥ法を用いて正孔注入電極として（Ｐｄ_０．９Ｐｔ_０．１Ｎｉ_０）_５ＺｎＳｅ層１０２を積層させた。（Ｐｄ_０．９Ｐｔ_０．１Ｎｉ_０）_５ＺｎＳｅ層１０２は、電極層の一例である。次に、ＭＢＥ法により、ｐ型半導体層としてＣｕドープのｐ型ＺｎＳｅ層１０３を積層させた。これにより、本例において、ｐ型半導体層は、［００１］軸に優先配向しながら、電極層の上に形成される。このときのＣｕの設定温度は１０００℃とした。得られたｐ型ＺｎＳｅの正孔濃度は２×１０^２１ｃｍ^−３であった。次に、ｎ型半導体層としてＣｌドープのｎ型ＺｎＳｅ層１０４を成膜した。このときＣｌ源としてＺｎＣｌ_２を用い、設定温度は２１０℃とした。このｎ型ＺｎＳｅのキャリア濃度は約１×１０^１８ｃｍ^−３であった。この一連の成長は基板温度を２５０℃とし、フラックス比Ｚｎ：Ｓｅをおよそ１：２として行った。

さらにｎ型ＺｎＳｅ層１０４上と（Ｐｄ_０．９Ｐｔ_０．１Ｎｉ_０）_５ＺｎＳｅ層１０２上に、スパッタリング法によって、Ａｌ膜１０５、１０６を成膜し、直径０．５ｍｍの電極を形成した。この上に直径５０μｍのＡｌワイヤーを用いて超音波ボンディングを行った。

こうして作製したダイオードは、図１８に示すように、ｐ−ｎ接合の順バイアス閾値電圧約４Ｖの整流性を示した。

次に、この発明を単結晶基板上に適用したレーザダイオードの例について、図１９を用いて説明する。

基板として、［００１］軸に配向したｎ型ＧａＡｓ基板８１を用いた。この基板に酸エッチングを施し、さらに真空度１０^−５Ｐａ以上のＭＢＥの真空チャンバー内で５００℃−１５分の熱エッチングを施した。この基板の（００１）面上に、クラッド層としてＧａＡｓ基板と整合性のあるｎ型ＣｌドープＺｎＳ_０．０６Ｓｅ_０．９４層８２を用い、１μｍ成膜した。この上に、Ｚｎ_０．８Ｃｄ_０．２Ｓｅの量子井戸層８３を活性層とし、７ｎｍ成膜した。さらに、ｐ型ＣｕドープＺｎＳ_０．０６Ｓｅ_０．９４層８４クラッド層に用い、１μｍ成膜した。その上に積む層の格子同士にひずみが生じないよう、ＺｎＳＳｅ系の層８５をバッファ層として成膜し、最上層のコンタクト層がＣｕドープしたＺｎＳ_０．３Ｓｅ_０．７層８６となるようにした。ＣｕドープしたＺｎＳ_０．３Ｓｅ_０．７層８６は、Ｃｕドーパントを含むｐ型半導体層の一例である。さらにその上に電極として（Ｐｄ_０．９Ｐｔ_０．１Ｎｉ_０）_５ＺｎＳｅ層８７を積層し、これをｐ型電極とした。このｐ型電極は、正孔注入電極の一例である。また、（Ｐｄ_０．９Ｐｔ_０．１Ｎｉ_０）_５ＺｎＳｅ層８７は、電極層の一例である。ｎ型電極にはＩｎ層８８を用いた。

図２０に、７７Ｋにおいてパルス幅１μｓ、繰り返し周波数１ｋＨｚのパルス駆動下で測定したＬ−Ｉ特性を示した。光出力は電流値２００ｍＡで立ち上がった。しきい値電流密度は０．８ｋＡ／ｃｍ^２であった。また、発光スペクトルを図２１に示した。

本発明を単結晶基板上に適用したフォトダイオードの例について、図２２を用いて説明する。

基板として、[００１]軸に配向したｎ型ＺｎＳｅ単結晶９１を用いた。この基板に酸エッチングを施し、さらに真空度１０^−５Ｐａ以上のＭＢＥの真空チャンバー内で５００℃−１５分の熱エッチングを施した。この基板の（００１）面上にＭＢＥ法により、Ｃｌドープのｎ型ＺｎＳｅ層９２を成膜した。ここで、Ｃｌ源としてＺｎＣｌ_２を用い、設定温度は２１０℃とした。このｎ型ＺｎＳｅのキャリア濃度は約１×１０^１８ｃｍ^−３であった。このｎ型ＺｎＳｅ膜上にノンドープのＺｎＳｅ膜９３を積層した。さらにその上にＣｕドープのｐ型ＺｎＳｅ層９４をエピタキシャル成長させた。Ｃｕドープのｐ型ＺｎＳｅ層９４は、Ｃｕドーパントを含むｐ型半導体層の一例である。成長時のＣｕの設定温度は１０００℃とした。この一連の成長は基板温度を２５０℃とし、フラックス比Ｚｎ：Ｓｅをおよそ１：２として行った。得られたｐ型ＺｎＳｅの正孔濃度は２×１０^２１ｃｍ^−３であった。

続けて、ｐ型ＺｎＳｅ層９４上に（Ｐｄ_０．９Ｐｔ_０．１Ｎｉ_０）_５．１ＺｎＳｅ層９５を積層させた。（Ｐｄ_０．９Ｐｔ_０．１Ｎｉ_０）_５．１ＺｎＳｅ層９５は、電極層の一例である。最後にｎ型基板にＩｎ層９６をつけて電極とした。

その結果、約４７０ｎｍにピークを持つような分光感度特性が得られた。

この発明をガラス基板上に適用した太陽電池の例について、図２３を用いて説明する。

ガラス基板２０１上に、ＩＴＯ層２０２を５００ｎｍ、スパッタリング法を用いて成膜した。この上にルツボ加熱式の真空蒸着法を用い、Ｃｌドープのｎ型ＺｎＳｅ層２０３を成膜した。ここで、Ｃｌ源としてＺｎＣｌ_２を用い、設定温度は２１０℃とした。このｎ型ＺｎＳｅ層２０３上にノンドープのＺｎＳｅ膜２０４を積層した。さらにその上にＣｕドープのｐ型ＺｎＳｅ層２０５を積層した。Ｃｕドープのｐ型ＺｎＳｅ層２０５は、Ｃｕドーパントを含むｐ型半導体層の一例である。この時のＣｕの設定温度は１０００℃とした。この一連の成長は基板温度を２５０℃とし、分圧比Ｚｎ：Ｓｅをおよそ１：２として行った。続けてｐ型ＺｎＳｅ層２０５上に正孔注入電極（Ｐｄ_０．９Ｐｔ_０．１Ｎｉ_０）_５ＺｎＳｅ層２０６を積層させた。（Ｐｄ_０．９Ｐｔ_０．１Ｎｉ_０）_５．１ＺｎＳｅ層２０６は、電極層の一例である。さらにその上にスパッタリング法によって、Ａｌ膜２０７を成膜し、直径０．５ｍｍの電極を形成した。この上に直径５０μｍのＡｌワイヤーを用いて超音波ボンディングを行った。最後にｎ型基板にＩｎ層２０８をつけ電極とした。約４８０ｎｍにピークを持つような分光感度特性が得られた。

分光感度特性はその半導体の禁止帯幅によって決まる。太陽の光をより効率よく発電するためには、現在、太陽電池に使われているシリコンなどの半導体よりも高波長側の感度特性を持った太陽電池を組み合わせて使い、太陽光のスペクトルをすべて網羅する必要がある。さらに、容易に大型化できる必要がある。この実施例における太陽電池は、高波長側の波長感度特性をもち、さらにガラス基板上への作製が容易なので大型化がしやすい。

本発明に係る正孔注入電極及び半導体素子は、例えば発光ダイオード、ダイオード、レーザダイオード、フォトダイオード、又は太陽電池等に、好適に利用できる。

本発明の代表的な形態を示す断面図である。 本発明の実施例１に係る半導体素子を示す断面図である。 本発明の実施例２に係る半導体素子を示す断面図である。 本発明の実施例２における、電極層のｕ値の特性依存性を示す図である。 本発明の実施例２における、電極層の膜厚依存性を示す図である。 本発明の実施例３に係る半導体素子を示す断面図である。 本発明の実施例３に係る半導体素子の従来例を示す断面図である。 本発明の実施例３に係る半導体素子の評価方法を示す断面図である。 本発明の実施例４に係る半導体素子を示す断面図である。 本発明の実施例４に係る半導体素子の従来例を示す断面図である。 本発明の実施例５に係る半導体素子（発光ダイオード）を示す断面図である。 本発明の実施例５に係る半導体素子（発光ダイオード）の電気特性を示す図である。 本発明の実施例５に係る半導体素子（発光ダイオード）の発光特性を示す図である。 本発明の実施例６に係る半導体素子（発光ダイオード）を示す断面図である。 本発明の実施例６に係る半導体素子（発光ダイオード）のＸ線回折を示す図である。 本発明の実施例６に係る半導体素子（発光ダイオード）の電気特性を示す図である。 本発明の実施例７に係る半導体素子（ダイオード）を示す断面図である。 本発明の実施例７に係る半導体素子（ダイオード）の電気特性を示す図である。 本発明の実施例８に係る半導体素子（レーザダイオード）を示す断面図である。 本発明の実施例８に係る半導体素子（レーザダイオード）のＬ−Ｉ特性を示す図である。 本発明の実施例８に係る半導体素子（レーザダイオード）の発光特性を示す図である。 本発明の実施例９に係る半導体素子（フォトダイオード）を示す断面図である。 本発明の実施例１０に係る半導体素子（太陽電池）を示す断面図である。 本発明の実施例１において、測定を行ったパラメータの値を示す。 本発明の実施例２において、パラメータの各点において測定した閾電圧を示す。 本発明の電極層の結晶構造の模式図である。 ＺｎＳｅ閃亜鉛鉱型結晶構造の模式図である。

符号の説明

１１ 基板
１２ ｎ型用電極
１３ ｎ型半導体
１４ ｐ型半導体
１５ 正孔注入電極（電極層を含む）

Claims (9)

1. 組成式（Ｐｄ_ｘＰｔ_ｙＮｉ_ｚ）_ｕＺｎＳｅ（ただし、ｕは４≦ｕ≦６の実数であり、ｘ、ｙ、ｚはｘ＋ｙ＋ｚ＝１、１＞ｘ≧０、１＞ｙ≧０、１＞ｚ≧０の実数）で示される材料からなる電極層を有する正孔注入電極と、
   前記電極層と接するように形成された、組成式（Ｚｎ _{１−α−β} Ｍｇ _α Ｃｄ _β ）（Ｓｅ _{１−ｍ−ｎ} Ｓ _ｍ Ｔｅ _ｎ ）（ただし、モル比ｍ、ｎおよびα、βは、ｍ＋ｎ≦１、０≦ｍ≦１、０≦ｎ≦０．２、０≦α≦０．２、０≦β≦０．２）で示される材料からなる半導体層と
   を有することを特徴とする半導体素子。
2. 前記半導体層が、ドーパントによりｐ型特性を与えた半導体であることを特徴とする請求項１記載の半導体素子。
3. 前記半導体層が［００１］軸配向した単結晶からなり、かつ、前記電極層の［００１］軸が前記半導体層の［００１］軸と略平行であることを特徴とする請求項１または２に記載の半導体素子。
4. 前記半導体層が［００１］軸優先配向した多結晶体からなり、かつ、前記電極層の［００１］軸が前記半導体層の［００１］軸と略平行であることを特徴とする請求項１または２に記載の半導体素子。
5. 前記半導体層及び前記電極層は、ガラス基板上に形成されていることを特徴とする請求項４に記載の半導体素子。
6. 前記電極層の厚みが、１０ｎｍ以上１０μｍ以下であることを特徴とする請求項１乃至５
   のいずれかに記載の半導体素子。
7. 前記半導体層が、１×１０^１８ｃｍ^−３以上１×１０^２２ｃｍ^−３以下の正孔濃度を有することを特徴とする請求項１乃至６のいずれかに記載の半導体素子。
8. 前記半導体層が、Ｃｕドーパントを含むｐ型半導体層であることを特徴とする請求項２乃至７のいずれかに記載の半導体素子。
9. 前記半導体素子が発光ダイオード、ダイオード、レーザダイオード、フォトダイオード、
   もしくは、太陽電池であることを特徴とする請求項１乃至８のいずれかに記載の半導体素
   子。

Images