JP4400881B2 - ホール素子パッケージ及び複合実装モジュール - Google Patents

ホール素子パッケージ及び複合実装モジュール Download PDF

Info

Publication number
JP4400881B2
JP4400881B2 JP2004349861A JP2004349861A JP4400881B2 JP 4400881 B2 JP4400881 B2 JP 4400881B2 JP 2004349861 A JP2004349861 A JP 2004349861A JP 2004349861 A JP2004349861 A JP 2004349861A JP 4400881 B2 JP4400881 B2 JP 4400881B2
Authority
JP
Japan
Prior art keywords
hall element
mounting
substrate
package
electrode pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004349861A
Other languages
English (en)
Other versions
JP2006165036A (ja
Inventor
新 下澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Asahi Kasei EMD Corp
Original Assignee
Citizen Electronics Co Ltd
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd, Asahi Kasei EMD Corp filed Critical Citizen Electronics Co Ltd
Priority to JP2004349861A priority Critical patent/JP4400881B2/ja
Publication of JP2006165036A publication Critical patent/JP2006165036A/ja
Application granted granted Critical
Publication of JP4400881B2 publication Critical patent/JP4400881B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Description

本発明は、磁気方位検出用の磁気センサ等に好適なホール素子パッケージ(以下、半導体パッケージともいう)及び複合実装モジュールに関する。
磁気センサとして、小型で磁気に対して高い感知精度を有するホール素子を用いたものが多くの電子機器に採用されている。例えば、この磁気センサは、フロッピーディスク(登録商標)、CD−ROM、DVD等のスピンドルモータの回転位置検出センサやロータリーエンコーダ用センサ等に広く用いられている。また、近年、車載用や携帯型電子機器用のナビゲーションシステム等に方位情報補完手段として用いられる磁気方位検出装置にも、ホール素子を地磁気の測定に用いた磁気センサが採用されつつある。この磁気方位検出装置に用いる磁気センサは、ホール素子を3方向(水平2方向のX,Y方向及び垂直方向のZ方向)に向けて配置しており、これにより微弱な磁気である地磁気を感知して内蔵のICで制御してマイクロコンピュータに信号を出力するものである。
このような磁気センサにおいても、近年の電子機器における小型化に伴って、更なる小型化が要望されている。
従来、例えば、ホール素子をリードフレーム上に実装し、樹脂封止した表面実装可能な小型のホール素子パッケージが特許文献1に提案されている。このホール素子パッケージでは、リードフレームを用いて半田によってプリント基板に表面実装することができるので、比較的小型で実装が容易である。
一方、本願の発明者らは、リードフレームを用いずに小型化でき、回路基板に対して水平方向にホール素子を向けて実装しても高さの増大を招かない小型のホール素子パッケージ及びその実装技術の開発を行っている。このホール素子パッケージ1は、例えば、図5に示すように、水平方向用の側面タイプであり、回路基板2上の電極パターン3に半田ペースト4で接着固定される基板5と、基板5の側面に側方に向けて接着されたホール素子6と、該ホール素子6を樹脂で覆う封止部材7と、で構成されている。
また、基板5の側面には、ホール素子6とワイヤーボンディングによるワイヤーW0で電気的に接続される電極パッド5aが形成されている。さらに、基板5の底面及びホール素子6とは反対側の側面には、電極パッド5aと裏面側スルーホール電極(図示略)を介して電気的に接続されている側面電極5bが形成されている。
すなわち、上記ホール素子6は、ワイヤーW0、電極パッド5aを介して側面電極5bに電気的に接続されている。このホール素子パッケージ1を回路基板2に実装する場合、回路基板2上の電極パターン3に半田ペースト4により接着すると共に側面電極5bと電極パターン3との電気的接続を行う。そして、この電極パターン3と制御ICチップ8とをワイヤーボンディングによるワイヤーW1で接続することにより、前記ホール素子6と制御ICチップ8との電気的接続が行われる。この水平方向用のホール素子パッケージ1を回路基板2上にそれぞれ半田実装すると共に、垂直方向用の磁気センサ(図示略)及び制御ICチップ8をペアで回路基板2上に実装することにより、基板ベースでワンパッケージ化を実現することができる。なお、制御ICチップ8は、Agペースト等の導電ペースト24で回路基板2上に接着されている。
特開平11−121830号公報(特許請求の範囲、図1、図2)
特許文献1に記載のホール素子パッケージでは、大きく露出したリードフレームの先端部が障害となって、更なる小型化が困難であると共に、回路基板に対して水平方向にホール素子を向けて実装する場合、リードフレームを曲げる等して基板上に立設状態に実装しなければならず、薄型化が困難であった。特に、磁気方位検出のためには、水平方向にホール素子を向けて実装する必要があり、上記ホール素子パッケージはこのような用途には適していなかった。また、図5に示すホール素子パッケージ1においては、回路基板2上の電極パターン3からワイヤーW1を介して制御ICチップ8に電気的接続を行うため、ワイヤーボンディングのためのボンディングスペースが回路基板2上に必要となり、ホール素子パッケージ1と制御ICチップ8との間にデッド・スペースDが生じてしまう不都合があった。また、ホール素子パッケージ1の接着に半田ペースト4及びフラックスを使用するため、耐吸湿リフロー性がある程度(IPCレベル3,4)までのレベルしかなく、それ以上の厳しい吸湿リフロー試験では半田によるオープン・ショート不良のおそれがあった。
本発明は、前述の課題に鑑みてなされたもので、ホール素子等の半導体チップを側方に向けて実装可能であると共に、実装モジュール全体の更なる小型化を図ることができる半導体パッケージ及びこれを用いた複合実装モジュールを提供することを目的とする。
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の半導体パッケージは、絶縁性材料で形成されている基板と、基板の側面に実装された半導体チップと、基板の側面上で半導体チップを樹脂封止する樹脂封止部と、を備え、基板が、側面に形成され半導体チップに電気的に接続された第1の電極パターンと、第1の電極パターンと接続され上面に形成されたワイヤーボンディング用の第2の電極パターンと、を有していることを特徴とする。
この半導体パッケージでは、基板側面の第1の電極パターンに接続された第2の電極パターンが基板上面に形成されているので、半導体チップと他の実装部品との電気的接続を行う場合、基板上の第2の電極パターンにワイヤーボンディングによるワイヤーを直接打つことができる。すなわち、半導体パッケージを実装する実装ベース部材上にワイヤーボンディングのための電極パターン及びスペースを設ける必要が無く、実装モジュール全体の更なる小型化を図ることができる。
また、本発明の半導体パッケージは、樹脂封止部の底面が基板の底面と面一に形成されていることが好ましい。すなわち、この半導体パッケージでは、基板及び樹脂封止部の底面が面一で段差がなく、パッケージ底面が平坦面となっているので、非導電性接着材料を用いてパッケージ底面全体を接着面とすることができる。なお、従来は、実装ベース部材上の電極パターンと電気的接続も兼ねて接着を行うために導電性ペーストを用いていたので、樹脂封止部の底面を接着面とすることができなかったが、本発明では、樹脂封止部の底面を含めて広い接着面が得られるので、高い接着強度及び信頼性を得ることができる。
また、本発明の半導体パッケージは、半導体チップがホール素子であることを特徴とする。すなわち、この半導体パッケージは、基板側面にホール素子を搭載したホール素子パッケージであるので、実装面に対して水平方向に向けて磁気測定が可能になり、磁気方位検出における水平方向(X,Y方向)の地磁気測定用に好適な磁気センサを得ることができる。また、小型で直流電流を供給するだけで磁界を検出可能なホール素子を用いることで、駆動回路と検出回路とがシンプルとなり、これら回路と組み合わせて実装すれば小型で低コストな磁気センサモジュールを提供可能となる。
本発明の複合実装モジュールは、上記本発明のいずれか一つの半導体パッケージと、半導体パッケージの第2の電極パターンとワイヤーボンディングによる金属細線を介して電気的に接続される実装部品と、半導体パッケージと実装部品とを実装する実装ベース部材と、を備えていることを特徴とする。すなわち、この複合実装モジュールでは、本発明の半導体パッケージと実装部品との電気的接続を第2の電極パターンにダイレクト・ワイヤーボンディングすることで行うので、実装部品からのワイヤーリングを実装ベース部材上の電極パターンに一度落とさなくてもよく、実装ベース部材上にワイヤーボンディング用の電極パターン及びスペースを設ける必要が無い。このため、ショートの影響を考慮せずに半導体パッケージと実装部品との間隔をより狭く設定することが可能になる。したがって、デッド・スペースが最小限に抑えられて実装スペースが縮小・削減され、実装エリアを実装する部品の大きさとほぼ同じ程度にすることが可能になって、更なる小型化を図ることができる。
また、本発明の複合実装モジュールは、半導体パッケージが非導電性接着材料で実装ベース部材に接着されていることを特徴とする。すなわち、この複合実装モジュールでは、実装部品と半導体パッケージとの電気的接続がダイレクト・ワイヤーボンディングで行われるので、半田や他の導電性ペーストを用いる必要が無く、非導電性接着材料で部品の接着を行うことにより、異形異種の実装部品の混載が可能になる。これにより、複合実装モジュールの小型パッケージ化の可能性がより広がる。また、半田等によるオープン・ショート不良がなく、耐吸湿リフロー試験に対する信頼性を飛躍的に向上させることができる。
本発明の複合実装モジュールは、半導体チップが磁気センサ素子であり、実装部品が磁気センサ素子を制御するICチップであることを特徴とする。すなわち、この複合実装モジュールでは、磁気センサ素子と制御ICチップとを一緒に実装した磁気センサモジュールであって、実装面に水平な方向の磁気を測定するのに好適な実装が可能であると共に、磁気センサ素子と制御ICチップとの間のデッド・スペースを削除することができ、モジュールの小型化を図ることができる。
さらに、本発明の複合実装モジュールは、ICチップの四辺のうち直交する2辺の近傍に、それぞれ半導体パッケージが互いに直交する方向に磁気センサを向けて実装されていることを特徴とする。すなわち、この複合実装モジュールでは、水平2方向(X,Y方向)用の一対の磁気センサ素子パッケージとその制御ICチップとを搭載した磁気方位検出用の磁気センサモジュールであって、制御ICチップの直交する2辺近傍に磁気センサ素子パッケージをそれぞれ配置することで、各磁気センサ素子の測定方向を機能的に確保した上で効率的な実装配置が得られ、全体の小型化を図ることができる。
また、本発明の複合実装モジュールは、実装ベース部材の外縁に外部接続端子を設けたことを特徴とする。すなわち、この複合実装モジュールでは、外部接続端子を実装ベース部材の外縁に設けているので、モジュールを表面実装する際に、容易に位置決めができ、電気的接続及び接着を確実に行うことができる。
本発明によれば、以下の効果を奏する。
すなわち、本発明に係る半導体パッケージ及びこれを用いた複合実装モジュールによれば、第2の電極パターンが基板上面に形成されているので、側面の半導体チップと他の実装部品との電気的接続を第2の電極パターンへのダイレクト・ワイヤーボンディングで行うことができ、実装ベース部材上にワイヤーボンディングのための電極パターン及びスペースを設ける必要が無く、実装モジュール全体の更なる小型化を図ることができる。したがって、ホール素子を側方に向けて実装する磁気方位検出用の磁気センサ等において、実装領域の小型化を図る場合に特に好適である。
また、ホール素子を用いた磁気センサ搭載の磁気方位検出用の複合実装モジュールを、車載用や携帯型電子機器用のナビゲーションシステム等の方位情報補完手段として採用することで、搭載機器の小型化をさらに容易に実現することができる。
以下、本発明に係る半導体パッケージ及びこれを用いた複合実装モジュールの一実施形態を、図1から図4を参照しながら説明する。
本実施形態の半導体パッケージは、図1及び図2に示すように、磁気方位検出用磁気センサとして用いられるホール素子パッケージ(半導体パッケージ)10であり、絶縁性材料で形成されている基板11と、基板11の側面に実装されホール効果を有する半導体素子のホール素子(半導体チップ、磁気センサ素子)6と、基板11の側面上でホール素子6を樹脂封止する樹脂封止部12と、を備えている。
前記基板11は、略直方体形状のガラスエポキシ又はBTレジン等で形成されている絶縁性基板であり、側面にパターン形成されホール素子6に電気的に接続された銅箔等の第1の電極パターン13と、第1の電極パターン13と接続され上面にパターン形成された銅箔等の第2の電極パターン14と、を有している。
前記第1の電極パターン13は、ホール素子6とワイヤーボンディングによるワイヤーW0で電気的に接続される4つの側面電極パッド13aと、これら側面電極パッド13aから上端まで延在した4つのパターン配線部13bとから構成されている。前記第2の電極パターン14は、4つのパターン配線部13bと接続され樹脂封止部12側から反対側の側面まで延在した4つの帯状電極であり、その上に直接ワイヤーボンディング可能となっている。
前記ホール素子6は、基板11の側面に非導電性ペースト(図示略)によって接着されており、素子上面の端子電極(図示略)からワイヤーボンディングによるワイヤーW0で各側面電極パッド13aに接続されて第1の電極パターン13に電気的に接続されている。
前記樹脂封止部12は、絶縁性樹脂で形成され、その底面が基板11の底面と面一な直方体形状とされている。
このホール素子パッケージ10の動作について簡単に説明すると、ホール素子6は、端子電極のうち二つの入力端子間に電圧を印加して電流を流すと、ホール効果によってホール素子6に垂直に作用する磁界の強さに比例して端子電極のうち他の二つの出力端子間にホール電圧が発生する。したがって、ホール素子6は、磁気感知方向における地磁気の強さに応じて変化するホール電圧を検出信号として出力する。このホール電圧の値により、磁界の強さや磁界の有無を検出することができる。
次に、本実施形態の複合実装モジュールについて、図3及び図4を参照して説明する。
本実施形態の複合実装モジュールは、磁気方位検出用の磁気センサモジュール(複合実装モジュール)20であって、水平方向(X,Y方向)用の一対のホール素子パッケージ10A、10B(上記ホール素子パッケージ10と同一)と、垂直方向(Z方向)用の垂直用ホール素子26と、ホール素子パッケージ10A、10Bの第2の電極パターン14とワイヤーボンディングによるワイヤー(金属細線)W1を介して電気的に接続される制御ICチップ(実装部品)8と、ホール素子パッケージ10A、10Bと制御ICチップ8とを実装する回路基板(実装ベース部材)15と、を備えている。
なお、ホール素子パッケージ10A、10B、垂直用ホール素子26及び制御ICチップ8は、図4に示すように、回路基板15の実装面上で絶縁性樹脂の封止部材16で一体に封止されるが、図3では説明の便宜上、封止前の状態で図示している。また、上記封止部材16は、絶縁性樹脂が好ましいが、これに限定されず、非磁性体のケース等とし、該ケースで実装面上の各部品を覆ってもよい。
前記回路基板15は、略四角形状の絶縁性基板であり、耐熱ガラスエポキシ基板やセラミックス基板等を材料としているものである。また、回路基板15の外縁である周囲二辺には、外部と電気的に接続される端子電極として複数のスルーホール電極(外部接続端子)15aが設けられている。これらスルーホール電極15aは、回路基板15の表裏面を貫通状態に形成されている。すなわち、磁気センサモジュール20を携帯型情報機器等に組み込む場合に、これらスルーホール電極15aを用いて半田等により携帯型情報機器等の基板上に磁気センサモジュール20が表面実装される。
ホール素子パッケージ10A、10Bは、回路基板15の実装面に対して水平なX方向(矢印X)と同実装面に対して水平かつX方向に直交するY方向(矢印Y)との地磁気成分を検出するように制御ICチップ8の周囲に実装されている。すなわち、回路基板15の実装面にベア実装された制御ICチップ8の四辺のうち直交する2辺の近傍に、それぞれホール素子パッケージ10A、10Bが、互いに直交する水平方向(X方向とY方向)にホール素子6を向けて実装されている。
また、前記垂直用ホール素子26は、制御ICチップ8の四辺のうちホール素子パッケージ10A、10Bが実装されていない一辺の近傍にベア実装されている。この垂直用ホール素子26は、回路基板15の実装面に対して垂直なZ方向(矢印Z)の地磁気成分を検出するようZ方向に向けて実装された磁気センサ素子であり、Z方向を磁気感知方向としている。また、垂直用ホール素子26は、上面に形成された素子側電極パッド26aと回路基板15上の基板側電極パッド15bとをワイヤーボンディングによるワイヤーW2で接続し、回路基板15と電気的に接続されている。
したがって、ホール素子パッケージ10Aは、X方向を磁気感知方向とし、ホール素子パッケージ10BはY方向を磁気感知方向としている。これら垂直用ホール素子26及びホール素子パッケージ10A、10Bにより、水平2方向(X,Y方向)及び垂直方向(Z方向)の地磁気の強さが検出され、地磁気に対する磁気センサモジュール20の角度を算出することができるので、地磁気を基準とした方位を得ることができる。
前記制御ICチップ8は、ホール素子6及び垂直用ホール素子26の駆動及び信号検出用の駆動検出ICである。この制御ICチップ8は、上面に形成されたIC側電極パッド8aとホール素子パッケージ10A、10Bの第2の電極パターン14とがワイヤーボンディングによるワイヤーW1で接続され、ホール素子パッケージ10A、10Bと電気的に接続されている。なお、回路基板15の実装面にも銅箔等の配線パターン(図示略)及び基板側電極パッド15bが形成され、制御ICチップ8とワイヤー(図示略)で電気的に接続されている。また、制御ICチップ8と垂直用ホール素子26とは、回路基板15の配線パターン及びワイヤーにより電気的に接続されている。
なお、制御ICチップ8に、各方向の磁気情報を入力して方位を算出するマイクロコンピュータを組み込んでワンチップICとして一体化させても構わない。また、方位算出用の上記マイクロコンピュータを、制御ICチップ8とは別体に回路基板15上に実装しても構わない。このように方位算出用のマイクロコンピュータを磁気センサモジュール20に内蔵した場合、磁気センサモジュール20が搭載される携帯電話等の携帯型情報機器側のシステムに方位算出のための演算手段が不要になり、システムの処理負荷が軽減される利点がある。
また、ホール素子パッケージ10A、10B及び垂直用ホール素子26は、図1に示すように、いずれも非導電性ペースト(非導電性接着材料)17で回路基板15上に接着されている。また、制御ICチップ8は、Agペースト等の導電ペースト24で回路基板15上に接着されている。なお、制御ICチップ8の接着を非導電性ペースト17で行っても構わない。
このように本実施形態では、基板11側面の第1の電極パターン13に接続された第2の電極パターン14が基板11上面に形成されているので、ホール素子6と制御ICチップ8との電気的接続を行う場合、基板11上の第2の電極パターン14にワイヤーボンディングによるワイヤーW1を直接打つことができる。すなわち、制御ICチップ8からのワイヤーリングを回路基板15上の電極パターンに一度落とさなくてもよく、回路基板15上にワイヤーボンディング用の電極パターン及びスペースを設ける必要が無い。このため、ショートの影響を考慮せずにホール素子パッケージ10A、10Bと制御ICチップ8との間隔をより狭く設定することが可能になる。
したがって、デッド・スペースが最小限に抑えられて実装スペースが縮小・削減され、実装エリアを実装する部品の大きさとほぼ同じ程度にすることが可能になって、更なる小型化を図ることができる。
特に、制御ICチップ8の直交する2辺近傍にホール素子パッケージ10A、10Bをそれぞれ配置することで、互いに近接配置が可能になり、各ホール素子6の測定方向(X,Y方向)を機能的に確保した上で効率的なかつ省スペースな実装配置が得られ、全体の小型化をさらに図ることができる。
また、基板11及び樹脂封止部12の底面が面一で段差がなく、パッケージ底面が平坦面となっているので、非導電性ペースト17を用いてパッケージ底面全体を接着面とすることができ、高い接着強度及び信頼性を得ることができる。
また、基板11側面にホール素子6を搭載したので、実装面に対して水平方向に向けて磁気測定が可能になり、磁気方位検出における水平方向(X,Y方向)の地磁気測定用に好適な磁気センサを得ることができる。そして、直流電流を供給するだけで磁界を検出可能なホール素子6を用いることで、小型で駆動回路と検出回路とがシンプルで低コストな磁気センサパッケージ20を提供することができる。
さらに、半田や他の導電性ペーストを用いなくても制御ICチップ8とホール素子パッケージ10A、10Bとの電気的接続が可能であるため、非導電性ペースト17で接着を行うことにより、異形異種のこれら実装部品の混載が可能になる。また、半田等によるオープン・ショート不良がなく、耐吸湿リフロー試験に対する信頼性を飛躍的に向上させることができる。
また、スルーホール電極15aを回路基板15の外縁に設けているので、磁気センサモジュール20を表面実装する際に、容易に位置決めができ、電気的接続及び接着を確実に行うことができる。
なお、本発明の技術範囲は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
上記実施形態では、回路基板15上にホール素子パッケージ10A、10B等を実装しているが、基板ベースに限らず、他の実装ベースに実装しても構わない。
また、本発明は、半導体チップとしてホール素子6を用いたホール素子パッケージ10及びこれを用いた複合実装モジュールである磁気センサモジュール20に好適であるが、他の半導体チップを搭載する半導体パッケージや複合実装モジュールに適用しても構わない。例えば、半導体チップとして発光ダイオード(LED)や半導体レーザ(LD)等の半導体発光素子を基板の側面に搭載した光半導体パッケージ及びこれを用いた複合実装モジュールに適用してもよい。
また、本実施形態のホール素子パッケージ10は、磁気方位検出用だけでなく、磁気センサとして他の電子機器、例えばフロッピーディスク(登録商標)、CD−ROM、DVD等のスピンドルモータの回転位置検出センサやロータリーエンコーダ用センサ等に用いても構わない。
本発明に係る一実施形態の半導体パッケージ及び複合実装モジュールにおいて、ホール素子パッケージと制御ICチップとの実装状態を示す要部側面図である。 本発明に係る一実施形態において、ホール素子パッケージを示す斜視図である。 本発明に係る一実施形態において、磁気センサモジュールを示す封止前の正面図である。 本発明に係る一実施形態において、磁気センサモジュールを示す斜視図である。 本発明に係る参考技術において、ホール素子パッケージと制御ICチップとの実装状態を示す要部側面図である。
符号の説明
6…ホール素子(半導体チップ、磁気センサ素子)、8…制御ICチップ(実装部品)、10、10A、10B…ホール素子パッケージ(半導体パッケージ)、11…基板、12…樹脂封止部、13…第1の電極パターン、14…第2の電極パターン、15…回路基板(実装ベース部材)、15a…スルーホール電極、17…非導電性ペースト(非導電性接着材料)、20…磁気センサモジュール(複合実装モジュール)、W1…ワイヤー(金属細線)

Claims (5)

  1. 基板側面にホール素子を搭載して実装面に対して水平方向に向けて磁気測定が可能な側面実装タイプのホール素子パッケージであって、
    絶縁性材料で形成されている基板と、前記基板の側面に実装されたホール素子と、前記基板の側面上で前記ホール素子を樹脂封止する樹脂封止部と、を備え、
    前記基板が、側面に形成され前記ホール素子に電気的に接続された第1の電極パターンと、前記第1の電極パターンと接続され、前記基板上面に形成されたダイレクト・ワイヤーボンディング用の第2の電極パターンと、を有し、
    前記樹脂封止部の底面が、前記基板の底面と面一に形成され、段差がなく、パッケージ底面が平坦面となっており、パッケージ底面全体を接着面とすることで、パッケージ底面に対する水平方向に磁気感知方向を有することを特徴とするホール素子パッケージ。
  2. 前記パッケージ底面全体が、非導電性接着材料で接着されることを特徴とする請求項1に記載のホール素子パッケージ。
  3. 請求項1又は2に記載のホール素子パッケージと、
    前記ホール素子パッケージの第2の電極パターンとダイレクト・ワイヤーボンディングによる金属細線を介して電気的に接続される実装部品と、
    前記ホール素子パッケージと前記実装部品とを実装する実装ベース部材と、を備えていることを特徴とする複合実装モジュール。
  4. 前記実装部品が前記ホール素子を制御する制御ICチップであると共に、前記実装ベース部材が回路基板であり、
    前記制御ICチップの四辺のうち直交する2辺の近傍に、それぞれ前記ホール素子パッケージが互いに直交する水平方向に前記ホール素子を向けて、前記ホール素子パッケージ底面全体を前記回路基板に接着し、
    前記ホール素子パッケージが実装されていない一辺の近傍に前記回路基板の実装面に対して垂直方向の地磁気成分を検出するよう垂直方向に向けた垂直用ホール素子をベア実装して、
    磁気方位検出用の磁気センサモジュールとされたことを特徴とする請求項に記載の複合実装モジュール。
  5. 前記実装ベース部材の外縁に外部接続端子を設けたことを特徴とする請求項3又は4に記載の複合実装モジュール。
JP2004349861A 2004-12-02 2004-12-02 ホール素子パッケージ及び複合実装モジュール Expired - Fee Related JP4400881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004349861A JP4400881B2 (ja) 2004-12-02 2004-12-02 ホール素子パッケージ及び複合実装モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004349861A JP4400881B2 (ja) 2004-12-02 2004-12-02 ホール素子パッケージ及び複合実装モジュール

Publications (2)

Publication Number Publication Date
JP2006165036A JP2006165036A (ja) 2006-06-22
JP4400881B2 true JP4400881B2 (ja) 2010-01-20

Family

ID=36666733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004349861A Expired - Fee Related JP4400881B2 (ja) 2004-12-02 2004-12-02 ホール素子パッケージ及び複合実装モジュール

Country Status (1)

Country Link
JP (1) JP4400881B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5970743B2 (ja) * 2011-04-15 2016-08-17 株式会社ニコン 位置情報検出センサ、位置情報検出センサの製造方法、エンコーダ、モータ装置及びロボット装置
JP6373642B2 (ja) * 2013-08-05 2018-08-15 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP2006165036A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
US20170269171A1 (en) Apparatus for redundantly measuring a magnetic field
US20070063336A1 (en) QFN/SON-compatible package
CN104966724A (zh) 配置摄像头模组于终端主板的方法及终端设备
JP4400881B2 (ja) ホール素子パッケージ及び複合実装モジュール
EP2884242B1 (en) Sensor Package And Manufacturing Method
KR101060121B1 (ko) 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법
US7791891B2 (en) Enclosure including an electrical module
JP2021015936A (ja) 電子部品パッケージ
JP5154275B2 (ja) 磁気センサパッケージ
JP5075979B2 (ja) 磁気センサパッケージ
US8569881B2 (en) Semiconductor device
JP4923937B2 (ja) センサ装置
JP2000019042A (ja) 半導体センサ及び実装構造
JP2005233620A (ja) 磁気方位検出装置
US5867469A (en) Optical pickup device with biaxial drive for objective lens
JP4304482B2 (ja) 圧力センサ
JP3942495B2 (ja) 半導体装置
JPH1022545A (ja) 磁電変換装置
WO2012098595A1 (ja) 配線基板およびそれを用いた半導体装置
JP2006080350A (ja) 半導体装置およびその実装構造
JP2005345304A (ja) 圧力センサ
JP2000012769A (ja) 回路モジュール
JP6842236B2 (ja) 磁気センサモジュール
JPH04367289A (ja) ホール素子およびホール素子の製造方法
JP2011163958A (ja) 機能モジュール、及び該機能モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061011

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091023

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees