JP4400287B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4400287B2 JP4400287B2 JP2004103605A JP2004103605A JP4400287B2 JP 4400287 B2 JP4400287 B2 JP 4400287B2 JP 2004103605 A JP2004103605 A JP 2004103605A JP 2004103605 A JP2004103605 A JP 2004103605A JP 4400287 B2 JP4400287 B2 JP 4400287B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- trench
- forming
- sio
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Weting (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
図1に、本発明の第1実施形態における半導体装置の断面図を示す。本実施形態では、バイポーラトランジスタ、CMOSFETおよびパワーMOSFETが、1つの基板上に集積された半導体装置を例として説明する。
図8、9に本発明の第2実施形態における半導体装置の製造工程を示す。
図11に、本発明の第3実施形態における半導体装置の製造工程を示す。本実施形態のように、Si3N4膜形成工程P2において形成するSi3N4膜42の膜厚を、エッチバック工程で生じるPolySi45のエッチング残さ45a等の異物の直径の半分以上の大きさとすることができる。なお、本実施形態の製造工程は、Si3N4膜形成工程P2において形成するSi3N4膜42の膜厚が異なる点を除いて、第1実施形態の製造工程と同じである。
(1)第2実施形態では、トレンチマスク43を熱酸化膜43bと未焼結NSG膜43aとの2層構造とする場合を例として説明したが、熱酸化膜43bの代わりに、熱酸化相当膜を用いることもできる。
5…トレンチ、6…側壁SiO2膜、7…PolySi層、8…LOCOS酸化膜、
41…パッドSiO2膜、42…Si3N4膜、43…トレンチマスク、
43a…未焼結NSG膜、43b…熱酸化膜、45a…PolySiのエッチング残さ。
Claims (3)
- 絶縁膜(2)の上に半導体層(3)が配置された構造の半導体基板(4)を用意する工程と、
前記半導体層(3)の上にシリコン窒化膜(42)を形成する工程(P2)と、
前記シリコン窒化膜(42)の上に、熱酸化相当膜(43b)を形成する工程と、
前記熱酸化相当膜(43b)の上に、CVD法により導電性不純物が添加されていないSiO2膜(43a)を形成する工程(P3)と、
前記SiO2膜(43a)、前記熱酸化相当膜(43b)および前記シリコン窒化膜(42)をパターニングする工程(P4)と、
前記パターニングされたSiO2膜(43a)をマスクとしたエッチングにより、前記半導体層(3)に、前記絶縁膜(2)に到達する深さであって、幅が1.2μm以下であるトレンチ(5)を形成する工程(P5)と、
前記トレンチ(5)を形成した後、前記熱酸化相当膜(43b)を残した状態で、前記SiO2膜(43a)を除去する工程(P6)と、
前記SiO2膜(43a)を除去した後、前記トレンチ(5)の側壁に絶縁膜(6)を形成する工程(P7)と、
前記トレンチ(5)の側壁に前記絶縁膜(6)を形成した後、前記トレンチ(5)の内部から前記半導体層(3)の表面上に至ってポリシリコン(45)を形成する工程(P8)と、
前記半導体層(3)の表面上に形成された前記ポリシリコン(45)を、エッチバックにより、除去する工程(P9)と、
前記ポリシリコン(45)を除去した後、等方性エッチングにより前記熱酸化相当膜(43b)を除去する工程とを有し、
前記SiO2膜(43a)を除去する工程(P6)では、残された前記熱酸化相当膜(43b)の膜厚を、半導体装置の製造中に生成する異物(45a)の直径の半分以上の大きさに設定して、前記熱酸化相当膜(43b)を残すことを特徴とする半導体装置の製造方法。 - 絶縁膜(2)の上に半導体層(3)が配置された構造の半導体基板(4)を用意する工程と、
前記半導体層(3)の上にシリコン窒化膜(42)を形成する工程(P2)と、
前記シリコン窒化膜(42)の上に、CVD法により導電性不純物が添加されていないSiO2膜(43、43a)を形成する工程(P3)と、
前記SiO2膜(43、43a)および前記シリコン窒化膜(42)をパターニングする工程(P4)と、
前記パターニングされたSiO2膜(43、43a)をマスクとしたエッチングにより、前記半導体層(3)に、前記絶縁膜(2)に到達する深さであって、幅が1.2μm以下であるトレンチ(5)を形成する工程(P5)と、
前記トレンチ(5)を形成した後、前記SiO2膜(43、43a)を除去する工程(P6)と、
前記SiO2膜(43、43a)を除去した後、前記トレンチ(5)の側壁に絶縁膜(6)を形成する工程(P7)と、
前記トレンチ(5)の側壁に前記絶縁膜(6)を形成した後、前記トレンチ(5)の内部から前記半導体層(3)の表面上に至ってポリシリコン(45)を形成する工程(P8)と、
前記半導体層(3)の表面上に形成された前記ポリシリコン(45)を、エッチバックにより、除去する工程(P9)と、
前記ポリシリコン(45)を除去した後、前記シリコン窒化膜(42)を等方性エッチングにより除去する工程(P10)とを有し、
前記シリコン窒化膜(42)を形成する工程(P2)では、前記シリコン窒化膜(42)の膜厚を、半導体装置の製造中に生成する異物(45a)の直径の半分以上の大きさに設定して、前記シリコン窒化膜(42)を形成することを特徴とする半導体装置の製造方法。 - 前記SiO2膜(43、43a)を除去する工程(P6)では、HFとH2Oの混合比をHF:H2O=1:10とした混合溶液を用いたエッチングにより、前記SiO2膜(43、43a)を除去することを特徴とする請求項1または2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004103605A JP4400287B2 (ja) | 2004-03-31 | 2004-03-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004103605A JP4400287B2 (ja) | 2004-03-31 | 2004-03-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005294337A JP2005294337A (ja) | 2005-10-20 |
JP4400287B2 true JP4400287B2 (ja) | 2010-01-20 |
Family
ID=35326972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004103605A Expired - Fee Related JP4400287B2 (ja) | 2004-03-31 | 2004-03-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4400287B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101821413B1 (ko) | 2011-09-26 | 2018-01-24 | 매그나칩 반도체 유한회사 | 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008251825A (ja) | 2007-03-30 | 2008-10-16 | Nec Electronics Corp | 半導体記憶装置の製造方法 |
JP5483693B2 (ja) * | 2009-12-17 | 2014-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
-
2004
- 2004-03-31 JP JP2004103605A patent/JP4400287B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101821413B1 (ko) | 2011-09-26 | 2018-01-24 | 매그나칩 반도체 유한회사 | 소자분리구조물, 이를 포함하는 반도체 소자 및 그의 소자분리 구조물 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2005294337A (ja) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3311044B2 (ja) | 半導体装置の製造方法 | |
JP4034136B2 (ja) | 半導体素子の製造方法 | |
JP2001160589A (ja) | トレンチ素子分離構造とこれを有する半導体素子及びトレンチ素子分離方法 | |
JP2000031440A (ja) | Soiウエハの製造方法 | |
KR100366619B1 (ko) | 트랜치 소자분리방법, 트랜치를 포함하는 반도체소자의제조방법 및 그에 따라 제조된 반도체소자 | |
JP2011243638A (ja) | 半導体装置の製造方法 | |
JP2010103242A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2005150522A (ja) | 半導体装置及びその製造方法 | |
JP4400287B2 (ja) | 半導体装置の製造方法 | |
JP3877672B2 (ja) | 半導体装置の製造方法 | |
JP2002076113A (ja) | 半導体装置およびその製造方法 | |
JP5402915B2 (ja) | 半導体装置およびその製造方法 | |
JP3719854B2 (ja) | 半導体装置の製造方法 | |
US6764921B2 (en) | Semiconductor device and method for fabricating the same | |
JPH09289245A (ja) | 半導体装置の製造方法 | |
JP5288814B2 (ja) | 半導体装置の製造方法 | |
JP2002237518A (ja) | 半導体装置及びその製造方法 | |
JP2007134559A (ja) | 半導体装置およびその製造方法 | |
JP2005294338A (ja) | 半導体装置の製造方法 | |
JPH09129720A (ja) | トレンチ絶縁分離型半導体装置の製法 | |
JP5401818B2 (ja) | 半導体装置の製造方法 | |
JP2000200827A (ja) | 半導体装置およびその製造方法 | |
JP2000031489A (ja) | 半導体装置の製造方法 | |
JPS60161632A (ja) | 半導体装置及びその製造方法 | |
KR100713344B1 (ko) | 반도체소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080923 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |