JP4398040B2 - 電源装置の並列接続回路 - Google Patents
電源装置の並列接続回路 Download PDFInfo
- Publication number
- JP4398040B2 JP4398040B2 JP2000020547A JP2000020547A JP4398040B2 JP 4398040 B2 JP4398040 B2 JP 4398040B2 JP 2000020547 A JP2000020547 A JP 2000020547A JP 2000020547 A JP2000020547 A JP 2000020547A JP 4398040 B2 JP4398040 B2 JP 4398040B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- power supply
- switching element
- resonant
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源の効率向上、ストレスの低減を目的とした電源装置の並列接続回路に関する。
【０００２】
【従来の技術】
一般に、パソコンやＡＶ機器等、半導体集積回路が用いられる電気、電子機器においては、集積回路を動作させるために、５〜１０ボルト程度の安定した直流電源を必要とし、このような直流安定化電源装置として従来より、スイッチングレギュレータを使用した電源装置が多く使用されている。スイッチングレギュレータは、シリーズレギュレータ、シャントレギュレータ等、他の直流安定化電源装置と比較すると小型化が可能であり、また、電力損出が少なく効率が高いという利点がある。
【０００３】
また、近年において、電源装置の冗長化を図るためおよび電源回路のストレスを低減するために、複数台の電源装置を並列的に接続する方式が多く提案され、実用に共されている。つまり、集中電源から分散電源とすることにより、仮に１個の電源が故障した場合でも、他の電源を動作させることにより、通常通り負荷に対して電力を供給することができるという利点があり、他方、１台当たりの電源装置に流れる電流値が小さくて済むので、各電源装置に加えられる熱ストレスを低減することができる。
【０００４】
このような電源装置の並列接続回路として、従来より、基準となる電源装置を設定し、この電源装置より出力される電流を検出して他の電源装置の出力電流が基準となる電源装置の電流と等しくなるように調整するものが知られており、実用に共されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来における電源装置の並列接続回路においては、基準となる電源装置の電流値を測定し、他の電源装置の出力電流をこの電流値に合わせるという操作が必要になるので、回路構成が大規模化し、多くの部品点数を必要とし、さらに、故障の原因につながるという欠点がある。
【０００６】
この発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、簡単な構成で複数台の電源装置を並列接続することのできる並列接続回路を提供することにある。
【０００７】
【課題を解決するための手段】
このような目的は、下記（１）〜（５）の本発明により達成される。
【００１２】
（１） 直流電源に対して直列接続される第１のスイッチング素子および第２のスイッチング素子からなるスイッチング手段と、
前記第１のスイッチング素子に対して並列的に配置される第１のコンデンサおよび第１のダイオードと、
前記第２のスイッチング素子に対して並列的に設置される第２のコンデンサおよび第２のダイオードと、
第３のコンデンサと、
１次側巻線および２次側巻線を有し、該１次側巻線の一端が前記第１のスイッチング素子と第２のスイッチング素子との接続点に接続され、他端が前記第３のコンデンサを介し前記直流電源のマイナス側に接続される共振トランスと、
該共振トランスの２次側巻線に接続され、該共振トランスの２次側電流を直列共振させる共振コンデンサと、
該共振コンデンサの後段側に配設される倍電流整流回路と、を有する安定化電源装置を複数台具備し、
前記第１のスイッチング素子および前記第２のスイッチング素子のオン、オフを切り替えるスイッチング期間において前記第１のスイッチング素子と前記第２のスイッチング素子とが同時にオン状態にならないように、前記第１のスイッチング素子と前記第２のスイッチング素子のそれぞれに駆動信号を供給する発振器を有し、
前記各安定化電源装置は、それぞれ、前記第１のコンデンサ、前記第２のコンデンサおよび前記第３のコンデンサと、前記共振コンデンサと、前記共振トランスとにより、前記共振トランスの２次側電流を前記スイッチング期間の全期間に亘って直列共振させるよう構成され、
前記各安定化電源装置の出力端子を並列的に接続して負荷に電力を供給することを特徴とする電源装置の並列接続回路。
【００１３】
（２） 前記安定化電源装置はｎ台（ｎ＝２，３，・・）設置され、各安定化電源装置の前記スイッチング手段は、位相角を（２π／ｎ）ラジアンづつずらしてオン、オフ動作することを特徴とする上記（１）に記載の電源装置の並列接続回路。
（３） 直流電源に対して直列接続される第１のスイッチング素子および第２のスイッチング素子からなるスイッチング手段と、
前記第１のスイッチング素子に対して並列的に配置される第１のコンデンサおよび第１のダイオードと、
前記第２のスイッチング素子に対して並列的に設置される第２のコンデンサおよび第２のダイオードと、
第３のコンデンサと、
１次側巻線および２次側巻線を有し、該１次側巻線を直列に接続してなる複数の共振トランスと、
前記複数の共振トランスの２次側巻線に接続され、該複数の共振トランスの２次側電流を直列共振させる複数の共振コンデンサと、
前記複数の共振コンデンサの後段側に配設される複数の倍電流整流回路と、を具備し、
前記１次側巻線の直列接続の一端は、前記第１のスイッチング素子と第２のスイッチング素子との接続点に接続され、他端は、前記第３のコンデンサを介し前記直流電源のマイナス側に接続されており、
前記第１のスイッチング素子および前記第２のスイッチング素子のオン、オフを切り替えるスイッチング期間において前記第１のスイッチング素子と前記第２のスイッチング素子とが同時にオン状態にならないように、前記第１のスイッチング素子と前記第２のスイッチング素子のそれぞれに駆動信号を供給する発振器を有し、
前記第１のコンデンサ、前記第２のコンデンサおよび前記第３のコンデンサと、前記共振コンデンサと、前記共振トランスとにより、前記共振トランスの２次側電流を前記スイッチング期間の全期間に亘って直列共振させるよう構成され、
前記各倍電流整流回路の出力端子を並列的に接続して負荷に電力を供給することを特徴とする電源装置の並列接続回路。
（４） 前記共振トランスは、リーケージインダクタンスを有することを特徴とする上記（１）ないし（３）のいずれかに記載の電源装置の並列接続回路。
（５） 前記共振トランスは、理想トランスおよびこの理想トランスの１次側に接続される共振コイルで構成されることを特徴とする上記（１）ないし（３）のいずれかに記載の電源装置の並列接続回路。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明が適用された電源装置の並列接続回路の、第１の実施形態の構成を示す回路図である。同図に示すように、この電源装置の並列接続回路１００は、直流電源Ｅ１と、該直流電源Ｅ１に対して並列的に接続される３個の電源装置１，２，３と、を具備しており、各電源装置１，２，３の出力端子が並列的に接続され、この出力端子Ｐ１，Ｐ２が負荷を接続するための接続点とされている。
【００１５】
各電源装置１，２，３は全て同一の構成であるので（ただし、後述するようにＭＯＳ−ＦＥＴを駆動させるパルス信号の位相が異なる）、電源装置１の回路構成についてサフィックス「-1」を付して説明し、電源装置２，３についてはそれぞれサフィックス「-2」、「-3」を付してその構成説明を省略する。
【００１６】
電源装置１は、直流電源Ｅ１に対して直列接続される第１のＭＯＳ−ＦＥＴ（スイッチング素子）１１-1および第２のＭＯＳ−ＦＥＴ１２-1と、これらＭＯＳ−ＦＥＴ１１-1，１２-1のゲートに駆動パルスを与え、該ＭＯＳ−ＦＥＴ１１-1，１２-1のオン、オフ動作を制御する発振器１３（電源装置１〜３で共用）と、第１のＭＯＳ−ＦＥＴ１１-1に対して並列的に接続される第１のコンデンサＣ１１-1、およびダイオードＤ１１-1と、第２のＭＯＳ−ＦＥＴ１２-1に対して並列的に接続される第２のコンデンサＣ１２-1、およびダイオードＤ１２-1と、トランス（共振トランス）Ｔｒ１１-1と、を具備し、該トランスＴｒ１１-1の１次側コイル（１次側巻線）Ｌ１１-1の一端はＭＯＳ−ＦＥＴ１１-1，１２-1の接続点に接続され、他端はコンデンサＣ１３-1を介して直流電源Ｅ１のマイナス端子（グランド）に接続されている。
【００１７】
一方、トランスＴｒ１１-1の２次側コイル（２次側巻線）Ｌ１２-1の両端には、共振コンデンサＣ１４-1の両端が接続され、さらに、この両端にはダイオード（整流手段）Ｄ１３-1，Ｄ１４-1の直列接続回路、およびチョークコイルＬ１３-1，Ｌ１４-1の直列接続回路が連結されている。また、各ダイオードＤ１３-1，Ｄ１４-1の接続点と、各チョークコイルＬ１３-1，Ｌ１４-1の接続点との間にはコンデンサＣ１５-1が介置されており、このコンデンサＣ１５-1の両端が、電源回路２，３のコンデンサＣ１５-2、Ｃ１５-3の両端とそれぞれ接続されており、この接続点が負荷接続用の端子Ｐ１，Ｐ２とされている。
【００１８】
発振器１３は、各電源装置１〜３に搭載されるＭＯＳ−ＦＥＴ１１（１１-1〜１１-3），１２（１２-1〜１２-3）に駆動用のパルスを出力するものであり、各電源装置１〜３毎に、２π／３ラジアン（すなわち、１２０°）づつ位相をずらしている。なお、この実施形態では、３台の電源装置１〜３を使用しているので位相角を２π／３ラジアンとしたが、電源装置がｎ台（ｎ＝２，３，・・）の場合には、２π／ｎラジアンとする。
【００１９】
図２〜図４は、図１に示した電源装置１の等価回路図（チョークコイルＬ１３-1，Ｌ１４-1が存在するため、トランスＴｒ１１-1の２次側は定電流となり、電源装置１のコンデンサＣ１４-1よりも左側の回路のみと考えて良い）、図５は、タイミングチャート図であり、各図を参照しながら本実施形態の作用について説明する。電源装置１のトランスＴｒ１１-1の結合係数をＫとし、１次側に換算すると、図２〜図４に示すように、該トランスＴｒ１１-1は２つのリーケージインダクタンスＬ２１-1，Ｌ２２-1（Ｌ２１-1，Ｌ２２-1＝（１−Ｋ）＊Ｌ１１-1）、および主インダクタンスＬ２３-1（Ｌ２３-1＝Ｋ＊Ｌ１１-1）のＴ字型接続で表すことができ、また、電源回路１の共振コンデンサＣ１４-1はＣ２１-1（Ｃ２１-1＝Ｃ１４-1／Ｎ2 ；ただし、ＮはトランスＴｒ１１-1の巻線比）で表すことができる。
【００２０】
図５（ａ）はＭＯＳ−ＦＥＴ１１-1のオンオフ状態、同図（ｂ）はＭＯＳ−ＦＥＴ１２-1のオンオフ状態、同図（ｃ）はＭＯＳ−ＦＥＴ１２-1の両端電圧Ｖds、同図（ｄ）は１次側電流波形、および同図（ｅ）は２次側電圧波形を示す。
【００２１】
いま、発振器１３より図５（ａ）、（ｂ）に示す如くの駆動信号、すなわち、一定時間ＭＯＳ−ＦＥＴ１１-1をオンとした後オフとし、このオフ時刻から若干遅らせてＭＯＳ−ＦＥＴ１２-1をオンとする、といった駆動信号（つまり、２つのＭＯＳ−ＦＥＴ１１-1，１２-1が同時にオンとなることが発生しない）を与えると、時刻ｔ０において、ＭＯＳ−ＦＥＴ１１-1がオンとなるので（このとき、ＭＯＳ−ＦＥＴ１２-1はオフ）図２（ａ）に示すように、ＭＯＳ−ＦＥＴ１１-1、インダクタンスＬ２１-1、Ｌ２２-1、コンデンサＣ２１-1、Ｃ１３-1を経て、直流電源Ｅ１（電圧値をＶinとする）のプラス側からマイナス側へ共振電流ｉ１が流れることになる。このとき、コンデンサＣ１２-1には電圧Ｖinが充電され、また、図５（ｃ）に示すように、ＭＯＳ−ＦＥＴ１２-1に印加される電圧はＶinボルトとなる。
【００２２】
次いで、時刻ｔ１となると、ＭＯＳ−ＦＥＴ１１-1がオフとなるので（このとき、ＭＯＳ−ＦＥＴ１２-1もオフ状態）、図２（ｂ）に示すように、コンデンサＣ１２-1の放電電流ｉ３およびコンデンサＣ１１-1の充電電流ｉ２が共振電流として流れ、さらに、時刻ｔ２でコンデンサＣ１２-1の電圧が０ボルトとなると、図３（ａ）に示すように、ボディダイオードＤ１２-1を介して共振電流ｉ４が流れることになる。このとき、ＭＯＳ−ＦＥＴ１２-1の電圧Ｖdsが０ボルトとなるのでこのｔ２〜ｔ３の時間内にＭＯＳ−ＦＥＴ１２-1をオンとすれば、ゼロボルトスイッチングが可能となり、電力の損出を低減することができる。
【００２３】
そして、時刻ｔ３でＭＯＳ−ＦＥＴ１２-1がオン状態となると、コンデンサＣ１３-1に蓄積された電荷が放電されるので、共振電流ｉ５は図３（ｂ）に示すようにＭＯＳ−ＦＥＴ１２-1を経由して時刻ｔ３までとは逆の方向に流れることになる。このとき、コンデンサＣ１１-1には電圧Ｖinが充電される。次いで、時刻ｔ４でＭＯＳ−ＦＥＴ１２-1がオフとなると、図４（ａ）に示すように、コンデンサＣ１１-1に充電された電荷が放電されることにより電流ｉ６，ｉ７が流れ、これにより、コンデンサＣ１２-1はＶinに充電される。
【００２４】
さらに、図５（ｃ）に示すように、時刻ｔ５でＭＯＳ−ＦＥＴ１２-1の両端電圧ＶdsがＶinボルトとなると、図４（ｂ）に示すように、共振電流ｉ８はボディダイオードＤ１１-1を経由して流れることになる。このとき、ＭＯＳ−ＦＥＴ１１-1の両端電圧Ｖdsは０ボルトとなるので、このｔ５〜ｔ６（ｔ０）の時間内にＭＯＳ−ＦＥＴ１１-1をオンとすれば、ゼロボルトスイッチングが可能となる。
【００２５】
そして、再度ＭＯＳ−ＦＥＴ１１-1がオンとなると、上記した図２〜図４の動作が繰り返されることになり、図５（ｄ）に示す如くの正弦波状の１次電流、同図（ｅ）に示す如くの正弦波状の２次電圧波形を得ることができる。つまり、図１に示す共振コンデンサＣ１４-1の両端間には、正弦波状の電圧波形が発生することになる。
【００２６】
また、同図から理解されるように、１次側のスイッチングのタイミングと２次側のスイッチングのタイミングとが同期していないので、１次側で発生するスイッチングノイズと２次側で発生するスイッチングノイズとが重畳されることがなく、ノイズを分散することができる。さらに、共振電流は、リーケージインダクタンスＬ２１-1、Ｌ２２-1を介して途切れることなく流れ続けるので、２次電圧波形にリンギングノイズが発生することを防止することができる。
【００２７】
次に、図６、図７は倍電流整流回路の回路動作を示す説明図であり、各図を参照しながら、図１に示した電源装置１の、コンデンサＣ１４-1よりも右側の回路動作について説明する。
【００２８】
いま、コンデンサＣ１４-1の一端Ｐａの電圧が正の電圧となった場合には、図６に示すように、チョークコイルＬ１３-1、負荷ＲＬ（コンデンサＣ１５-1）、ダイオードＤ１４-1を経由した電流ｉ１１が流れ、さらに、コンデンサＣ１５-1、ダイオードＤ１４-1およびチョークコイルＬ１４-1を経由したループ電流ｉ１２が流れる。したがって、負荷ＲＬには電流（ｉ１１＋ｉ１２）が流れることになり、電流値は２倍となるので、倍電流が達成される。
【００２９】
また、共振コンデンサＣ１４-1の他端Ｐｂの電圧が正の電圧となった場合には、図７に示すように、チョークコイルＬ１４-1、負荷ＲＬ（コンデンサＣ１５-1）、ダイオードＤ１３-1を経由した電流ｉ１３が流れ、一方、コンデンサＣ１５-1、ダイオードＤ１３-1、チョークコイルＬ１３-1を経由したループ電流ｉ１４が流れる。したがって、負荷ＲＬには電流（ｉ１３＋ｉ１４）が流れるので、電流値は２倍となる。
【００３０】
そして、この電源装置１では、トランスＴｒ１１-1の２次側に倍電流整流回路を設置しており、該倍電流整流回路はチョークコイルＬ１３-1、Ｌ１４-1を有しているので、出力電流値は一定となる。同様に、図１に示す電源回路２，３についても出力電流値は一定となり、かつ、各電源回路１〜３の出力電圧値は同一であるので、これらの各出力端を並列に接続すれば並列運転が可能となる。
【００３１】
また、電源装置１では、発振器１３より出力するＭＯＳ−ＦＥＴ１１-1，１２-1の駆動用パルス信号の、周波数やデューティ比を随時調整することにより、出力電圧が所望の電圧となるようにすることができる。これにより、安定した直流電圧を負荷に対して供給することができる。また、当該並列接続回路１００の出力電圧（図１に示す負荷ＲＬに印加される電圧）を測定して発振器１３にフィードバックし、該測定した電圧値に応じて前記周波数、あるいはデューティ比を調整する構成とすれば、出力電圧を常時安定化させることができる。
【００３２】
このようにして、本実施形態に係る電源装置の並列接続回路では、トランスＴｒ１１の２次側に倍電流整流回路が搭載された電源装置を複数台（本実施形態では３台）設置しており、これら各電源装置の出力端子を並列的に接続している。したがって、従来のように、各電源装置毎に、出力電流値を一致させる等の操作を必要とせず、簡単に複数台の電源装置を並列運転させることができる。したがって、部品点数を削減することができ、回路構成を簡素化することができる。
【００３３】
また、電源装置１に搭載されたＭＯＳ−ＦＥＴ１１-1とＭＯＳ−ＦＥＴ１２-1、電源装置２に搭載されたＭＯＳ−ＦＥＴ１１-2とＭＯＳ−ＦＥＴ１２-2、および、各電源装置３に搭載されたＭＯＳ−ＦＥＴ-3とＭＯＳ−ＦＥＴ１２-3は、それぞれ位相角が２π／３ラジアンづつずれて、発振器１３より駆動信号が与えられるので、出力電流のリップルを低減することができる。
【００３４】
すなわち、各電源装置１〜３は、倍電流整流回路を具備しているので、ほぼ安定した直流電流を得ることができるが、実際には、各ＭＯＳ−ＦＥＴ１１，１２がスイッチング動作するので、各電源装置１〜３の出力電流には若干のリップルが存在することになる。そこで、各電源装置１〜３毎に上記の位相角を２π／３ラジアンづつずらして各ＭＯＳ−ＦＥＴ１１，１２をスイッチング動作させれば、各電源装置１〜３の出力端子を並列接続して得られる出力電流は、リップルの山、谷を打ち消し合うことになり、極めてリップルの少ない安定な直流電流を得ることができ、また、入力電流のリップルも減少する。
【００３５】
また、トランスＴｒ１１の２次側電流を整流する回路として、倍電流整流回路を使用しているので、トランスＴｒ１１の２次側巻線にセンタタップを設ける必要が無く、トランスＴｒ１１の構成を簡素化することができる。
【００３６】
また、上記した実施形態では、トランスＴｒ１１のリーケージインダクタンスと共振コンデンサＣ１４との間でトランスＴｒ１１の２次側電流を直列共振させる例について説明したが、図８に示すように、理想トランス（リーケージインダクタンスを持たないトランス）Ｔｒ３１と、該理想トランスＴｒ３１の１次側コイルに接続される共振コイルＬ４１とで共振トランスを構成するようにしても良い。このような構成においても、上記した実施形態と同様の効果を得ることができる。
【００３７】
なお、上記した実施形態では、３台の電源回路１〜３を並列運転する例について説明したが、本発明はこれに限定されるものではなく、２台あるいは４台以上の電源回路を接続してもよい。
【００３８】
また、上記の実施形態では、トランス（共振トランス）Ｔｒ１１（Ｔｒ１１-1〜Ｔｒ１１-3）の２次側に共振コンデンサＣ１４（Ｃ１４-1〜Ｃ１４-3）を接続する例について説明したが、本発明はこれに限定されるものではなく、トランスＴｒ１１の１次側に共振コンデンサを具備した回路、あるいは共振現象を利用しない非共振型の回路を使用しても良い。すなわち、共振型、非共振型に関わらず、倍電流整流回路は出力電流が常時一定となるように動作するので、倍電流整流回路を搭載した複数台の安定化電源装置の出力端子を並列的に接続すれば、上記の効果を得ることができる。
【００３９】
また、上記した実施形態の倍電流整流回路では、ダイオードＤ１３，Ｄ１４を用いてトランスＴｒ１１の２次側電流を整流する構成としたが、整流手段としてＭＯＳ−ＦＥＴを配置し、これをオン、オフ動作させることにより、同期整流する方式とすることも可能である。
【００４０】
さらに、上記した実施形態では、スイッチング手段として２個のＭＯＳ−ＦＥＴ１１，１２を使用したハーフブリッジ型回路を例に説明したが、スイッチング手段を４個使用したフルブリッジ回路とすることも可能である。
【００４１】
図９は、本発明の電源装置の並列接続回路の、第２の実施形態の構成を示す回路図である。同図に示すように、この並列接続回路２００は、直流電源Ｅ２と、該直流電源Ｅ２の出力端子に対して直列接続されるＭＯＳ−ＦＥＴ２１、２２（スイッチング素子）とを具備している。ＭＯＳ−ＦＥＴ２１に対して並列的にコンデンサＣ３１およびボディダイオードＤ３１が設置され、かつ、ＭＯＳ−ＦＥＴ２２に対して並列的にコンデンサＣ３２およびボディダイオードＤ３２が設置されている。また、ＭＯＳ−ＦＥＴ２１，２２は、発振器２３と接続されており、該発振器２３から与えられる駆動パルスにより、オン・オフ動作する。
【００４２】
また、２つのトランス（共振トランス）Ｔｒ２１-1、Ｔｒ２１-2を具備しており、該トランスＴｒ２１-1、Ｔｒ２１-2の１次側コイルＬ３１-1、Ｌ３１-2は直列接続され、この直列接続の一端は、２個のＭＯＳ−ＦＥＴ２１，２２の連結点に接続され、他端はコンデンサＣ３３を介して直流電源Ｅ２のマイナス側に接続されている。
【００４３】
各トランスＴｒ２１-1、Ｔｒ２１-2の２次側コイルＬ３２-1、Ｌ３２-2には、それぞれ倍電流整流回路が接続されており、該倍電流整流回路は、共振コンデンサＣ３４-1、Ｃ３４-2、整流用のダイオードＤ３３-1、Ｄ３４-1、Ｄ３３-2、Ｄ３４-2、チョークコイルＬ３３-1、Ｌ３４-1、Ｌ３３-2、Ｌ３４-2、出力用のコンデンサＣ３５-1、Ｃ３５-2を具備している。そして、図１に示した電源装置１〜３に搭載される倍電流整流回路と同一の構成を有している。
【００４４】
コンデンサＣ３５-1の一端とコンデンサＣ３５-2の一端は接続されており、この接続点は出力端子Ｐ１１とされている。コンデンサＣ３５-1の他端とコンデンサＣ３５-2の他端は接続されており、この接続点は出力端子は出力端子Ｐ１２とされている。そして、出力端子Ｐ１１、Ｐ１２が負荷ＲＬへの接続点となっている。
【００４５】
上記のように構成された電源装置の並列接続回路の、ＭＯＳ−ＦＥＴ２１，２２に発振器２３からの駆動パルスが与えられると、第１の実施形態で示した手順と同一の手順で、トランスＴｒ２１-1，Ｔｒ２１-2の一次コイルＬ３１-1，Ｌ３２-1側に、１次電圧が発生する。そして、２次側の倍電流整流回路にはそれぞれ一定の電流が流れるので、並列接続運転が可能となる。
【００４６】
また、２つの１次コイルＬ３１-1，Ｌ３２-1は、直列接続されているので、該１次電圧は分圧され、それぞれの１次コイルＬ３１-1，Ｌ３２-1には、１次電圧の１／２が印加されるので、倍電流整流回路が１個の場合と比較すると、出力電圧（負荷ＲＬに印加される電圧）は１／２となり、電流値は２倍となる。これにより、近年の電源回路の趨勢である、低電圧、大電流化に極めて有利となる。
【００４７】
なお、図９では、２台の倍電流整流回路を並列接続する例について説明したが、本発明はこれに限定されるものではなく、３台以上の倍電流整流回路を並列接続しても良い。すなわち、ｎ台（ｎ＝２，３，・・）の倍電流整流回路を並列接続すれば、１台の場合と比較し、電圧値を１／ｎ倍、電流値をｎ倍として並列接続運転することが可能となる。
【００４８】
以上、本発明の電源装置の並列接続回路を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。
【００４９】
【発明の効果】
以上説明したように、本発明の電源装置の並列運転回路では、トランスの２次側に倍電流整流回路を搭載した安定化電源回路の出力端を接続しており、各安定化電源回路の出力電流は一定に制御されるので、各電源回路の出力電流を一定に調節する等の操作を必要とせずに、複数台の電源回路の並列運転が可能となる。
【００５０】
また、複数台の安定化電源回路のスイッチング手段の位相角を２π／ｎ（ｎは電源回路の個数）づつずらしてオン、オフ制御すれば、入力および出力電流のリップルを低減することができる。
【００５１】
さらに、複数のトランスの１次側コイルを直列接続する構成とすれば、１次側電圧を１／２とすることができ、これにより出力電流を２倍にすることができるので、低電圧、大電流化を容易に達成することができる。
【図面の簡単な説明】
【図１】本発明の電源装置の並列運転回路の、第１の実施形態の構成を示す回路図である。
【図２】図１に示した電源回路１の等価回路であり、（ａ）は時刻ｔ０〜ｔ１、（ｂ）は時刻ｔ１〜ｔ２における電流の流れを示す説明図である。
【図３】図１に示した電源回路１の等価回路であり、（ａ）は時刻ｔ２〜ｔ３、（ｂ）は時刻ｔ３〜ｔ４における電流の流れを示す説明図である。
【図４】図１に示した電源回路１の等価回路であり、（ａ）は時刻ｔ４〜ｔ５、（ｂ）は時刻ｔ５〜ｔ６（ｔ０）における電流の流れを示す説明図である。
【図５】電源回路１の動作を示すタイミングチャート図であり、（ａ）はＭＯＳ−ＦＥＴ１１-1のオンオフ状態、（ｂ）はＭＯＳ−ＦＥＴ１２-1のオンオフ状態、（ｃ）はＭＯＳ−ＦＥＴ１２-1の両端電圧Ｖds、（ｄ）は１次側電流波形、（ｅ）は２次側電圧波形（コンデンサＣ１４の両端に印加される電圧波形）を示す。
【図６】コンデンサＣ１４の一端Ｐａが正電圧の場合の、倍電流整流回路の電流の流れを示す説明図である。
【図７】コンデンサＣ１４の他端Ｐｂが正電圧の場合の、倍電流整流回路の電流の流れを示す説明図である。
【図８】共振トランスを、理想トランスと共振コイルとで構成した例を示す回路図である。
【図９】本発明の電源装置の並列運転回路の、第２の実施形態の構成を示す回路図である。
【符号の説明】
１００，２００ 電源装置の並列接続回路
１，２，３ 電源装置
１１，１２，２１，２２ ＭＯＳ−ＦＥＴ（スイッチング手段）
１３，２３ 発振器
Ｃ１１〜Ｃ１５，Ｃ３１〜Ｃ３５ コンデンサ
Ｔｒ１１，Ｔｒ２１ トランス（共振トランス）
Ｔｒ３１ 理想トランス
Ｌ１１，Ｌ３１ １次コイル（１次巻線）
Ｌ１２，Ｌ３２ ２次コイル（２次巻線）
Ｌ１３，Ｌ１４，Ｌ３３，Ｌ３４ チョークコイル
Ｌ４１ 共振用コイル
Ｅ１，Ｅ２ 直流電源
Ｄ１１〜Ｄ１４，Ｄ３１〜Ｄ３４ ダイオード
ＲＬ 負荷
【発明の属する技術分野】
本発明は、電源の効率向上、ストレスの低減を目的とした電源装置の並列接続回路に関する。
【０００２】
【従来の技術】
一般に、パソコンやＡＶ機器等、半導体集積回路が用いられる電気、電子機器においては、集積回路を動作させるために、５〜１０ボルト程度の安定した直流電源を必要とし、このような直流安定化電源装置として従来より、スイッチングレギュレータを使用した電源装置が多く使用されている。スイッチングレギュレータは、シリーズレギュレータ、シャントレギュレータ等、他の直流安定化電源装置と比較すると小型化が可能であり、また、電力損出が少なく効率が高いという利点がある。
【０００３】
また、近年において、電源装置の冗長化を図るためおよび電源回路のストレスを低減するために、複数台の電源装置を並列的に接続する方式が多く提案され、実用に共されている。つまり、集中電源から分散電源とすることにより、仮に１個の電源が故障した場合でも、他の電源を動作させることにより、通常通り負荷に対して電力を供給することができるという利点があり、他方、１台当たりの電源装置に流れる電流値が小さくて済むので、各電源装置に加えられる熱ストレスを低減することができる。
【０００４】
このような電源装置の並列接続回路として、従来より、基準となる電源装置を設定し、この電源装置より出力される電流を検出して他の電源装置の出力電流が基準となる電源装置の電流と等しくなるように調整するものが知られており、実用に共されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来における電源装置の並列接続回路においては、基準となる電源装置の電流値を測定し、他の電源装置の出力電流をこの電流値に合わせるという操作が必要になるので、回路構成が大規模化し、多くの部品点数を必要とし、さらに、故障の原因につながるという欠点がある。
【０００６】
この発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、簡単な構成で複数台の電源装置を並列接続することのできる並列接続回路を提供することにある。
【０００７】
【課題を解決するための手段】
このような目的は、下記（１）〜（５）の本発明により達成される。
【００１２】
（１） 直流電源に対して直列接続される第１のスイッチング素子および第２のスイッチング素子からなるスイッチング手段と、
前記第１のスイッチング素子に対して並列的に配置される第１のコンデンサおよび第１のダイオードと、
前記第２のスイッチング素子に対して並列的に設置される第２のコンデンサおよび第２のダイオードと、
第３のコンデンサと、
１次側巻線および２次側巻線を有し、該１次側巻線の一端が前記第１のスイッチング素子と第２のスイッチング素子との接続点に接続され、他端が前記第３のコンデンサを介し前記直流電源のマイナス側に接続される共振トランスと、
該共振トランスの２次側巻線に接続され、該共振トランスの２次側電流を直列共振させる共振コンデンサと、
該共振コンデンサの後段側に配設される倍電流整流回路と、を有する安定化電源装置を複数台具備し、
前記第１のスイッチング素子および前記第２のスイッチング素子のオン、オフを切り替えるスイッチング期間において前記第１のスイッチング素子と前記第２のスイッチング素子とが同時にオン状態にならないように、前記第１のスイッチング素子と前記第２のスイッチング素子のそれぞれに駆動信号を供給する発振器を有し、
前記各安定化電源装置は、それぞれ、前記第１のコンデンサ、前記第２のコンデンサおよび前記第３のコンデンサと、前記共振コンデンサと、前記共振トランスとにより、前記共振トランスの２次側電流を前記スイッチング期間の全期間に亘って直列共振させるよう構成され、
前記各安定化電源装置の出力端子を並列的に接続して負荷に電力を供給することを特徴とする電源装置の並列接続回路。
【００１３】
（２） 前記安定化電源装置はｎ台（ｎ＝２，３，・・）設置され、各安定化電源装置の前記スイッチング手段は、位相角を（２π／ｎ）ラジアンづつずらしてオン、オフ動作することを特徴とする上記（１）に記載の電源装置の並列接続回路。
（３） 直流電源に対して直列接続される第１のスイッチング素子および第２のスイッチング素子からなるスイッチング手段と、
前記第１のスイッチング素子に対して並列的に配置される第１のコンデンサおよび第１のダイオードと、
前記第２のスイッチング素子に対して並列的に設置される第２のコンデンサおよび第２のダイオードと、
第３のコンデンサと、
１次側巻線および２次側巻線を有し、該１次側巻線を直列に接続してなる複数の共振トランスと、
前記複数の共振トランスの２次側巻線に接続され、該複数の共振トランスの２次側電流を直列共振させる複数の共振コンデンサと、
前記複数の共振コンデンサの後段側に配設される複数の倍電流整流回路と、を具備し、
前記１次側巻線の直列接続の一端は、前記第１のスイッチング素子と第２のスイッチング素子との接続点に接続され、他端は、前記第３のコンデンサを介し前記直流電源のマイナス側に接続されており、
前記第１のスイッチング素子および前記第２のスイッチング素子のオン、オフを切り替えるスイッチング期間において前記第１のスイッチング素子と前記第２のスイッチング素子とが同時にオン状態にならないように、前記第１のスイッチング素子と前記第２のスイッチング素子のそれぞれに駆動信号を供給する発振器を有し、
前記第１のコンデンサ、前記第２のコンデンサおよび前記第３のコンデンサと、前記共振コンデンサと、前記共振トランスとにより、前記共振トランスの２次側電流を前記スイッチング期間の全期間に亘って直列共振させるよう構成され、
前記各倍電流整流回路の出力端子を並列的に接続して負荷に電力を供給することを特徴とする電源装置の並列接続回路。
（４） 前記共振トランスは、リーケージインダクタンスを有することを特徴とする上記（１）ないし（３）のいずれかに記載の電源装置の並列接続回路。
（５） 前記共振トランスは、理想トランスおよびこの理想トランスの１次側に接続される共振コイルで構成されることを特徴とする上記（１）ないし（３）のいずれかに記載の電源装置の並列接続回路。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明が適用された電源装置の並列接続回路の、第１の実施形態の構成を示す回路図である。同図に示すように、この電源装置の並列接続回路１００は、直流電源Ｅ１と、該直流電源Ｅ１に対して並列的に接続される３個の電源装置１，２，３と、を具備しており、各電源装置１，２，３の出力端子が並列的に接続され、この出力端子Ｐ１，Ｐ２が負荷を接続するための接続点とされている。
【００１５】
各電源装置１，２，３は全て同一の構成であるので（ただし、後述するようにＭＯＳ−ＦＥＴを駆動させるパルス信号の位相が異なる）、電源装置１の回路構成についてサフィックス「-1」を付して説明し、電源装置２，３についてはそれぞれサフィックス「-2」、「-3」を付してその構成説明を省略する。
【００１６】
電源装置１は、直流電源Ｅ１に対して直列接続される第１のＭＯＳ−ＦＥＴ（スイッチング素子）１１-1および第２のＭＯＳ−ＦＥＴ１２-1と、これらＭＯＳ−ＦＥＴ１１-1，１２-1のゲートに駆動パルスを与え、該ＭＯＳ−ＦＥＴ１１-1，１２-1のオン、オフ動作を制御する発振器１３（電源装置１〜３で共用）と、第１のＭＯＳ−ＦＥＴ１１-1に対して並列的に接続される第１のコンデンサＣ１１-1、およびダイオードＤ１１-1と、第２のＭＯＳ−ＦＥＴ１２-1に対して並列的に接続される第２のコンデンサＣ１２-1、およびダイオードＤ１２-1と、トランス（共振トランス）Ｔｒ１１-1と、を具備し、該トランスＴｒ１１-1の１次側コイル（１次側巻線）Ｌ１１-1の一端はＭＯＳ−ＦＥＴ１１-1，１２-1の接続点に接続され、他端はコンデンサＣ１３-1を介して直流電源Ｅ１のマイナス端子（グランド）に接続されている。
【００１７】
一方、トランスＴｒ１１-1の２次側コイル（２次側巻線）Ｌ１２-1の両端には、共振コンデンサＣ１４-1の両端が接続され、さらに、この両端にはダイオード（整流手段）Ｄ１３-1，Ｄ１４-1の直列接続回路、およびチョークコイルＬ１３-1，Ｌ１４-1の直列接続回路が連結されている。また、各ダイオードＤ１３-1，Ｄ１４-1の接続点と、各チョークコイルＬ１３-1，Ｌ１４-1の接続点との間にはコンデンサＣ１５-1が介置されており、このコンデンサＣ１５-1の両端が、電源回路２，３のコンデンサＣ１５-2、Ｃ１５-3の両端とそれぞれ接続されており、この接続点が負荷接続用の端子Ｐ１，Ｐ２とされている。
【００１８】
発振器１３は、各電源装置１〜３に搭載されるＭＯＳ−ＦＥＴ１１（１１-1〜１１-3），１２（１２-1〜１２-3）に駆動用のパルスを出力するものであり、各電源装置１〜３毎に、２π／３ラジアン（すなわち、１２０°）づつ位相をずらしている。なお、この実施形態では、３台の電源装置１〜３を使用しているので位相角を２π／３ラジアンとしたが、電源装置がｎ台（ｎ＝２，３，・・）の場合には、２π／ｎラジアンとする。
【００１９】
図２〜図４は、図１に示した電源装置１の等価回路図（チョークコイルＬ１３-1，Ｌ１４-1が存在するため、トランスＴｒ１１-1の２次側は定電流となり、電源装置１のコンデンサＣ１４-1よりも左側の回路のみと考えて良い）、図５は、タイミングチャート図であり、各図を参照しながら本実施形態の作用について説明する。電源装置１のトランスＴｒ１１-1の結合係数をＫとし、１次側に換算すると、図２〜図４に示すように、該トランスＴｒ１１-1は２つのリーケージインダクタンスＬ２１-1，Ｌ２２-1（Ｌ２１-1，Ｌ２２-1＝（１−Ｋ）＊Ｌ１１-1）、および主インダクタンスＬ２３-1（Ｌ２３-1＝Ｋ＊Ｌ１１-1）のＴ字型接続で表すことができ、また、電源回路１の共振コンデンサＣ１４-1はＣ２１-1（Ｃ２１-1＝Ｃ１４-1／Ｎ2 ；ただし、ＮはトランスＴｒ１１-1の巻線比）で表すことができる。
【００２０】
図５（ａ）はＭＯＳ−ＦＥＴ１１-1のオンオフ状態、同図（ｂ）はＭＯＳ−ＦＥＴ１２-1のオンオフ状態、同図（ｃ）はＭＯＳ−ＦＥＴ１２-1の両端電圧Ｖds、同図（ｄ）は１次側電流波形、および同図（ｅ）は２次側電圧波形を示す。
【００２１】
いま、発振器１３より図５（ａ）、（ｂ）に示す如くの駆動信号、すなわち、一定時間ＭＯＳ−ＦＥＴ１１-1をオンとした後オフとし、このオフ時刻から若干遅らせてＭＯＳ−ＦＥＴ１２-1をオンとする、といった駆動信号（つまり、２つのＭＯＳ−ＦＥＴ１１-1，１２-1が同時にオンとなることが発生しない）を与えると、時刻ｔ０において、ＭＯＳ−ＦＥＴ１１-1がオンとなるので（このとき、ＭＯＳ−ＦＥＴ１２-1はオフ）図２（ａ）に示すように、ＭＯＳ−ＦＥＴ１１-1、インダクタンスＬ２１-1、Ｌ２２-1、コンデンサＣ２１-1、Ｃ１３-1を経て、直流電源Ｅ１（電圧値をＶinとする）のプラス側からマイナス側へ共振電流ｉ１が流れることになる。このとき、コンデンサＣ１２-1には電圧Ｖinが充電され、また、図５（ｃ）に示すように、ＭＯＳ−ＦＥＴ１２-1に印加される電圧はＶinボルトとなる。
【００２２】
次いで、時刻ｔ１となると、ＭＯＳ−ＦＥＴ１１-1がオフとなるので（このとき、ＭＯＳ−ＦＥＴ１２-1もオフ状態）、図２（ｂ）に示すように、コンデンサＣ１２-1の放電電流ｉ３およびコンデンサＣ１１-1の充電電流ｉ２が共振電流として流れ、さらに、時刻ｔ２でコンデンサＣ１２-1の電圧が０ボルトとなると、図３（ａ）に示すように、ボディダイオードＤ１２-1を介して共振電流ｉ４が流れることになる。このとき、ＭＯＳ−ＦＥＴ１２-1の電圧Ｖdsが０ボルトとなるのでこのｔ２〜ｔ３の時間内にＭＯＳ−ＦＥＴ１２-1をオンとすれば、ゼロボルトスイッチングが可能となり、電力の損出を低減することができる。
【００２３】
そして、時刻ｔ３でＭＯＳ−ＦＥＴ１２-1がオン状態となると、コンデンサＣ１３-1に蓄積された電荷が放電されるので、共振電流ｉ５は図３（ｂ）に示すようにＭＯＳ−ＦＥＴ１２-1を経由して時刻ｔ３までとは逆の方向に流れることになる。このとき、コンデンサＣ１１-1には電圧Ｖinが充電される。次いで、時刻ｔ４でＭＯＳ−ＦＥＴ１２-1がオフとなると、図４（ａ）に示すように、コンデンサＣ１１-1に充電された電荷が放電されることにより電流ｉ６，ｉ７が流れ、これにより、コンデンサＣ１２-1はＶinに充電される。
【００２４】
さらに、図５（ｃ）に示すように、時刻ｔ５でＭＯＳ−ＦＥＴ１２-1の両端電圧ＶdsがＶinボルトとなると、図４（ｂ）に示すように、共振電流ｉ８はボディダイオードＤ１１-1を経由して流れることになる。このとき、ＭＯＳ−ＦＥＴ１１-1の両端電圧Ｖdsは０ボルトとなるので、このｔ５〜ｔ６（ｔ０）の時間内にＭＯＳ−ＦＥＴ１１-1をオンとすれば、ゼロボルトスイッチングが可能となる。
【００２５】
そして、再度ＭＯＳ−ＦＥＴ１１-1がオンとなると、上記した図２〜図４の動作が繰り返されることになり、図５（ｄ）に示す如くの正弦波状の１次電流、同図（ｅ）に示す如くの正弦波状の２次電圧波形を得ることができる。つまり、図１に示す共振コンデンサＣ１４-1の両端間には、正弦波状の電圧波形が発生することになる。
【００２６】
また、同図から理解されるように、１次側のスイッチングのタイミングと２次側のスイッチングのタイミングとが同期していないので、１次側で発生するスイッチングノイズと２次側で発生するスイッチングノイズとが重畳されることがなく、ノイズを分散することができる。さらに、共振電流は、リーケージインダクタンスＬ２１-1、Ｌ２２-1を介して途切れることなく流れ続けるので、２次電圧波形にリンギングノイズが発生することを防止することができる。
【００２７】
次に、図６、図７は倍電流整流回路の回路動作を示す説明図であり、各図を参照しながら、図１に示した電源装置１の、コンデンサＣ１４-1よりも右側の回路動作について説明する。
【００２８】
いま、コンデンサＣ１４-1の一端Ｐａの電圧が正の電圧となった場合には、図６に示すように、チョークコイルＬ１３-1、負荷ＲＬ（コンデンサＣ１５-1）、ダイオードＤ１４-1を経由した電流ｉ１１が流れ、さらに、コンデンサＣ１５-1、ダイオードＤ１４-1およびチョークコイルＬ１４-1を経由したループ電流ｉ１２が流れる。したがって、負荷ＲＬには電流（ｉ１１＋ｉ１２）が流れることになり、電流値は２倍となるので、倍電流が達成される。
【００２９】
また、共振コンデンサＣ１４-1の他端Ｐｂの電圧が正の電圧となった場合には、図７に示すように、チョークコイルＬ１４-1、負荷ＲＬ（コンデンサＣ１５-1）、ダイオードＤ１３-1を経由した電流ｉ１３が流れ、一方、コンデンサＣ１５-1、ダイオードＤ１３-1、チョークコイルＬ１３-1を経由したループ電流ｉ１４が流れる。したがって、負荷ＲＬには電流（ｉ１３＋ｉ１４）が流れるので、電流値は２倍となる。
【００３０】
そして、この電源装置１では、トランスＴｒ１１-1の２次側に倍電流整流回路を設置しており、該倍電流整流回路はチョークコイルＬ１３-1、Ｌ１４-1を有しているので、出力電流値は一定となる。同様に、図１に示す電源回路２，３についても出力電流値は一定となり、かつ、各電源回路１〜３の出力電圧値は同一であるので、これらの各出力端を並列に接続すれば並列運転が可能となる。
【００３１】
また、電源装置１では、発振器１３より出力するＭＯＳ−ＦＥＴ１１-1，１２-1の駆動用パルス信号の、周波数やデューティ比を随時調整することにより、出力電圧が所望の電圧となるようにすることができる。これにより、安定した直流電圧を負荷に対して供給することができる。また、当該並列接続回路１００の出力電圧（図１に示す負荷ＲＬに印加される電圧）を測定して発振器１３にフィードバックし、該測定した電圧値に応じて前記周波数、あるいはデューティ比を調整する構成とすれば、出力電圧を常時安定化させることができる。
【００３２】
このようにして、本実施形態に係る電源装置の並列接続回路では、トランスＴｒ１１の２次側に倍電流整流回路が搭載された電源装置を複数台（本実施形態では３台）設置しており、これら各電源装置の出力端子を並列的に接続している。したがって、従来のように、各電源装置毎に、出力電流値を一致させる等の操作を必要とせず、簡単に複数台の電源装置を並列運転させることができる。したがって、部品点数を削減することができ、回路構成を簡素化することができる。
【００３３】
また、電源装置１に搭載されたＭＯＳ−ＦＥＴ１１-1とＭＯＳ−ＦＥＴ１２-1、電源装置２に搭載されたＭＯＳ−ＦＥＴ１１-2とＭＯＳ−ＦＥＴ１２-2、および、各電源装置３に搭載されたＭＯＳ−ＦＥＴ-3とＭＯＳ−ＦＥＴ１２-3は、それぞれ位相角が２π／３ラジアンづつずれて、発振器１３より駆動信号が与えられるので、出力電流のリップルを低減することができる。
【００３４】
すなわち、各電源装置１〜３は、倍電流整流回路を具備しているので、ほぼ安定した直流電流を得ることができるが、実際には、各ＭＯＳ−ＦＥＴ１１，１２がスイッチング動作するので、各電源装置１〜３の出力電流には若干のリップルが存在することになる。そこで、各電源装置１〜３毎に上記の位相角を２π／３ラジアンづつずらして各ＭＯＳ−ＦＥＴ１１，１２をスイッチング動作させれば、各電源装置１〜３の出力端子を並列接続して得られる出力電流は、リップルの山、谷を打ち消し合うことになり、極めてリップルの少ない安定な直流電流を得ることができ、また、入力電流のリップルも減少する。
【００３５】
また、トランスＴｒ１１の２次側電流を整流する回路として、倍電流整流回路を使用しているので、トランスＴｒ１１の２次側巻線にセンタタップを設ける必要が無く、トランスＴｒ１１の構成を簡素化することができる。
【００３６】
また、上記した実施形態では、トランスＴｒ１１のリーケージインダクタンスと共振コンデンサＣ１４との間でトランスＴｒ１１の２次側電流を直列共振させる例について説明したが、図８に示すように、理想トランス（リーケージインダクタンスを持たないトランス）Ｔｒ３１と、該理想トランスＴｒ３１の１次側コイルに接続される共振コイルＬ４１とで共振トランスを構成するようにしても良い。このような構成においても、上記した実施形態と同様の効果を得ることができる。
【００３７】
なお、上記した実施形態では、３台の電源回路１〜３を並列運転する例について説明したが、本発明はこれに限定されるものではなく、２台あるいは４台以上の電源回路を接続してもよい。
【００３８】
また、上記の実施形態では、トランス（共振トランス）Ｔｒ１１（Ｔｒ１１-1〜Ｔｒ１１-3）の２次側に共振コンデンサＣ１４（Ｃ１４-1〜Ｃ１４-3）を接続する例について説明したが、本発明はこれに限定されるものではなく、トランスＴｒ１１の１次側に共振コンデンサを具備した回路、あるいは共振現象を利用しない非共振型の回路を使用しても良い。すなわち、共振型、非共振型に関わらず、倍電流整流回路は出力電流が常時一定となるように動作するので、倍電流整流回路を搭載した複数台の安定化電源装置の出力端子を並列的に接続すれば、上記の効果を得ることができる。
【００３９】
また、上記した実施形態の倍電流整流回路では、ダイオードＤ１３，Ｄ１４を用いてトランスＴｒ１１の２次側電流を整流する構成としたが、整流手段としてＭＯＳ−ＦＥＴを配置し、これをオン、オフ動作させることにより、同期整流する方式とすることも可能である。
【００４０】
さらに、上記した実施形態では、スイッチング手段として２個のＭＯＳ−ＦＥＴ１１，１２を使用したハーフブリッジ型回路を例に説明したが、スイッチング手段を４個使用したフルブリッジ回路とすることも可能である。
【００４１】
図９は、本発明の電源装置の並列接続回路の、第２の実施形態の構成を示す回路図である。同図に示すように、この並列接続回路２００は、直流電源Ｅ２と、該直流電源Ｅ２の出力端子に対して直列接続されるＭＯＳ−ＦＥＴ２１、２２（スイッチング素子）とを具備している。ＭＯＳ−ＦＥＴ２１に対して並列的にコンデンサＣ３１およびボディダイオードＤ３１が設置され、かつ、ＭＯＳ−ＦＥＴ２２に対して並列的にコンデンサＣ３２およびボディダイオードＤ３２が設置されている。また、ＭＯＳ−ＦＥＴ２１，２２は、発振器２３と接続されており、該発振器２３から与えられる駆動パルスにより、オン・オフ動作する。
【００４２】
また、２つのトランス（共振トランス）Ｔｒ２１-1、Ｔｒ２１-2を具備しており、該トランスＴｒ２１-1、Ｔｒ２１-2の１次側コイルＬ３１-1、Ｌ３１-2は直列接続され、この直列接続の一端は、２個のＭＯＳ−ＦＥＴ２１，２２の連結点に接続され、他端はコンデンサＣ３３を介して直流電源Ｅ２のマイナス側に接続されている。
【００４３】
各トランスＴｒ２１-1、Ｔｒ２１-2の２次側コイルＬ３２-1、Ｌ３２-2には、それぞれ倍電流整流回路が接続されており、該倍電流整流回路は、共振コンデンサＣ３４-1、Ｃ３４-2、整流用のダイオードＤ３３-1、Ｄ３４-1、Ｄ３３-2、Ｄ３４-2、チョークコイルＬ３３-1、Ｌ３４-1、Ｌ３３-2、Ｌ３４-2、出力用のコンデンサＣ３５-1、Ｃ３５-2を具備している。そして、図１に示した電源装置１〜３に搭載される倍電流整流回路と同一の構成を有している。
【００４４】
コンデンサＣ３５-1の一端とコンデンサＣ３５-2の一端は接続されており、この接続点は出力端子Ｐ１１とされている。コンデンサＣ３５-1の他端とコンデンサＣ３５-2の他端は接続されており、この接続点は出力端子は出力端子Ｐ１２とされている。そして、出力端子Ｐ１１、Ｐ１２が負荷ＲＬへの接続点となっている。
【００４５】
上記のように構成された電源装置の並列接続回路の、ＭＯＳ−ＦＥＴ２１，２２に発振器２３からの駆動パルスが与えられると、第１の実施形態で示した手順と同一の手順で、トランスＴｒ２１-1，Ｔｒ２１-2の一次コイルＬ３１-1，Ｌ３２-1側に、１次電圧が発生する。そして、２次側の倍電流整流回路にはそれぞれ一定の電流が流れるので、並列接続運転が可能となる。
【００４６】
また、２つの１次コイルＬ３１-1，Ｌ３２-1は、直列接続されているので、該１次電圧は分圧され、それぞれの１次コイルＬ３１-1，Ｌ３２-1には、１次電圧の１／２が印加されるので、倍電流整流回路が１個の場合と比較すると、出力電圧（負荷ＲＬに印加される電圧）は１／２となり、電流値は２倍となる。これにより、近年の電源回路の趨勢である、低電圧、大電流化に極めて有利となる。
【００４７】
なお、図９では、２台の倍電流整流回路を並列接続する例について説明したが、本発明はこれに限定されるものではなく、３台以上の倍電流整流回路を並列接続しても良い。すなわち、ｎ台（ｎ＝２，３，・・）の倍電流整流回路を並列接続すれば、１台の場合と比較し、電圧値を１／ｎ倍、電流値をｎ倍として並列接続運転することが可能となる。
【００４８】
以上、本発明の電源装置の並列接続回路を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。
【００４９】
【発明の効果】
以上説明したように、本発明の電源装置の並列運転回路では、トランスの２次側に倍電流整流回路を搭載した安定化電源回路の出力端を接続しており、各安定化電源回路の出力電流は一定に制御されるので、各電源回路の出力電流を一定に調節する等の操作を必要とせずに、複数台の電源回路の並列運転が可能となる。
【００５０】
また、複数台の安定化電源回路のスイッチング手段の位相角を２π／ｎ（ｎは電源回路の個数）づつずらしてオン、オフ制御すれば、入力および出力電流のリップルを低減することができる。
【００５１】
さらに、複数のトランスの１次側コイルを直列接続する構成とすれば、１次側電圧を１／２とすることができ、これにより出力電流を２倍にすることができるので、低電圧、大電流化を容易に達成することができる。
【図面の簡単な説明】
【図１】本発明の電源装置の並列運転回路の、第１の実施形態の構成を示す回路図である。
【図２】図１に示した電源回路１の等価回路であり、（ａ）は時刻ｔ０〜ｔ１、（ｂ）は時刻ｔ１〜ｔ２における電流の流れを示す説明図である。
【図３】図１に示した電源回路１の等価回路であり、（ａ）は時刻ｔ２〜ｔ３、（ｂ）は時刻ｔ３〜ｔ４における電流の流れを示す説明図である。
【図４】図１に示した電源回路１の等価回路であり、（ａ）は時刻ｔ４〜ｔ５、（ｂ）は時刻ｔ５〜ｔ６（ｔ０）における電流の流れを示す説明図である。
【図５】電源回路１の動作を示すタイミングチャート図であり、（ａ）はＭＯＳ−ＦＥＴ１１-1のオンオフ状態、（ｂ）はＭＯＳ−ＦＥＴ１２-1のオンオフ状態、（ｃ）はＭＯＳ−ＦＥＴ１２-1の両端電圧Ｖds、（ｄ）は１次側電流波形、（ｅ）は２次側電圧波形（コンデンサＣ１４の両端に印加される電圧波形）を示す。
【図６】コンデンサＣ１４の一端Ｐａが正電圧の場合の、倍電流整流回路の電流の流れを示す説明図である。
【図７】コンデンサＣ１４の他端Ｐｂが正電圧の場合の、倍電流整流回路の電流の流れを示す説明図である。
【図８】共振トランスを、理想トランスと共振コイルとで構成した例を示す回路図である。
【図９】本発明の電源装置の並列運転回路の、第２の実施形態の構成を示す回路図である。
【符号の説明】
１００，２００ 電源装置の並列接続回路
１，２，３ 電源装置
１１，１２，２１，２２ ＭＯＳ−ＦＥＴ（スイッチング手段）
１３，２３ 発振器
Ｃ１１〜Ｃ１５，Ｃ３１〜Ｃ３５ コンデンサ
Ｔｒ１１，Ｔｒ２１ トランス（共振トランス）
Ｔｒ３１ 理想トランス
Ｌ１１，Ｌ３１ １次コイル（１次巻線）
Ｌ１２，Ｌ３２ ２次コイル（２次巻線）
Ｌ１３，Ｌ１４，Ｌ３３，Ｌ３４ チョークコイル
Ｌ４１ 共振用コイル
Ｅ１，Ｅ２ 直流電源
Ｄ１１〜Ｄ１４，Ｄ３１〜Ｄ３４ ダイオード
ＲＬ 負荷
Claims (5)
- 直流電源に対して直列接続される第１のスイッチング素子および第２のスイッチング素子からなるスイッチング手段と、
前記第１のスイッチング素子に対して並列的に配置される第１のコンデンサおよび第１のダイオードと、
前記第２のスイッチング素子に対して並列的に設置される第２のコンデンサおよび第２のダイオードと、
第３のコンデンサと、
１次側巻線および２次側巻線を有し、該１次側巻線の一端が前記第１のスイッチング素子と第２のスイッチング素子との接続点に接続され、他端が前記第３のコンデンサを介し前記直流電源のマイナス側に接続される共振トランスと、
該共振トランスの２次側巻線に接続され、該共振トランスの２次側電流を直列共振させる共振コンデンサと、
該共振コンデンサの後段側に配設される倍電流整流回路と、を有する安定化電源装置を複数台具備し、
前記第１のスイッチング素子および前記第２のスイッチング素子のオン、オフを切り替えるスイッチング期間において前記第１のスイッチング素子と前記第２のスイッチング素子とが同時にオン状態にならないように、前記第１のスイッチング素子と前記第２のスイッチング素子のそれぞれに駆動信号を供給する発振器を有し、
前記各安定化電源装置は、それぞれ、前記第１のコンデンサ、前記第２のコンデンサおよび前記第３のコンデンサと、前記共振コンデンサと、前記共振トランスとにより、前記共振トランスの２次側電流を前記スイッチング期間の全期間に亘って直列共振させるよう構成され、
前記各安定化電源装置の出力端子を並列的に接続して負荷に電力を供給することを特徴とする電源装置の並列接続回路。 - 前記安定化電源装置はｎ台（ｎ＝２，３，・・）設置され、各安定化電源装置の前記スイッチング手段は、位相角を（２π／ｎ）ラジアンづつずらしてオン、オフ動作することを特徴とする請求項１に記載の電源装置の並列接続回路。
- 直流電源に対して直列接続される第１のスイッチング素子および第２のスイッチング素子からなるスイッチング手段と、
前記第１のスイッチング素子に対して並列的に配置される第１のコンデンサおよび第１のダイオードと、
前記第２のスイッチング素子に対して並列的に設置される第２のコンデンサおよび第２のダイオードと、
第３のコンデンサと、
１次側巻線および２次側巻線を有し、該１次側巻線を直列に接続してなる複数の共振トランスと、
前記複数の共振トランスの２次側巻線に接続され、該複数の共振トランスの２次側電流を直列共振させる複数の共振コンデンサと、
前記複数の共振コンデンサの後段側に配設される複数の倍電流整流回路と、を具備し、
前記１次側巻線の直列接続の一端は、前記第１のスイッチング素子と第２のスイッチング素子との接続点に接続され、他端は、前記第３のコンデンサを介し前記直流電源のマイナス側に接続されており、
前記第１のスイッチング素子および前記第２のスイッチング素子のオン、オフを切り替えるスイッチング期間において前記第１のスイッチング素子と前記第２のスイッチング素子とが同時にオン状態にならないように、前記第１のスイッチング素子と前記第２のスイッチング素子のそれぞれに駆動信号を供給する発振器を有し、
前記第１のコンデンサ、前記第２のコンデンサおよび前記第３のコンデンサと、前記共振コンデンサと、前記共振トランスとにより、前記共振トランスの２次側電流を前記スイッチング期間の全期間に亘って直列共振させるよう構成され、
前記各倍電流整流回路の出力端子を並列的に接続して負荷に電力を供給することを特徴とする電源装置の並列接続回路。 - 前記共振トランスは、リーケージインダクタンスを有することを特徴とする請求項１ないし３のいずれかに記載の電源装置の並列接続回路。
- 前記共振トランスは、理想トランスおよびこの理想トランスの１次側に接続される共振コイルで構成されることを特徴とする請求項１ないし３のいずれかに記載の電源装置の並列接続回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000020547A JP4398040B2 (ja) | 2000-01-28 | 2000-01-28 | 電源装置の並列接続回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000020547A JP4398040B2 (ja) | 2000-01-28 | 2000-01-28 | 電源装置の並列接続回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001218468A JP2001218468A (ja) | 2001-08-10 |
| JP4398040B2 true JP4398040B2 (ja) | 2010-01-13 |
Family
ID=18547089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000020547A Expired - Fee Related JP4398040B2 (ja) | 2000-01-28 | 2000-01-28 | 電源装置の並列接続回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4398040B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005224069A (ja) | 2004-02-09 | 2005-08-18 | Matsushita Electric Ind Co Ltd | スイッチング電源装置およびそれを用いた電子機器 |
| JP4962105B2 (ja) * | 2007-04-09 | 2012-06-27 | Ｔｄｋ株式会社 | Ｄｃ／ｄｃコンバータ |
| WO2015097801A1 (ja) * | 2013-12-26 | 2015-07-02 | 三菱電機エンジニアリング株式会社 | 高周波電源用整流回路 |
| NL2031085B1 (en) * | 2022-02-25 | 2023-09-07 | Univ Delft Tech | An inductive power transfer system for wirelessly charging a battery with either half or double the nominal battery voltage for the same output power as well as a corresponding method. |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563780A (en) * | 1993-12-08 | 1996-10-08 | International Power Systems, Inc. | Power conversion array applying small sequentially switched converters in parallel |
| DE4418780A1 (de) * | 1994-05-28 | 1995-11-30 | Philips Patentverwaltung | Gleichspannungskonverter |
| JPH08130875A (ja) * | 1994-10-31 | 1996-05-21 | Fuji Electric Co Ltd | 直流電源装置 |
| JPH11136940A (ja) * | 1997-10-27 | 1999-05-21 | Yokogawa Electric Corp | 共振型スイッチング電源 |
| JP3463280B2 (ja) * | 1998-03-30 | 2003-11-05 | Ｔｄｋ株式会社 | スイッチング電源 |
| JP2000023455A (ja) * | 1998-06-29 | 2000-01-21 | Sony Corp | 共振型スイッチング電源 |
-
2000
- 2000-01-28 JP JP2000020547A patent/JP4398040B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001218468A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771518B2 (en) | DC converters | |
| EP1120896B1 (en) | Resonant power converter | |
| US7209374B2 (en) | Capacitor-input positive and negative power supply circuit | |
| US7554820B2 (en) | Series resonant DC-DC converter | |
| US5301095A (en) | High power factor AC/DC converter | |
| US6294900B1 (en) | Bi-directional AC or DC voltage regulator | |
| US7071632B2 (en) | Discharge lamp starter | |
| JPH0654528A (ja) | ゼロボルトスイッチングパワーコンバータのパワースイッチのためのドライブ回路 | |
| US5162982A (en) | Power converter continuously operable through boost and buck modes | |
| JP3480438B2 (ja) | 多出力スイッチング電源装置 | |
| US4930063A (en) | Variable resonance regulator for power supply | |
| JP3463280B2 (ja) | スイッチング電源 | |
| JP2003079144A (ja) | 交流電圧から低電力整流低電圧を発生させる電気回路装置 | |
| JP4398040B2 (ja) | 電源装置の並列接続回路 | |
| JPH01198274A (ja) | 可制御直流電圧変換器 | |
| JPH05176532A (ja) | 電源回路 | |
| JPH08126314A (ja) | 多出力制御電源装置 | |
| JP4430188B2 (ja) | 共振型電源装置 | |
| US20020167824A1 (en) | Power supply unit DC-DC conversion | |
| JPH09163734A (ja) | 電源回路 | |
| JPH08266041A (ja) | 直流電圧変換装置 | |
| JP2004153990A (ja) | 力率改善コンバータ | |
| JP2001218456A (ja) | 同期整流方式を用いた共振型電源装置 | |
| JP2655674B2 (ja) | 電源装置 | |
| JPS5925580A (ja) | スイツチングレギユレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4398040 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |