JP4393400B2 - 立体的電子回路装置およびその中継基板 - Google Patents
立体的電子回路装置およびその中継基板 Download PDFInfo
- Publication number
- JP4393400B2 JP4393400B2 JP2005049835A JP2005049835A JP4393400B2 JP 4393400 B2 JP4393400 B2 JP 4393400B2 JP 2005049835 A JP2005049835 A JP 2005049835A JP 2005049835 A JP2005049835 A JP 2005049835A JP 4393400 B2 JP4393400 B2 JP 4393400B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- recess
- relay
- board
- recesses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
また、モバイル機器は持ち運びして使用することが前提であり、落下衝撃時のショックに対しても強いことが望まれている。従来、樹脂成形体表面に形成された金属薄膜の密着性は強くはなく、そこで金属との密着性と機械的強度の両立を目的として下記の(特許文献4)などでは、無電解めっきを容易に行うことができる易めっき性プラスチックス材料を用いた射出成形により回路部分を形成し、次に成形体のめっき不要部分を機械強度が高いが難めっき性プラスチックス材料を二次成形し、化学粗化処理後、金属メッキ層を形成している。
本発明の請求項11記載の中継基板は、請求項9において、窪み部が側面にも設けられ、前記窪み部に前記電子部品が実装されていることを特徴とする。
(第1の実施の形態)
図1〜図6は、本発明の第1の実施の形態に係る立体的電子回路装置を示す。
なお、図1(a),図2の中継基板10は、内部を詳細に示すために誇張して示しているが、基本的に図1(b)と図3の中継基板10と異なるものではない。また、以下の各実施の形態においても同様である。
図1(b)と図3の部分拡大斜視図に示すように、中継基板10の隔壁10dと隔壁10aの内面10fとで囲まれた窪み部16には、電子部品50が第2の配線80の一端に実装されている。外周壁10aの上面10cと下面10eには、第1,第2の配線60,80に対応して凹部10gが形成されており、第1の配線10の端部ならびに第2の配線80の他端はこの凹部10gの内面上に延長されている。例えば、凹部10gの具体的な断面形状は、側壁10hの傾きが底部から開口部に向かって広くなる傾斜角45°程度に形成されている。 図4は、図3のC−C’からみた断面図である。
また、図5に示すように凹部10gの周りに平面電極部10iを残して構成することもできる。
また、接続強度向上や信頼性確保のために、各電子部品50,110,120や窪み部16をモールド樹脂でモールドする構成としてもよい。
上記の各例では、第1の配線60が、第1,第2の回路基板20,30の間を接続するように中継基板10に設けた配線、第2の配線80が、第1の回路基板20または第2の回路基板30と窪み部16に実装された電子部品50との間を接続する配線として区別して説明したが、第1の配線60と第2の配線80とが接続されていても良い。
(第2の実施の形態)
図7(a)と図7(b)は(第1の実施の形態)の別の例に係る立体的電子回路装置の構造図である。図7(a)は図7(b)のB−B’からみた断面図、図7(b)は図7(a)の中継基板10の斜視図である。図2と同じ構成要素については、同一の符号をつけて説明する。
図8(a)と図8(b)は(第1の実施の形態)の別の例に係る立体的電子回路装置の構造図である。図8(a)は図8(b)のB−B’からみた断面図、図8(b)は図8(a)の中継基板10の斜視図である。図2と同じ構成要素については、同一の符号をつけて説明する。
図9(a)と図9(b)および図9(c)は(第1の実施の形態)の別の例に係る立体的電子回路装置の構造図である。図9(a)は図9(c)のB−B’からみた断面図、図9(b)は図9(a)中の中継基板10のモールド樹脂150で封止する前後の状態を示す斜視図である。図2と同じ構成要素については、同一の符号をつけて説明する。
図10(a)と図10(b)は(第1の実施の形態)の別の例に係る立体的電子回路装置の構造図である。図10(a)は図10(b)のB−B’からみた断面図、図10(b)は図10(a)中の中継基板10の斜視図である。図2と同じ構成要素については、同一の符号をつけて説明する。
シールド電極170は、第2の配線80の内のグランド(接地)配線だけを側面まで延長して形成したり、第1の配線60のうち、グランド(接地)配線を束ねることにより形成される。この構成により、電子部品50からの不要輻射の低減や外来ノイズによる回路の誤動作を防止できる。
図11(a)と図11(b)はそれぞれ(第1の実施の形態)の別の例に係る中継基板10の斜視図である。図1(b)と同じ構成要素については、同一の符号をつけて説明する。
図12(a)と図12(b)は、本発明の(第7の実施の形態)に係る立体的電子回路装置の構造図である。図12(a)は図12(b)のA−A’からみた断面図、図12(b)は図12(a)中の中継基板12の斜視図である。図2と同じ構成要素については同じ符号をつけて説明する。
また、窪み部16を隔壁10bの左右面の両方に設けたが、一方にだけ設けて構成することもできる。
図13(a)と図13(b)は、それぞれ本発明の(第8の実施の形態)における中継基板12の別の例を示している。
図14(a)と図14(b)は、それぞれ本発明の(第9の実施の形態)における中継基板12の別の例を示している。図14(a)は図14(b)のB−B’からみた断面図、図14(b)は図14(a)中の中継基板12の斜視図である。図12と同じ構成要素については同じ符号をつけて説明する。
図15(a)と図15(b)は、それぞれ本発明の(第10の実施の形態)を示し、(第1の実施の形態)における中継基板10を2段重ねにして第1,2の回路基板20,30を実装したものと同様である。この中継基板11は、図1の中継基板10よりも厚みが薄く、その外面10dに図15(b)に示すように第1,第2の配線60,80が形成された中継基板11a,11bを2段重ねに半田付けして構成されている。このことは前記各実施の形態の中継基板10,12においても同様に実施できる。
本実施の形態では、中継基板11a,11bが2段に積み重ねられているが、必要に応じてさらに多くの中継基板を積み重ねることもできる。
図16は本発明の(第11の実施の形態)を示す。
図1に示した実施の形態では中継基板10の窪み部16に実装された電子部品50は、第1,2の回路基板20,30に実装された電子部品110,120とは平面的には重なる位置に実装されていたが、この実施の形態では図16に示すように、中継基板10の隔壁10bの上側の窪み部16に実装されている電子部品50は、第1の回路基板20に実装された電子部品110a,110bの間の平面的に重ならない位置に実装されている。同様に、中継基板10の隔壁10の下側の窪み部16に実装されている電子部品50は、第2の回路基板30に実装された電子部品120a,120bの間の平面的に重ならない位置に実装されている。このことは前記各実施の形態の中継基板10,11,12においても同様に実施できる。特に、中継基板11の場合には、上側の中継基板11aの下面側に実装された電子部品50と、下側の中継基板11bの上面側に実装された電子部品50とが、さらに平面的に重ならない位置に実装される。
図17は本発明の(第12の実施の形態)を示す。
上記の各実施の形態の中継基板は、いずれも隔壁を有する形状であったが、この図17に示す中継基板13は、隔壁を有しない枠型形状で、上面と下面には、先の実施の形態と同様に凹部10gと第1,第2の配線60,80が形成されている。
なお、中継基板13の高さは、第1の回路基板20の下面と第2の回路基板30の上面に実装される他の電子部品110,120の高さと接続部材130の高さの和よりも高くしている。この構成により、中継基板13は単なるスペーサとしての機能と共に、内側側面に電子部品51を実装することによって実装密度を上げることができる。また、第1の回路基板20または第2の回路基板30に搭載した他の電子部品110,120と中継基板13に搭載した電子部品51とを最短距離で接続することにより、立体的電子回路装置の周波数特性が向上し、機器の高速化を実現できる。
図18は本発明の(第13の実施の形態)を示し、中継基板13の外側側面に、インダクタやループアンテナ230が形成されている点だけが図17とは異なっている。
また、中継基板13は射出成形可能な樹脂材料を用いることにより、枠状で、かつ外側側面に巻き線用の溝を形成することも容易である。
上記の各実施の形態では中継基板における第1,第2の回路基板との接続の凹部10gの断面形状はいずれも図4に示したように、側壁10hの傾きが底部から開口部に向かって広くなる傾斜角45°程度に形成されていたが、図19の(a)〜(c)の何れかに構成することもできる。具体的には、図19の(a)では側壁10hが垂直壁で構成されており、 図19の(b)では側壁10hの傾きが底部から開口部に向かって狭くなる傾斜辺で構成されており、図19の(c)では側壁10hが開口部よりも底部にかけて内側が広くなる例えば曲面に形成されている。なお、特に、側壁10hが傾斜した場合には、第1,第2の回路基板20,30の積層方向から中継基板に作用した外力が、分力に分散されるため、落下などの衝撃に対する第1の配線60と接続部材40との接合強度、第2の配線80と接続部材40との接合強度を高めることができる。
また、上記の各実施の形態において、窪み部16が前記中継基板の上下面の両方に設けられていたが、少なくとも一方の面に設けられ、前記窪み部に前記電子部品が実装されていてもよい。
10a 外周壁
10b 隔壁
10c 上面
10d 外面
10e 下面
10f 内面
10g 凹部
10h 側壁
10i 平面電極部
11a,11b 中継基板
12 中継基板
16 窪み部
20 第1の回路基板
30 第2の回路基板
40 接続部材
50,51 電子部品
60 第1の配線
80 第2の配線
85 側面接続配線
140 基板接続配線
150 モールド樹脂
160 孔
170 シールド電極
172 シールド電極
180 シールド電極
210 シールド層
230 インダクタンスやループアンテナ
Claims (15)
- 第1の回路基板と第2の回路基板を中継基板を介して接続した立体的電子回路装置であって、
前記中継基板の上下面に複数の第1の凹部と複数の第2の凹部が前記中継基板の外周に沿って形成され、前記第1の凹部と前記第2の凹部の形状が底部から開口側に向かって広くなる形状または底部から開口側に向かって狭くなる形状であり、
前記中継基板の上面と下面には、電子部品を搭載できる窪み部が前記第1,第2の凹部の形成場所の内側に形成され、
前記第1の回路基板と前記第2の回路基板とを接続するための第1接続配線が、前記中継基板の側面を経由して端部が前記第1の凹部の内周面上に延長されており、この第1の凹部に入った接続部材と前記第1接続配線を介して前記第1の回路基板と前記第2の回路基板が接続され、
一端が前記電子部品に接続された第2接続配線の他端が前記第2の凹部の内周面上に延長されており、この第2の凹部に入った接続部材と前記第2接続配線を介して前記第1の回路基板または前記第2の回路基板と接続されている
立体的電子回路装置。 - 前記窪み部が前記中継基板の側面にも設けられ、この窪み部に前記電子部品が実装されていることを特徴とする
請求項1に記載の立体的電子回路装置。 - 前記中継基板の側面に電気的ノイズを遮蔽するためのシールド電極が形成されていることを特徴とする
請求項1または請求項2に記載の立体的電子回路装置。 - 前記窪み部に搭載された前記電子部品がモールド樹脂により樹脂封止されていることを特徴とする
請求項1から請求項3のいずれかに記載の立体的電子回路装置。 - 前記第1の回路基板あるいは前記第2の回路基板に実装された前記他の電子部品と、対向する前記窪み部の前記電子部品とが、互いに重ならない位置に搭載されていることを特徴とする
請求項1から請求項4のいずれかに記載の立体的電子回路装置。 - 前記中継基板の側面にインダクタまたはループアンテナが形成されていることを特徴とする
請求項1または請求項2に記載の立体的電子回路装置。 - 前記中継基板が複数個連結されて、前記第1の回路基板および前記第2の回路基板とが3次元的に接続されていることを特徴とする
請求項1または請求項2に記載の立体的電子回路装置。 - 第1の回路基板と第2の回路基板を中継基板を介して接続した立体的電子回路装置であって、
前記中継基板の上下面に複数の第1の凹部と複数の第2の凹部が前記中継基板の外周に沿って形成され、
前記中継基板の上面と下面には、電子部品を搭載できる窪み部が前記第1,第2の凹部の形成場所の内側に形成され、
前記第1の回路基板と前記第2の回路基板とを接続するための第1接続配線が、前記中継基板の側面を経由して端部が前記第1の凹部の内周面上に延長されており、この第1の凹部に入った接続部材と前記第1接続配線を介して前記第1の回路基板と前記第2の回路基板が接続され、
一端が前記電子部品に接続された第2接続配線の他端が前記第2の凹部の内周面上に延長されており、この第2の凹部に入った接続部材と前記第2接続配線を介して前記第1の回路基板または前記第2の回路基板と接続されている
立体的電子回路装置。 - 第1の回路基板と第2の回路基板の接続に使用される中継基板であって、
上下面に複数の第1の凹部と複数の第2の凹部が外周に沿って形成され、前記第1の凹部と前記第2の凹部の形状が底部から開口側に向かって広くなる形状または底部から開口側に向かって狭くなる形状であり、
前記上下面には、電子部品を搭載できる窪み部が前記第1,第2の凹部の形成場所の内側に形成され、
前記第1の回路基板と前記第2の回路基板とを接続するための第1接続配線が、側面を経由して端部が前記第1の凹部の内周面上に延長されており、
一端が前記電子部品に接続された第2接続配線の他端が前記第2の凹部の内周面上に延長されている
中継基板。 - 上下面の少なくとも一方の窪み部に前記電子部品が実装されていることを特徴とする
請求項9に記載の中継基板。 - 窪み部が側面にも設けられ、前記窪み部に前記電子部品が実装されていることを特徴とする
請求項9に記載の中継基板。 - 窪み部が側面にも設けられ、少なくとも一部の窪み部に電子部品が搭載されていることを特徴とする
請求項9に記載の中継基板。 - 側面に電気的ノイズを遮蔽するためのシールド電極が形成されていることを特徴とする請求項9から請求項12のいずれかに記載の中継基板。
- 第1の回路基板と第2の回路基板の接続に使用される中継基板であって、
上下面に複数の第1の凹部と複数の第2の凹部が外周に沿って形成され、前記上下面には、電子部品を搭載できる窪み部が前記第1,第2の凹部の形成場所の内側に形成され、
前記第1の回路基板と前記第2の回路基板とを接続するための第1接続配線が、側面を経由して端部が前記第1の凹部の内周面上に延長されており、
一端が前記電子部品に接続された第2接続配線の他端が前記第2の凹部の内周面上に延長されている
中継基板。 - 請求項1から請求項8のいずれかに記載の立体的電子回路装置を用いたモバイル機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005049835A JP4393400B2 (ja) | 2005-02-25 | 2005-02-25 | 立体的電子回路装置およびその中継基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005049835A JP4393400B2 (ja) | 2005-02-25 | 2005-02-25 | 立体的電子回路装置およびその中継基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237276A JP2006237276A (ja) | 2006-09-07 |
JP4393400B2 true JP4393400B2 (ja) | 2010-01-06 |
Family
ID=37044601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005049835A Expired - Fee Related JP4393400B2 (ja) | 2005-02-25 | 2005-02-25 | 立体的電子回路装置およびその中継基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4393400B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5006746B2 (ja) * | 2007-10-05 | 2012-08-22 | 三共化成株式会社 | 立体的な回路部品構造 |
JP2010212609A (ja) * | 2009-03-12 | 2010-09-24 | Panasonic Corp | 接続構造体、回路装置、及び電子機器 |
JP5331527B2 (ja) * | 2009-03-18 | 2013-10-30 | オリンパス株式会社 | 立体配線構造物 |
WO2010106601A1 (ja) * | 2009-03-19 | 2010-09-23 | パナソニック株式会社 | 接続構造体、回路装置及び電子機器 |
JP6027905B2 (ja) * | 2013-01-31 | 2016-11-16 | 新光電気工業株式会社 | 半導体装置 |
JPWO2016166811A1 (ja) | 2015-04-14 | 2018-02-15 | オリンパス株式会社 | 接続構造体および撮像装置 |
JP2017023234A (ja) * | 2015-07-17 | 2017-02-02 | オリンパス株式会社 | 撮像ユニットおよび内視鏡 |
JP6685874B2 (ja) | 2016-09-23 | 2020-04-22 | 株式会社ジャパンディスプレイ | 表示装置 |
JP7018965B2 (ja) * | 2018-01-17 | 2022-02-14 | 新電元工業株式会社 | 電子モジュール |
JP7375295B2 (ja) * | 2018-07-20 | 2023-11-08 | 株式会社レゾナック | 電子部品及び電子部品の製造方法 |
KR102563486B1 (ko) * | 2018-09-07 | 2023-08-04 | 현대자동차주식회사 | 솔더 과다 웨팅 방지 스페이서, 제조 장치, 및 그 장착 방법 |
WO2021172739A1 (ko) * | 2020-02-26 | 2021-09-02 | 삼성전자 주식회사 | 인터포저를 포함하는 전자 장치 |
US20240179843A1 (en) * | 2021-03-29 | 2024-05-30 | Sony Group Corporation | Electronic circuit board and electronic device |
JP7057957B1 (ja) | 2021-07-12 | 2022-04-21 | 太陽インキ製造株式会社 | 接続型立体成型回路部品及び回路接続構造 |
-
2005
- 2005-02-25 JP JP2005049835A patent/JP4393400B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006237276A (ja) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4393400B2 (ja) | 立体的電子回路装置およびその中継基板 | |
US7613010B2 (en) | Stereoscopic electronic circuit device, and relay board and relay frame used therein | |
JP4186843B2 (ja) | 立体的電子回路装置 | |
US7049692B2 (en) | Stacked semiconductor device | |
EP1041633B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
JP4772048B2 (ja) | 中継基板とそれを使用した立体配線構造体 | |
US7102230B2 (en) | Circuit carrier and fabrication method thereof | |
US5986334A (en) | Semiconductor package having light, thin, simple and compact structure | |
US7906835B2 (en) | Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package | |
JP4046088B2 (ja) | 立体的電子回路装置およびその中継基板と中継枠 | |
WO2007086481A1 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
US7807510B2 (en) | Method of manufacturing chip integrated substrate | |
JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
US20050224934A1 (en) | Circuit device | |
JP6742682B2 (ja) | 多層配線基板 | |
KR101139084B1 (ko) | 다층 프린트 기판 및 그 제조 방법 | |
JP2012182740A (ja) | アイソレータ用回路基板、アイソレータおよびそれらの製造方法 | |
US6410366B1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
JP4312148B2 (ja) | 中継基板と立体配線構造体 | |
US20080203552A1 (en) | Stacked Package and Method of Fabricating the Same | |
US20120080801A1 (en) | Semiconductor device and electronic component module using the same | |
JP4463139B2 (ja) | 立体的電子回路装置 | |
US10314166B2 (en) | Printed wiring board | |
CN114585147A (zh) | 印刷电路板和电子组件封装件 | |
JP2005057271A (ja) | 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070604 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |