JP4392877B2 - ディスクアレイ制御装置 - Google Patents
ディスクアレイ制御装置 Download PDFInfo
- Publication number
- JP4392877B2 JP4392877B2 JP26428698A JP26428698A JP4392877B2 JP 4392877 B2 JP4392877 B2 JP 4392877B2 JP 26428698 A JP26428698 A JP 26428698A JP 26428698 A JP26428698 A JP 26428698A JP 4392877 B2 JP4392877 B2 JP 4392877B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- access
- disk
- cache memory
- memory unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 300
- 239000000872 buffer Substances 0.000 description 31
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 238000000605 extraction Methods 0.000 description 12
- 238000007781 pre-processing Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 238000012805 post-processing Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 239000000835 fiber Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Networks & Wireless Communication (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データを複数の磁気ディスク装置に格納するディスクアレイ装置の制御装置に関する。
【０００２】
【従来の技術】
半導体記憶装置を記憶媒体とするコンピュータの主記憶のＩ／Ｏ性能に比べて、磁気ディスクを記憶媒体とするディスクサブシステム（以下「サブシステム」という。）のＩ／Ｏ性能は３〜４桁程度小さく、従来からこの差を縮めること、すなわちサブシステムのＩ／Ｏ性能を向上させる努力がなされている。サブシステムのＩ／Ｏ性能を向上させるための１つの方法として、複数の磁気ディスク装置でサブシステムを構成し、データを複数の磁気ディスク装置に格納する、いわゆるディスクアレイと呼ばれるシステムが知られている。
【０００３】
図２は、従来のディスクアレイの構成を示す。ホストコンピュータ５０とディスクアレイ制御装置２との間のデータ転送を実行する複数のチャネルＩＦ部１１と、磁気ディスク装置２０とディスクアレイ制御装置２間のデータ転送を実行する複数のディスクＩＦ部１２と、磁気ディスク装置２０のデータを一時的に格納するキャッシュメモリ部１４と、ディスクアレイ制御装置２に関する制御情報（例えば、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部１４との間のデータ転送制御に関する情報）を格納する共有メモリ部１５とを備え、キャッシュメモリ部１４および共有メモリ部１５は全てのチャネルＩＦ部１１及びディスクＩＦ部１２からアクセス可能な構成となっている。このディスクアレイでは、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間、及び、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間は１対１に接続される。以下、このような接続形態をスター接続と呼ぶ。
【０００４】
チャネルＩＦ部１１は、ホストコンピュータ５０と接続するためのインターフェース及びホストコンピュータ５０に対する入出力を制御するマイクロプロセッサ（図示せず）を有している。また、ディスクＩＦ部１２は、磁気ディスク装置２０と接続するためのインターフェース及び磁気ディスク装置２０に対する入出力を制御するマイクロプロセッサ（図示せず）を有している。また、ディスクＩＦ１２部は、RAID機能の実行も行う。
【０００５】
図３は、他の従来のディスクアレイの構成を示す。ホストコンピュータ５０とディスクアレイ制御装置３間のデータ転送を実行する複数のチャネルＩＦ部１１と、磁気ディスク装置２０とディスクアレイ制御装置３間のデータ転送を実行する複数のディスクＩＦ部１２と、磁気ディスク装置２０のデータを一時的に格納するキャッシュメモリ部１４と、ディスクアレイ制御装置３に関する制御情報（例えば、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部１４との間のデータ転送制御に関する情報）を格納する共有メモリ部１５を備え、各チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５間は共有バス１３０で接続され、各チャネルＩＦ１１部及びディスクＩＦ部１２とキャッシュメモリ部１４間は共有バス１３１で接続される。以下、このような接続形態を共有バス接続形式と呼ぶ。
【０００６】
【発明が解決しようとする課題】
ディスクアレイのアーキテクチャーをスケーラブルなものとするには、ディスク制御装置に接続するディスク容量（論理ボリューム数）に応じ、ディスクＩＦ部を増設し、また、必要なホストコンピュータとのチャネル数に応じて、ディスクアレイ制御装置内のチャネルＩＦ部を増設する必要がある。しかし、第３図に示した共有バス接続形式のディスクアレイ制御装置では、一旦実装した共有バスの転送能力をチャネルＩＦ部、ディスクＩＦ部の増設に応じて変更することはできないので、チャネルＩＦ部、ディスクＩＦ部の増設に柔軟に対応することが困難である。
【０００７】
また、第３図に示した共有バス接続形式のディスクアレイ制御装置では、ホストコンピュータとディスクアレイ制御装置との間のデータ転送を実行するチャネルＩＦ部に設けられたホストコンピュータに対する入出力を制御するマイクロプロセッサ、及び磁気ディスク装置とディスクアレイ制御装置との間のデータ転送を実行するディスクＩＦ部に設けられた磁気ディスク装置に対する入出力を制御するマイクロプロセッサに高性能なプロセッサを使用した場合に、これらのプロセッサの性能に比べて、共有バスの転送能力がボトルネックになり、プロセッサの高速化に追従することが困難となる。
【０００８】
さらに、第３図に示した共有バス接続形式では、共有バスに接続された複数のチャネルＩＦ部（または複数のディスクＩＦ部）の何れかのチャネルＩＦ部（またはディスクＩＦ部）に障害が発生した場合に、障害の発生したチャネルＩＦ部（またはディスクＩＦ部）を特定することが困難である。
【０００９】
一方、第２図に示したスター接続形式のディスクアレイ制御装置では、共有メモリ部またはキャッシュメモリ部に接続したアクセスパス数に比例して内部パス性能が増加させることができるので、チャネルＩＦ部、ディスクＩＦ部の増設、または使用するプロセッサの性能に応じて、内部パス性能を増加させることが可能である。また、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間、チャネルＩＦ部及びディスクＩＦ部と共有メモリ部との間がスター接続されているため、障害の発生したチャネルＩＦ部（またはディスクＩＦ部）を特定することも容易である。
【００１０】
スター接続形式のディスクアレイ制御装置では、搭載されるチャネルＩＦ部またはディスクＩＦ部の数を増やした場合、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間、及びチャネルＩＦ部及びディスクＩＦ部と共有メモリとの間のアクセスパス数も増えることになる。また、ホストコンピュータとディスクアレイ制御装置との間の接続にファイバチャネル等の高速チャネルの採用等により、ディスクアレイ制御装置に要求されるスループットはさらに増大する方向にあり、このスループットの向上の要求を満たすためには、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間、及びチャネルＩＦ部及びディスクＩＦ部と共有メモリとの間のアクセスパス数を増やし、内部パス性能を向上させることが必要となる。
【００１１】
しかし、キャッシュメモリに格納される１つのデータのデータ量は、共有メモリに格納される１つの制御情報のデータ量よりもかなり大きい。一例を挙げれば、メインフレームに接続されるディスク制御装置では、キャッシュメモリに格納される１つのデータは数Ｋバイト程度（例えば２Ｋバイト）であるのに対し、共有メモリに格納される１つの制御情報は数バイト程度（例えば４バイト）である。また、オープン系のホストコンピュータに接続されるディスク制御装置では、キャッシュメモリに格納される１つのデータは数十バイト程度（例えば６４バイト）であるのに対し、共有メモリに格納される１つの制御情報は数バイト程度（例えば４バイト）である。したがって、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間で転送されるデータ量は、チャネルＩＦ部及びディスクＩＦ部と共有メモリ部との間で転送されるデータ量に比べ、かなり多いので、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間のアクセスバスのデータ幅は、チャネルＩＦ部及びディスクＩＦ部と共有メモリ部との間のアクセスパスのデータ幅より広くとる必要がある。例えば、前者のアクセスパスは、１６ビット幅のバスで構成され、後者は、４ビット幅のバスで構成される。そのため、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間のアクセスパスの本数を増やすと、それらのアクセスパスを接続するキャッシュメモリ部のＬＳＩのピン数が不足するという問題が生じる。また、ディスクアレイ制御装置のホストコンピュータへの応答時間を短くするためには、共有メモリ部に格納された制御情報へのアクセス時間をできるだけ短くすることも必要である。
【００１２】
そこで、本発明の目的は、キャッシュメモリ及び共有メモリに格納されるデータの特性及びこれらのメモリへのアクセス特性を考慮した、スループットの高く、ディスクアレイ制御装置、及びそれを用いたサブシステムを提供することにある。
【００１３】
より具体的には、本発明の目的は、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間のアクセスパスはスループットが高く、チャネルＩＦ部及びディスクＩＦ部と共有メモリとの間のアクセスパスはスループットが高く、かつアクセス時間が短いディスクアレイ制御装置、及びそれを用いたサブシステムを提供することにある。
【００１４】
【課題を解決するための手段】
上記目的は、ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記磁気ディスク装置に対しリード／ライトされるデータを一時的に格納するキャッシュメモリ部と、チャネルインターフェース部及びディスクインターフェース部と前記キャッシュメモリ部との間のデータ転送に関する制御情報を格納する共有メモリ部とを有し、各チャネルインターフェース部は、前記ホストコンピュータとのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行し、各ディスクインターフェース部は、前記磁気ディスク装置とのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行するディスクアレイ制御装置において、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間の接続形式が、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間の接続形式と異なることを特徴とするディスクアレイ制御装置により達成される。
【００１５】
好ましくは、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続し、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間は、それぞれセレクタ部を介せず直接接続する。
【００１６】
また、好ましくは、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続し、前記複数のチャネルインターフェース部、前記複数のディスクインターフェース部、及び前記共有メモリ部は共有バスに接続する。
【００１７】
また、好ましくは、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続し、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ直接接続する。
【００１８】
その他、本願が開示する課題、及びその解決方法は、発明の実施形態の欄及び図面により明らかにされる。
【００１９】
【発明の実施の形態】
以下、本発明の実施例を図面を用いて説明する。
【００２０】
［実施例１］
図１に、本発明の一実施例を示す。
【００２１】
ディスクアレイ制御装置１は、ホストコンピュータ５０との２つのインターフェース部（チャネルＩＦ部）１１と、磁気ディスク装置２０との２つのインターフェース部（ディスクＩＦ部）１２と、２つのセレクタ部１３と、２つのキャッシュメモリ部１４と、２つの共有メモリ部１５と、アクセスパス０：１３５と、アクセスパス１：１３６と、アクセスパス２：１３７とを有する。
【００２２】
チャネルＩＦ部１１は、ホストコンピュータ５０との２つのＩＦ（ホストＩＦ）１０２と、
ホストコンピュータ５０に対する入出力を制御する２つのマイクロプロセッサ１０１と、キャッシュメモリ部１４へのアクセスを制御するアクセス制御部（ＣＭアクセス制御部）１０４と、共有メモリ部１５へのアクセスを制御するアクセス制御部（ＳＭアクセス制御部）１０５とを有し、ホストコンピュータ５０とキャッシュメモリ部１４間のデータ転送、及びマイクロプロセッサ１０１と共有メモリ部１５間の制御情報の転送を実行する。マイクロプロセッサ１０１及びホストＩＦ１０２は内部バス１０６によって接続され、ＣＭアクセス制御部１０４は２つのホストＩＦ１０２に直接接続されている。また、ＳＭアクセス制御部１０５は２つのマイクロプロセッサ１０１に直接接続されている。
【００２３】
ディスクＩＦ部１２は、磁気ディスク装置２０との２つのＩＦ（ドライブＩＦ）１０３と、磁気ディスク装置２０に対する入出力を制御する２つのマイクロプロセッサ１０１と、キャッシュメモリ部１４への１つのアクセス制御部（ＣＭアクセス制御部）１０４と、共有メモリ部１５への１つのアクセス制御部（ＳＭアクセス制御部）１０５を有し、磁気ディスク装置２０とキャッシュメモリ部１４間のデータ転送、及びマイクロプロセッサ１０１と共有メモリ部１５間の制御情報の転送を実行する。マイクロプロセッサ１０１及びドライブＩＦ１０３は内部バス１０６によって接続され、ＣＭアクセス制御部１０４は２つのドライブＩＦ１０３に直接接続されている。また、ＳＭアクセス制御部１０５は２つのマイクロプロセッサ１０１に直接接続されている。ディスクＩＦ部はRAID機能の実行も行う。
【００２４】
キャッシュメモリ部１４は、キャッシュメモリ（ＣＭ）コントローラ１０７とメモリモジュール１０９を有し、磁気ディスク装置２０へ記録するデータを一時的に格納する。
【００２５】
共有メモリ部１５は、共有メモリ（ＳＭ）コントローラ１０８とメモリモジュール１０９とを有し、ディスクアレイ制御装置１の制御情報（例えば、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部１４との間のデータ転送制御に関する情報）等を格納する。
【００２６】
ＣＭアクセス制御部１０４には２本のアクセスパス０：１３５を接続し、それらを２つの異なるセレクタ部１３にそれぞれ接続する。セレクタ部１３には２本のアクセスパス１：１３６を接続し、それらを２つの異なるＣＭコントローラ１０７にそれぞれ接続する。したがってＣＭコントローラ１０７には、２つのセレクタ部から１本ずつ、計２本のアクセスパス１：１３６が接続される。こうすることにより、１つのＣＭアクセス制御部１０４から１つのＣＭコントローラ１０７へのアクセスルートが２つとなる。これにより、１つのアクセスパスまたはセレクタ部１３に障害が発生した場合でも、もう１つのアクセスルートによりキャッシュメモリ部１４へアクセスすることが可能となるため、耐障害性を向上させることができる。
【００２７】
ＳＭアクセス制御部１０５には２本のアクセスパス２：１３７を接続し、そのアクセスパス２：１３７を２つの異なるＳＭコントローラにそれぞれ接続する。したがって、ＳＭコントローラ１０８には、２つのチャネルＩＦ部１１及び２つのディスクＩＦ部１２から１本ずつ、計４本のアクセスパス２：１３７が接続される。本実施例では、１つのＳＭアクセス制御部１０５と１つのＳＭコントローラ１０８の間には１本のアクセスパス２：１３７を接続したが、このアクセスパス２：１３７を２本に増やすことにより、１つのＳＭアクセス制御部１０５から１つのＳＭコントローラ１０８へのアクセスルートが２つとなるため、耐障害性を向上させることができる。
【００２８】
セレクタ部１３には、２つのチャネルＩＦ部１１と、２つのディスクＩＦ部１２からそれぞれ１本ずつ、計４本のアクセスパス０：１３５が接続される。また、セレクタ部１３には、２つのキャッシュメモリ部１４へのアクセスパス１：１３６が１本ずつ、計２本接続される。
【００２９】
アクセスパス０：１３５とアクセスパス１：１３６の間に上記のようなパス数の関係があるため、セレクタ部１３ではチャネルＩＦ部１１及びディスクＩＦ部１２からの４本のアクセスパス０：１３５からの要求の内、キャッシュメモリ部１４へのアクセスパス１：１３６の数に相当する２個だけを選択して実行する機能を持つ。
【００３０】
本実施例の大きな特徴は、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間の接続形式と、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間の接続形式とが異なる点にある。このような構成にした理由を図１及び図２を用いて説明する。
図２に示したスター接続形式のディスクアレイ制御装置２では、ディスクアレイ制御装置２に搭載されるチャネルＩＦ部１１またはディスクＩＦ部１２の数を増やした場合、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間、及びチャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間のアクセスパス数も増えることになる。また、スター接続形式のディスクアレイ制御装置２において、スループットを向上させるためには、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間、及びチャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間のアクセスパス数を増やし、内部パス性能を向上させることが有効である。
【００３１】
しかし、キャッシュメモリ部１４に格納される１つのデータのデータ量は、共有メモリ部１５に格納される１つの制御情報のデータ量よりもかなり大きい。一例を挙げれば、メインフレームに接続されるディスク制御装置では、キャッシュメモリ部１４に格納される１つのデータは数Ｋバイト程度（例えば２Ｋバイト）であるのに対し、共有メモリ部１５に格納される１つの制御情報は数バイト程度（例えば４バイト）である。また、オープン系のホストコンピュータに接続されるディスク制御装置では、キャッシュメモリ部１４に格納される１つのデータは数十バイト程度（例えば６４バイト）であるのに対し、共有メモリ部１５に格納される１つの制御情報は数バイト程度（例えば４バイト）である。したがって、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間で転送されるデータ量は、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間で転送されるデータ量に比べかなり多いので、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間のアクセスバスのデータ幅は、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間のアクセスパスのデータ幅より広くとる必要がある。例えば、前者のアクセスパスは１６ビット幅のバスで構成され、後者は、８ビット幅のバスで構成される。そのため、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間のアクセスパス本数を増やすと、キャッシュメモリ部１４内のキャッシュメモリコントローラ（図２ではキャッシュメモリコントローラを図示していない）のＬＳＩのピン数不足、またはキャッシュメモリ部１４を実装するパッケージにおいてコネクタのピン数不足という問題が生じる。そこで、本実施例では、図１に示すように、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間をセレクタ部１３を介して接続することにより、キャッシュメモリ部１４に直接接続されるアクセスパス数を削減している。
【００３２】
一方、上述したように、共有メモリ部１３へ格納する１つの制御情報のデータ長はキャッシュメモリ部１４に格納する１つのデータのデータ長に比べかなり小さいので、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間のアクセスパスのデータ幅は、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間のアクセスパスのデータ幅の半分以下とすることが可能である。したがって、共有メモリ部１５へのアクセスパス数を増やしても共有メモリ部内の共有メモリメモリコントローラ（図２では共有メモリコントローラを図示していない）のＬＳＩのピン数不足等の問題が生じることは少ない。
【００３３】
また、ディスクアレイ制御装置１のホストコンピュータ５０への応答時間を短くするためには、共有メモリ部１５に格納される制御情報へのアクセス時間をできるだけ短くする必要もある。しかし、図１に示したＣＭアクセス制御部１０４とＣＭコントローラ１０７間のように、ＳＭアクセス制御部１０５とＳＭコントローラ１０８との間をセレクタ部を介して接続すると、セレクタ部での処理のオーバーヘッドにより、共有メモリ部１５に格納される制御情報へのアクセス時間を短くすることができない。
【００３４】
そこで、本実施例では、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間をセレクタ部を介さず直接接続することにより、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５間に複数のアクセスパスを設け、スループットを向上させる一方、セレクタ部での処理オーバーヘッドをなくし、チャネルＩＦ部１１、及びディスクＩＦ部１２から共有メモリ部１５へのアクセス時間を短縮にしている。
【００３５】
なお、本実施例では、耐障害性の向上という観点から、セレクタ部１３、キャッシュメモリ部１４、及び共有メモリ部１５をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。
【００３６】
図４は、ＣＭアクセス制御部１０４内の構成を示している。ＣＭアクセス制御部１０４は、セレクタ３０２と、アドレス、コマンド、データを一時格納するパケットバッファ３０３と、セレクタ部１３に繋がるアクセスパス０：１３５とのパスＩＦ３０１と、データのエラーチェック部３００と、データ転送制御部３１０を有する。セレクタ３０２の２つのポートはデータ線２１０でホストＩＦ１０２あるいはドライブＩＦ１０３に接続される。また、セレクタ３０２の他の２つのポートはパスＩＦ３０１に接続される。パスＩＦ３０１はアクセスパス０：１３５でセレクタ部１３に接続される。データ転送制御部３１０は、制御線１：２１１でホストＩＦ１０２あるいはドライブＩＦ１０３に接続され、制御線２：２１２でセレクタ部１３内のデータ転送制御部３１５に接続される。また、データ転送制御部３１０は、アービタ３０８によりホストＩＦ１０２あるいはドライブＩＦ１０３からのアクセス要求のアービトレーションを行い、セレクタ３０２の切り替えを行う。
【００３７】
図６は、セレクタ部１３内の構成を示している。セレクタ部１３は、チャネルＩＦ部１１及びディスクＩＦ部１２に繋がるアクセスパス０：１３５との４つのパスＩＦ３０１と、ＣＭコントローラ１０７に繋がるアクセスパス１：１３６との２つのパスＩＦ３０１と、両者間を互いに接続するセレクタ３０６と、パケットバッファ３０３と、データのエラーチェック部３００と、ＣＭアクセス制御部１０４から送出されたアドレス及びコマンドを解析するアドレス・コマンド（ａｄｒ、ｃｍｄ）解析部３０５と、データ転送制御部３１５を有する。データ転送制御部３１５は、制御線２：２１２でＣＭアクセス制御部１０４内のデータ転送制御部３１０に接続され、制御線３：２１３でＣＭコントローラ１０７内のデータ転送制御部３１５に接続される。また、データ転送制御部３１５は、アービタ３０８により、ａｄｒ、ｃｍｄ解析部３０５で解析した４本のアクセスパス０：１３５からのアクセス要求のアービトレーションを行い、セレクタ３０６の切り替えを行う。パケットバッファ３０３は、アクセスパス０：１３５側のパスとアクセスパス１：１３６側のパスでデータ転送速度に差がある場合、速度差を吸収するために、転送するデータの一部または全部をバッファリングする。
【００３８】
ａｄｒ、ｃｍｄ解析部３０５は、アドレス及びコマンドを格納するバッファと、ａｄｒ抽出部と、ｃｍｄ抽出部を有する（図示していない）。ａｄｒ、ｃｍｄ解析部３０５では、ＣＭアクセス制御部１０４に接続される４本のアクセスパス０：１３５それぞれに１つずつ割り当てられたバッファに、アドレス、コマンドを格納する。ａｄｒ抽出部及びｃｍｄ抽出部では、アクセスするＣＭコントローラ１０７とアクセスの種類を割り出し、データ転送制御部３１５内のアービタ３０８へ送出する。
【００３９】
図７は、キャッシュメモリ部１４内の構成を示している。キャッシュメモリ部１４は、ＣＭコントローラ１０７とメモリモジュール１０９を有する。ＣＭコントローラ１０７は、セレクタ部１３に繋がるアクセスパス１：１３６との２つのパスＩＦ３０１と、セレクタ３０４と、データを一時格納するパケットバッファ３０３と、データのエラーチェック部３００と、メモリモジュール１０９へのアクセスを制御するメモリ制御部３０７と、ＣＭアクセス制御部１０４から送出されたアドレス及びコマンドを解析するａｄｒ、ｃｍｄ解析部３０５と、データ転送制御部３１５を有する。データ転送制御部３１５は、制御線３：２１３でセレクタ部１３内のデータ転送制御部３１５に接続される。また、データ転送制御部３１５は、アービタ３０８により、ａｄｒ、ｃｍｄ解析部３０５で解析した２本のアクセスパス１：１３６からのアクセス要求のアービトレーションを行い、セレクタ３０４の切り替えを行う。
【００４０】
ａｄｒ、ｃｍｄ解析部３０５は、バッファと、ａｄｒ抽出部と、ｃｍｄ抽出部を有する（図示していない）。ａｄｒ、ｃｍｄ解析部３０５では、ＣＭコントローラ１０７に接続される２本のアクセスパス１：１３６それぞれに１つずつ割り当てられたバッファに、アドレス、コマンドを格納する。ａｄｒ抽出部及びｃｍｄ抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部３０７へ送出する。また、２本のアクセスパス１：１３６からのアクセス要求をデータ転送制御部３１５内のアービタ３０８へ送出する。
【００４１】
次に、キャッシュメモリ部１４へのアクセス時の手順について述べる。キャッシュメモリ部１４へアクセスする場合、マイクロプロセッサ１０１は、ホストＩＦ１０２あるいはドライブＩＦ１０３へ、キャッシュメモリ部１４へのアクセス開始を指示する。
【００４２】
アクセス開始の指示を受けたホストＩＦ１０２あるいはドライブＩＦ１０３は、制御線１：２１１によりＣＭアクセス制御部１０４内のデータ転送制御部３１０へアクセス開始を示す信号を送出する。それとともに、データ線２１０を通してアドレス、コマンド、データ（データの書き込み時のみ）を送出する。
【００４３】
ＣＭアクセス制御部１０４は、データ線２１０を通して送られてきたアドレス、コマンド、データ（データの書き込み時のみ）をパケットバッファ３０３に格納する。データ転送制御部３１０はアービトレーションを行ってパスＩＦ３０１の使用権を決定し、セレクタ３０２を切り替える。
【００４４】
図９は、キャッシュメモリ部１４へデータを書き込む場合の、ＣＭアクセス制御部１０４からＣＭコントローラ１０７へのアクセスの流れを示している。ＣＭアクセス制御部１０４内のデータ転送制御部３１０は、アービトレーションによってアクセスパス０：１３５の使用権が決定されると、制御線２：２１２によってセレクタ部１３内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ５０１）。続いて、アドレス及びコマンドを送出する（ステップ５０２）。
【００４５】
セレクタ部１３内のデータ転送制御部３１５は、ＣＭアクセス制御部１０４からＲＥＱ信号を受け取ると、次にアクセスパス０：１３５を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行う（ステップ５０３）。アービトレーションの結果、アクセスパス１：１３６への接続権を得たら、データ転送制御部３１５はセレクタ３０６を切り替える（ステップ５０４）とともに、制御線２：２１２により、ＣＭアクセス制御部１０４内のデータ転送制御部３１０へ、アクセスパス１：１３６への接続権が得られたことを示す信号（ＡＣＫ）を返す（ステップ５０５）。次にデータ転送制御部３１５は、制御線３：２１３によってＣＭコントローラ１０７内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ５０６）。続いて、アドレス及びコマンドを送出する（ステップ５０７）。
【００４６】
ＣＭアクセス制御部１０４はＡＣＫ信号を受けると、パケットバッファ３０３からデータを読み出し、セレクタ３０２、パスＩＦ３０１を介してアクセスパス０：１３５へ送出する。セレクタ部１３は、アクセスパス０：１３５を通して送られてきたデータを、パスＩＦ３０１及びセレクタ３０６を介してアクセスパス１：１３６へ送出する（ステップ５０９）。
【００４７】
ＣＭコントローラ１０７内のデータ転送制御部３１５は、制御線３：２１３によってＲＥＱ信号を受け取ると、次にアクセスパス１：１３６を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行い（ステップ５０８）、セレクタ３０４を切り替える。アクセスパス１：１３６を通して送られてくるデータはパケットバッファ３０３に格納する。アービトレーションの結果、メモリモジュール１０９へのアクセス権を得たら、メモリの制御情報をメモリ制御部３０７へ送出し、メモリアクセスのための前処理を行う（ステップ５１０）。次に、パケットバッファ３０３からデータを読み出し、セレクタ３０４を介してメモリモジュール１０９へ書き込む（ステップ５１１）。
【００４８】
メモリモジュール１０９へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部３１５においてアクセス状況を示すステータス（ＳＴＡＴＵＳ）を生成する（ステップ５１２）。次に、ステータスをセレクタ部１３を介してＣＭアクセス制御部１０４へ送出する（ステップ５１３）。セレクタ部１３内のデータ転送制御部３１５はステータスを受け取ると、ＣＭコントローラ１０７へのＲＥＱ信号をオフする（ステップ５１４）。ＣＭアクセス制御部１０４内のデータ転送制御部３１０はステータスを受け取ると、セレクタ部１３へのＲＥＱ信号をオフする（ステップ５１５）。セレクタ部１３内のデータ転送制御部３１５はＣＭアクセス制御部１０４からのＲＥＱ信号のオフを確認すると、ＣＭアクセス制御部１０４へのＡＣＫ信号をオフする（ステップ５１６）。
【００４９】
ＣＭアクセス制御部１０４内のデータ転送制御部３１０はステータスを受け取ると、制御線１：２１１により、ホストＩＦ１０２あるいはドライブＩＦ１０３へキャッシュメモリ部１４へのアクセスの終了を報告する。
【００５０】
キャッシュメモリ部１４からデータを読み出す場合の、ＣＭアクセス制御部１０４からＣＭコントローラ１０７へのアクセスの流れは、ステップ５０１から５０８までとステップ５１２以降は、データの書き込みの場合と同じである。
【００５１】
ここでＣＭアクセス制御部１０４は、ステップ５０５でＡＣＫ信号を受けると、データの受信待ち状態に入る。
【００５２】
ステップ５０８でメモリアクセス権を得ると、ＣＭコントローラ１０７はメモリモジュール１０９からデータを読み出し、セレクタ３０４、パスＩＦ３０１を介してアクセスパス１：１３６にデータを送出する。
【００５３】
セレクタ部１３は、アクセスパス１：１３６を通してデータを受信すると、パスＩＦ３０１及びセレクタ３０６を介してアクセスパス０：１３５にデータを送出する。
【００５４】
ＣＭアクセス制御部１０４は、アクセスパス０：１３５を通してデータを受信すると、セレクタ３０２、データ線２１０を介してホストＩＦ１０２あるいはドライブＩＦ１０３へデータを送出する。
【００５５】
図５は、ＳＭアクセス制御部１０５内の構成を示している。ＳＭアクセス制御部１０４は、セレクタ３０２と、アドレス、コマンド、データを一時格納するパケットバッファ３０３と、ＳＭコントローラ１０８に繋がるアクセスパス２：１３７とのパスＩＦ３０１と、データのエラーチェック部３００と、データ転送制御部３１０を有する。セレクタ３０２の２つのポートはデータ線２２０でマイクロプロセッサ１０１に接続される。また、セレクタ３０２の他の２つのポートはパスＩＦ３０１に接続される。パスＩＦ３０１はアクセスパス２：１３７でＳＭコントローラ１０８に接続される。データ転送制御部３１０は、制御線５：２２１でマイクロプロセッサ１０１に接続され、制御線６：２２２でＳＭコントローラ１０８内のデータ転送制御部３１５に接続される。また、データ転送制御部３１０は、アービタ３０８によりマイクロプロセッサ１０１からのアクセス要求のアービトレーションを行い、セレクタ３０２の切り替えを行う。
【００５６】
図８は、共有メモリ部１５内の構成を示している。共有メモリ部１５は、ＳＭコントローラ１０８とメモリモジュール１０９を有する。ＳＭコントローラ１０８は、ＳＭアクセス制御部１０５に繋がるアクセスパス２：１３７との４つのパスＩＦ３０１と、セレクタ３０９と、データを一時格納するパケットバッファ３０３と、データのエラーチェック部３００と、メモリモジュール１０９へのアクセスを制御するメモリ制御部３０７と、ＳＭアクセス制御部１０５から送出されたアドレス及びコマンドを解析するａｄｒ、ｃｍｄ解析部３０５と、データ転送制御部３１５を有する。データ転送制御部３１５は、制御線６：２２２でＳＭアクセス制御部１０５内のデータ転送制御部３１０に接続される。また、データ転送制御部３１５は、アービタ３０８により、ａｄｒ、ｃｍｄ解析部３０５で解析した４本のアクセスパス２：１３７からのアクセス要求のアービトレーションを行い、セレクタ３０９の切り替えを行う。
【００５７】
ａｄｒ、ｃｍｄ解析部３０５は、バッファと、ａｄｒ抽出部と、ｃｍｄ抽出部を有する（図示していない）。ａｄｒ、ｃｍｄ解析部３０５では、ＳＭコントローラ１０８に接続される４本のアクセスパス２：１３７それぞれに１つずつ割り当てられたバッファに、アドレス、コマンドを格納する。ａｄｒ抽出部及びｃｍｄ抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部３０７へ送出する。また、４本のアクセスパス２：１３７からのアクセス要求をデータ転送制御部３１５内のアービタ３０８へ送出する。
【００５８】
次に、共有メモリ部１５へのアクセス時の手順について述べる。共有メモリ部１５へアクセスする場合、マイクロプロセッサ１０１は、制御線５：２２１によりＳＭアクセス制御部１０５内のデータ転送制御部３１０へアクセス開始を示す信号を送出する。それとともに、データ線２２０を通してアドレス、コマンド、データ（データの書き込み時のみ）を送出する。
【００５９】
ＳＭアクセス制御部１０５は、データ線２２０を通して送られてきたアドレス、コマンド、データ（データの書き込み時のみ）をパケットバッファ３０３に格納する。データ転送制御部３１０はアービトレーションを行ってパスＩＦ３０１の使用権を決定し、セレクタ３０２を切り替える。
【００６０】
図１０は、共有メモリ部１５へデータを書き込む場合の、ＳＭアクセス制御部１０５からＳＭコントローラ１０８へのアクセスの流れを示している。ＳＭアクセス制御部１０５内のデータ転送制御部３１０は、アービトレーションによってアクセスパス２：１３７の使用権が決定されると、制御線６：２２２によってＳＭコントローラ１０８へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ６０１）。続いて、アドレス、コマンド、及びデータを連続して送出する（ステップ６０２）。
【００６１】
ＳＭコントローラ１０８内のデータ転送制御部３１５は、制御線６：２２２によってＲＥＱ信号を受け取ると、次にアクセスパス２：１３７を通して送られてくるアドレス、コマンド、及びデータを受信する。アドレスとコマンドは、ａｄｒ、ｃｍｄ解析部３０５で解析し、アクセス要求に基づいてアービトレーションを行い（ステップ６０３）、セレクタ３０９を切り替える。データはパケットバッファ３０３に格納する。アービトレーションの結果、メモリモジュール１０９へのアクセス権を得たら、メモリの制御情報をメモリ制御部３０７へ送出し、メモリアクセスのための前処理を行う（ステップ６０４）。次に、パケットバッファ３０３からデータを読み出し、セレクタ３０９を介してメモリモジュール１０９へ書き込む（ステップ６０５）。
【００６２】
メモリモジュール１０９へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部３１５においてアクセス状況を示すステータス（ＳＴＡＴＵＳ）を生成する（ステップ６０６）。次に、ステータスをＳＭアクセス制御部１０５へ送出する（ステップ６０７）。ＳＭアクセス制御部１０５内のデータ転送制御部３１０はステータスを受け取ると、ＳＭコントローラ１０８へのＲＥＱ信号をオフする（ステップ６０８）。
【００６３】
ＳＭアクセス制御部１０５内のデータ転送制御部３１０はステータスを受け取ると、制御線５：２２１により、マイクロプロセッサ１０１へ共有メモリ部１５へのアクセスの終了を報告する。
【００６４】
共有メモリ部１５からデータを読み出す場合のＳＭアクセス制御部１０５からＳＭコントローラ１０８へのアクセスの流れは、ステップ６０１から６０４までとステップ６０６以降は、データの書き込みの場合と同じである。
【００６５】
ステップ６０４でメモリアクセスの前処理を行った後、ＳＭコントローラ１０８はメモリモジュール１０９からデータを読み出し、セレクタ３０９、パスＩＦ３０１を介してアクセスパス２：１３７にデータを送出する。
【００６６】
ＳＭアクセス制御部１０５は、アクセスパス２：１３７を通してデータを受信すると、セレクタ３０２、データ線２２０を介してマイクロプロセッサ１０１へデータを送出する。
【００６７】
本実施例のディスクアレイ制御装置１では、ホストコンピュータ５０とのチャネルを２つ有するチャネルＩＦ部１２を複数搭載しており、それらのチャネルをそれぞれ異なるホストコンピュータに接続することが可能である。そうした場合、ホストコンピュータに接続した各チャネルからの要求全てを並列に処理する必要がある。
【００６８】
ところでディスクアレイ制御装置１では、ホストコンピュータ５０へデータを読み出す場合、磁気ディスク装置２０に格納されたデータをディスクＩＦ部１２を介してキャッシュメモリ部１４へ書き込み、そのデータをキャッシュメモリ部１４から読み出して、チャネルＩＦ部１１を介してホストコンピュータ５０へ送る。またホストコンピュータ５０からディスクアレイ制御装置１へデータを書き込む場合は、ホストコンピュータ５０からチャネルＩＦ部１２へ送られてきたデータをキャッシュメモリ部１４へ書き込み、そのデータをキャッシュメモリ部１４から読み出して、ディスクＩＦ部１２を介して磁気ディスク装置２０に書き込む。さらにデータのパリティを生成して磁気ディスク装置２０に書き込むため、ディスクＩＦ部１２とキャッシュメモリ部１４間でさらに２〜３回のアクセスが行われる。
【００６９】
したがって、ホストコンピュータに接続した各チャネルからの要求全てを並列に処理するためには、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４間のスループットをホストコンピュータ５０とチャネルＩＦ部１１間の最大のスループットの２倍以上にしなければならない。
【００７０】
本実施例では、ＣＭアクセス制御部１０４とＣＭコントローラ１０７間のアクセスパスの帯域幅、及びＣＭコントローラ１０７とメモリモジュール１０９間の全帯域幅を、チャネルＩＦ部１１とホストコンピュータ５０間の最大の帯域幅の２倍以上に設定する。これにより、全チャネルＩＦ部１１を並列に動作させることが可能となる。
【００７１】
本実施例によれば、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４間のスループットを高くすること、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５間のスループットを高く、且つアクセス時間を短くすることの両方が可能となる。これによって、スループットが高く、且つ応答時間の短いディスクアレイ制御装置を提供できる。
【００７２】
ここで、図１５に示すように、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４間をスイッチ（ＳＷ）１６を用いた相互結合網１４０で接続する。この場合にも、図１に示したセレクタ部１３を介して接続した構成と同様に、キャッシュメモリ部１４へ複数のアクセスパスを設けることができるため、スループットを高めることが可能となる。
【００７３】
また図１６に示すように、 １つのＣＭアクセス制御部１０４へ接続されるアクセスパス０：１３５の本数を図１の構成の倍の４本に増やしたディスクアレイ制御装置１においても、本実施例を実施する上で問題はない。ホストＩＦ及びドライブＩＦとして、今後はファイバーチャネル等のスループットが１００ＭＢ／ｓ以上の高速ＩＦが使用されることが多くなると考えられる。チャネルＩＦ部１１及びディスクＩＦ部１２でのスループットのバランスを考えると、１つのＣＭアクセス制御部１０４に繋がる全アクセスパス０：１３５のスループットは、チャネルＩＦ部１１内の全ホストＩＦ１０２、またはディスクＩＦ部１２内の全ドライブＩＦ１０３のスループットと同等以上にする必要がある。上記のようにファイバチャネル等の高速ＩＦを使用する場合は、図１６に示すように、１つのＣＭアクセス制御部１０４に繋がるアクセスパス０：１３５の本数を増やすことで、アクセスパス０：１３５のスループットをホストＩＦ１０２あるいはドライブＩＦ１０３のスループット以上にすることができる。
【００７４】
なお、図１５及び図１６のディスクアレイ制御装置では、耐障害性の向上という観点から、セレクタ部１３、キャッシュメモリ部１４、及び共有メモリ部１５をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。
【００７５】
［実施例２］
図１において、２つのキャッシュメモリ部１４間で、メモリ領域の全部または、一部を二重化し、キャッシュメモリ部１４へのデータの書き込み時に二重化した２つの領域に同じデータを書き込むことにより、データの信頼性を上げることが可能となる。
【００７６】
二重化した２つのキャッシュメモリ部１４へデータを書き込む場合の手順は以下のようになる。
【００７７】
アクセス開始の指示を受けたホストＩＦ１０２あるいはドライブＩＦ１０３は、制御線１：２１１によりＣＭアクセス制御部１０４内のデータ転送制御部３１０へアクセス開始を示す信号を送出する。それとともに、データ線２１０を通して２つのアドレス、コマンドと、１つのデータを送出する。
【００７８】
ＣＭアクセス制御部１０４は、データ線２１０を通して送られてきた２つのアドレス、コマンドと、１つのデータをパケットバッファ３０３に格納する。データ転送制御部３１０はアービトレーションを行ってパスＩＦ３０１の使用権を決定し、セレクタ３０２を切り替える。
【００７９】
図１１は、二重化した２つのキャッシュメモリ部１４へデータを書き込む場合の、ＣＭアクセス制御部１０４から２つのＣＭコントローラａ、ｂ：１０７へのアクセスの流れを示している。ＣＭアクセス制御部１０４内のデータ転送制御部３１０は、アービトレーションによってアクセスパス０：１３５の使用権が決定されると、制御線２：２１２によってセレクタ部１３内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ７０１）。続いて、アドレス及びコマンドを２つ連続して送出する（ステップ７０２）。
【００８０】
セレクタ部１３内のデータ転送制御部３１５は、ＣＭアクセス制御部１０４からＲＥＱ信号を受け取ると、次にアクセスパス０：１３５を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行う（ステップ７０３）。アービトレーションの結果、ＣＭコントローラａ、ｂ：１０７への２本のアクセスパス１：１３６への接続権の両方を得たら、データ転送制御部３１５はセレクタ３０６を切り替える（ステップ７０４）とともに、制御線２：２１２により、ＣＭアクセス制御部１０４内のデータ転送制御部３１０へ、ＣＭコントローラａ、ｂ：１０７への接続権が得られたことを示す信号（ＡＣＫ）を返す（ステップ７０５）。次にデータ転送制御部３１５は、制御線３：２１３によって２つのＣＭコントローラ１０７内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ７０６ａ、７０６ｂ）。続いて、ＣＭコントローラａ、ｂ：１０７へアドレス及びコマンドを１つずつ送出する（ステップ７０７ａ、７０７ｂ）。
【００８１】
ＣＭアクセス制御部１０４はＡＣＫ信号を受けると、パケットバッファ３０３からデータを読み出し、セレクタ３０２、パスＩＦ３０１を介してアクセスパス０：１３５へ送出する（ステップ７０９）。セレクタ部１３は、アクセスパス０：１３５を通して送られてきた１つのデータを、パスＩＦ３０１及びセレクタ３０６を介して２つのアクセスパス１：１３６の両方へ送出する（ステップ７０９ａ、７０９ｂ）。
【００８２】
ＣＭコントローラａ、ｂ：１０７内のデータ転送制御部３１５は、制御線３：２１３によってＲＥＱ信号を受け取ると、次にアクセスパス１：１３６を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行い（ステップ７０８ａ、７０８ｂ）、セレクタ３０４を切り替える。アクセスパス１：１３６を通して送られてくるデータはパケットバッファ３０３に格納する。アービトレーションの結果、メモリモジュール１０９へのアクセス権を得たら、メモリの制御情報をメモリ制御部３０７へ送出し、メモリアクセスのための前処理を行う（ステップ７１０ａ、７１０ｂ）。次に、パケットバッファ３０３からデータを読み出し、セレクタ３０４を介してメモリモジュール１０９へ書き込む（ステップ７１１ａ、７１１ｂ）。
【００８３】
メモリモジュール１０９へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部３１５においてアクセス状況を示すステータス（ＳＴＡＴＵＳ）を生成する（ステップ７１２ａ、７１２ｂ）。次に、ステータスをセレクタ部１３を介してＣＭアクセス制御部１０４へ送出する（ステップ７１３ａ、７１３ｂ）。セレクタ部１３内のデータ転送制御部３１５はステータスを受け取ると、ＣＭコントローラａ、ｂ：１０７へのＲＥＱ信号をそれぞれオフする（ステップ７１４ａ、７１４ｂ）。また、セレクタ部１３はＣＭコントローラａ、ｂ：１０７の両方からステータスを受け取ったら、それらを続けてＣＭアクセス制御部へ送出する（ステップ７１３）。ＣＭアクセス制御部１０４内のデータ転送制御部３１０は２つのステータスを受け取ると、セレクタ部１３へのＲＥＱ信号をオフする（ステップ７１５）。セレクタ部１３内のデータ転送制御部３１５はＣＭアクセス制御部１０４からのＲＥＱ信号のオフを確認すると、ＣＭアクセス制御部１０４へのＡＣＫ信号をオフする（ステップ７１６）。
【００８４】
ＣＭアクセス制御部１０４内のデータ転送制御部３１０はステータスを受け取ると、制御線１：２１１により、ホストＩＦ１０２あるいはドライブＩＦ１０３へキャッシュメモリ部１４へのアクセスの終了を報告する。
【００８５】
上記のように二重化したキャッシュメモリ部１４にデータを二重に書き込む場合、二重に書き込むデータの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐ必要がある。本実施例では、共有メモリ部１５にキャッシュメモリ部１４のディレクトリを格納し、キャッシュメモリ部１４にアクセスする前に必ず、共有メモリ部１５に格納したディレクトリにアクセス中を示すビットを立てる。これにより、キャッシュメモリ部１４内の同じアドレスには同時に１つのアクセス要求しか発行されないため、二重に書き込むデータの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐことができる。
【００８６】
［実施例３］
ディスクアレイ制御装置１では、キャッシュメモリ部１４を複数設けた場合、あるキャッシュメモリ部１４から別のキャッシュメモリ部１４へデータをコピーする機能が要求される。この機能は、以下に述べる手順で実現できる。
【００８７】
アクセス開始の指示を受けたホストＩＦ１０２あるいはドライブＩＦ１０３は、制御線１：２１１によりＣＭアクセス制御部１０４内のデータ転送制御部３１０へアクセス開始を示す信号を送出する。それとともに、データ線２１０を通して２つのアドレス、コマンドを送出する。２つのうちの１つのアドレス及びコマンドは、コピー元のアドレスとリードコマンドで、もう１つのアドレス及びコマンドはコピー先のアドレスとライトコマンドである。ここでは、ＣＭコントローラａ：１０７をコピー元、ＣＭコントローラｂをコピー先として説明する。
【００８８】
ＣＭアクセス制御部１０４は、データ線２１０を通して送られてきた２つのアドレス、コマンドをパケットバッファ３０３に格納する。データ転送制御部３１０はアービトレーションを行ってパスＩＦ３０１の使用権を決定し、セレクタ３０２を切り替える。
【００８９】
図１２は、２つのキャッシュメモリ部間でデータをコピーする場合の、ＣＭアクセス制御部１０４からＣＭコントローラａ、ｂ：１０７へのアクセスの流れを示している。ＣＭアクセス制御部１０４内のデータ転送制御部３１０は、アービトレーションによってアクセスパス０：１３５の使用権が決定されると、制御線２：２１２によってセレクタ部１３内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ８０１）。続いて、アドレス及びコマンドを２つ連続して送出する（ステップ８０２）。
【００９０】
セレクタ部１３内のデータ転送制御部３１５は、ＣＭアクセス制御部１０４からＲＥＱ信号を受け取ると、次にアクセスパス０：１３５を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行う（ステップ８０３）。アービトレーションの結果、ＣＭコントローラａ、ｂ：１０７への２つのアクセスパス１：１３６への接続権の両方を得たら、データ転送制御部３１５はセレクタ３０６を切り替える（ステップ８０４）とともに、制御線２：２１２により、ＣＭアクセス制御部１０４内のデータ転送制御部３１０へ、ＣＭコントローラａ、ｂ：１０７両方への接続権が得られたことを示す信号（ＡＣＫ）を返す（ステップ８０５）。次にデータ転送制御部３１５は、制御線３：２１３によってＣＭコントローラａ、ｂ：１０７内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ８０６ａ、８０６ｂ）。続いて、ＣＭコントローラａ、ｂ：１０７へそれぞれのアドレス及びコマンドを送出する（ステップ８０７ａ、８０７ｂ）。
【００９１】
ＣＭアクセス制御部１０４はＡＣＫ信号を受けると、アクセスの終了を知らせるステータスの受信待ち状態に入る。
【００９２】
コピー元のＣＭコントローラａ：１０７内のデータ転送制御部３１５は、制御線３：２１３によってＲＥＱ信号を受け取ると、次にアクセスパス１：１３６を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行い（ステップ８０８）、セレクタ３０４を切り替える。アービトレーションの結果、メモリモジュール１０９へのアクセス権を得たら、メモリの制御情報をメモリ制御部３０７へ送出し、メモリアクセスのための前処理を行う（ステップ８０９）。次に、メモリモジュール１０９からデータを読み出し（ステップ８１０）、セレクタ３０４を介してアクセスパス１：１３６へ送出する（ステップ８１１ａ）。
【００９３】
セレクタ部１３は、アクセスパス１：１３６を通してＣＭコントローラａ：１０７から送られてきたデータをＣＭコントローラｂに繋がるアクセスパス１：１３６へ送出する。（ステップ８１１ｂ）。
【００９４】
ＣＭコントローラｂ：１０７内のデータ転送制御部３１５は、制御線３：２１３によってＲＥＱ信号を受け取ると、次にアクセスパス１：１３６を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析する。その後、データを受信し始めるのを待って、メモリアクセスのアービトレーションに参加する（ステップ８１２）。アクセスパス１：１３６を通して送られてくるデータはパケットバッファ３０３に格納する。アービトレーションの結果、メモリモジュール１０９へのアクセス権を得たら、メモリの制御情報をメモリ制御部３０７へ送出し、メモリアクセスのための前処理を行う（ステップ８１３）。次に、パケットバッファ３０３からデータを読み出し、セレクタ３０４を介してメモリモジュール１０９へ書き込む（ステップ８１４）。
【００９５】
ＣＭコントローラａ、ｂ：１０７は、それぞれＣＭメモリモジュール１０９へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部３１５においてアクセス状況を示すステータス（ＳＴＡＴＵＳ）を生成する（ステップ８１５、８１８）。次に、ステータスをセレクタ部１３へ送出する（ステップ８１６、８１９）。
【００９６】
セレクタ部１３内のデータ転送制御部３１５はステータスを受け取ると、ＣＭコントローラａ、ｂ：１０７へのＲＥＱ信号をそれぞれオフする（ステップ８１７、８２１）。また、セレクタ部１３は２つのＣＭコントローラａ、ｂ：１０７の両方からステータスを受け取ったら、それらを続けてＣＭアクセス制御部へ送出する（ステップ８２０）。ＣＭアクセス制御部１０４内のデータ転送制御部３１０は２つのステータスを受け取ると、セレクタ部１３へのＲＥＱ信号をオフする（ステップ８２２）。セレクタ部１３内のデータ転送制御部３１５はＣＭアクセス制御部１０４からのＲＥＱ信号のオフを確認すると、ＣＭアクセス制御部１０４へのＡＣＫ信号をオフする（ステップ８２３）。
【００９７】
ＣＭアクセス制御部１０４内のデータ転送制御部３１０はステータスを受け取ると、制御線１：２１１により、ホストＩＦ１０２あるいはドライブＩＦ１０３へキャッシュメモリ部１４へのアクセスの終了を報告する。
【００９８】
ディスクアレイ制御装置１ではまた、１つのキャッシュメモリ部１４内のあるアドレスから別のアドレスへデータをコピーする機能も要求される。
【００９９】
この機能は、図９で示したデータの書き込み時の手順において、ステップ５１１のメモリモジュール１０９へのライトアクセスの代わりに、メモリモジュール１０９からデータを読み出してＣＭコントローラ１０７内のパケットバッファ３０３に格納し、続けてそのデータをメモリモジュール１０９へ書き込むという処理を行うことによってで実現できる。
【０１００】
［実施例４］
図１において、２つの共有メモリ部１５間で、メモリ領域の全部または、一部を二重化し、共有メモリ部１５へのデータの書き込み時に二重化した２つの領域に同じデータを書き込むことにより、データの信頼性を上げることが可能となる。
【０１０１】
二重化した２つの共有メモリ部１５へデータを書き込む場合の手順は、以下のようになる。
【０１０２】
マイクロプロセッサ１０１は、制御線５：２２１によりＳＭアクセス制御部１０５内のデータ転送制御部３１０へアクセス開始を示す信号を送出する。それとともに、データ線２２０を通して２つのアドレス、コマンドと、１つのデータを送出する。
【０１０３】
ＳＭアクセス制御部１０５は、データ線２２０を通して送られてきた２つのアドレス、コマンドと、１つのデータをパケットバッファ３０３に格納する。データ転送制御部３１０はアービトレーションを行ってパスＩＦ３０１の使用権を決定し、セレクタ３０２を切り替える。
【０１０４】
図１３は、二重化した２つの共有メモリ部１５へデータを書き込む場合の、ＳＭアクセス制御部１０５から２つのＳＭコントローラ１０８へのアクセスの流れを示している。２つの共有メモリ部を二重化する場合、一方をマスタ、もう一方をスレーブに設定する。ＳＭアクセス制御部１０５内のデータ転送制御部３１０は、アービトレーションによって、まずマスタ側のＳＭコントローラ１０８へのアクセスパス２：１３７の使用権を決定し、制御線６：２２２によってマスタ側のＳＭコントローラ１０８内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ９０１）。続いて、アドレス、コマンド、及びデータを連続して送出する（ステップ９０２）。
【０１０５】
マスタ側のＳＭコントローラ１０８内のデータ転送制御部３１５は、制御線６：２２２によってＲＥＱ信号を受け取ると、次にアクセスパス２：１３７を通して送られてくるアドレス、コマンド、及びデータを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行い（ステップ９０３）、セレクタ３０９を切り替える。データはパケットバッファ３０３に格納する。アービトレーションの結果、メモリモジュール１０９へのアクセス権を得たら、メモリの制御情報をメモリ制御部３０７へ送出し、メモリアクセスのための前処理を行う（ステップ９０４）。次に、パケットバッファ３０３からデータを読み出し、セレクタ３０９を介してメモリモジュール１０９へ書き込む（ステップ９０５）。
【０１０６】
メモリモジュール１０９へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部３１５においてアクセス状況を示すステータス（ＳＴＡＴＵＳ）を生成する（ステップ９０６）。次に、ステータスをＳＭアクセス制御部１０５へ送出する（ステップ９０７）。
【０１０７】
ＳＭアクセス制御部１０５はステータスを受け取ったら、マスタ側のＳＭコントローラ１０８へのアクセスパス２：１３７の使用権を開放せずに、アービトレーションによって、スレーブ側のＳＭコントローラ１０８へのアクセスパス２：１３７の使用権を決定する。その後のスレーブ側のＳＭコントローラ１０８へのアクセス手順（ステップ９０８〜９１４）は、マスタ側のＳＭコントローラ１０８へのアクセス手順（ステップ９０１〜９０７）と同様である。
【０１０８】
ＳＭアクセス制御部１０５内のデータ転送制御部３１０はスレーブ側のＳＭコントローラ１０８からステータスを受け取ると、マスタ側とスレーブ側両方のＳＭコントローラ１０８へのＲＥＱ信号をオフする（ステップ７１５ａ、７１５ｂ）。
【０１０９】
二重化した共有メモリ部１５にデータを二重に書き込む場合、上記のように共有メモリ部１５をマスタとスレーブに分け、マスタ側、スレーブ側の順でデータを書き込み、スレーブ側へのデータの書き込みが終わるまで両方のアクセスパス２：１３７を開放しない。これによりデータを書き込む順番が保証され、二重に書き込むデータの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐことができる。
【０１１０】
ＳＭアクセス制御部１０５内のデータ転送制御部３１０はステータスを受け取ると、制御線５：２２１により、マイクロプロセッサ１０１へ共有メモリ部１５へのアクセスの終了を報告する。
【０１１１】
［実施例５］
図１４に、実施例１のディスクアレイ制御装置１のチャネルＩＦ部１１、ディスクＩＦ部１２、セレクタ部１３、キャッシュメモリ部１４、共有メモリ部１５を実装するときの構成を示す。
【０１１２】
チャネルＩＦ部１１、ディスクＩＦ部１２、セレクタ部１３、キャッシュメモリ部１４、共有メモリ部１５は、それぞれ独立したパッケージ（ＰＫ）、すなわち、チャネルＩＦＰＫ１、ディスクＩＦＰＫ２、セレクタＰＫ３、メモリＰＫ４にそれぞれ実装する。異なるキャッシュメモリ部１４は、異なるパッケージ上に実装する。また、異なる共有メモリ部１５も、異なるパッケージ上に実装する。１つのキャッシュメモリ部１４と１つの共有メモリ部１５は同一のパッケージ上に実装しても問題ない。図１４では、１つのキャッシュメモリ部１４と１つの共有メモリ部１５を同一のメモリＰＫ４上に実装した例を示している。
【０１１３】
チャネルＩＦＰＫ１、ディスクＩＦＰＫ２、セレクタＰＫ３、メモリＰＫ４は、プラッタ５上に実装し、それを筐体に搭載する。
【０１１４】
ここで、各ＰＫをプラッタ５に実装するときには、セレクタＰＫ３を中心付近より外側、好ましくはプラッタの両端に配置することが重要となる。このような配置により、各ＰＫ間を結ぶ線をプラッタ５上に配線する際、プラッタ５全体にわたって配線の密度を均一にでき、プラッタ上の配線を容易になる。
【０１１５】
本実施例では、セレクタ部１３をセレクタＰＫ３に実装して、プラッタ５の両端に配置するとした。しかし、セレクタ部１３をパッケージに実装せず、プラッタの両端に直接実装しても問題ない。
【０１１６】
［実施例６］
図１に示す実施例１のディスクアレイ制御装置１において、ＳＭアクセス制御部１０５とＳＭコントローラ１０８間をアクセスパス２：１３７で接続する代わりに、図７に示すように、２本の共有バス１３０を介して接続する。ＳＭアクセス制御部１０５からは、２本の共有バス１３０それぞれに１本ずつ接続パスを設ける。また、ＳＭコントローラ１０８からも、２本の共有バス１３０それぞれに１本ずつ接続パスを設ける。ＳＭアクセス制御部１０５及びＳＭコントローラ１０８は、それぞれ２つのアービタを有している。２つのアービタはそれぞれ２本の共有バスのアービトレーション用のアービタである。ＳＭアクセス制御部１０５からＳＭコントローラ１０８へのアクセスの際は、複数のアービタの内の１つがマスタとなり、共有バス１３０の使用権のアービトレーションを行う。そして、使用権を得たＳＭアクセス制御部１０５がＳＭコントローラ１０８にアクセスを行う。また、アービタをＳＭアクセス制御部１０５及びＳＭコントローラ１０８内に設ける代わりに、独立した回路として共有バス１３０に直接接続しても問題ない。
【０１１７】
共有バス接続では、バスのデータ幅を広げることによりデータ転送速度を上げることが可能であり、共有メモリ部１５へのアクセス時間を短縮可能である。
【０１１８】
上述したように、図１におけるアクセスパス２：１３７のデータ幅は、アクセスパス０：１３５のデータ幅よりも２倍以上小さくすることができるので、図１のようにチャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間をスター接続（１対１接続）しても、共有メモリ部を実装するLSIのピンネックの問題が生じるケースは少ない。とはいえ、アクセスパス２：１３７の本数が増え過ぎてアクセスパス２：１３７を実装できないという問題が生じる可能性もある。そうした場合、本実施例の共有バス接続が有効となる。
【０１１９】
なお、本実施例では、耐障害性の向上という観点から、セレクタ部１３、キャッシュメモリ部１４、及び共有メモリ部１５をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。
【０１２０】
【発明の効果】
本発明によれば、チャネルＩＦ部、ディスクＩＦ部−キャッシュメモリ間のアクセスパスについてはスループットを高くできる。また、チャネルＩＦ部、ディスクＩＦ部−共有メモリ間のアクセスパスについてはスループットを高くでき、かつアクセス時間を短くできる。これによって、スループットが高く、かつ応答時間の短いディスクアレイ制御装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明によるディスクアレイ制御装置の構成を示す図。
【図２】従来のディスクアレイ制御装置の構成を示す図。
【図３】従来のディスクアレイ制御装置の他の構成を示す図。
【図４】本発明によるディスクアレイ制御装置内のＣＭアクセス制御部の構成を示す図。
【図５】本発明によるディスクアレイ制御装置内のＳＭアクセス制御部の構成を示す図。
【図６】本発明によるディスクアレイ制御装置内のセレクタ部の構成を示す図。
【図７】本発明によるディスクアレイ制御装置内のキャッシュメモリ部の構成を示す図。
【図８】本発明によるディスクアレイ制御装置内の共有メモリ部の構成を示す図。
【図９】キャッシュメモリ部へのデータの書き込み時の手順を示す図。
【図１０】共有メモリ部へのデータの書き込み時の手順を示す図。
【図１１】二重化した２つのキャッシュメモリ部へデータを二重に書き込む時の手順を示す図。
【図１２】１つのキャッシュメモリ部から別のキャッシュメモリ部へデータをコピーする時の手順を示す図。
【図１３】二重化した２つの共有メモリ部へデータを二重に書き込む時の手順を示す図。
【図１４】本発明によるディスクアレイ制御装置内の実装の構成を示す図。
【図１５】本発明によるディスクアレイ制御装置内の他の構成を示す図。
【図１６】本発明によるディスクアレイ制御装置内の他の構成を示す図。
【図１７】本発明によるディスクアレイ制御装置の構成を示す図。
【符号の説明】
１…ディスクアレイ制御装置、１１…チャネルＩＦ部、１２…ディスクＩＦ部、１３…セレクタ部、１４…キャッシュメモリ部、１５…共有メモリ部、２０…磁気ディスク装置、５０…ホストコンピュータ、１０１…マイクロプロセッサ、１０２…ホストＩＦ、１０３…ドライブＩＦ、１０４…ＣＭアクセス制御部、１０５…ＳＭアクセス制御部、１０６…内部バス、１０７…ＣＭコントローラ、１０８…ＳＭコントローラ、１０９…メモリモジュール、１３５…アクセスパス０、１３６…アクセスパス１、１３７…アクセスパス２。
【発明の属する技術分野】
本発明は、データを複数の磁気ディスク装置に格納するディスクアレイ装置の制御装置に関する。
【０００２】
【従来の技術】
半導体記憶装置を記憶媒体とするコンピュータの主記憶のＩ／Ｏ性能に比べて、磁気ディスクを記憶媒体とするディスクサブシステム（以下「サブシステム」という。）のＩ／Ｏ性能は３〜４桁程度小さく、従来からこの差を縮めること、すなわちサブシステムのＩ／Ｏ性能を向上させる努力がなされている。サブシステムのＩ／Ｏ性能を向上させるための１つの方法として、複数の磁気ディスク装置でサブシステムを構成し、データを複数の磁気ディスク装置に格納する、いわゆるディスクアレイと呼ばれるシステムが知られている。
【０００３】
図２は、従来のディスクアレイの構成を示す。ホストコンピュータ５０とディスクアレイ制御装置２との間のデータ転送を実行する複数のチャネルＩＦ部１１と、磁気ディスク装置２０とディスクアレイ制御装置２間のデータ転送を実行する複数のディスクＩＦ部１２と、磁気ディスク装置２０のデータを一時的に格納するキャッシュメモリ部１４と、ディスクアレイ制御装置２に関する制御情報（例えば、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部１４との間のデータ転送制御に関する情報）を格納する共有メモリ部１５とを備え、キャッシュメモリ部１４および共有メモリ部１５は全てのチャネルＩＦ部１１及びディスクＩＦ部１２からアクセス可能な構成となっている。このディスクアレイでは、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間、及び、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間は１対１に接続される。以下、このような接続形態をスター接続と呼ぶ。
【０００４】
チャネルＩＦ部１１は、ホストコンピュータ５０と接続するためのインターフェース及びホストコンピュータ５０に対する入出力を制御するマイクロプロセッサ（図示せず）を有している。また、ディスクＩＦ部１２は、磁気ディスク装置２０と接続するためのインターフェース及び磁気ディスク装置２０に対する入出力を制御するマイクロプロセッサ（図示せず）を有している。また、ディスクＩＦ１２部は、RAID機能の実行も行う。
【０００５】
図３は、他の従来のディスクアレイの構成を示す。ホストコンピュータ５０とディスクアレイ制御装置３間のデータ転送を実行する複数のチャネルＩＦ部１１と、磁気ディスク装置２０とディスクアレイ制御装置３間のデータ転送を実行する複数のディスクＩＦ部１２と、磁気ディスク装置２０のデータを一時的に格納するキャッシュメモリ部１４と、ディスクアレイ制御装置３に関する制御情報（例えば、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部１４との間のデータ転送制御に関する情報）を格納する共有メモリ部１５を備え、各チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５間は共有バス１３０で接続され、各チャネルＩＦ１１部及びディスクＩＦ部１２とキャッシュメモリ部１４間は共有バス１３１で接続される。以下、このような接続形態を共有バス接続形式と呼ぶ。
【０００６】
【発明が解決しようとする課題】
ディスクアレイのアーキテクチャーをスケーラブルなものとするには、ディスク制御装置に接続するディスク容量（論理ボリューム数）に応じ、ディスクＩＦ部を増設し、また、必要なホストコンピュータとのチャネル数に応じて、ディスクアレイ制御装置内のチャネルＩＦ部を増設する必要がある。しかし、第３図に示した共有バス接続形式のディスクアレイ制御装置では、一旦実装した共有バスの転送能力をチャネルＩＦ部、ディスクＩＦ部の増設に応じて変更することはできないので、チャネルＩＦ部、ディスクＩＦ部の増設に柔軟に対応することが困難である。
【０００７】
また、第３図に示した共有バス接続形式のディスクアレイ制御装置では、ホストコンピュータとディスクアレイ制御装置との間のデータ転送を実行するチャネルＩＦ部に設けられたホストコンピュータに対する入出力を制御するマイクロプロセッサ、及び磁気ディスク装置とディスクアレイ制御装置との間のデータ転送を実行するディスクＩＦ部に設けられた磁気ディスク装置に対する入出力を制御するマイクロプロセッサに高性能なプロセッサを使用した場合に、これらのプロセッサの性能に比べて、共有バスの転送能力がボトルネックになり、プロセッサの高速化に追従することが困難となる。
【０００８】
さらに、第３図に示した共有バス接続形式では、共有バスに接続された複数のチャネルＩＦ部（または複数のディスクＩＦ部）の何れかのチャネルＩＦ部（またはディスクＩＦ部）に障害が発生した場合に、障害の発生したチャネルＩＦ部（またはディスクＩＦ部）を特定することが困難である。
【０００９】
一方、第２図に示したスター接続形式のディスクアレイ制御装置では、共有メモリ部またはキャッシュメモリ部に接続したアクセスパス数に比例して内部パス性能が増加させることができるので、チャネルＩＦ部、ディスクＩＦ部の増設、または使用するプロセッサの性能に応じて、内部パス性能を増加させることが可能である。また、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間、チャネルＩＦ部及びディスクＩＦ部と共有メモリ部との間がスター接続されているため、障害の発生したチャネルＩＦ部（またはディスクＩＦ部）を特定することも容易である。
【００１０】
スター接続形式のディスクアレイ制御装置では、搭載されるチャネルＩＦ部またはディスクＩＦ部の数を増やした場合、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間、及びチャネルＩＦ部及びディスクＩＦ部と共有メモリとの間のアクセスパス数も増えることになる。また、ホストコンピュータとディスクアレイ制御装置との間の接続にファイバチャネル等の高速チャネルの採用等により、ディスクアレイ制御装置に要求されるスループットはさらに増大する方向にあり、このスループットの向上の要求を満たすためには、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間、及びチャネルＩＦ部及びディスクＩＦ部と共有メモリとの間のアクセスパス数を増やし、内部パス性能を向上させることが必要となる。
【００１１】
しかし、キャッシュメモリに格納される１つのデータのデータ量は、共有メモリに格納される１つの制御情報のデータ量よりもかなり大きい。一例を挙げれば、メインフレームに接続されるディスク制御装置では、キャッシュメモリに格納される１つのデータは数Ｋバイト程度（例えば２Ｋバイト）であるのに対し、共有メモリに格納される１つの制御情報は数バイト程度（例えば４バイト）である。また、オープン系のホストコンピュータに接続されるディスク制御装置では、キャッシュメモリに格納される１つのデータは数十バイト程度（例えば６４バイト）であるのに対し、共有メモリに格納される１つの制御情報は数バイト程度（例えば４バイト）である。したがって、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間で転送されるデータ量は、チャネルＩＦ部及びディスクＩＦ部と共有メモリ部との間で転送されるデータ量に比べ、かなり多いので、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間のアクセスバスのデータ幅は、チャネルＩＦ部及びディスクＩＦ部と共有メモリ部との間のアクセスパスのデータ幅より広くとる必要がある。例えば、前者のアクセスパスは、１６ビット幅のバスで構成され、後者は、４ビット幅のバスで構成される。そのため、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間のアクセスパスの本数を増やすと、それらのアクセスパスを接続するキャッシュメモリ部のＬＳＩのピン数が不足するという問題が生じる。また、ディスクアレイ制御装置のホストコンピュータへの応答時間を短くするためには、共有メモリ部に格納された制御情報へのアクセス時間をできるだけ短くすることも必要である。
【００１２】
そこで、本発明の目的は、キャッシュメモリ及び共有メモリに格納されるデータの特性及びこれらのメモリへのアクセス特性を考慮した、スループットの高く、ディスクアレイ制御装置、及びそれを用いたサブシステムを提供することにある。
【００１３】
より具体的には、本発明の目的は、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部との間のアクセスパスはスループットが高く、チャネルＩＦ部及びディスクＩＦ部と共有メモリとの間のアクセスパスはスループットが高く、かつアクセス時間が短いディスクアレイ制御装置、及びそれを用いたサブシステムを提供することにある。
【００１４】
【課題を解決するための手段】
上記目的は、ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記磁気ディスク装置に対しリード／ライトされるデータを一時的に格納するキャッシュメモリ部と、チャネルインターフェース部及びディスクインターフェース部と前記キャッシュメモリ部との間のデータ転送に関する制御情報を格納する共有メモリ部とを有し、各チャネルインターフェース部は、前記ホストコンピュータとのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行し、各ディスクインターフェース部は、前記磁気ディスク装置とのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行するディスクアレイ制御装置において、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間の接続形式が、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間の接続形式と異なることを特徴とするディスクアレイ制御装置により達成される。
【００１５】
好ましくは、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続し、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間は、それぞれセレクタ部を介せず直接接続する。
【００１６】
また、好ましくは、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はセレクタ部を介して接続し、前記複数のチャネルインターフェース部、前記複数のディスクインターフェース部、及び前記共有メモリ部は共有バスに接続する。
【００１７】
また、好ましくは、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続し、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ直接接続する。
【００１８】
その他、本願が開示する課題、及びその解決方法は、発明の実施形態の欄及び図面により明らかにされる。
【００１９】
【発明の実施の形態】
以下、本発明の実施例を図面を用いて説明する。
【００２０】
［実施例１］
図１に、本発明の一実施例を示す。
【００２１】
ディスクアレイ制御装置１は、ホストコンピュータ５０との２つのインターフェース部（チャネルＩＦ部）１１と、磁気ディスク装置２０との２つのインターフェース部（ディスクＩＦ部）１２と、２つのセレクタ部１３と、２つのキャッシュメモリ部１４と、２つの共有メモリ部１５と、アクセスパス０：１３５と、アクセスパス１：１３６と、アクセスパス２：１３７とを有する。
【００２２】
チャネルＩＦ部１１は、ホストコンピュータ５０との２つのＩＦ（ホストＩＦ）１０２と、
ホストコンピュータ５０に対する入出力を制御する２つのマイクロプロセッサ１０１と、キャッシュメモリ部１４へのアクセスを制御するアクセス制御部（ＣＭアクセス制御部）１０４と、共有メモリ部１５へのアクセスを制御するアクセス制御部（ＳＭアクセス制御部）１０５とを有し、ホストコンピュータ５０とキャッシュメモリ部１４間のデータ転送、及びマイクロプロセッサ１０１と共有メモリ部１５間の制御情報の転送を実行する。マイクロプロセッサ１０１及びホストＩＦ１０２は内部バス１０６によって接続され、ＣＭアクセス制御部１０４は２つのホストＩＦ１０２に直接接続されている。また、ＳＭアクセス制御部１０５は２つのマイクロプロセッサ１０１に直接接続されている。
【００２３】
ディスクＩＦ部１２は、磁気ディスク装置２０との２つのＩＦ（ドライブＩＦ）１０３と、磁気ディスク装置２０に対する入出力を制御する２つのマイクロプロセッサ１０１と、キャッシュメモリ部１４への１つのアクセス制御部（ＣＭアクセス制御部）１０４と、共有メモリ部１５への１つのアクセス制御部（ＳＭアクセス制御部）１０５を有し、磁気ディスク装置２０とキャッシュメモリ部１４間のデータ転送、及びマイクロプロセッサ１０１と共有メモリ部１５間の制御情報の転送を実行する。マイクロプロセッサ１０１及びドライブＩＦ１０３は内部バス１０６によって接続され、ＣＭアクセス制御部１０４は２つのドライブＩＦ１０３に直接接続されている。また、ＳＭアクセス制御部１０５は２つのマイクロプロセッサ１０１に直接接続されている。ディスクＩＦ部はRAID機能の実行も行う。
【００２４】
キャッシュメモリ部１４は、キャッシュメモリ（ＣＭ）コントローラ１０７とメモリモジュール１０９を有し、磁気ディスク装置２０へ記録するデータを一時的に格納する。
【００２５】
共有メモリ部１５は、共有メモリ（ＳＭ）コントローラ１０８とメモリモジュール１０９とを有し、ディスクアレイ制御装置１の制御情報（例えば、チャネルＩＦ部及びディスクＩＦ部とキャッシュメモリ部１４との間のデータ転送制御に関する情報）等を格納する。
【００２６】
ＣＭアクセス制御部１０４には２本のアクセスパス０：１３５を接続し、それらを２つの異なるセレクタ部１３にそれぞれ接続する。セレクタ部１３には２本のアクセスパス１：１３６を接続し、それらを２つの異なるＣＭコントローラ１０７にそれぞれ接続する。したがってＣＭコントローラ１０７には、２つのセレクタ部から１本ずつ、計２本のアクセスパス１：１３６が接続される。こうすることにより、１つのＣＭアクセス制御部１０４から１つのＣＭコントローラ１０７へのアクセスルートが２つとなる。これにより、１つのアクセスパスまたはセレクタ部１３に障害が発生した場合でも、もう１つのアクセスルートによりキャッシュメモリ部１４へアクセスすることが可能となるため、耐障害性を向上させることができる。
【００２７】
ＳＭアクセス制御部１０５には２本のアクセスパス２：１３７を接続し、そのアクセスパス２：１３７を２つの異なるＳＭコントローラにそれぞれ接続する。したがって、ＳＭコントローラ１０８には、２つのチャネルＩＦ部１１及び２つのディスクＩＦ部１２から１本ずつ、計４本のアクセスパス２：１３７が接続される。本実施例では、１つのＳＭアクセス制御部１０５と１つのＳＭコントローラ１０８の間には１本のアクセスパス２：１３７を接続したが、このアクセスパス２：１３７を２本に増やすことにより、１つのＳＭアクセス制御部１０５から１つのＳＭコントローラ１０８へのアクセスルートが２つとなるため、耐障害性を向上させることができる。
【００２８】
セレクタ部１３には、２つのチャネルＩＦ部１１と、２つのディスクＩＦ部１２からそれぞれ１本ずつ、計４本のアクセスパス０：１３５が接続される。また、セレクタ部１３には、２つのキャッシュメモリ部１４へのアクセスパス１：１３６が１本ずつ、計２本接続される。
【００２９】
アクセスパス０：１３５とアクセスパス１：１３６の間に上記のようなパス数の関係があるため、セレクタ部１３ではチャネルＩＦ部１１及びディスクＩＦ部１２からの４本のアクセスパス０：１３５からの要求の内、キャッシュメモリ部１４へのアクセスパス１：１３６の数に相当する２個だけを選択して実行する機能を持つ。
【００３０】
本実施例の大きな特徴は、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間の接続形式と、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間の接続形式とが異なる点にある。このような構成にした理由を図１及び図２を用いて説明する。
図２に示したスター接続形式のディスクアレイ制御装置２では、ディスクアレイ制御装置２に搭載されるチャネルＩＦ部１１またはディスクＩＦ部１２の数を増やした場合、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間、及びチャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間のアクセスパス数も増えることになる。また、スター接続形式のディスクアレイ制御装置２において、スループットを向上させるためには、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間、及びチャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間のアクセスパス数を増やし、内部パス性能を向上させることが有効である。
【００３１】
しかし、キャッシュメモリ部１４に格納される１つのデータのデータ量は、共有メモリ部１５に格納される１つの制御情報のデータ量よりもかなり大きい。一例を挙げれば、メインフレームに接続されるディスク制御装置では、キャッシュメモリ部１４に格納される１つのデータは数Ｋバイト程度（例えば２Ｋバイト）であるのに対し、共有メモリ部１５に格納される１つの制御情報は数バイト程度（例えば４バイト）である。また、オープン系のホストコンピュータに接続されるディスク制御装置では、キャッシュメモリ部１４に格納される１つのデータは数十バイト程度（例えば６４バイト）であるのに対し、共有メモリ部１５に格納される１つの制御情報は数バイト程度（例えば４バイト）である。したがって、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間で転送されるデータ量は、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間で転送されるデータ量に比べかなり多いので、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間のアクセスバスのデータ幅は、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間のアクセスパスのデータ幅より広くとる必要がある。例えば、前者のアクセスパスは１６ビット幅のバスで構成され、後者は、８ビット幅のバスで構成される。そのため、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間のアクセスパス本数を増やすと、キャッシュメモリ部１４内のキャッシュメモリコントローラ（図２ではキャッシュメモリコントローラを図示していない）のＬＳＩのピン数不足、またはキャッシュメモリ部１４を実装するパッケージにおいてコネクタのピン数不足という問題が生じる。そこで、本実施例では、図１に示すように、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間をセレクタ部１３を介して接続することにより、キャッシュメモリ部１４に直接接続されるアクセスパス数を削減している。
【００３２】
一方、上述したように、共有メモリ部１３へ格納する１つの制御情報のデータ長はキャッシュメモリ部１４に格納する１つのデータのデータ長に比べかなり小さいので、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間のアクセスパスのデータ幅は、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４との間のアクセスパスのデータ幅の半分以下とすることが可能である。したがって、共有メモリ部１５へのアクセスパス数を増やしても共有メモリ部内の共有メモリメモリコントローラ（図２では共有メモリコントローラを図示していない）のＬＳＩのピン数不足等の問題が生じることは少ない。
【００３３】
また、ディスクアレイ制御装置１のホストコンピュータ５０への応答時間を短くするためには、共有メモリ部１５に格納される制御情報へのアクセス時間をできるだけ短くする必要もある。しかし、図１に示したＣＭアクセス制御部１０４とＣＭコントローラ１０７間のように、ＳＭアクセス制御部１０５とＳＭコントローラ１０８との間をセレクタ部を介して接続すると、セレクタ部での処理のオーバーヘッドにより、共有メモリ部１５に格納される制御情報へのアクセス時間を短くすることができない。
【００３４】
そこで、本実施例では、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間をセレクタ部を介さず直接接続することにより、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５間に複数のアクセスパスを設け、スループットを向上させる一方、セレクタ部での処理オーバーヘッドをなくし、チャネルＩＦ部１１、及びディスクＩＦ部１２から共有メモリ部１５へのアクセス時間を短縮にしている。
【００３５】
なお、本実施例では、耐障害性の向上という観点から、セレクタ部１３、キャッシュメモリ部１４、及び共有メモリ部１５をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。
【００３６】
図４は、ＣＭアクセス制御部１０４内の構成を示している。ＣＭアクセス制御部１０４は、セレクタ３０２と、アドレス、コマンド、データを一時格納するパケットバッファ３０３と、セレクタ部１３に繋がるアクセスパス０：１３５とのパスＩＦ３０１と、データのエラーチェック部３００と、データ転送制御部３１０を有する。セレクタ３０２の２つのポートはデータ線２１０でホストＩＦ１０２あるいはドライブＩＦ１０３に接続される。また、セレクタ３０２の他の２つのポートはパスＩＦ３０１に接続される。パスＩＦ３０１はアクセスパス０：１３５でセレクタ部１３に接続される。データ転送制御部３１０は、制御線１：２１１でホストＩＦ１０２あるいはドライブＩＦ１０３に接続され、制御線２：２１２でセレクタ部１３内のデータ転送制御部３１５に接続される。また、データ転送制御部３１０は、アービタ３０８によりホストＩＦ１０２あるいはドライブＩＦ１０３からのアクセス要求のアービトレーションを行い、セレクタ３０２の切り替えを行う。
【００３７】
図６は、セレクタ部１３内の構成を示している。セレクタ部１３は、チャネルＩＦ部１１及びディスクＩＦ部１２に繋がるアクセスパス０：１３５との４つのパスＩＦ３０１と、ＣＭコントローラ１０７に繋がるアクセスパス１：１３６との２つのパスＩＦ３０１と、両者間を互いに接続するセレクタ３０６と、パケットバッファ３０３と、データのエラーチェック部３００と、ＣＭアクセス制御部１０４から送出されたアドレス及びコマンドを解析するアドレス・コマンド（ａｄｒ、ｃｍｄ）解析部３０５と、データ転送制御部３１５を有する。データ転送制御部３１５は、制御線２：２１２でＣＭアクセス制御部１０４内のデータ転送制御部３１０に接続され、制御線３：２１３でＣＭコントローラ１０７内のデータ転送制御部３１５に接続される。また、データ転送制御部３１５は、アービタ３０８により、ａｄｒ、ｃｍｄ解析部３０５で解析した４本のアクセスパス０：１３５からのアクセス要求のアービトレーションを行い、セレクタ３０６の切り替えを行う。パケットバッファ３０３は、アクセスパス０：１３５側のパスとアクセスパス１：１３６側のパスでデータ転送速度に差がある場合、速度差を吸収するために、転送するデータの一部または全部をバッファリングする。
【００３８】
ａｄｒ、ｃｍｄ解析部３０５は、アドレス及びコマンドを格納するバッファと、ａｄｒ抽出部と、ｃｍｄ抽出部を有する（図示していない）。ａｄｒ、ｃｍｄ解析部３０５では、ＣＭアクセス制御部１０４に接続される４本のアクセスパス０：１３５それぞれに１つずつ割り当てられたバッファに、アドレス、コマンドを格納する。ａｄｒ抽出部及びｃｍｄ抽出部では、アクセスするＣＭコントローラ１０７とアクセスの種類を割り出し、データ転送制御部３１５内のアービタ３０８へ送出する。
【００３９】
図７は、キャッシュメモリ部１４内の構成を示している。キャッシュメモリ部１４は、ＣＭコントローラ１０７とメモリモジュール１０９を有する。ＣＭコントローラ１０７は、セレクタ部１３に繋がるアクセスパス１：１３６との２つのパスＩＦ３０１と、セレクタ３０４と、データを一時格納するパケットバッファ３０３と、データのエラーチェック部３００と、メモリモジュール１０９へのアクセスを制御するメモリ制御部３０７と、ＣＭアクセス制御部１０４から送出されたアドレス及びコマンドを解析するａｄｒ、ｃｍｄ解析部３０５と、データ転送制御部３１５を有する。データ転送制御部３１５は、制御線３：２１３でセレクタ部１３内のデータ転送制御部３１５に接続される。また、データ転送制御部３１５は、アービタ３０８により、ａｄｒ、ｃｍｄ解析部３０５で解析した２本のアクセスパス１：１３６からのアクセス要求のアービトレーションを行い、セレクタ３０４の切り替えを行う。
【００４０】
ａｄｒ、ｃｍｄ解析部３０５は、バッファと、ａｄｒ抽出部と、ｃｍｄ抽出部を有する（図示していない）。ａｄｒ、ｃｍｄ解析部３０５では、ＣＭコントローラ１０７に接続される２本のアクセスパス１：１３６それぞれに１つずつ割り当てられたバッファに、アドレス、コマンドを格納する。ａｄｒ抽出部及びｃｍｄ抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部３０７へ送出する。また、２本のアクセスパス１：１３６からのアクセス要求をデータ転送制御部３１５内のアービタ３０８へ送出する。
【００４１】
次に、キャッシュメモリ部１４へのアクセス時の手順について述べる。キャッシュメモリ部１４へアクセスする場合、マイクロプロセッサ１０１は、ホストＩＦ１０２あるいはドライブＩＦ１０３へ、キャッシュメモリ部１４へのアクセス開始を指示する。
【００４２】
アクセス開始の指示を受けたホストＩＦ１０２あるいはドライブＩＦ１０３は、制御線１：２１１によりＣＭアクセス制御部１０４内のデータ転送制御部３１０へアクセス開始を示す信号を送出する。それとともに、データ線２１０を通してアドレス、コマンド、データ（データの書き込み時のみ）を送出する。
【００４３】
ＣＭアクセス制御部１０４は、データ線２１０を通して送られてきたアドレス、コマンド、データ（データの書き込み時のみ）をパケットバッファ３０３に格納する。データ転送制御部３１０はアービトレーションを行ってパスＩＦ３０１の使用権を決定し、セレクタ３０２を切り替える。
【００４４】
図９は、キャッシュメモリ部１４へデータを書き込む場合の、ＣＭアクセス制御部１０４からＣＭコントローラ１０７へのアクセスの流れを示している。ＣＭアクセス制御部１０４内のデータ転送制御部３１０は、アービトレーションによってアクセスパス０：１３５の使用権が決定されると、制御線２：２１２によってセレクタ部１３内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ５０１）。続いて、アドレス及びコマンドを送出する（ステップ５０２）。
【００４５】
セレクタ部１３内のデータ転送制御部３１５は、ＣＭアクセス制御部１０４からＲＥＱ信号を受け取ると、次にアクセスパス０：１３５を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行う（ステップ５０３）。アービトレーションの結果、アクセスパス１：１３６への接続権を得たら、データ転送制御部３１５はセレクタ３０６を切り替える（ステップ５０４）とともに、制御線２：２１２により、ＣＭアクセス制御部１０４内のデータ転送制御部３１０へ、アクセスパス１：１３６への接続権が得られたことを示す信号（ＡＣＫ）を返す（ステップ５０５）。次にデータ転送制御部３１５は、制御線３：２１３によってＣＭコントローラ１０７内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ５０６）。続いて、アドレス及びコマンドを送出する（ステップ５０７）。
【００４６】
ＣＭアクセス制御部１０４はＡＣＫ信号を受けると、パケットバッファ３０３からデータを読み出し、セレクタ３０２、パスＩＦ３０１を介してアクセスパス０：１３５へ送出する。セレクタ部１３は、アクセスパス０：１３５を通して送られてきたデータを、パスＩＦ３０１及びセレクタ３０６を介してアクセスパス１：１３６へ送出する（ステップ５０９）。
【００４７】
ＣＭコントローラ１０７内のデータ転送制御部３１５は、制御線３：２１３によってＲＥＱ信号を受け取ると、次にアクセスパス１：１３６を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行い（ステップ５０８）、セレクタ３０４を切り替える。アクセスパス１：１３６を通して送られてくるデータはパケットバッファ３０３に格納する。アービトレーションの結果、メモリモジュール１０９へのアクセス権を得たら、メモリの制御情報をメモリ制御部３０７へ送出し、メモリアクセスのための前処理を行う（ステップ５１０）。次に、パケットバッファ３０３からデータを読み出し、セレクタ３０４を介してメモリモジュール１０９へ書き込む（ステップ５１１）。
【００４８】
メモリモジュール１０９へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部３１５においてアクセス状況を示すステータス（ＳＴＡＴＵＳ）を生成する（ステップ５１２）。次に、ステータスをセレクタ部１３を介してＣＭアクセス制御部１０４へ送出する（ステップ５１３）。セレクタ部１３内のデータ転送制御部３１５はステータスを受け取ると、ＣＭコントローラ１０７へのＲＥＱ信号をオフする（ステップ５１４）。ＣＭアクセス制御部１０４内のデータ転送制御部３１０はステータスを受け取ると、セレクタ部１３へのＲＥＱ信号をオフする（ステップ５１５）。セレクタ部１３内のデータ転送制御部３１５はＣＭアクセス制御部１０４からのＲＥＱ信号のオフを確認すると、ＣＭアクセス制御部１０４へのＡＣＫ信号をオフする（ステップ５１６）。
【００４９】
ＣＭアクセス制御部１０４内のデータ転送制御部３１０はステータスを受け取ると、制御線１：２１１により、ホストＩＦ１０２あるいはドライブＩＦ１０３へキャッシュメモリ部１４へのアクセスの終了を報告する。
【００５０】
キャッシュメモリ部１４からデータを読み出す場合の、ＣＭアクセス制御部１０４からＣＭコントローラ１０７へのアクセスの流れは、ステップ５０１から５０８までとステップ５１２以降は、データの書き込みの場合と同じである。
【００５１】
ここでＣＭアクセス制御部１０４は、ステップ５０５でＡＣＫ信号を受けると、データの受信待ち状態に入る。
【００５２】
ステップ５０８でメモリアクセス権を得ると、ＣＭコントローラ１０７はメモリモジュール１０９からデータを読み出し、セレクタ３０４、パスＩＦ３０１を介してアクセスパス１：１３６にデータを送出する。
【００５３】
セレクタ部１３は、アクセスパス１：１３６を通してデータを受信すると、パスＩＦ３０１及びセレクタ３０６を介してアクセスパス０：１３５にデータを送出する。
【００５４】
ＣＭアクセス制御部１０４は、アクセスパス０：１３５を通してデータを受信すると、セレクタ３０２、データ線２１０を介してホストＩＦ１０２あるいはドライブＩＦ１０３へデータを送出する。
【００５５】
図５は、ＳＭアクセス制御部１０５内の構成を示している。ＳＭアクセス制御部１０４は、セレクタ３０２と、アドレス、コマンド、データを一時格納するパケットバッファ３０３と、ＳＭコントローラ１０８に繋がるアクセスパス２：１３７とのパスＩＦ３０１と、データのエラーチェック部３００と、データ転送制御部３１０を有する。セレクタ３０２の２つのポートはデータ線２２０でマイクロプロセッサ１０１に接続される。また、セレクタ３０２の他の２つのポートはパスＩＦ３０１に接続される。パスＩＦ３０１はアクセスパス２：１３７でＳＭコントローラ１０８に接続される。データ転送制御部３１０は、制御線５：２２１でマイクロプロセッサ１０１に接続され、制御線６：２２２でＳＭコントローラ１０８内のデータ転送制御部３１５に接続される。また、データ転送制御部３１０は、アービタ３０８によりマイクロプロセッサ１０１からのアクセス要求のアービトレーションを行い、セレクタ３０２の切り替えを行う。
【００５６】
図８は、共有メモリ部１５内の構成を示している。共有メモリ部１５は、ＳＭコントローラ１０８とメモリモジュール１０９を有する。ＳＭコントローラ１０８は、ＳＭアクセス制御部１０５に繋がるアクセスパス２：１３７との４つのパスＩＦ３０１と、セレクタ３０９と、データを一時格納するパケットバッファ３０３と、データのエラーチェック部３００と、メモリモジュール１０９へのアクセスを制御するメモリ制御部３０７と、ＳＭアクセス制御部１０５から送出されたアドレス及びコマンドを解析するａｄｒ、ｃｍｄ解析部３０５と、データ転送制御部３１５を有する。データ転送制御部３１５は、制御線６：２２２でＳＭアクセス制御部１０５内のデータ転送制御部３１０に接続される。また、データ転送制御部３１５は、アービタ３０８により、ａｄｒ、ｃｍｄ解析部３０５で解析した４本のアクセスパス２：１３７からのアクセス要求のアービトレーションを行い、セレクタ３０９の切り替えを行う。
【００５７】
ａｄｒ、ｃｍｄ解析部３０５は、バッファと、ａｄｒ抽出部と、ｃｍｄ抽出部を有する（図示していない）。ａｄｒ、ｃｍｄ解析部３０５では、ＳＭコントローラ１０８に接続される４本のアクセスパス２：１３７それぞれに１つずつ割り当てられたバッファに、アドレス、コマンドを格納する。ａｄｒ抽出部及びｃｍｄ抽出部では、アクセスするメモリのアドレスとアクセスの種類を割り出し、メモリ制御部３０７へ送出する。また、４本のアクセスパス２：１３７からのアクセス要求をデータ転送制御部３１５内のアービタ３０８へ送出する。
【００５８】
次に、共有メモリ部１５へのアクセス時の手順について述べる。共有メモリ部１５へアクセスする場合、マイクロプロセッサ１０１は、制御線５：２２１によりＳＭアクセス制御部１０５内のデータ転送制御部３１０へアクセス開始を示す信号を送出する。それとともに、データ線２２０を通してアドレス、コマンド、データ（データの書き込み時のみ）を送出する。
【００５９】
ＳＭアクセス制御部１０５は、データ線２２０を通して送られてきたアドレス、コマンド、データ（データの書き込み時のみ）をパケットバッファ３０３に格納する。データ転送制御部３１０はアービトレーションを行ってパスＩＦ３０１の使用権を決定し、セレクタ３０２を切り替える。
【００６０】
図１０は、共有メモリ部１５へデータを書き込む場合の、ＳＭアクセス制御部１０５からＳＭコントローラ１０８へのアクセスの流れを示している。ＳＭアクセス制御部１０５内のデータ転送制御部３１０は、アービトレーションによってアクセスパス２：１３７の使用権が決定されると、制御線６：２２２によってＳＭコントローラ１０８へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ６０１）。続いて、アドレス、コマンド、及びデータを連続して送出する（ステップ６０２）。
【００６１】
ＳＭコントローラ１０８内のデータ転送制御部３１５は、制御線６：２２２によってＲＥＱ信号を受け取ると、次にアクセスパス２：１３７を通して送られてくるアドレス、コマンド、及びデータを受信する。アドレスとコマンドは、ａｄｒ、ｃｍｄ解析部３０５で解析し、アクセス要求に基づいてアービトレーションを行い（ステップ６０３）、セレクタ３０９を切り替える。データはパケットバッファ３０３に格納する。アービトレーションの結果、メモリモジュール１０９へのアクセス権を得たら、メモリの制御情報をメモリ制御部３０７へ送出し、メモリアクセスのための前処理を行う（ステップ６０４）。次に、パケットバッファ３０３からデータを読み出し、セレクタ３０９を介してメモリモジュール１０９へ書き込む（ステップ６０５）。
【００６２】
メモリモジュール１０９へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部３１５においてアクセス状況を示すステータス（ＳＴＡＴＵＳ）を生成する（ステップ６０６）。次に、ステータスをＳＭアクセス制御部１０５へ送出する（ステップ６０７）。ＳＭアクセス制御部１０５内のデータ転送制御部３１０はステータスを受け取ると、ＳＭコントローラ１０８へのＲＥＱ信号をオフする（ステップ６０８）。
【００６３】
ＳＭアクセス制御部１０５内のデータ転送制御部３１０はステータスを受け取ると、制御線５：２２１により、マイクロプロセッサ１０１へ共有メモリ部１５へのアクセスの終了を報告する。
【００６４】
共有メモリ部１５からデータを読み出す場合のＳＭアクセス制御部１０５からＳＭコントローラ１０８へのアクセスの流れは、ステップ６０１から６０４までとステップ６０６以降は、データの書き込みの場合と同じである。
【００６５】
ステップ６０４でメモリアクセスの前処理を行った後、ＳＭコントローラ１０８はメモリモジュール１０９からデータを読み出し、セレクタ３０９、パスＩＦ３０１を介してアクセスパス２：１３７にデータを送出する。
【００６６】
ＳＭアクセス制御部１０５は、アクセスパス２：１３７を通してデータを受信すると、セレクタ３０２、データ線２２０を介してマイクロプロセッサ１０１へデータを送出する。
【００６７】
本実施例のディスクアレイ制御装置１では、ホストコンピュータ５０とのチャネルを２つ有するチャネルＩＦ部１２を複数搭載しており、それらのチャネルをそれぞれ異なるホストコンピュータに接続することが可能である。そうした場合、ホストコンピュータに接続した各チャネルからの要求全てを並列に処理する必要がある。
【００６８】
ところでディスクアレイ制御装置１では、ホストコンピュータ５０へデータを読み出す場合、磁気ディスク装置２０に格納されたデータをディスクＩＦ部１２を介してキャッシュメモリ部１４へ書き込み、そのデータをキャッシュメモリ部１４から読み出して、チャネルＩＦ部１１を介してホストコンピュータ５０へ送る。またホストコンピュータ５０からディスクアレイ制御装置１へデータを書き込む場合は、ホストコンピュータ５０からチャネルＩＦ部１２へ送られてきたデータをキャッシュメモリ部１４へ書き込み、そのデータをキャッシュメモリ部１４から読み出して、ディスクＩＦ部１２を介して磁気ディスク装置２０に書き込む。さらにデータのパリティを生成して磁気ディスク装置２０に書き込むため、ディスクＩＦ部１２とキャッシュメモリ部１４間でさらに２〜３回のアクセスが行われる。
【００６９】
したがって、ホストコンピュータに接続した各チャネルからの要求全てを並列に処理するためには、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４間のスループットをホストコンピュータ５０とチャネルＩＦ部１１間の最大のスループットの２倍以上にしなければならない。
【００７０】
本実施例では、ＣＭアクセス制御部１０４とＣＭコントローラ１０７間のアクセスパスの帯域幅、及びＣＭコントローラ１０７とメモリモジュール１０９間の全帯域幅を、チャネルＩＦ部１１とホストコンピュータ５０間の最大の帯域幅の２倍以上に設定する。これにより、全チャネルＩＦ部１１を並列に動作させることが可能となる。
【００７１】
本実施例によれば、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４間のスループットを高くすること、チャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５間のスループットを高く、且つアクセス時間を短くすることの両方が可能となる。これによって、スループットが高く、且つ応答時間の短いディスクアレイ制御装置を提供できる。
【００７２】
ここで、図１５に示すように、チャネルＩＦ部１１及びディスクＩＦ部１２とキャッシュメモリ部１４間をスイッチ（ＳＷ）１６を用いた相互結合網１４０で接続する。この場合にも、図１に示したセレクタ部１３を介して接続した構成と同様に、キャッシュメモリ部１４へ複数のアクセスパスを設けることができるため、スループットを高めることが可能となる。
【００７３】
また図１６に示すように、 １つのＣＭアクセス制御部１０４へ接続されるアクセスパス０：１３５の本数を図１の構成の倍の４本に増やしたディスクアレイ制御装置１においても、本実施例を実施する上で問題はない。ホストＩＦ及びドライブＩＦとして、今後はファイバーチャネル等のスループットが１００ＭＢ／ｓ以上の高速ＩＦが使用されることが多くなると考えられる。チャネルＩＦ部１１及びディスクＩＦ部１２でのスループットのバランスを考えると、１つのＣＭアクセス制御部１０４に繋がる全アクセスパス０：１３５のスループットは、チャネルＩＦ部１１内の全ホストＩＦ１０２、またはディスクＩＦ部１２内の全ドライブＩＦ１０３のスループットと同等以上にする必要がある。上記のようにファイバチャネル等の高速ＩＦを使用する場合は、図１６に示すように、１つのＣＭアクセス制御部１０４に繋がるアクセスパス０：１３５の本数を増やすことで、アクセスパス０：１３５のスループットをホストＩＦ１０２あるいはドライブＩＦ１０３のスループット以上にすることができる。
【００７４】
なお、図１５及び図１６のディスクアレイ制御装置では、耐障害性の向上という観点から、セレクタ部１３、キャッシュメモリ部１４、及び共有メモリ部１５をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。
【００７５】
［実施例２］
図１において、２つのキャッシュメモリ部１４間で、メモリ領域の全部または、一部を二重化し、キャッシュメモリ部１４へのデータの書き込み時に二重化した２つの領域に同じデータを書き込むことにより、データの信頼性を上げることが可能となる。
【００７６】
二重化した２つのキャッシュメモリ部１４へデータを書き込む場合の手順は以下のようになる。
【００７７】
アクセス開始の指示を受けたホストＩＦ１０２あるいはドライブＩＦ１０３は、制御線１：２１１によりＣＭアクセス制御部１０４内のデータ転送制御部３１０へアクセス開始を示す信号を送出する。それとともに、データ線２１０を通して２つのアドレス、コマンドと、１つのデータを送出する。
【００７８】
ＣＭアクセス制御部１０４は、データ線２１０を通して送られてきた２つのアドレス、コマンドと、１つのデータをパケットバッファ３０３に格納する。データ転送制御部３１０はアービトレーションを行ってパスＩＦ３０１の使用権を決定し、セレクタ３０２を切り替える。
【００７９】
図１１は、二重化した２つのキャッシュメモリ部１４へデータを書き込む場合の、ＣＭアクセス制御部１０４から２つのＣＭコントローラａ、ｂ：１０７へのアクセスの流れを示している。ＣＭアクセス制御部１０４内のデータ転送制御部３１０は、アービトレーションによってアクセスパス０：１３５の使用権が決定されると、制御線２：２１２によってセレクタ部１３内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ７０１）。続いて、アドレス及びコマンドを２つ連続して送出する（ステップ７０２）。
【００８０】
セレクタ部１３内のデータ転送制御部３１５は、ＣＭアクセス制御部１０４からＲＥＱ信号を受け取ると、次にアクセスパス０：１３５を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行う（ステップ７０３）。アービトレーションの結果、ＣＭコントローラａ、ｂ：１０７への２本のアクセスパス１：１３６への接続権の両方を得たら、データ転送制御部３１５はセレクタ３０６を切り替える（ステップ７０４）とともに、制御線２：２１２により、ＣＭアクセス制御部１０４内のデータ転送制御部３１０へ、ＣＭコントローラａ、ｂ：１０７への接続権が得られたことを示す信号（ＡＣＫ）を返す（ステップ７０５）。次にデータ転送制御部３１５は、制御線３：２１３によって２つのＣＭコントローラ１０７内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ７０６ａ、７０６ｂ）。続いて、ＣＭコントローラａ、ｂ：１０７へアドレス及びコマンドを１つずつ送出する（ステップ７０７ａ、７０７ｂ）。
【００８１】
ＣＭアクセス制御部１０４はＡＣＫ信号を受けると、パケットバッファ３０３からデータを読み出し、セレクタ３０２、パスＩＦ３０１を介してアクセスパス０：１３５へ送出する（ステップ７０９）。セレクタ部１３は、アクセスパス０：１３５を通して送られてきた１つのデータを、パスＩＦ３０１及びセレクタ３０６を介して２つのアクセスパス１：１３６の両方へ送出する（ステップ７０９ａ、７０９ｂ）。
【００８２】
ＣＭコントローラａ、ｂ：１０７内のデータ転送制御部３１５は、制御線３：２１３によってＲＥＱ信号を受け取ると、次にアクセスパス１：１３６を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行い（ステップ７０８ａ、７０８ｂ）、セレクタ３０４を切り替える。アクセスパス１：１３６を通して送られてくるデータはパケットバッファ３０３に格納する。アービトレーションの結果、メモリモジュール１０９へのアクセス権を得たら、メモリの制御情報をメモリ制御部３０７へ送出し、メモリアクセスのための前処理を行う（ステップ７１０ａ、７１０ｂ）。次に、パケットバッファ３０３からデータを読み出し、セレクタ３０４を介してメモリモジュール１０９へ書き込む（ステップ７１１ａ、７１１ｂ）。
【００８３】
メモリモジュール１０９へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部３１５においてアクセス状況を示すステータス（ＳＴＡＴＵＳ）を生成する（ステップ７１２ａ、７１２ｂ）。次に、ステータスをセレクタ部１３を介してＣＭアクセス制御部１０４へ送出する（ステップ７１３ａ、７１３ｂ）。セレクタ部１３内のデータ転送制御部３１５はステータスを受け取ると、ＣＭコントローラａ、ｂ：１０７へのＲＥＱ信号をそれぞれオフする（ステップ７１４ａ、７１４ｂ）。また、セレクタ部１３はＣＭコントローラａ、ｂ：１０７の両方からステータスを受け取ったら、それらを続けてＣＭアクセス制御部へ送出する（ステップ７１３）。ＣＭアクセス制御部１０４内のデータ転送制御部３１０は２つのステータスを受け取ると、セレクタ部１３へのＲＥＱ信号をオフする（ステップ７１５）。セレクタ部１３内のデータ転送制御部３１５はＣＭアクセス制御部１０４からのＲＥＱ信号のオフを確認すると、ＣＭアクセス制御部１０４へのＡＣＫ信号をオフする（ステップ７１６）。
【００８４】
ＣＭアクセス制御部１０４内のデータ転送制御部３１０はステータスを受け取ると、制御線１：２１１により、ホストＩＦ１０２あるいはドライブＩＦ１０３へキャッシュメモリ部１４へのアクセスの終了を報告する。
【００８５】
上記のように二重化したキャッシュメモリ部１４にデータを二重に書き込む場合、二重に書き込むデータの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐ必要がある。本実施例では、共有メモリ部１５にキャッシュメモリ部１４のディレクトリを格納し、キャッシュメモリ部１４にアクセスする前に必ず、共有メモリ部１５に格納したディレクトリにアクセス中を示すビットを立てる。これにより、キャッシュメモリ部１４内の同じアドレスには同時に１つのアクセス要求しか発行されないため、二重に書き込むデータの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐことができる。
【００８６】
［実施例３］
ディスクアレイ制御装置１では、キャッシュメモリ部１４を複数設けた場合、あるキャッシュメモリ部１４から別のキャッシュメモリ部１４へデータをコピーする機能が要求される。この機能は、以下に述べる手順で実現できる。
【００８７】
アクセス開始の指示を受けたホストＩＦ１０２あるいはドライブＩＦ１０３は、制御線１：２１１によりＣＭアクセス制御部１０４内のデータ転送制御部３１０へアクセス開始を示す信号を送出する。それとともに、データ線２１０を通して２つのアドレス、コマンドを送出する。２つのうちの１つのアドレス及びコマンドは、コピー元のアドレスとリードコマンドで、もう１つのアドレス及びコマンドはコピー先のアドレスとライトコマンドである。ここでは、ＣＭコントローラａ：１０７をコピー元、ＣＭコントローラｂをコピー先として説明する。
【００８８】
ＣＭアクセス制御部１０４は、データ線２１０を通して送られてきた２つのアドレス、コマンドをパケットバッファ３０３に格納する。データ転送制御部３１０はアービトレーションを行ってパスＩＦ３０１の使用権を決定し、セレクタ３０２を切り替える。
【００８９】
図１２は、２つのキャッシュメモリ部間でデータをコピーする場合の、ＣＭアクセス制御部１０４からＣＭコントローラａ、ｂ：１０７へのアクセスの流れを示している。ＣＭアクセス制御部１０４内のデータ転送制御部３１０は、アービトレーションによってアクセスパス０：１３５の使用権が決定されると、制御線２：２１２によってセレクタ部１３内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ８０１）。続いて、アドレス及びコマンドを２つ連続して送出する（ステップ８０２）。
【００９０】
セレクタ部１３内のデータ転送制御部３１５は、ＣＭアクセス制御部１０４からＲＥＱ信号を受け取ると、次にアクセスパス０：１３５を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行う（ステップ８０３）。アービトレーションの結果、ＣＭコントローラａ、ｂ：１０７への２つのアクセスパス１：１３６への接続権の両方を得たら、データ転送制御部３１５はセレクタ３０６を切り替える（ステップ８０４）とともに、制御線２：２１２により、ＣＭアクセス制御部１０４内のデータ転送制御部３１０へ、ＣＭコントローラａ、ｂ：１０７両方への接続権が得られたことを示す信号（ＡＣＫ）を返す（ステップ８０５）。次にデータ転送制御部３１５は、制御線３：２１３によってＣＭコントローラａ、ｂ：１０７内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ８０６ａ、８０６ｂ）。続いて、ＣＭコントローラａ、ｂ：１０７へそれぞれのアドレス及びコマンドを送出する（ステップ８０７ａ、８０７ｂ）。
【００９１】
ＣＭアクセス制御部１０４はＡＣＫ信号を受けると、アクセスの終了を知らせるステータスの受信待ち状態に入る。
【００９２】
コピー元のＣＭコントローラａ：１０７内のデータ転送制御部３１５は、制御線３：２１３によってＲＥＱ信号を受け取ると、次にアクセスパス１：１３６を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行い（ステップ８０８）、セレクタ３０４を切り替える。アービトレーションの結果、メモリモジュール１０９へのアクセス権を得たら、メモリの制御情報をメモリ制御部３０７へ送出し、メモリアクセスのための前処理を行う（ステップ８０９）。次に、メモリモジュール１０９からデータを読み出し（ステップ８１０）、セレクタ３０４を介してアクセスパス１：１３６へ送出する（ステップ８１１ａ）。
【００９３】
セレクタ部１３は、アクセスパス１：１３６を通してＣＭコントローラａ：１０７から送られてきたデータをＣＭコントローラｂに繋がるアクセスパス１：１３６へ送出する。（ステップ８１１ｂ）。
【００９４】
ＣＭコントローラｂ：１０７内のデータ転送制御部３１５は、制御線３：２１３によってＲＥＱ信号を受け取ると、次にアクセスパス１：１３６を通して送られてくるアドレス及びコマンドを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析する。その後、データを受信し始めるのを待って、メモリアクセスのアービトレーションに参加する（ステップ８１２）。アクセスパス１：１３６を通して送られてくるデータはパケットバッファ３０３に格納する。アービトレーションの結果、メモリモジュール１０９へのアクセス権を得たら、メモリの制御情報をメモリ制御部３０７へ送出し、メモリアクセスのための前処理を行う（ステップ８１３）。次に、パケットバッファ３０３からデータを読み出し、セレクタ３０４を介してメモリモジュール１０９へ書き込む（ステップ８１４）。
【００９５】
ＣＭコントローラａ、ｂ：１０７は、それぞれＣＭメモリモジュール１０９へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部３１５においてアクセス状況を示すステータス（ＳＴＡＴＵＳ）を生成する（ステップ８１５、８１８）。次に、ステータスをセレクタ部１３へ送出する（ステップ８１６、８１９）。
【００９６】
セレクタ部１３内のデータ転送制御部３１５はステータスを受け取ると、ＣＭコントローラａ、ｂ：１０７へのＲＥＱ信号をそれぞれオフする（ステップ８１７、８２１）。また、セレクタ部１３は２つのＣＭコントローラａ、ｂ：１０７の両方からステータスを受け取ったら、それらを続けてＣＭアクセス制御部へ送出する（ステップ８２０）。ＣＭアクセス制御部１０４内のデータ転送制御部３１０は２つのステータスを受け取ると、セレクタ部１３へのＲＥＱ信号をオフする（ステップ８２２）。セレクタ部１３内のデータ転送制御部３１５はＣＭアクセス制御部１０４からのＲＥＱ信号のオフを確認すると、ＣＭアクセス制御部１０４へのＡＣＫ信号をオフする（ステップ８２３）。
【００９７】
ＣＭアクセス制御部１０４内のデータ転送制御部３１０はステータスを受け取ると、制御線１：２１１により、ホストＩＦ１０２あるいはドライブＩＦ１０３へキャッシュメモリ部１４へのアクセスの終了を報告する。
【００９８】
ディスクアレイ制御装置１ではまた、１つのキャッシュメモリ部１４内のあるアドレスから別のアドレスへデータをコピーする機能も要求される。
【００９９】
この機能は、図９で示したデータの書き込み時の手順において、ステップ５１１のメモリモジュール１０９へのライトアクセスの代わりに、メモリモジュール１０９からデータを読み出してＣＭコントローラ１０７内のパケットバッファ３０３に格納し、続けてそのデータをメモリモジュール１０９へ書き込むという処理を行うことによってで実現できる。
【０１００】
［実施例４］
図１において、２つの共有メモリ部１５間で、メモリ領域の全部または、一部を二重化し、共有メモリ部１５へのデータの書き込み時に二重化した２つの領域に同じデータを書き込むことにより、データの信頼性を上げることが可能となる。
【０１０１】
二重化した２つの共有メモリ部１５へデータを書き込む場合の手順は、以下のようになる。
【０１０２】
マイクロプロセッサ１０１は、制御線５：２２１によりＳＭアクセス制御部１０５内のデータ転送制御部３１０へアクセス開始を示す信号を送出する。それとともに、データ線２２０を通して２つのアドレス、コマンドと、１つのデータを送出する。
【０１０３】
ＳＭアクセス制御部１０５は、データ線２２０を通して送られてきた２つのアドレス、コマンドと、１つのデータをパケットバッファ３０３に格納する。データ転送制御部３１０はアービトレーションを行ってパスＩＦ３０１の使用権を決定し、セレクタ３０２を切り替える。
【０１０４】
図１３は、二重化した２つの共有メモリ部１５へデータを書き込む場合の、ＳＭアクセス制御部１０５から２つのＳＭコントローラ１０８へのアクセスの流れを示している。２つの共有メモリ部を二重化する場合、一方をマスタ、もう一方をスレーブに設定する。ＳＭアクセス制御部１０５内のデータ転送制御部３１０は、アービトレーションによって、まずマスタ側のＳＭコントローラ１０８へのアクセスパス２：１３７の使用権を決定し、制御線６：２２２によってマスタ側のＳＭコントローラ１０８内のデータ転送制御部３１５へアクセス開始を示す信号（ＲＥＱ）を出す（ステップ９０１）。続いて、アドレス、コマンド、及びデータを連続して送出する（ステップ９０２）。
【０１０５】
マスタ側のＳＭコントローラ１０８内のデータ転送制御部３１５は、制御線６：２２２によってＲＥＱ信号を受け取ると、次にアクセスパス２：１３７を通して送られてくるアドレス、コマンド、及びデータを受信し、ａｄｒ、ｃｍｄ解析部３０５で解析したアクセス要求に基づいてアービトレーションを行い（ステップ９０３）、セレクタ３０９を切り替える。データはパケットバッファ３０３に格納する。アービトレーションの結果、メモリモジュール１０９へのアクセス権を得たら、メモリの制御情報をメモリ制御部３０７へ送出し、メモリアクセスのための前処理を行う（ステップ９０４）。次に、パケットバッファ３０３からデータを読み出し、セレクタ３０９を介してメモリモジュール１０９へ書き込む（ステップ９０５）。
【０１０６】
メモリモジュール１０９へのアクセスが終了すると、メモリアクセスの後処理を行い、データ転送制御部３１５においてアクセス状況を示すステータス（ＳＴＡＴＵＳ）を生成する（ステップ９０６）。次に、ステータスをＳＭアクセス制御部１０５へ送出する（ステップ９０７）。
【０１０７】
ＳＭアクセス制御部１０５はステータスを受け取ったら、マスタ側のＳＭコントローラ１０８へのアクセスパス２：１３７の使用権を開放せずに、アービトレーションによって、スレーブ側のＳＭコントローラ１０８へのアクセスパス２：１３７の使用権を決定する。その後のスレーブ側のＳＭコントローラ１０８へのアクセス手順（ステップ９０８〜９１４）は、マスタ側のＳＭコントローラ１０８へのアクセス手順（ステップ９０１〜９０７）と同様である。
【０１０８】
ＳＭアクセス制御部１０５内のデータ転送制御部３１０はスレーブ側のＳＭコントローラ１０８からステータスを受け取ると、マスタ側とスレーブ側両方のＳＭコントローラ１０８へのＲＥＱ信号をオフする（ステップ７１５ａ、７１５ｂ）。
【０１０９】
二重化した共有メモリ部１５にデータを二重に書き込む場合、上記のように共有メモリ部１５をマスタとスレーブに分け、マスタ側、スレーブ側の順でデータを書き込み、スレーブ側へのデータの書き込みが終わるまで両方のアクセスパス２：１３７を開放しない。これによりデータを書き込む順番が保証され、二重に書き込むデータの一方のデータの書き込み処理を行っている間に、もう一方のデータが他のアクセスパスからの書き込み要求によって書き換えられるのを防ぐことができる。
【０１１０】
ＳＭアクセス制御部１０５内のデータ転送制御部３１０はステータスを受け取ると、制御線５：２２１により、マイクロプロセッサ１０１へ共有メモリ部１５へのアクセスの終了を報告する。
【０１１１】
［実施例５］
図１４に、実施例１のディスクアレイ制御装置１のチャネルＩＦ部１１、ディスクＩＦ部１２、セレクタ部１３、キャッシュメモリ部１４、共有メモリ部１５を実装するときの構成を示す。
【０１１２】
チャネルＩＦ部１１、ディスクＩＦ部１２、セレクタ部１３、キャッシュメモリ部１４、共有メモリ部１５は、それぞれ独立したパッケージ（ＰＫ）、すなわち、チャネルＩＦＰＫ１、ディスクＩＦＰＫ２、セレクタＰＫ３、メモリＰＫ４にそれぞれ実装する。異なるキャッシュメモリ部１４は、異なるパッケージ上に実装する。また、異なる共有メモリ部１５も、異なるパッケージ上に実装する。１つのキャッシュメモリ部１４と１つの共有メモリ部１５は同一のパッケージ上に実装しても問題ない。図１４では、１つのキャッシュメモリ部１４と１つの共有メモリ部１５を同一のメモリＰＫ４上に実装した例を示している。
【０１１３】
チャネルＩＦＰＫ１、ディスクＩＦＰＫ２、セレクタＰＫ３、メモリＰＫ４は、プラッタ５上に実装し、それを筐体に搭載する。
【０１１４】
ここで、各ＰＫをプラッタ５に実装するときには、セレクタＰＫ３を中心付近より外側、好ましくはプラッタの両端に配置することが重要となる。このような配置により、各ＰＫ間を結ぶ線をプラッタ５上に配線する際、プラッタ５全体にわたって配線の密度を均一にでき、プラッタ上の配線を容易になる。
【０１１５】
本実施例では、セレクタ部１３をセレクタＰＫ３に実装して、プラッタ５の両端に配置するとした。しかし、セレクタ部１３をパッケージに実装せず、プラッタの両端に直接実装しても問題ない。
【０１１６】
［実施例６］
図１に示す実施例１のディスクアレイ制御装置１において、ＳＭアクセス制御部１０５とＳＭコントローラ１０８間をアクセスパス２：１３７で接続する代わりに、図７に示すように、２本の共有バス１３０を介して接続する。ＳＭアクセス制御部１０５からは、２本の共有バス１３０それぞれに１本ずつ接続パスを設ける。また、ＳＭコントローラ１０８からも、２本の共有バス１３０それぞれに１本ずつ接続パスを設ける。ＳＭアクセス制御部１０５及びＳＭコントローラ１０８は、それぞれ２つのアービタを有している。２つのアービタはそれぞれ２本の共有バスのアービトレーション用のアービタである。ＳＭアクセス制御部１０５からＳＭコントローラ１０８へのアクセスの際は、複数のアービタの内の１つがマスタとなり、共有バス１３０の使用権のアービトレーションを行う。そして、使用権を得たＳＭアクセス制御部１０５がＳＭコントローラ１０８にアクセスを行う。また、アービタをＳＭアクセス制御部１０５及びＳＭコントローラ１０８内に設ける代わりに、独立した回路として共有バス１３０に直接接続しても問題ない。
【０１１７】
共有バス接続では、バスのデータ幅を広げることによりデータ転送速度を上げることが可能であり、共有メモリ部１５へのアクセス時間を短縮可能である。
【０１１８】
上述したように、図１におけるアクセスパス２：１３７のデータ幅は、アクセスパス０：１３５のデータ幅よりも２倍以上小さくすることができるので、図１のようにチャネルＩＦ部１１及びディスクＩＦ部１２と共有メモリ部１５との間をスター接続（１対１接続）しても、共有メモリ部を実装するLSIのピンネックの問題が生じるケースは少ない。とはいえ、アクセスパス２：１３７の本数が増え過ぎてアクセスパス２：１３７を実装できないという問題が生じる可能性もある。そうした場合、本実施例の共有バス接続が有効となる。
【０１１９】
なお、本実施例では、耐障害性の向上という観点から、セレクタ部１３、キャッシュメモリ部１４、及び共有メモリ部１５をそれぞれ二重化しているが、これらを二重化しなくても、上述の効果を得られることは言うまでもない。
【０１２０】
【発明の効果】
本発明によれば、チャネルＩＦ部、ディスクＩＦ部−キャッシュメモリ間のアクセスパスについてはスループットを高くできる。また、チャネルＩＦ部、ディスクＩＦ部−共有メモリ間のアクセスパスについてはスループットを高くでき、かつアクセス時間を短くできる。これによって、スループットが高く、かつ応答時間の短いディスクアレイ制御装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明によるディスクアレイ制御装置の構成を示す図。
【図２】従来のディスクアレイ制御装置の構成を示す図。
【図３】従来のディスクアレイ制御装置の他の構成を示す図。
【図４】本発明によるディスクアレイ制御装置内のＣＭアクセス制御部の構成を示す図。
【図５】本発明によるディスクアレイ制御装置内のＳＭアクセス制御部の構成を示す図。
【図６】本発明によるディスクアレイ制御装置内のセレクタ部の構成を示す図。
【図７】本発明によるディスクアレイ制御装置内のキャッシュメモリ部の構成を示す図。
【図８】本発明によるディスクアレイ制御装置内の共有メモリ部の構成を示す図。
【図９】キャッシュメモリ部へのデータの書き込み時の手順を示す図。
【図１０】共有メモリ部へのデータの書き込み時の手順を示す図。
【図１１】二重化した２つのキャッシュメモリ部へデータを二重に書き込む時の手順を示す図。
【図１２】１つのキャッシュメモリ部から別のキャッシュメモリ部へデータをコピーする時の手順を示す図。
【図１３】二重化した２つの共有メモリ部へデータを二重に書き込む時の手順を示す図。
【図１４】本発明によるディスクアレイ制御装置内の実装の構成を示す図。
【図１５】本発明によるディスクアレイ制御装置内の他の構成を示す図。
【図１６】本発明によるディスクアレイ制御装置内の他の構成を示す図。
【図１７】本発明によるディスクアレイ制御装置の構成を示す図。
【符号の説明】
１…ディスクアレイ制御装置、１１…チャネルＩＦ部、１２…ディスクＩＦ部、１３…セレクタ部、１４…キャッシュメモリ部、１５…共有メモリ部、２０…磁気ディスク装置、５０…ホストコンピュータ、１０１…マイクロプロセッサ、１０２…ホストＩＦ、１０３…ドライブＩＦ、１０４…ＣＭアクセス制御部、１０５…ＳＭアクセス制御部、１０６…内部バス、１０７…ＣＭコントローラ、１０８…ＳＭコントローラ、１０９…メモリモジュール、１３５…アクセスパス０、１３６…アクセスパス１、１３７…アクセスパス２。
Claims (10)
- ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記磁気ディスク装置に対しリード／ライトされるデータを一時的に格納するキャッシュメモリ部と、前記チャネルインターフェース部及び前記ディスクインターフェース部と前記キャッシュメモリ部との間のデータ転送の転送先に関する制御情報を格納する共有メモリ部とを有し、各チャネルインターフェース部は、前記ホストコンピュータとのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行し、各ディスクインターフェース部は、前記磁気ディスク装置とのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行するディスクアレイ制御装置において、
前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間は、当該複数のチャネルインターフェース部及び当該複数のディスクインターフェース部と当該キャッシュメモリ部の外部において、それぞれセレクタ部を介して接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間は、当該複数のチャネルインターフェース部及び当該複数のディスクインターフェース部と当該共有メモリ部の外部において、それぞれセレクタ部を介さずに接続されていることを特徴とするディスクアレイ制御装置。 - 前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれは直接接続されていることを特徴とする請求項１に記載のディスクアレイ制御装置。
- 前記複数のチャネルインターフェース部、前記複数のディスクインターフェース部、及び前記共有メモリ部は共有バスに接続されていることを特徴とする請求項１に記載のディスクアレイ制御装置。
- ホストコンピュータとのインターフェースを有する複数のチャネルインターフェース部と、磁気ディスク装置とのインターフェースを有する複数のディスクインターフェース部と、前記磁気ディスク装置に対しリード／ライトされるデータを一時的に格納するキャッシュメモリ部と、前記チャネルインターフェース部及び前記ディスクインターフェース部と前記キャッシュメモリ部との間のデータ転送の転送先に関する制御情報を格納する共有メモリ部とを有し、各チャネルインターフェース部は、前記ホストコンピュータとのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行し、各ディスクインターフェース部は、前記磁気ディスク装置とのインターフェースと前記キャッシュメモリ部との間のデータ転送を実行するディスクアレイ制御装置において、
前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記キャッシュメモリ部との間はスイッチを用いた相互結合網によって接続され、前記複数のチャネルインターフェース部及び前記複数のディスクインターフェース部と前記共有メモリ部との間はそれぞれ直接接続されていることを特徴とするディスクアレイ制御装置。 - 前記各チャネルインターフェース部及び前記各ディスクインターフェース部と前記セレクタ部とは、それぞれ第１のアクセスパスにより接続され、前記セレクタ部と前記キャッシュメモリ部とは、第２のアクセスパスにより接続され、前記各チャネルインターフェース部及び前記各ディスクインターフェース部と前記共有メモリ部との間はそれぞれ第３のアクセスパスにより接続され、前記第２のアクセスパスの本数は、前記第３のアクセスパスの本数より少ないことを特徴とする請求項１に記載のディスクアレイ制御装置。
- 前記第１のアクセスパスの本数は、前記第２のアクセスパスの本数より多いことを特徴とする請求項５に記載のディスクアレイ制御装置。
- ホストコンピュータとの複数のインターフェース部と、磁気ディスク装置との複数のインターフェース部と、前記磁気ディスク装置のデータを一時的に格納する物理的に独立したキャッシュメモリ部と、データ転送の転送先に関する制御情報を格納する物理的に独立した共有メモリ部とを有し、前記ホストコンピュータとの各インターフェース部及び前記磁気ディスク装置との各インターフェース部は、それぞれマイクロプロセッサと、前記キャッシュメモリ部へのアクセスを制御するキャッシュメモリアクセス制御部と、前記共有メモリ部へのアクセスを制御する共有メモリアクセス制御部とを有するディスクアレイ制御装置において、
前記各キャッシュメモリアクセス制御部と前記キャッシュメモリ部との間は、セレクタ部を介してアクセスパスにより接続されており、前記各共有メモリアクセス制御部と前記共有メモリ部との間は、それぞれアクセスパスにより直接接続されていることを特徴とするディスクアレイ制御装置。 - ホストコンピュータとの複数のインターフェース部と、磁気ディスク装置との複数のインターフェース部と、前記磁気ディスク装置のデータを一時的に格納する物理的に独立したキャッシュメモリ部と、データ転送の転送先に関する制御情報を格納する物理的に独立した共有メモリ部とを有し、前記ホストコンピュータとの各インターフェース部及び前記磁気ディスク装置との各インターフェース部は、それぞれマイクロプロセッサと、前記キャッシュメモリ部へのアクセスを制御するキャッシュメモリアクセス制御部と、前記共有メモリ部へのアクセスを制御する共有メモリアクセス制御部とを有するディスクアレイ制御装置において、
前記各キャッシュメモリアクセス制御部と前記キャッシュメモリ部との間は、スイッチを用いた相互結合網によって接続されており、前記各共有メモリアクセス制御部と前記共有メモリ部との間は、それぞれアクセスパスにより直接接続されていることを特徴とするディスクアレイ制御装置。 - 前記各キャッシュメモリアクセス制御部と前記キャッシュメモリ部との間の前記アクセスパスの帯域幅を、前記ホストコンピュータと前記ホストコンピュータとのインターフェース部との間の最大の全帯域幅の２倍以上としたことを特徴とする請求項７または請求項８の何れかに記載のディスクアレイ制御装置。
- 前記共有メモリ部及び前記キャッシュメモリ部を複数有し、該複数の共有メモリ部及び前記複数のキャッシュメモリ部はそれぞれ二重化されていることを特徴とする請求項１乃至請求項９の何れかに記載のディスクアレイ制御装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26428698A JP4392877B2 (ja) | 1998-09-18 | 1998-09-18 | ディスクアレイ制御装置 |
| EP99114017A EP0987623A3 (en) | 1998-09-18 | 1999-07-19 | Disk array control device |
| US09/358,374 US6385681B1 (en) | 1998-09-18 | 1999-07-21 | Disk array control device with two different internal connection systems |
| US10/100,117 US6684295B2 (en) | 1998-09-18 | 2002-03-19 | Disk array control device with two different internal connection systems |
| US10/436,253 US7020731B2 (en) | 1998-09-18 | 2003-05-13 | Disk array control device with two different internal connection systems |
| US11/298,716 US7240139B2 (en) | 1998-09-18 | 2005-12-12 | Disk array control device with two different internal connection systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26428698A JP4392877B2 (ja) | 1998-09-18 | 1998-09-18 | ディスクアレイ制御装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003086908A Division JP2003263279A (ja) | 2003-03-27 | 2003-03-27 | ディスクアレイ制御装置 |
| JP2006154166A Division JP4526509B2 (ja) | 2006-06-02 | 2006-06-02 | ディスクアレイ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000099281A JP2000099281A (ja) | 2000-04-07 |
| JP4392877B2 true JP4392877B2 (ja) | 2010-01-06 |
Family
ID=17401064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26428698A Expired - Fee Related JP4392877B2 (ja) | 1998-09-18 | 1998-09-18 | ディスクアレイ制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US6385681B1 (ja) |
| EP (1) | EP0987623A3 (ja) |
| JP (1) | JP4392877B2 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999060471A1 (fr) * | 1998-05-18 | 1999-11-25 | Hitachi, Ltd. | Controleur de pile de disques |
| JP4392877B2 (ja) * | 1998-09-18 | 2010-01-06 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| JP2001256003A (ja) * | 2000-03-10 | 2001-09-21 | Hitachi Ltd | ディスクアレイ制御装置、そのディスクアレイ制御ユニットおよびその増設方法 |
| US6820171B1 (en) * | 2000-06-30 | 2004-11-16 | Lsi Logic Corporation | Methods and structures for an extensible RAID storage architecture |
| JP3578075B2 (ja) | 2000-10-13 | 2004-10-20 | 日本電気株式会社 | ディスクアレイ制御装置及びディスクアレイ制御方法 |
| JP2002123479A (ja) * | 2000-10-17 | 2002-04-26 | Hitachi Ltd | ディスク制御装置およびそのキャッシュ制御方法 |
| US6757753B1 (en) | 2001-06-06 | 2004-06-29 | Lsi Logic Corporation | Uniform routing of storage access requests through redundant array controllers |
| JP4209108B2 (ja) * | 2001-12-20 | 2009-01-14 | 株式会社日立製作所 | 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ |
| JP2003323261A (ja) | 2002-04-26 | 2003-11-14 | Hitachi Ltd | ディスク制御システム、ディスク制御装置、ディスクシステム、及びその制御方法 |
| JP4189171B2 (ja) | 2002-05-24 | 2008-12-03 | 株式会社日立製作所 | ディスク制御装置 |
| JP2004110503A (ja) | 2002-09-19 | 2004-04-08 | Hitachi Ltd | 記憶制御装置、記憶システム、記憶制御装置の制御方法、チャネル制御部、及びプログラム |
| JP4483168B2 (ja) * | 2002-10-23 | 2010-06-16 | 株式会社日立製作所 | ディスクアレイ制御装置 |
| US6957303B2 (en) * | 2002-11-26 | 2005-10-18 | Hitachi, Ltd. | System and managing method for cluster-type storage |
| JP2004220216A (ja) | 2003-01-14 | 2004-08-05 | Hitachi Ltd | Ｓａｎ／ｎａｓ統合型ストレージ装置 |
| US7360010B2 (en) * | 2003-04-14 | 2008-04-15 | Copan Systems, Inc. | Method and apparatus for storage command and data router |
| JP4413518B2 (ja) | 2003-04-16 | 2010-02-10 | 株式会社日立製作所 | 記憶デバイス制御装置、及び記憶デバイス制御装置の制御方法 |
| US7571280B2 (en) | 2003-04-25 | 2009-08-04 | Hitachi, Ltd. | Cluster-type storage system and managing method of the cluster-type storage system |
| US7461176B2 (en) | 2003-05-02 | 2008-12-02 | Hitachi, Ltd. | Method for initialization of storage systems |
| JP4060235B2 (ja) | 2003-05-22 | 2008-03-12 | 株式会社日立製作所 | ディスクアレイ装置及びディスクアレイ装置の制御方法 |
| JP2004348464A (ja) | 2003-05-22 | 2004-12-09 | Hitachi Ltd | ストレージ装置、及び通信信号の整形回路 |
| JP4462852B2 (ja) * | 2003-06-23 | 2010-05-12 | 株式会社日立製作所 | ストレージシステム及びストレージシステムの接続方法 |
| JP4371720B2 (ja) * | 2003-06-27 | 2009-11-25 | 株式会社日立製作所 | 記憶装置システム及び記憶装置システムの保守方法 |
| JP4468666B2 (ja) * | 2003-08-22 | 2010-05-26 | 富士通株式会社 | 二重書込機能を有する装置およびストレージ制御装置 |
| JP2005115603A (ja) * | 2003-10-07 | 2005-04-28 | Hitachi Ltd | 記憶デバイス制御装置及びその制御方法 |
| EP1533704A3 (en) | 2003-11-21 | 2007-03-07 | Hitachi, Ltd. | Read/write protocol for cache control units at switch fabric, managing caches for cluster-type storage |
| JP4400913B2 (ja) * | 2003-11-26 | 2010-01-20 | 株式会社日立製作所 | ディスクアレイ装置 |
| JP2005165441A (ja) * | 2003-11-28 | 2005-06-23 | Hitachi Ltd | ストレージ制御装置、及びストレージ制御装置の制御方法 |
| JP4156499B2 (ja) | 2003-11-28 | 2008-09-24 | 株式会社日立製作所 | ディスクアレイ装置 |
| JP4497918B2 (ja) * | 2003-12-25 | 2010-07-07 | 株式会社日立製作所 | ストレージシステム |
| JP4634049B2 (ja) * | 2004-02-04 | 2011-02-16 | 株式会社日立製作所 | ディスクアレイ装置における異常通知制御 |
| JP4441286B2 (ja) * | 2004-02-10 | 2010-03-31 | 株式会社日立製作所 | ストレージシステム |
| JP4405277B2 (ja) | 2004-02-16 | 2010-01-27 | 株式会社日立製作所 | ディスク制御装置 |
| US7467238B2 (en) * | 2004-02-10 | 2008-12-16 | Hitachi, Ltd. | Disk controller and storage system |
| US7421549B2 (en) * | 2004-03-02 | 2008-09-02 | Hitachi, Ltd. | Method and apparatus of remote copy for multiple storage subsystems |
| JP2005301565A (ja) | 2004-04-09 | 2005-10-27 | Hitachi Ltd | ディスクアレイ装置およびディスクアレイ装置の診断制御方法 |
| US7529291B2 (en) * | 2004-04-13 | 2009-05-05 | Raytheon Company | Methods and structures for rapid code acquisition in spread spectrum communications |
| JP4528551B2 (ja) | 2004-04-14 | 2010-08-18 | 株式会社日立製作所 | ストレージシステム |
| JP4377279B2 (ja) * | 2004-05-06 | 2009-12-02 | 株式会社日立製作所 | ストレージシステム、コンピュータシステム、およびストレージシステムの設定方法 |
| JP2006079495A (ja) * | 2004-09-13 | 2006-03-23 | Hitachi Ltd | ストレージシステム及び論理区画の設定方法 |
| JP4404754B2 (ja) * | 2004-11-30 | 2010-01-27 | 富士通株式会社 | データストレージ装置及び情報処理システム |
| JP4585325B2 (ja) * | 2005-02-08 | 2010-11-24 | 株式会社日立製作所 | ディスクアレイ装置 |
| JP2006293863A (ja) * | 2005-04-13 | 2006-10-26 | Hitachi Ltd | ディスクアレイ装置及びその制御方法 |
| TWI347528B (en) * | 2005-09-23 | 2011-08-21 | Infortrend Technology Inc | Redundant storage virtualization subsystem and computer system having data path branching functionality and data-accessing method thereof |
| JP2007109141A (ja) * | 2005-10-17 | 2007-04-26 | Hitachi Ltd | ストレージシステム |
| JP4413184B2 (ja) * | 2005-11-28 | 2010-02-10 | 富士通株式会社 | データストレージシステム及びデータストレージ制御装置 |
| US8171098B1 (en) | 2006-06-29 | 2012-05-01 | Emc Corporation | Techniques for providing storage services using networked computerized devices having direct attached storage |
| US11244727B2 (en) * | 2006-11-29 | 2022-02-08 | Rambus Inc. | Dynamic memory rank configuration |
| EP2026147A1 (de) * | 2007-08-13 | 2009-02-18 | Siemens Aktiengesellschaft | Verfahren zum Übermitteln von Telegrammen zwischen einer Steuereinrichtung und einem Peripherieelement über ein Zwischengerät |
| US7743191B1 (en) | 2007-12-20 | 2010-06-22 | Pmc-Sierra, Inc. | On-chip shared memory based device architecture |
| KR101600951B1 (ko) | 2009-05-18 | 2016-03-08 | 삼성전자주식회사 | 고체 상태 드라이브 장치 |
| JP5874467B2 (ja) * | 2012-03-19 | 2016-03-02 | 富士通株式会社 | 情報処理装置及び情報処理装置の保守方法 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE36989E (en) * | 1979-10-18 | 2000-12-12 | Storage Technology Corporation | Virtual storage system and method |
| US4476526A (en) * | 1981-11-27 | 1984-10-09 | Storage Technology Corporation | Cache buffered memory subsystem |
| JP2567922B2 (ja) * | 1988-08-30 | 1996-12-25 | 株式会社日立製作所 | パス制御方式 |
| JP2637788B2 (ja) | 1988-09-02 | 1997-08-06 | 株式会社日立製作所 | ディスクキャッシュ制御方式および情報処理システム |
| US5142627A (en) * | 1988-11-17 | 1992-08-25 | Unisys Corporation | FIP-compliant block multiplexor channel interface operational method for cache/disk subsystem |
| US5335352A (en) * | 1990-09-24 | 1994-08-02 | Emc Corporation | Reconfigurable, multi-function data storage system controller selectively operable as an input channel adapter and a data storage unit adapter |
| US5155835A (en) * | 1990-11-19 | 1992-10-13 | Storage Technology Corporation | Multilevel, hierarchical, dynamically mapped data storage subsystem |
| US5522065A (en) * | 1991-08-30 | 1996-05-28 | Compaq Computer Corporation | Method for performing write operations in a parity fault tolerant disk array |
| JPH05143242A (ja) | 1991-11-25 | 1993-06-11 | Hitachi Ltd | 磁気デイスクシステム |
| JP3451099B2 (ja) | 1991-12-06 | 2003-09-29 | 株式会社日立製作所 | 外部記憶サブシステム |
| JPH05189314A (ja) | 1992-01-08 | 1993-07-30 | Hitachi Ltd | ディスクキャッシュ制御方式 |
| EP0660954A1 (en) * | 1992-09-21 | 1995-07-05 | Unisys Corporation | Multiported buffer memory system for disk drive complex |
| JP3200500B2 (ja) * | 1993-05-27 | 2001-08-20 | 株式会社日立製作所 | ディスク装置及びディスク制御方法 |
| JP3264465B2 (ja) | 1993-06-30 | 2002-03-11 | 株式会社日立製作所 | 記憶システム |
| JP2905373B2 (ja) * | 1993-10-01 | 1999-06-14 | 富士通株式会社 | ディスク制御装置及びその制御方法 |
| JP3236166B2 (ja) | 1994-06-08 | 2001-12-10 | 株式会社日立製作所 | キャッシュ制御方法および情報処理装置 |
| JPH0869359A (ja) | 1994-08-29 | 1996-03-12 | Hitachi Ltd | ディスクアレイ装置 |
| JP3581727B2 (ja) * | 1994-11-11 | 2004-10-27 | 株式会社日立製作所 | ディスクアレイコントローラ及びディスクアレイ装置 |
| JP3628777B2 (ja) | 1995-10-30 | 2005-03-16 | 株式会社日立製作所 | 外部記憶装置 |
| JP3776496B2 (ja) | 1996-01-17 | 2006-05-17 | 株式会社日立製作所 | データ記憶システム |
| US6018778A (en) * | 1996-05-03 | 2000-01-25 | Netcell Corporation | Disk array controller for reading/writing striped data using a single address counter for synchronously transferring data between data ports and buffer memory |
| US5841988A (en) * | 1996-05-23 | 1998-11-24 | Lsi Logic Corporation | Interprocessor communications data transfer and error detection in a multiprocessing environment |
| JP3781212B2 (ja) | 1996-06-04 | 2006-05-31 | 株式会社日立製作所 | サブシステム |
| JP3204143B2 (ja) | 1997-01-06 | 2001-09-04 | 日本電気株式会社 | ディスクキャッシュの制御方法 |
| US6065096A (en) * | 1997-09-30 | 2000-05-16 | Lsi Logic Corporation | Integrated single chip dual mode raid controller |
| WO1999026150A1 (en) * | 1997-11-14 | 1999-05-27 | 3Ware, Inc. | High-performance architecture for disk array controller |
| US6173374B1 (en) * | 1998-02-11 | 2001-01-09 | Lsi Logic Corporation | System and method for peer-to-peer accelerated I/O shipping between host bus adapters in clustered computer network |
| JP4392877B2 (ja) * | 1998-09-18 | 2010-01-06 | 株式会社日立製作所 | ディスクアレイ制御装置 |
-
1998
- 1998-09-18 JP JP26428698A patent/JP4392877B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-19 EP EP99114017A patent/EP0987623A3/en not_active Withdrawn
- 1999-07-21 US US09/358,374 patent/US6385681B1/en not_active Expired - Lifetime
-
2002
- 2002-03-19 US US10/100,117 patent/US6684295B2/en not_active Expired - Fee Related
-
2003
- 2003-05-13 US US10/436,253 patent/US7020731B2/en not_active Expired - Fee Related
-
2005
- 2005-12-12 US US11/298,716 patent/US7240139B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7020731B2 (en) | 2006-03-28 |
| JP2000099281A (ja) | 2000-04-07 |
| US20030200377A1 (en) | 2003-10-23 |
| US20020095551A1 (en) | 2002-07-18 |
| US6385681B1 (en) | 2002-05-07 |
| US7240139B2 (en) | 2007-07-03 |
| EP0987623A2 (en) | 2000-03-22 |
| US20060090027A1 (en) | 2006-04-27 |
| US6684295B2 (en) | 2004-01-27 |
| EP0987623A3 (en) | 2006-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4392877B2 (ja) | ディスクアレイ制御装置 | |
| JP4400895B2 (ja) | ディスクアレイ制御装置 | |
| US10789196B2 (en) | Storage system | |
| JP5546635B2 (ja) | データ転送装置およびその制御方法 | |
| US6523088B2 (en) | Disk array controller with connection path formed on connection request queue basis | |
| US6675253B1 (en) | Dynamic routing of data across multiple data paths from a source controller to a destination controller | |
| JP6899852B2 (ja) | ストレージ装置 | |
| US6850998B2 (en) | Disk array system and a method for controlling the disk array system | |
| JP2007520826A (ja) | ハブベースのメモリサブシステムにおける、双方向データバスに対するデータバイパスの装置および方法 | |
| WO2007112166A2 (en) | System and method for re-routing signals between memory system components | |
| US8359419B2 (en) | System LSI having plural buses | |
| JP4526509B2 (ja) | ディスクアレイ制御装置 | |
| JP4662565B2 (ja) | ディスクアレイ制御装置及びディスクアレイシステム | |
| JP2014167818A (ja) | データ転送装置およびデータ転送方法 | |
| JP2003263279A (ja) | ディスクアレイ制御装置 | |
| JP4452697B2 (ja) | ディスクアレイ制御装置 | |
| JP4571963B2 (ja) | ディスクアレイ制御装置 | |
| JP2834927B2 (ja) | 計算機システム | |
| JP3684902B2 (ja) | ディスクアレイ制御装置 | |
| US11972112B1 (en) | Host IO device direct read operations on peer memory over a PCIe non-transparent bridge | |
| US11537539B2 (en) | Acceleration of data between a network and local I/O in a NUMA system | |
| JP3686562B2 (ja) | ディスク制御装置 | |
| JP2000250712A (ja) | ディスクアレイ制御装置 | |
| JP2003263278A (ja) | ディスクアレイ制御装置 | |
| JP2000010900A (ja) | ディスクアレイ制御装置、及びディスクアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050916 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060404 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090821 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091013 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |