JP4392256B2 - 半導体集積回路装置及び非接触型ｉｃカード - Google Patents

Description

本発明は半導体集積回路装置及び非接触型ＩＣカードに係り、特に非接触型ＩＣカード（以下、単に「ＩＣカード」と称する）と、それに搭載される半導体集積回路装置の受信回路に好適な技術に関する。

カード内に半導体集積回路装置及びアンテナを搭載した、いわゆるＩＣカードは、リーダ・ライタ装置と半導体集積回路装置との間で情報の交換を行い、ＩＣカードが保持しているデータの送信、リーダ・ライタから送信されたデータの保持など様々な機能を実現する。

ＩＣカードに搭載された半導体集積回路装置は、リーダ・ライタ装置から供給された高周波信号を、非接触型ＩＣカードに搭載されたアンテナで受信し、アンテナの両端に発生した電圧を整流及び平滑化し内部回路の動作に必要な内部電圧を形成する。

近年、このＩＣカードに対する高機能化の要求が高まっている。例えば、非接触インターフェースと入出力のための端子を持つデュアルタイプＩＣカードが代表的である。このようなＩＣカードの高機能化に伴い、ＩＣカードに搭載される半導体集積回路装置の消費電流が増大する。これにより、非接触インターフェースでの動作において、リーダ・ライタとの通信距離拡大が困難になりつつある。

一方、リーダ・ライタから非接触型ＩＣカードへのデータ送信においては、ＩＳＯ１４４４３規格を代表として、上記高周波信号の振幅を変化させる振幅偏移変調方式、いわゆるＡＳＫ（Amplitude Shift Keying）が用いられる。

従来、この種の非接触チップカード用復調器として、アンテナを含む検出回路と、検出された信号を整流する整流回路と、整流後の信号から低周波数の信号と高周波数の信号とを発生させる帯域通過フィルタと、この低周波数信号と高周波数信号が印加されて互いに比較される比較器ステージと、比較器ステージの比較結果を記録するメモリとからなる構成が知られている（例えば、特許文献１参照）。

また、復調器に用いられるヒステリシス特性を持ったコンパレータ（シュミット回路）として、受信信号の包絡線の変化点を検出するとともに、前記変化点における変化方向が正方向または負方向のどちらに変化するのかを判定してデータを復調する際に、入出力端子に印加される信号の電位変化を検出するための動作点を、基準電位よりも所定の電位だけ高く設定した構成の回路が知られている（例えば、特許文献２参照）。

特許第３１７７５０２号公報

特開平１１−２１４９６０号公報

図１には、リーダ・ライタから電磁波の形態で供給される電力をＩＣカードに備えられるアンテナで受信し、上記アンテナの両側端子から出力される電流−電圧特性が示されている。図１において、縦軸のＶは電圧、横軸のＩは電流である。特性線ＶＬは、出力抵抗Ｒｏをもった電圧源Ｖｏと等価であることを示している。ここで、Ｖｏは、アンテナ端子に接続される負荷に全く電流が流れないと仮定した場合のアンテナ端子間電圧であり、アンテナ端子間に接続される負荷に電流が流れる場合、アンテナ端子間電圧は小さくなる。つまり、上記電流−電圧特性の傾きが、上記出力抵抗Ｒｏとなる。

図２に電源回路を備えた半導体集積回路装置（ＩＣ）の一例を示し、図３には図２に示した各部の動作波形を示す。このＩＣは、アンテナ端子ＬＡ，ＬＢ間に接続されたアンテナＬ１と容量Ｃ１、ダイオードＤ１〜Ｄ４で構成された整流回路Ｂ１、電源端子間容量Ｃ２、電源間負荷Ｂ２から構成される電源回路を有する。ここで、図２に示したアンテナからは、図１に示した特性線ＶＬが得られるものとする。

図３において、（Ａ）はリーダ・ライタが送信するデータ、（Ｂ）はリーダ・ライタが出力するデータが重畳された交流信号、（Ｃ）は整流回路Ｂ１の出力電圧Ｖ１、（Ｄ）は電源間負荷Ｂ２の消費電流Ｉ１、（Ｅ）は電源端子間容量Ｃ２に流れる電流Ｉ２、（Ｆ）は整流回路Ｂ１の出力電流Ｉ３、（Ｇ）はアンテナ端子ＬＡ及びＬＢに発生するアンテナ端子間電圧をそれぞれ示している。

リーダ・ライタからの送信データが“１”から“０”に変化する変化点Ｘにおいて、電源端子間電圧が電源端子間容量Ｃ２によって保持されることにより、整流回路Ｂ１を構成するダイオードに十分な順方向電圧が印加されなくなり、整流回路Ｂ１の出力電流Ｉ３は得られなくなる。この間、電源間負荷Ｂ２は、電源端子間容量Ｃ２に蓄積された電荷により動作する。したがって、電源間負荷Ｂ２の消費電流Ｉ１により電源端子間容量Ｃ２に蓄積された電荷は減少し、出力電圧Ｖ１は低下する。これより、徐々に、整流回路Ｂ１を構成するダイオードに順方向電圧が印加されるようになり、整流回路Ｂ１の出力電流Ｉ３は増加する。

逆に、リーダ・ライタが送信するデータが“０”から“１”に変化する変化点Ｙにおいては、上記動作により出力電圧は低下しているため、整流回路Ｂ１を構成するダイオードに十分な順方向電圧が印加され、整流回路Ｂ１の出力電流Ｉ３は増大する。この出力電流Ｉ３により電源間負荷Ｂ２が動作すると共に、電源端子間容量Ｃ２に電荷が蓄積される。以上の動作が、リーダ・ライタからの送信データが変化する変化点において、繰り返される。

これは、整流回路Ｂ１の出力電流Ｉ３が、電源間負荷Ｂ２及び電源端子間容量Ｃ２の影響を受けることで変化し、これに伴い、アンテナ端子ＬＡ，ＬＢ間に流れる電流が変化することを表している。このアンテナ端子に流れる電流の変化と、図１で示された出力抵抗Ｒｏにより、アンテナ端子間電圧は図３の（Ｇ）に示すように変化する。

つまり、電源間負荷が大きくなることで、電源端子間電圧のリップルを低減するための電源間容量は増大し、これにより、リーダ・ライタから送信されるデータによるＡＳＫ信号の高周波成分が除去されることを示している。

一方、リーダ・ライタから非接触型ＩＣカードへのデータ送信に、上記ＡＳＫ変調方式を用いた場合の受信回路に用いられる復調回路は、前述した特許文献１や特許文献２に開示されているような、受信信号の包絡線の変化点を微分回路で検出し、ヒステリシス特性を持ったコンパレータにより正方向及び負方向への変化点を判定することによりデータを復調するものであった。すなわち、これはデータ信号のもつ高周波成分による変化点を検出する構成である。したがって、図１及び図２で述べたように、電源間負荷等の影響により、データ信号の高周波成分が除去されてしまった場合、データの変化点における包絡線の変化量は極めて小さくなる。このため、データの正方向及び負方向への変化点を検出することができなくなり、リーダ・ライタからの送信データを受信できなくなるという問題が発生する。

要するに、ＩＣカードにおいて、ＩＣカードに備えられる整流回路の特性、及び整流回路の出力電圧で動作する内部回路の消費電流の影響により、リーダ・ライタ装置から供給された交流信号に重畳された情報信号の高周波成分が除去されてしまい、リーダ・ライタ装置から送信されたデータを復調することができないという問題である。

本発明の目的は、ＩＣカードにおいて、ＩＣカードに備えられる他の機能及び回路の消費電流や、電源端子間に備えられる電源端子間容量等に影響されることなく、リーダ・ライタ装置から供給されるＡＳＫ変調された信号を安定して復調できる受信回路を有する半導体集積回路装置及び非接触型ＩＣカードを提供することにある。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、本発明に係る半導体集積回路装置はアンテナを介して受信した交流信号に重畳される情報信号を復調する受信回路を具備する半導体集積回路装置であって、
前記受信回路は、前記アンテナに接続されるアンテナ端子と、前記アンテナから前記アンテナ端子に与えられる前記交流信号を整流平滑する整流回路と、前記整流回路の出力信号の高周波成分を除去するフィルタ回路と、容量と、非反転入力に第１の基準電圧が入力される演算増幅回路と、帰還経路と、２値化回路とを具備し、前記フィルタ回路の出力信号が前記容量を介して前記演算増幅回路の反転入力に入力され、前記演算増幅回路の出力信号が前記帰還経路を介して前記演算増幅回路の反転入力端子に帰還されるとともに前記２値化回路に入力されるように構成されることを特徴とするものである。

また、本発明に係る非接触型ＩＣカードは、アンテナを構成するコイルと前述した半導体集積回路装置を具備し、前記アンテナが前記半導体集積回路装置を構成する受信回路の前記アンテナ端子に接続されて成ることを特徴とする。

開示される本発明のうち代表的なものによって得られる効果を簡単に説明すれば、次の通りである。

本発明に係る半導体集積回路装置に搭載される受信回路は、整流回路の特性、及び整流回路の出力電圧により動作する内部回路の消費電流に影響されることなく、アンテナからアンテナ端子に与えられる交流信号に重畳された情報信号を安定して復調することができる。

また、この半導体集積回路装置とアンテナコイルとを具備する非接触型ＩＣカードは、ＩＣカード内に有する他の機能および回路の消費電流や、電源端子間に接続された容量等に影響されることなく、リーダ・ライタから供給されるＡＳＫ変調された信号を安定して復調することができる。

以下、本発明に係る半導体集積回路装置及びＩＣカードについて、添付図面を参照しながら詳細に説明する。

図４は、本発明の半導体集積回路装置及び非接触型ＩＣカードの第１の実施例を示す基本構成のブロック図である。図４において、Ｂ４は非接触型ＩＣカード、Ｂ５及びＬ１はＩＣカードＢ４に搭載されるそれぞれ半導体集積回路装置及びアンテナである。アンテナＬ１と並列に接続された容量Ｃ１は、共振回路を構成する。半導体集積回路装置Ｂ５は、電源回路Ｂ６、内部回路Ｂ７、及び、アンテナＬ１を接続するためのアンテナ端子ＬＡ及びＬＢを有している。

図５に、ＩＣカードＢ４の構造を示す。ＩＣカードＢ４は、樹脂モールドされたプリント配線基板Ｔ１によってカードの形態を成す。外部のリーダ・ライタＴ４からの電磁波を受けるアンテナＬ１は、プリント配線基板Ｔ１の配線により形成される渦巻状のコイルＴ２によって構成される。半導体集積回路装置Ｂ５は、１個のＩＣチップＴ３で構成され、プリント配線基板Ｔ１に実装される。ＩＣチップＴ３にアンテナとなるコイルＴ２が接続される。

本発明は、典型的には外部と入出力端子をＩＣカード表面に持たない非接触型ＩＣカードに適用される。もちろん、非接触インターフェースと入出力のための端子を持つデュアルタイプＩＣカードに用いてもよい。特に限定はされないが、半導体集積回路装置Ｂ５は、公知の半導体集積回路装置の製造技術によって、単結晶シリコン等のような１個の半導体基板上において形成される。

リーダ・ライタＴ４からの電磁波を受けたアンテナＬ１は、アンテナ端子ＬＡ及びＬＢに高周波の交流信号を出力する。交流信号は、部分的に情報信号（データ）によって変調されている。

図４において、電源回路Ｂ６は、整流回路、平滑容量から構成される。整流回路は、ＩＣカードに備えられたアンテナＬ１が受信した交流信号を整流及び平滑し、出力電圧Ｖ１を得る。また、出力電圧Ｖ１が所定の電圧以上にならないように制御するレギュレータ回路を設けてもよい。

電源回路Ｂ６の出力電圧Ｖ１が、内部回路Ｂ７の動作電源電圧として供給される。内部回路Ｂ７は、受信回路Ｂ８、送信回路Ｂ９、制御部Ｂ１０、メモリＢ１１から構成される。受信回路Ｂ８は、ＩＣカードに備えられるアンテナＬ１によって受信された交流信号に重畳された情報信号を復調してディジタルの情報信号として制御部Ｂ１０に供給する。送信回路Ｂ９は、制御部Ｂ１０から出力されるディジタル信号の情報信号を受け、アンテナＬ１が受信している交流信号を同情報信号によって変調する。リーダ・ライタＴ４は、アンテナＬ１からの電磁波の反射が上記変調によって変化するのを受けて、制御部Ｂ１０からの情報信号を受信する。なお、メモリＢ１１は制御部との間で復調された情報データや送信データの記録などに使用される。

図６に、本実施例の半導体集積回路装置に搭載される受信回路Ｂ８の基本的回路構成図を示し、図７には各部の動作波形の一例を示す。

図７において、（Ａ）はリーダ・ライタが送信するデータ、（Ｂ）はアンテナ端子ＬＡ及びＬＢに発生するアンテナ端子間電圧、（Ｃ）は整流回路Ｂ１２の出力信号、（Ｄ）はフィルタ回路Ｂ１３の出力信号、（Ｅ）は基準電圧Ｖ２と演算増幅回路Ａ１の反転入力端子（−）に入力される信号Ｓ１及び演算増幅回路Ａ１の出力信号Ｓ２、（Ｆ）は端子Ｐ１に出力される復調データをそれぞれ示している。ここでは、（Ｂ）に示したアンテナ端子間電圧は、図３の（Ｇ）に示したアンテナ端子間電圧が入力されるものとする。

なお、基準電圧Ｖ２は、電源回路から供給される電圧Ｖ１を、例えば抵抗やダイオード等により降圧もしくは分圧して得られる所要の電圧値を有する定電圧である。後述する実施例５および実施例６の基準電圧Ｖ３，Ｖ６，Ｖ７も同様である。もちろん、公知の他の回路構成により基準電圧を生成してもよい。

受信回路Ｂ８は、交流信号を整流する整流回路Ｂ１２、高周波成分を除去するフィルタ回路Ｂ１３、容量Ｃ３、演算増幅回路Ａ１、帰還経路Ｂ１４、２値化回路Ｂ１５から構成される。フィルタ回路Ｂ１３と演算増幅回路Ａ１の反転入力端子（−）との間に容量Ｃ３が接続され、演算増幅回路Ａ１の出力端子と反転入力端子（−）との間に帰還経路Ｂ１４が接続される。帰還経路Ｂ１４は、逆方向に並列接続されるダイオードＤ５とＤ６から構成される。演算増幅回路Ａ１の非反転入力端子（＋）には、基準電圧Ｖ２が入力される。

なお、図６では受信回路に整流回路Ｂ１２を設けている場合を示したが、本実施例の半導体集積回路を搭載するＩＣカードに備えられる電源回路を構成する整流回路と共用しても良い。

２値化回路Ｂ１５は、電圧比較回路Ａ２から構成され、演算増幅回路Ａ１の出力信号と基準電圧Ｖ２とを比較して、演算増幅回路Ａ１の出力信号が基準電圧Ｖ２より大きければ“０”を出力し、演算増幅回路Ａ１の出力信号が基準電圧Ｖ２より小さければ“１”を出力する。

フィルタ回路Ｂ１３は、キャリアによる高周波成分を除去することを主な目的とするため、代表的にはローパスフィルタで構成されるが、バンドパスフィルタでも良い。但し、データの周波数帯域を除去しないように、フィルタ回路Ｂ１３の通過帯域周波数を設定しなければならない。

演算増幅回路Ａ１の入力インピーダンスは非常に大きく無視できるため、リーダ・ライタＴ４からの送信データが“１”から“０”に変化する変化点Ｘにおいて、負方向への変化は減衰されずに演算増幅回路Ａ１に入力される。そのため、図７の（Ｅ）に示すように、演算増幅回路Ａ１の反転入力端子（−）入力信号Ｓ１の電位が非反転入力端子（＋）の電位Ｖ２を下回るに従って、演算増幅回路Ａ１の出力信号Ｓ２は反転する。演算増幅回路Ａ１の出力信号Ｓ２の電位が反転入力端子（−）の入力信号Ｓ１の電位より帰還経路を構成するダイオードＤ５の順方向電圧だけ高くなると、ダイオードＤ５に電流が流れ負帰還がかかる。この負帰還動作により、反転入力端子（−）と非反転入力端子（＋）にダイオードＤ５の１／Ａ倍のオフセットをもった状態で安定する。

逆に、リーダ・ライタからの送信データが“０”から“１”に変化する変化点Ｙにおいて、正方向への変化は減衰されずに演算増幅回路Ａ１に入力される。これより、演算増幅回路Ａ１の反転入力端子（−）の入力信号Ｓ１の電位が非反転入力端子（＋）の電位Ｖ２を上回るに従って、演算増幅回路Ａ１の出力信号は反転する。演算増幅回路Ａ１の出力信号電位が反転入力端子（−）の入力信号Ｓ１の電位より帰還経路を構成するダイオードＤ６の順方向電圧だけ低くなると、ダイオードＤ６に電流が流れ負帰還がかかり、この負帰還動作により、反転入力端子（−）と非反転入力端子（＋）にダイオードＤ６の１／Ａ倍のオフセットをもった状態で安定する。

演算増幅回路Ａ１とダイオードＤ５及びＤ６によって増幅された出力信号を、２値化回路Ｂ１５により２値化すると、リーダ・ライタＴ４が送信するデータを復調することができる。

ここで、演算増幅回路Ａ１の出力端子から反転入力端子（−）への帰還経路Ｂ１４はダイオードＤ５及びＤ６で構成されている。この帰還経路を抵抗に置き換えた場合、容量Ｃ３と演算増幅回路Ａ１、及び帰還経路Ｂ１４によって構成される回路は、微分回路として知られている回路になる。この場合、フィルタ回路Ｂ１３から得られる出力信号の低周波成分は除去されてしまい、増幅することができない。つまり、帰還経路をダイオードＤ５及びＤ６によって構成することにより、フィルタ回路Ｂ１３から得られる出力信号の低周波成分を除去することなく、増幅することが可能になる。

以上の動作により、電源端子間に接続される負荷が大きく、リーダ・ライタからの送信データの高周波成分が除去された場合においても、データ信号の増幅が可能になるため、後段における２値化が容易になり、正常な復調データを生成することができる。

図８は、実施例１で示した半導体集積回路装置の受信回路を構成する帰還経路の他の構成を示す回路図である。本実施例の帰還経路は、各々複数個のダイオードが直列接続された２組のダイオード列を、互いに逆方向に並列接続した構成である。図８では、一例として２個のダイオードＤ７，Ｄ８が直列接続されたダイオード列と、２個のダイオードＤ９，Ｄ１０が直列接続されたダイオード列との２組を逆方向に並列接続している。

図６の演算増幅回路Ａ１の出力信号は、基準電圧Ｖ２を中心にＰＮ接合ダイオードの順方向電圧のおよそ２倍の振幅を持つ。一方、本実施例のように構成することにより、演算増幅回路Ａ１の出力信号の振幅がより大きくなるので、後段に接続される２値化回路の動作が容易になる。

図９は、実施例１で示した半導体集積回路装置の受信回路を構成する帰還経路のまた別の構成を示す回路図である。

演算増幅回路Ａ１の出力電圧が、基準電圧Ｖ２を中心に変化することから、図６の受信回路の最低動作電圧は、基準電圧Ｖ２の電圧値とダイオードＤ５の順方向電圧ＶＦの和で表すことができる。

本実施例は、図６の帰還経路Ｂ１４を構成するＰＮ接合ダイオードＤ５及びＤ６を、ショットキーバリアダイオードＤ１１，Ｄ１２で構成したものである。一般に、ＰＮ接合ダイオードの順方向電圧に比べて、ショットキーバリアダイオードの順方向電圧は小さい。したがって、ＰＮ接合ダイオードの代わりにショットキーバリアダイオードを用いることで、受信回路の最低動作電圧を低くすることが可能になる。

図１０は、実施例１で示した半導体集積回路装置の受信回路を構成する帰還経路の更に別の構成を示す回路図である。

本実施例では、ＭＯＳトランジスタＭ１及びＭ２のドレイン端子とゲート端子を接続したＭＯＳトランジスタ（以下、「ＭＯＳダイオード」と称す）を用いる構成である。半導体製造工程においてＰＮ接合ダイオードの順方向電圧を調整することは容易ではないが、ＭＯＳトランジスタのしきい値電圧は、例えばＭＯＳトランジスタのゲート長やゲート幅を調整することで、順方向電圧の微調整が可能になる。つまり、図６の帰還経路Ｂ１４を構成するダイオードＤ５及びＤ６の代わりに、ＭＯＳダイオードを用いることにより、しきい値電圧を調整できるので、ＭＯＳダイオードの順方向電圧を微調整することが可能になる。特に、順方向電圧を小さくしたい場合においては、図９の実施例と同様に最低動作電圧の低下も可能となる。

ＭＯＳトランジスタのしきい値電圧の調整は、上記以外に半導体製造工程において、ＭＯＳトランジスタのチャネル領域へのイオン打ち込みのドーズ量を制御することによっても容易に調整することが可能である。

また、同一半導体基板上にショットキーバリアダイオードを形成する場合に比べ、ＭＯＳトランジスタのしきい値電圧を調整することは容易であり、かつ、他のＭＯＳトランジスタと同等に配置することができるため、チップ面積を小さくすることも可能になる。

図１１は、本発明に係る半導体集積回路装置の受信回路の他の構成を示すブロック図である。図１２には、各部の動作波形の一例を示す。なお、本実施例の半導体集積回路装置を搭載する非接触型ＩＣカードの構成は、実施例１の図５と同様である。

図１２において、（Ａ）はリーダ・ライタが送信するデータ、（Ｂ）はアンテナ端子ＬＡ及びＬＢに発生するアンテナ端子間電圧、（Ｃ）は整流回路Ｂ１２の出力信号、（Ｄ）はフィルタ回路Ｂ１３の出力信号、（Ｅ）は基準電圧Ｖ２，Ｖ３と演算増幅回路Ａ１の反転入力端子（−）に入力される信号Ｓ１及び演算増幅回路Ａ１の出力信号Ｓ２、（Ｆ）は出力端子Ｐ１に得られる復調データ、をそれぞれ示している。

図１１は、図６における帰還経路Ｂ１４に、図１０で示したドレイン端子とゲート端子を接続したＭＯＳダイオードＭ１及びＭ２で構成した帰還経路を用いた場合である。

リーダ・ライタからの送信データが“１”から“０”に変化する変化点Ｘにおいて、図６及び図７と同様に、演算増幅回路Ａ１の出力信号が反転し、ＭＯＳダイオードＭ１により負帰還がかかる。このとき、ＭＯＳトランジスタＭ１のソース端子は演算増幅回路Ａ１の非反転入力端子（−）になり、ＭＯＳトランジスタＭ１のソース電位は、基準電圧Ｖ２とほぼ同電位になる。

また、リーダ・ライタからの送信データが“０”から“１”に変化する変化点Ｙにおいては、ＭＯＳダイオードＭ２により負帰還がかかる。このとき、ＭＯＳトランジスタＭ２のソース端子は演算増幅回路Ａ１の出力端子になり、ＭＯＳトランジスタＭ２のソース電位は、基準電圧Ｖ２よりＭＯＳトランジスタＭ２のゲート・ソース間電圧だけ低い電位になる。

これらの動作により、ＭＯＳダイオードＭ１がＯＮするときとＭＯＳダイオードＭ２がＯＮするときとではソース電位が異なることから、ＭＯＳトランジスタの基板効果により、しきい値電圧が異なってしまう。したがって、演算増幅回路Ａ１の反転入力端子（−）と出力端子の電位差Ｖ４及びＶ５が異なってしまい、図６で示した２値化回路Ｂ１５では、データのデューティ比がずれ、正常に受信できない可能性がある。

そこで、図１１に示すように、２値化回路Ｂ１５を構成する電圧比較回路Ａ２に、基準電圧Ｖ３を入力し、演算増幅回路Ａ１の出力信号が基準電圧Ｖ３より大きければ“０”を出力し、演算増幅回路Ａ１の出力信号が基準電圧Ｖ３より小さければ“１”を出力することで、ＭＯＳトランジスタＭ１及びＭ２の基板効果によるデータのデューティ比を補正することが可能になる。

図１３は、実施例１の図６および実施例５の図１１で示した半導体集積回路装置の受信回路を構成する２値化回路Ｂ１５の他の構成を示す回路図である。図１４には、各部の動作波形の一例を示す。

図１４において、（Ａ）は入力端子Ｐ２に入力される入力信号と、基準電圧Ｖ６及びＶ７、（Ｂ）は電圧比較回路Ａ３の出力信号、（Ｃ）は電圧比較回路Ａ４の出力信号、（Ｄ）は端子Ｐ３に出力される復調データをそれぞれ示している。

図１３において、２値化回路Ｂ１５は、電圧比較回路Ａ３及びＡ４、フリップフロップ回路Ｂ１６から構成される。電圧比較回路Ａ３には、入力端子Ｐ２に入力される入力信号と基準電圧Ｖ６が入力され、入力信号が基準電圧Ｖ６より大きければ“１”を出力し、入力信号が基準電圧Ｖ６より小さければ“０”を出力する。

電圧比較回路Ａ４には、入力端子Ｐ２に入力される入力信号と基準電圧Ｖ７が入力され、入力信号が基準電圧Ｖ７より大きければ“０”を出力し、入力信号が基準電圧Ｖ７より小さければ“１”を出力する。フリップフロップ回路Ｂ１６のセット端子Ｓには、電圧比較回路Ａ４の出力信号が入力され、リセット端子Ｒには、電圧比較回路Ａ３の出力信号が入力される。

電圧比較回路Ａ４の出力信号が“０”から“１”に変化した時間から、電圧比較回路Ａ３の出力信号が“０”から“１”に変化した時間までを、送信データの“０”とし、電圧比較回路Ａ３の出力信号が“０”から“１”に変化した時間から、電圧比較回路Ａ４の出力信号が“０”から“１”に変化した時間までを、送信データの“１”とすることで、出力端子Ｐ３から復調データが得られる。このように、２つの基準電圧を用いてヒステリシスを設けることにより、データのデューティのずれを低減することが可能になる。また、ヒステリシスの幅は、基準電圧Ｖ６及びＶ７を設定することで、自由に設定することができる。

以上、本発明者よりなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々の設計変更が可能であることは言うまでもない。例えば、複数個のショットキーバリアダイオードを直列接続することで、順方向電圧を微調整することも可能である。

また、図４の非接触型ＩＣカードにおいて、電源回路、受信回路、送信回路、制御部、メモリを複数の半導体集積回路装置で構成するものであっても良い。本発明は、交流電圧を整流及び平滑して内部電圧を形成する半導体集積回路装置及びその半導体集積回路装置を搭載する非接触型ＩＣカードに広く利用できる。

本発明の課題を説明するためのリーダ・ライタとアンテナの電流−電圧特性図。 電源回路を備えた半導体集積回路装置の一例を示す回路構成図。 図２に示した各部の動作波形の一例を示す図。 本発明の半導体集積回路装置及び非接触型ＩＣカードの第１の実施例の基本構成図。 アンテナと本発明の半導体集積回路装置とを有する非接触型ＩＣカードの配線基板およびリーダライタを示す斜視図。 実施例１の半導体集積回路装置に搭載される受信回路の基本的回路構成図。 図６に示した各部の動作波形の一例を示す図。 図６に示した帰還経路の他の構成を示す回路図。 図６に示した帰還経路のまた別の構成を示す回路図。 図６に示した帰還経路の更に別の構成を示す回路図。 本発明に係る半導体集積回路装置の受信回路の他の構成を示すブロック図。 図１１に示した受信回路の各部の動作波形の一例を示す図。 図６および図１１に示した受信回路を構成する２値化回路の他の構成を示す回路図。 図１３に示した各部の動作波形の一例を示す図。

符号の説明

Ａ１…演算増幅回路、Ａ２〜Ａ４…電圧比較回路、Ｂ１…整流回路、Ｂ２…電源間負荷、Ｂ４…非接触型ＩＣカード、Ｂ５…半導体集積回路装置、Ｂ６…電源回路、Ｂ７…内部回路、Ｂ８…受信回路、Ｂ９…送信回路部、Ｂ１０…制御部、Ｂ１１…メモリ、Ｂ１２…整流回路、Ｂ１３…フィルタ回路、Ｂ１４…帰還経路、Ｂ１５…２値化回路、Ｃ１〜Ｃ３…容量、Ｄ１〜Ｄ１２…ダイオード、Ｌ１…アンテナ、Ｍ１〜Ｍ２…ＭＯＳトランジスタ、Ｓ１，Ｓ２…信号、Ｔ１…プリント配線基板、Ｔ２…コイル（アンテナ）、Ｔ３…ＩＣチップ、Ｔ４…リーダ・ライタ、Ｖ２，Ｖ３、Ｖ６，Ｖ７…基準電圧。

Claims (10)

1. アンテナを介して受信した交流信号に重畳される情報信号を復調する受信回路を具備する半導体集積回路装置であって、
   前記受信回路は、
   前記アンテナに接続されるアンテナ端子と、
   前記アンテナから前記アンテナ端子に与えられる前記交流信号を整流平滑する整流回路と、
   前記整流回路の出力信号の高周波成分を除去するフィルタ回路と、
   容量と、
   非反転入力に第１の基準電圧が入力される演算増幅回路と、
   帰還経路と、
   ２値化回路とを具備し、
   前記フィルタ回路の出力信号が前記容量を介して前記演算増幅回路の反転入力に入力され、
   前記演算増幅回路の出力信号が前記帰還経路を介して前記演算増幅回路の反転入力端子に帰還されるとともに前記２値化回路に入力されるように構成されることを特徴とする半導体集積回路装置。
2. 請求項１に記載の半導体集積回路装置において、
   前記帰還経路は、第１のダイオードと第２のダイオードが逆方向に並列接続されて成ることを特徴とする半導体集積回路装置。
3. 請求項２に記載の半導体集積回路装置において、
   前記第１および第２のダイオードが、ショットキーバリアダイオードであることを特徴とする半導体集積回路装置。
4. 請求項２に記載の半導体集積回路装置において、
   前記第１のダイオードと第２のダイオードが、ドレイン端子とゲート端子を接続したＭＯＳトランジスタから構成されることを特徴とする半導体集積回路装置。
5. 請求項１及至４のいずれかに記載の半導体集積回路装置において、
   前記２値化回路が、前記第１の基準電圧と前記演算増幅回路の出力信号とが入力される電圧比較回路から構成されることを特徴とする半導体集積回路装置。
6. 請求項１及至４のいずれかに記載の半導体集積回路装置において、
   前記２値化回路が、第２の基準電圧と前記演算増幅回路の出力電圧とが入力される電圧比較回路から構成されることを特徴とする半導体集積回路装置。
7. 請求項１及至４のいずれかに記載の半導体集積回路装置において、
   前記２値化回路が、第３の基準電圧と前記演算増幅回路の出力電圧とが入力される第１の電圧比較回路と、第４の基準電圧と前記演算増幅回路の出力電圧とが入力される第２の電圧比較回路と、前記第１の電圧比較回路の出力信号と前記第２の電圧比較回路の出力信号によって出力端子の電圧レベルを変化させるフリップフロップ回路とから構成されることを特徴とする半導体集積回路装置。
8. アンテナを構成するコイルと、請求項１及至７項のいずれかに記載の半導体集積回路装置とを搭載する非接触型ＩＣカードであって、前記コイルが前記半導体集積回路装置のアンテナ端子に接続されて成ることを特徴とする非接触型ＩＣカード。
9. アンテナを構成するコイルと、
   ＩＣカードの表面上に具備される入出力端子と、
   前記コイルに接続される請求項１乃至７項のいずれかに記載の半導体集積回路装置とを搭載することを特徴とするＩＣカード。
10. 請求項２記載の半導体集積回路装置において、
    前記第１のダイオードと前記第２のダイオードとは、それぞれ同じ方向に接続される複数のダイオードで構成されるダイオード群であることを特徴とする半導体集積回路装置。

Images