JP3517578B2 - シュミット回路 - Google Patents
シュミット回路Info
- Publication number
- JP3517578B2 JP3517578B2 JP02912698A JP2912698A JP3517578B2 JP 3517578 B2 JP3517578 B2 JP 3517578B2 JP 02912698 A JP02912698 A JP 02912698A JP 2912698 A JP2912698 A JP 2912698A JP 3517578 B2 JP3517578 B2 JP 3517578B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- input terminal
- drain
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はシュミット回路に係
わり、特に、親機から供給される高周波信号を子機が内
蔵するアンテナコイルで受信して動作電力を得るように
しているデータキャリアシステムに用いて好適なもので
ある。
わり、特に、親機から供給される高周波信号を子機が内
蔵するアンテナコイルで受信して動作電力を得るように
しているデータキャリアシステムに用いて好適なもので
ある。
【０００２】
【従来の技術】従来より、親機から供給される高周波信
号を子機に内蔵したするアンテナコイルで受信して動作
電力を得るようにしたデータキャリアシステムにおいて
は、子機は親機から送られる変調された高周波信号を復
調し、前記高周波信号に重畳されているデータを得てい
る。
号を子機に内蔵したするアンテナコイルで受信して動作
電力を得るようにしたデータキャリアシステムにおいて
は、子機は親機から送られる変調された高周波信号を復
調し、前記高周波信号に重畳されているデータを得てい
る。
【０００３】例えば、ＮＲＺでＡＳＫ変調された信号を
復調するには、先ず、受信信号のエンベロップ（包絡
線）の変化点を微分回路で検出し、次に、ヒステリシス
特性を持ったコンパレータ（シュミット回路）により正
方向および負方向への変化点を判定することでデータを
復調するようにしている。
復調するには、先ず、受信信号のエンベロップ（包絡
線）の変化点を微分回路で検出し、次に、ヒステリシス
特性を持ったコンパレータ（シュミット回路）により正
方向および負方向への変化点を判定することでデータを
復調するようにしている。
【０００４】前記コンパレータ（シュミット回路）のシ
ステリシス幅は、受信信号振幅と変調度との積、すなわ
ち、受信信号のエンベロップ（包絡線）の変化量に比例
させることが望ましい。
ステリシス幅は、受信信号振幅と変調度との積、すなわ
ち、受信信号のエンベロップ（包絡線）の変化量に比例
させることが望ましい。
【０００５】また、データキャリアシステムでは、受信
信号振幅の変動は大きいが変調度は一定に保たれるの
で、受信信号振幅に比例したヒステリシス幅を持たせる
ことが必要である。さらに、コンパレータ（シュミット
回路）のヒステリシス幅はノイズによる誤動作をさける
ため、正方向および負方向に対称なヒステリシス幅を持
たせることが望ましい。
信号振幅の変動は大きいが変調度は一定に保たれるの
で、受信信号振幅に比例したヒステリシス幅を持たせる
ことが必要である。さらに、コンパレータ（シュミット
回路）のヒステリシス幅はノイズによる誤動作をさける
ため、正方向および負方向に対称なヒステリシス幅を持
たせることが望ましい。
【０００６】また、電源電圧はＡＳＫ変調により変動し
ているので、電源電圧の変動に影響されることなく安定
に動作させるようにする必要がある。さらに、動作電源
を外部から供給されるので、低消費電流で動作させるよ
うにする必要がある。また、集積回路化（ＩＣ化）を容
易に実現できるようにするために、コンデンサの総容量
をできるだけ少なくして、回路を構成するために必要な
面積を小さくすることが望ましい。
ているので、電源電圧の変動に影響されることなく安定
に動作させるようにする必要がある。さらに、動作電源
を外部から供給されるので、低消費電流で動作させるよ
うにする必要がある。また、集積回路化（ＩＣ化）を容
易に実現できるようにするために、コンデンサの総容量
をできるだけ少なくして、回路を構成するために必要な
面積を小さくすることが望ましい。
【０００７】図６に、シュミット回路の一例を示し、図
７および図８に各部の動作波形を示す。図６において、
アンテナコイルの両端の電圧（点Ａ−点Ａ´間の電圧）
を整流した出力点Ｂの電圧、すなわち、子機の電源電圧
には親機からの信号のキャリアを整流した後の高周波の
リップルが残っている。
７および図８に各部の動作波形を示す。図６において、
アンテナコイルの両端の電圧（点Ａ−点Ａ´間の電圧）
を整流した出力点Ｂの電圧、すなわち、子機の電源電圧
には親機からの信号のキャリアを整流した後の高周波の
リップルが残っている。
【０００８】これは、集積回路化（ＬＳＩ化）するため
には、前述したようにコンデンサの総容量をできるだけ
少なくする必要があるので、充分な容量のコンデンサを
内蔵することができず、例えば、リップルフィルタコン
デンサＣの容量は最大でも２００ｐＦ程度に押さえてい
るからである。
には、前述したようにコンデンサの総容量をできるだけ
少なくする必要があるので、充分な容量のコンデンサを
内蔵することができず、例えば、リップルフィルタコン
デンサＣの容量は最大でも２００ｐＦ程度に押さえてい
るからである。
【０００９】図６の回路では、ＡＳＫ変調信号を復調す
るときに、前記残っている高周波のリップルによって誤
判定が生じないようにするために、抵抗器Ｒe 、コンデ
ンサＣL よりなるローパスフィルタＬＰＦを用いて前記
リップル分を取り除くようにしている。
るときに、前記残っている高周波のリップルによって誤
判定が生じないようにするために、抵抗器Ｒe 、コンデ
ンサＣL よりなるローパスフィルタＬＰＦを用いて前記
リップル分を取り除くようにしている。
【００１０】前記ローパスフィルタＬＰＦのカットオフ
周波数は、親機からの信号のキャリア周波数よりも充分
に低く、データの変調レートよりも充分に高く設定され
ている。例えば、親機からの高周波信号の周波数が１０
ＭＨｚで、変調レートが１００Ｋｂｉｔ／ｓｅｃの場合
は、１００ＫＨｚ／２と、２×１０ＭＨｚの中間である
約１ＭＨｚのカットオフ周波数に設定されている。
周波数は、親機からの信号のキャリア周波数よりも充分
に低く、データの変調レートよりも充分に高く設定され
ている。例えば、親機からの高周波信号の周波数が１０
ＭＨｚで、変調レートが１００Ｋｂｉｔ／ｓｅｃの場合
は、１００ＫＨｚ／２と、２×１０ＭＨｚの中間である
約１ＭＨｚのカットオフ周波数に設定されている。
【００１１】したがって、前記ローパスフィルタＬＰＦ
により信号の立ち上がり、立ち下がりは０．３５μｓｅ
ｃに制限されるが、１ｂｉｔのデータ伝送に割り当てら
れた時間１０μｓｅｃよりも充分に短いので問題はな
い。
により信号の立ち上がり、立ち下がりは０．３５μｓｅ
ｃに制限されるが、１ｂｉｔのデータ伝送に割り当てら
れた時間１０μｓｅｃよりも充分に短いので問題はな
い。
【００１２】前記ローパスフィルタＬＰＦの出力点Ｃに
は、高周波リップル成分が残ってるが、これはローパス
フィルタＬＰＦの出力の基準点を第１の分圧抵抗器Ｒ１
〜第４の分圧抵抗器Ｒ４による分圧回路の中心の接続点
にしたためであって、Ｄ点とＥ点との差電圧のリップル
は減衰させられている。
は、高周波リップル成分が残ってるが、これはローパス
フィルタＬＰＦの出力の基準点を第１の分圧抵抗器Ｒ１
〜第４の分圧抵抗器Ｒ４による分圧回路の中心の接続点
にしたためであって、Ｄ点とＥ点との差電圧のリップル
は減衰させられている。
【００１３】
【発明が解決しようとする課題】前述のように構成され
たシュミット回路をデータキャリアシステムに用いた場
合、親機から送られてきたＡＳＫ信号を復調できるが、
Ｅ点の電位がＡＳＫ変調に応じて変動するために、第１
の差動コンパレータＤＩＦ１および第２の差動コンパレ
ータＤＩＦ２に入力されるＡＳＫによる変動分は約半分
となってしまい、ノイズに弱くなる問題があった。
たシュミット回路をデータキャリアシステムに用いた場
合、親機から送られてきたＡＳＫ信号を復調できるが、
Ｅ点の電位がＡＳＫ変調に応じて変動するために、第１
の差動コンパレータＤＩＦ１および第２の差動コンパレ
ータＤＩＦ２に入力されるＡＳＫによる変動分は約半分
となってしまい、ノイズに弱くなる問題があった。
【００１４】また、第１および第２の差動コンパレータ
ＤＩＦ１、ＤＩＦ２の両入力間に電源電圧に比例した直
流電位差を与えてヒステリシス幅を設定するが、第２お
よび第３の分圧抵抗器Ｒ２、Ｒ３にかかる電圧のリップ
ル分は第３の分圧抵抗器Ｒ３側が大きくなるので、ヒス
テリシス幅が正負対称でなくなる問題があった。
ＤＩＦ１、ＤＩＦ２の両入力間に電源電圧に比例した直
流電位差を与えてヒステリシス幅を設定するが、第２お
よび第３の分圧抵抗器Ｒ２、Ｒ３にかかる電圧のリップ
ル分は第３の分圧抵抗器Ｒ３側が大きくなるので、ヒス
テリシス幅が正負対称でなくなる問題があった。
【００１５】これは、ローパスフィルタＬＰＦの出力の
基準点を第２および第３の分圧抵抗器Ｒ２、Ｒ３の接続
点Ｅとすることで、電源リップル電圧が前記接続点Ｅに
印加されるためである。このため、第２の分圧抵抗器Ｒ
２の両端の間にかかるリップル分は減るが、第３の分圧
抵抗器Ｒ３の両端の間にかかるリップル電圧は大きくな
ってしまうためである。
基準点を第２および第３の分圧抵抗器Ｒ２、Ｒ３の接続
点Ｅとすることで、電源リップル電圧が前記接続点Ｅに
印加されるためである。このため、第２の分圧抵抗器Ｒ
２の両端の間にかかるリップル分は減るが、第３の分圧
抵抗器Ｒ３の両端の間にかかるリップル電圧は大きくな
ってしまうためである。
【００１６】この後者の問題は、ローパスフィルタＬＰ
Ｆの出力の基準点を、基準電位点に変更し、第１および
第２の分圧抵抗器Ｒ１、Ｒ２の接続点（Ｊ点）と基準電
位との間にフィルタ用のコンデンサを追加すれば改善で
きるが、コンデンサを追加することは、集積回路（ＬＳ
Ｉ）にとって面積が増大するので好ましくないので、コ
ンデンサを追加しないと前者の信号成分が半分になる問
題は依然として残っていた。
Ｆの出力の基準点を、基準電位点に変更し、第１および
第２の分圧抵抗器Ｒ１、Ｒ２の接続点（Ｊ点）と基準電
位との間にフィルタ用のコンデンサを追加すれば改善で
きるが、コンデンサを追加することは、集積回路（ＬＳ
Ｉ）にとって面積が増大するので好ましくないので、コ
ンデンサを追加しないと前者の信号成分が半分になる問
題は依然として残っていた。
【００１７】本発明は前述の問題点にかんがみ、電源電
圧が変動していても安定した動作を行うことができると
ともに、低消費電流で動作させることができるシュミッ
ト回路を提供することを目的とする。
圧が変動していても安定した動作を行うことができると
ともに、低消費電流で動作させることができるシュミッ
ト回路を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明のシュミット回路
は、入力結合コンデンサの一端が接続された入力端子
と、前記入力端子に印加される信号の電位変化を検出す
るために設けられた第１、第２、及び第３のトランジス
タと、電源電圧と基準電位との間の電圧を分圧して所定
の電圧とするための第１の分圧抵抗及び第２の分圧抵抗
を有する分圧手段とを備え、前記第１のトランジスタの
ドレインは、前記第１の分圧抵抗を介して、電源との間
に接続されたカレントミラー回路の入力端子に接続さ
れ、前記第１のトランジスタのソースは、前記第２の分
圧抵抗を介して基準電位点に接続され、前記入力結合コ
ンデンサの他端は、前記第３のトランジスタのゲートに
接続されるとともに、入力抵抗を介して前記第１のトラ
ンジスタのゲートにも接続されており、さらに、前記第
１のトランジスタのドレインは、前記第２のトランジス
タのゲートに接続されるとともに、帰還抵抗を介して前
記第１のトランジスタのゲートにも接続されており、前
記第２のトランジスタ及び前記第３のトランジスタのソ
ースは、基準電位点にそれぞれ接続され、前記第２のト
ランジスタ及び前記第３のトランジスタのドレインは、
前記カレントミラー回路の第１及び第２の出力端子にそ
れぞれ接続されており、前記第１のトランジスタの動作
点を基準にして決定される前記第２のトランジスタ及び
前記第３のトランジスタの動作点が所定の値となるよう
に、前記第１のトランジスタを動作点設定用トランジス
タとしても動作させ、また、前記入力端子に印加される
信号レベルが変化したときに、前記出力端子の論理レベ
ルを変化させるフリップ・フロップ回路を更に備え、前
記第２のトランジスタのドレインは、前記フリップ・フ
ロップ回路のセット入力端子に接続され、前記第３のト
ランジスタのドレインは、前記フリップ・フロップ回路
のリセット入力端子に接続されており、前記入力端子に
印加される信号レベルが正方向に変化したときには、正
方向変化検出用として動作する前記第２のトランジスタ
のドレインの電圧を"Ｈ"として、前記フリップ・フロッ
プ回路の出力を"Ｈ"とし、前記入力端子に印加される信
号レベルが負方向に変化したときには、負方向変化検出
用として動作する前記第３のトランジスタのドレインの
電圧を"Ｈ"として、前記フリップ・フロップ回路の出力
を"Ｌ"とする。
は、入力結合コンデンサの一端が接続された入力端子
と、前記入力端子に印加される信号の電位変化を検出す
るために設けられた第１、第２、及び第３のトランジス
タと、電源電圧と基準電位との間の電圧を分圧して所定
の電圧とするための第１の分圧抵抗及び第２の分圧抵抗
を有する分圧手段とを備え、前記第１のトランジスタの
ドレインは、前記第１の分圧抵抗を介して、電源との間
に接続されたカレントミラー回路の入力端子に接続さ
れ、前記第１のトランジスタのソースは、前記第２の分
圧抵抗を介して基準電位点に接続され、前記入力結合コ
ンデンサの他端は、前記第３のトランジスタのゲートに
接続されるとともに、入力抵抗を介して前記第１のトラ
ンジスタのゲートにも接続されており、さらに、前記第
１のトランジスタのドレインは、前記第２のトランジス
タのゲートに接続されるとともに、帰還抵抗を介して前
記第１のトランジスタのゲートにも接続されており、前
記第２のトランジスタ及び前記第３のトランジスタのソ
ースは、基準電位点にそれぞれ接続され、前記第２のト
ランジスタ及び前記第３のトランジスタのドレインは、
前記カレントミラー回路の第１及び第２の出力端子にそ
れぞれ接続されており、前記第１のトランジスタの動作
点を基準にして決定される前記第２のトランジスタ及び
前記第３のトランジスタの動作点が所定の値となるよう
に、前記第１のトランジスタを動作点設定用トランジス
タとしても動作させ、また、前記入力端子に印加される
信号レベルが変化したときに、前記出力端子の論理レベ
ルを変化させるフリップ・フロップ回路を更に備え、前
記第２のトランジスタのドレインは、前記フリップ・フ
ロップ回路のセット入力端子に接続され、前記第３のト
ランジスタのドレインは、前記フリップ・フロップ回路
のリセット入力端子に接続されており、前記入力端子に
印加される信号レベルが正方向に変化したときには、正
方向変化検出用として動作する前記第２のトランジスタ
のドレインの電圧を"Ｈ"として、前記フリップ・フロッ
プ回路の出力を"Ｈ"とし、前記入力端子に印加される信
号レベルが負方向に変化したときには、負方向変化検出
用として動作する前記第３のトランジスタのドレインの
電圧を"Ｈ"として、前記フリップ・フロップ回路の出力
を"Ｌ"とする。
【００１９】また、本発明のシュミット回路における他
の態様は、入力結合コンデンサの一端が接続された入力
端子と、前記入力端子に印加される信号の電位変化を検
出するために設けられた第１、第２、及び第３のトラン
ジスタと、電源電圧と基準電位との間の電圧を分圧して
所定の電圧となるようにする分圧手段とを備え、前記分
圧手段の分圧出力点に、前記第１のトランジスタのソー
スを接続し、前記入力結合コンデンサの他端は、前記第
３のトランジスタのゲートに接続されるとともに、入力
抵抗を介して前記第１のトランジスタのゲートにも接続
されており、前記第１のトランジスタのドレインは、前
記第２のトランジスタのゲートに接続されるとともに、
帰還抵抗を介して前記第１のトランジスタのゲートにも
接続されており、前記第２のトランジスタ及び前記第３
のトランジスタのソースは、基準電位点にそれぞれ接続
され、前記第１のトランジスタ、前記第２のトランジス
タ、及び前記第３のトランジスタのドレインは、それぞ
れに等しい電流を供給するための電流供給手段が接続さ
れており、前記第１のトランジスタの動作点を基準にし
て決定される前記第２のトランジスタ及び前記第３のト
ランジスタの動作点が所定の値となるように、前記第１
のトランジスタを動作点設定用トランジスタとしても動
作させ、また、前記入力端子に印加される信号レベルが
変化したときに、前記出力端子の論理レベルを変化させ
るフリップ・フロップ回路を更に備え、前記第２のトラ
ンジスタのドレインは、前記フリップ・フロップ回路の
セット入力端子に接続され、前記第３のトランジスタの
ドレインは、前記フリップ・フロップ回路のリセット入
力端子に接続されており、前記入力端子に印加される信
号レベルが正方向に変化したときには、正方向変化検出
用として動作する前記第２のトランジスタのドレインの
電圧を"Ｈ"として、前記フリップ・フロップ回路の出力
を"Ｈ"とし、前記入力端子に印加される信号レベルが負
方向に変化したときには、負方向変化検出用として動作
する前記第３のトランジスタのドレインの電圧を"Ｈ"と
して、前記フリップ・フロップ回路の出力を"Ｌ"とす
る。
の態様は、入力結合コンデンサの一端が接続された入力
端子と、前記入力端子に印加される信号の電位変化を検
出するために設けられた第１、第２、及び第３のトラン
ジスタと、電源電圧と基準電位との間の電圧を分圧して
所定の電圧となるようにする分圧手段とを備え、前記分
圧手段の分圧出力点に、前記第１のトランジスタのソー
スを接続し、前記入力結合コンデンサの他端は、前記第
３のトランジスタのゲートに接続されるとともに、入力
抵抗を介して前記第１のトランジスタのゲートにも接続
されており、前記第１のトランジスタのドレインは、前
記第２のトランジスタのゲートに接続されるとともに、
帰還抵抗を介して前記第１のトランジスタのゲートにも
接続されており、前記第２のトランジスタ及び前記第３
のトランジスタのソースは、基準電位点にそれぞれ接続
され、前記第１のトランジスタ、前記第２のトランジス
タ、及び前記第３のトランジスタのドレインは、それぞ
れに等しい電流を供給するための電流供給手段が接続さ
れており、前記第１のトランジスタの動作点を基準にし
て決定される前記第２のトランジスタ及び前記第３のト
ランジスタの動作点が所定の値となるように、前記第１
のトランジスタを動作点設定用トランジスタとしても動
作させ、また、前記入力端子に印加される信号レベルが
変化したときに、前記出力端子の論理レベルを変化させ
るフリップ・フロップ回路を更に備え、前記第２のトラ
ンジスタのドレインは、前記フリップ・フロップ回路の
セット入力端子に接続され、前記第３のトランジスタの
ドレインは、前記フリップ・フロップ回路のリセット入
力端子に接続されており、前記入力端子に印加される信
号レベルが正方向に変化したときには、正方向変化検出
用として動作する前記第２のトランジスタのドレインの
電圧を"Ｈ"として、前記フリップ・フロップ回路の出力
を"Ｈ"とし、前記入力端子に印加される信号レベルが負
方向に変化したときには、負方向変化検出用として動作
する前記第３のトランジスタのドレインの電圧を"Ｈ"と
して、前記フリップ・フロップ回路の出力を"Ｌ"とす
る。
【００２０】また、本発明のシュミット回路におけるそ
の他の態様は、前記電流供給手段はカレントミラー回路
である。
の他の態様は、前記電流供給手段はカレントミラー回路
である。
【００２１】また、本発明のシュミット回路におけるそ
の他の態様は、入力結合コンデンサの一端が接続された
入力端子と、前記入力端子に印加される信号の電位変化
を検出するために設けられた第１、第２、及び第３のト
ランジスタと、電源電圧と基準電位との間の電圧を分圧
して所定の電圧とするための第１の分圧抵抗及び第２の
分圧抵抗を有する分圧手段とを備え、前記第１のトラン
ジスタのドレインは、前記第１の分圧抵抗を介して電源
に接続され、前記第１のトランジスタのソースは、前記
第２の分圧抵抗を介して基準電位点に接続され、前記入
力結合コンデンサの他端は、前記第３のトランジスタの
ゲートに接続されるとともに、入力抵抗を介して前記第
１のトランジスタのゲートにも接続されており、さら
に、前記第１のトランジスタのドレインは、前記第２の
トランジスタのゲートに接続されるとともに、帰還抵抗
を介して前記第１のトランジスタのゲートにも接続され
ており、前記第２のトランジスタ及び前記第３のトラン
ジスタのソースは、基準電位点にそれぞれ接続され、前
記第２のトランジスタ及び前記第３のトランジスタのド
レインは、前記第１の分圧抵抗と同じ抵抗値をもつ第３
及び第４の抵抗を介してそれぞれ電源に接続され、前記
第１のトランジスタの動作点を基準にして決定される前
記第２のトランジスタ及び前記第３のトランジスタの動
作点が所定の値となるように、前記第１のトランジスタ
を動作点設定用トランジスタとしても動作させ、また、
前記入力端子に印加される信号レベルが変化したとき
に、前記出力端子の論理レベルを変化させるフリップ・
フロップ回路を更に備え、前記第２のトランジスタのド
レインの信号は、前記フリップ・フロップ回路のセット
入力端子に伝送され、前記第３のトランジスタのドレイ
ンの信号は、前記フリップ・フロップ回路のリセット入
力端子に伝送され、前記入力端子に印加される信号レベ
ルが正方向に変化したときには、正方向変化検出用とし
て動作する前記第２のトランジスタのドレインの電圧を
"Ｈ"として、前記フリップ・フロップ回路の出力を"Ｈ"
とし、前記入力端子に印加される信号レベルが負方向に
変化したときには、負方向変化検出用として動作する前
記第３のトランジスタのドレインの電圧を"Ｈ"として、
前記フリップ・フロップ回路の出力を"Ｌ"とする。
の他の態様は、入力結合コンデンサの一端が接続された
入力端子と、前記入力端子に印加される信号の電位変化
を検出するために設けられた第１、第２、及び第３のト
ランジスタと、電源電圧と基準電位との間の電圧を分圧
して所定の電圧とするための第１の分圧抵抗及び第２の
分圧抵抗を有する分圧手段とを備え、前記第１のトラン
ジスタのドレインは、前記第１の分圧抵抗を介して電源
に接続され、前記第１のトランジスタのソースは、前記
第２の分圧抵抗を介して基準電位点に接続され、前記入
力結合コンデンサの他端は、前記第３のトランジスタの
ゲートに接続されるとともに、入力抵抗を介して前記第
１のトランジスタのゲートにも接続されており、さら
に、前記第１のトランジスタのドレインは、前記第２の
トランジスタのゲートに接続されるとともに、帰還抵抗
を介して前記第１のトランジスタのゲートにも接続され
ており、前記第２のトランジスタ及び前記第３のトラン
ジスタのソースは、基準電位点にそれぞれ接続され、前
記第２のトランジスタ及び前記第３のトランジスタのド
レインは、前記第１の分圧抵抗と同じ抵抗値をもつ第３
及び第４の抵抗を介してそれぞれ電源に接続され、前記
第１のトランジスタの動作点を基準にして決定される前
記第２のトランジスタ及び前記第３のトランジスタの動
作点が所定の値となるように、前記第１のトランジスタ
を動作点設定用トランジスタとしても動作させ、また、
前記入力端子に印加される信号レベルが変化したとき
に、前記出力端子の論理レベルを変化させるフリップ・
フロップ回路を更に備え、前記第２のトランジスタのド
レインの信号は、前記フリップ・フロップ回路のセット
入力端子に伝送され、前記第３のトランジスタのドレイ
ンの信号は、前記フリップ・フロップ回路のリセット入
力端子に伝送され、前記入力端子に印加される信号レベ
ルが正方向に変化したときには、正方向変化検出用とし
て動作する前記第２のトランジスタのドレインの電圧を
"Ｈ"として、前記フリップ・フロップ回路の出力を"Ｈ"
とし、前記入力端子に印加される信号レベルが負方向に
変化したときには、負方向変化検出用として動作する前
記第３のトランジスタのドレインの電圧を"Ｈ"として、
前記フリップ・フロップ回路の出力を"Ｌ"とする。
【００２２】また、本発明のシュミット回路におけるそ
の他の態様は、前記電源電圧が所定電圧以上になったと
きに前記電源電圧を所定電圧に押さえる電圧クランプ手
段と、前記電圧クランプ手段が動作したときに前記分圧
手段の分圧比を変更する分圧比変更手段とを更に備え、
分圧電圧が小さくなるようにする。
の他の態様は、前記電源電圧が所定電圧以上になったと
きに前記電源電圧を所定電圧に押さえる電圧クランプ手
段と、前記電圧クランプ手段が動作したときに前記分圧
手段の分圧比を変更する分圧比変更手段とを更に備え、
分圧電圧が小さくなるようにする。
【００２３】
【００２４】
【作用】本発明は前記技術的手段よりなるので、受信信
号のエンベロップ（包絡線）の変化点を検出するための
動作点が、基準電位よりも所定の電位だけ高く設定され
るので、ＡＳＫ変調によって電源電圧が変動していても
安定に動作させることができるとともに、低消費電流で
動作させることが可能となる。
号のエンベロップ（包絡線）の変化点を検出するための
動作点が、基準電位よりも所定の電位だけ高く設定され
るので、ＡＳＫ変調によって電源電圧が変動していても
安定に動作させることができるとともに、低消費電流で
動作させることが可能となる。
【００２５】
【発明の実施の形態】以下、本発明のシュミット回路の
一実施の形態を図面を参照して説明する。図１は、第１
の実施の形態のシュミット回路の構成を示す回路図であ
る。図１に示した本実施の形態のシュミット回路１は、
ＩＣ化されて同一チップ上に隣接して作られていて、各
トランジスタ同士、および各抵抗器同士は整合がとられ
ている。
一実施の形態を図面を参照して説明する。図１は、第１
の実施の形態のシュミット回路の構成を示す回路図であ
る。図１に示した本実施の形態のシュミット回路１は、
ＩＣ化されて同一チップ上に隣接して作られていて、各
トランジスタ同士、および各抵抗器同士は整合がとられ
ている。
【００２６】第１のＭＯＳトランジスタＱ１は動作点設
定用トランジスタとして設けられているものであり、そ
のドレインは、第１の分圧抵抗器Ｒ１と、帰還抵抗器Ｒ
Ｂと、第２のＭＯＳトランジスタＱ２のゲートに接続さ
れている。また、そのゲートは、入力抵抗器ＲＡと帰還
抵抗器ＲＢとの接続点に接続され、ソースは第２の分圧
抵抗器Ｒ２を介して基準電位へ接続されている。なお、
本実施の形態では基準電位として接地電位に接続してい
る。
定用トランジスタとして設けられているものであり、そ
のドレインは、第１の分圧抵抗器Ｒ１と、帰還抵抗器Ｒ
Ｂと、第２のＭＯＳトランジスタＱ２のゲートに接続さ
れている。また、そのゲートは、入力抵抗器ＲＡと帰還
抵抗器ＲＢとの接続点に接続され、ソースは第２の分圧
抵抗器Ｒ２を介して基準電位へ接続されている。なお、
本実施の形態では基準電位として接地電位に接続してい
る。
【００２７】前記第１の分圧抵抗器Ｒ１と第２の分圧抵
抗器Ｒ２とで前記動作点設定用トランジスタに印加され
る電源電圧と基準電位との間の電圧を分圧して、前記動
作点が前記基準電位から所定の電圧となるようにする分
圧手段を構成している。
抗器Ｒ２とで前記動作点設定用トランジスタに印加され
る電源電圧と基準電位との間の電圧を分圧して、前記動
作点が前記基準電位から所定の電圧となるようにする分
圧手段を構成している。
【００２８】また、第１の分圧抵抗器Ｒ１の他端は、第
４〜６のＭＯＳトランジスタＱ４〜Ｑ６からなるカレン
トミラー回路ＣＭの電流入力点である、第４〜６のＭＯ
ＳトランジスタＱ４〜６のゲートと、第４のＭＯＳトラ
ンジスタＱ４のドレインに接続されている。
４〜６のＭＯＳトランジスタＱ４〜Ｑ６からなるカレン
トミラー回路ＣＭの電流入力点である、第４〜６のＭＯ
ＳトランジスタＱ４〜６のゲートと、第４のＭＯＳトラ
ンジスタＱ４のドレインに接続されている。
【００２９】また、前記第４〜６のＭＯＳトランジスタ
Ｑ４〜Ｑ６のソースは電源に共通に接続され、第２のＭ
ＯＳトランジスタＱ２のドレインはカレントミラー回路
ＣＭの第１の電流出力点Ｉ１となる第５のＭＯＳトラン
ジスタＱ５のドレインと、フリップフロップＦＦのセッ
ト端子に接続され、ソースは基準電位に接続されてい
る。前記第２のＭＯＳトランジスタＱ２は、前記入力端
子ＩＮに印加される信号の電位が正方向に変化したとき
にその出力電極の電位を変化させる正方向変化検出用ト
ランジスタとして設けられているものである。
Ｑ４〜Ｑ６のソースは電源に共通に接続され、第２のＭ
ＯＳトランジスタＱ２のドレインはカレントミラー回路
ＣＭの第１の電流出力点Ｉ１となる第５のＭＯＳトラン
ジスタＱ５のドレインと、フリップフロップＦＦのセッ
ト端子に接続され、ソースは基準電位に接続されてい
る。前記第２のＭＯＳトランジスタＱ２は、前記入力端
子ＩＮに印加される信号の電位が正方向に変化したとき
にその出力電極の電位を変化させる正方向変化検出用ト
ランジスタとして設けられているものである。
【００３０】また、第３のＭＯＳトランジスタＱ３は、
前記入力端子ＩＮに印加される信号の電位が負方向に変
化したときにその出力電極の電位を変化させる負方向変
化検出用トランジスタとして設けられているものであ
り、そのドレインはカレントミラー回路ＣＭの第２の出
力点である第６のＭＯＳトランジスタＱ６のドレイン
と、フリップフロップＦＦのリセット端子に接続されて
いる。
前記入力端子ＩＮに印加される信号の電位が負方向に変
化したときにその出力電極の電位を変化させる負方向変
化検出用トランジスタとして設けられているものであ
り、そのドレインはカレントミラー回路ＣＭの第２の出
力点である第６のＭＯＳトランジスタＱ６のドレイン
と、フリップフロップＦＦのリセット端子に接続されて
いる。
【００３１】また、第３のＭＯＳトランジスタＱ３のゲ
ートは入力抵抗器ＲＡと入力結合コンデンサＣＩＮとの
接続点に接続され、ソースは基準電位に接続されてい
る。入力結合コンデンサＣＩＮは入力端子ＩＮに接続さ
れ、フリップフロップＦＦの出力端子は出力端子ＯＵＴ
に接続されている。ここで、入力抵抗器ＲＡと帰還抵抗
器ＲＢとは等しく設定されている。
ートは入力抵抗器ＲＡと入力結合コンデンサＣＩＮとの
接続点に接続され、ソースは基準電位に接続されてい
る。入力結合コンデンサＣＩＮは入力端子ＩＮに接続さ
れ、フリップフロップＦＦの出力端子は出力端子ＯＵＴ
に接続されている。ここで、入力抵抗器ＲＡと帰還抵抗
器ＲＢとは等しく設定されている。
【００３２】前述のように構成された、図１に示したシ
ュミット回路１の各構成素子の数値例としては、例え
ば、入力抵抗器ＲＡと帰還抵抗器ＲＢは２００ＫΩ、第
１の分圧抵抗器Ｒ１は７００ＫΩ、第２の分圧抵抗器Ｒ
２は１０ＫΩ、入力結合コンデンサＣＩＮは５ｐＦ、電
源電圧の範囲は３〜１２Ｖ、ＡＳＫ変調度は５％であ
る。
ュミット回路１の各構成素子の数値例としては、例え
ば、入力抵抗器ＲＡと帰還抵抗器ＲＢは２００ＫΩ、第
１の分圧抵抗器Ｒ１は７００ＫΩ、第２の分圧抵抗器Ｒ
２は１０ＫΩ、入力結合コンデンサＣＩＮは５ｐＦ、電
源電圧の範囲は３〜１２Ｖ、ＡＳＫ変調度は５％であ
る。
【００３３】以下、図１に示したシュミット回路１の動
作について説明する。先ず、直流動作点について説明す
る。第１のＭＯＳトランジスタＱ１のドレイン電圧の動
作点は、電源電圧を第１および第２の分圧抵抗器Ｒ１、
Ｒ２で分圧した結果、第２の分圧抵抗器Ｒ２にかかる電
圧と、第１のＭＯＳトランジスタＱ１のしきい値電圧Ｖ
ｔｈとの和になっている。
作について説明する。先ず、直流動作点について説明す
る。第１のＭＯＳトランジスタＱ１のドレイン電圧の動
作点は、電源電圧を第１および第２の分圧抵抗器Ｒ１、
Ｒ２で分圧した結果、第２の分圧抵抗器Ｒ２にかかる電
圧と、第１のＭＯＳトランジスタＱ１のしきい値電圧Ｖ
ｔｈとの和になっている。
【００３４】第１のＭＯＳトランジスタＱ１のゲート、
および入力結合コンデンサＣＩＮには直流電流は流れな
い。したがって、第２および第３のＭＯＳトランジスタ
Ｑ２、Ｑ３のゲート電圧の動作点は、第１のＭＯＳトラ
ンジスタＱ１のドレイン電圧の動作点と等しい。
および入力結合コンデンサＣＩＮには直流電流は流れな
い。したがって、第２および第３のＭＯＳトランジスタ
Ｑ２、Ｑ３のゲート電圧の動作点は、第１のＭＯＳトラ
ンジスタＱ１のドレイン電圧の動作点と等しい。
【００３５】第１の分圧抵抗器Ｒ１、第１のＭＯＳトラ
ンジスタＱ１、第２の分圧抵抗器Ｒ２に流れる電流はカ
レントミラー回路ＣＭの電流入力点に流れるので、この
電流と等しい電流がカレントミラー回路ＣＭの第１およ
び第２の電流出力点Ｉ１，Ｉ２よりそれぞれ第２、第３
のＭＯＳトランジスタＱ２、Ｑ３のドレインに供給され
る。
ンジスタＱ１、第２の分圧抵抗器Ｒ２に流れる電流はカ
レントミラー回路ＣＭの電流入力点に流れるので、この
電流と等しい電流がカレントミラー回路ＣＭの第１およ
び第２の電流出力点Ｉ１，Ｉ２よりそれぞれ第２、第３
のＭＯＳトランジスタＱ２、Ｑ３のドレインに供給され
る。
【００３６】前述したように、第２、第３のＭＯＳトラ
ンジスタＱ２、Ｑ３のゲート電圧は、第１のＭＯＳトラ
ンジスタＱ１のゲート・ソース間電圧よりも、第１およ
び第２の分圧抵抗器Ｒ１、Ｒ２により分圧された電圧だ
け高くなっている。
ンジスタＱ２、Ｑ３のゲート電圧は、第１のＭＯＳトラ
ンジスタＱ１のゲート・ソース間電圧よりも、第１およ
び第２の分圧抵抗器Ｒ１、Ｒ２により分圧された電圧だ
け高くなっている。
【００３７】よって、第２および第３のＭＯＳトランジ
スタＱ２、Ｑ３は、カレントミラー回路ＣＭの第１およ
び第２の電流出力点Ｉ２から、第２および第３のＭＯＳ
トランジスタＱ２、Ｑ３のドレインに供給されている電
流よりも大きな電流を流そうとする。
スタＱ２、Ｑ３は、カレントミラー回路ＣＭの第１およ
び第２の電流出力点Ｉ２から、第２および第３のＭＯＳ
トランジスタＱ２、Ｑ３のドレインに供給されている電
流よりも大きな電流を流そうとする。
【００３８】その結果、第２および第３のＭＯＳトラン
ジスタＱ２、Ｑ３のドレイン電圧は共に、“Ｌ”レベル
となっている。よって、フリップフロップＦＦの内容は
変化しない。
ジスタＱ２、Ｑ３のドレイン電圧は共に、“Ｌ”レベル
となっている。よって、フリップフロップＦＦの内容は
変化しない。
【００３９】次に、入力信号に変化があったときの動作
を説明する。入力端子ＩＮに印加される信号は、「信号
源のインピーダンス＋入力抵抗器ＲＡの抵抗」と「入力
結合コンデンサＣＩＮ」との積の時定数から定められる
カットオフ周波数のハイパスフィルタＨＰＦを通る。す
なわち、微分されている。
を説明する。入力端子ＩＮに印加される信号は、「信号
源のインピーダンス＋入力抵抗器ＲＡの抵抗」と「入力
結合コンデンサＣＩＮ」との積の時定数から定められる
カットオフ周波数のハイパスフィルタＨＰＦを通る。す
なわち、微分されている。
【００４０】そして、入力端子ＩＮに印加される信号が
正方向に変化すると、入力結合コンデンサＣＩＮを通し
て第３のＭＯＳトランジスタＱ３のゲートに入力し、ゲ
ートは正方向に駆動される。
正方向に変化すると、入力結合コンデンサＣＩＮを通し
て第３のＭＯＳトランジスタＱ３のゲートに入力し、ゲ
ートは正方向に駆動される。
【００４１】また、入力抵抗器ＲＡを介して正方向の信
号が第１のＭＯＳトランジスタＱ１のゲートに印加され
るので、第１のＭＯＳトランジスタＱ１のドレインは負
の方向に変化する。この変化は帰還抵抗器ＲＢを介し
て、第１のＭＯＳトランジスタＱ１のゲートに帰還され
る。
号が第１のＭＯＳトランジスタＱ１のゲートに印加され
るので、第１のＭＯＳトランジスタＱ１のドレインは負
の方向に変化する。この変化は帰還抵抗器ＲＢを介し
て、第１のＭＯＳトランジスタＱ１のゲートに帰還され
る。
【００４２】本実施の形態においては、前記入力抵抗器
ＲＡと帰還抵抗器ＲＢは抵抗値が等しく設定されている
ので、第１のＭＯＳトランジスタＱ１はゲインが「１」
のアンプとして動作している。このため、第２のＭＯＳ
トランジスタＱ２のゲートも負方向に駆動される。第３
のＭＯＳトランジスタＱ３のゲートは動作点よりさらに
正方向に駆動されるので、第３のＭＯＳトランジスタＱ
のドレインは“Ｌ”レベルのままである。
ＲＡと帰還抵抗器ＲＢは抵抗値が等しく設定されている
ので、第１のＭＯＳトランジスタＱ１はゲインが「１」
のアンプとして動作している。このため、第２のＭＯＳ
トランジスタＱ２のゲートも負方向に駆動される。第３
のＭＯＳトランジスタＱ３のゲートは動作点よりさらに
正方向に駆動されるので、第３のＭＯＳトランジスタＱ
のドレインは“Ｌ”レベルのままである。
【００４３】一方、第２のＭＯＳトランジスタＱ２のゲ
ートは動作点より負方向に駆動されるので、その駆動量
が第１および第２の分圧抵抗器Ｒ１、Ｒ２による分圧電
圧を越えると、第２のＭＯＳトランジスタＱ２のドレイ
ン電流がカレントミラー回路ＣＭの第１の電流出力点Ｉ
１から供給しようとする電流より小さくなる。その結
果、第２のＭＯＳトランジスタＱ２のドレインの電位は
“Ｈ”レベルに上がるので、フリップフロップＦＦの出
力は“Ｈ”レベルにセットされる。
ートは動作点より負方向に駆動されるので、その駆動量
が第１および第２の分圧抵抗器Ｒ１、Ｒ２による分圧電
圧を越えると、第２のＭＯＳトランジスタＱ２のドレイ
ン電流がカレントミラー回路ＣＭの第１の電流出力点Ｉ
１から供給しようとする電流より小さくなる。その結
果、第２のＭＯＳトランジスタＱ２のドレインの電位は
“Ｈ”レベルに上がるので、フリップフロップＦＦの出
力は“Ｈ”レベルにセットされる。
【００４４】一方、入力端子ＩＮに印加される信号が負
方向に変化すると、第２および第３のＭＯＳトランジス
タＱ２、Ｑ３のゲートはそれぞれ逆方向に駆動される結
果、第３のＭＯＳトランジスタＱのドレインの電位は
“Ｈ”レベルに変化し、第２のＭＯＳトランジスタＱ２
のドレインの電位は“Ｌ”レベルに変化するので、フリ
ップフロップＦＦの出力は“Ｌ”レベルにリセットされ
る。
方向に変化すると、第２および第３のＭＯＳトランジス
タＱ２、Ｑ３のゲートはそれぞれ逆方向に駆動される結
果、第３のＭＯＳトランジスタＱのドレインの電位は
“Ｈ”レベルに変化し、第２のＭＯＳトランジスタＱ２
のドレインの電位は“Ｌ”レベルに変化するので、フリ
ップフロップＦＦの出力は“Ｌ”レベルにリセットされ
る。
【００４５】本実施の形態のシュミット回路１は、以上
説明したようにして、ＮＲＺでＡＳＫ変調された入力信
号の変化を検出して良好に復調することができる。
説明したようにして、ＮＲＺでＡＳＫ変調された入力信
号の変化を検出して良好に復調することができる。
【００４６】また、本実施の形態のシュミット回路１
は、電源電圧に比例したヒステリシス幅をもっており、
入力信号の変化が分圧されずに入力信号として利用する
ことができている。また、電源に乗っている高周波リッ
プルは、第１および第２の分圧抵抗器Ｒ１、Ｒ２で分圧
される上、入力信号の正方向および負方向の変化に対し
同じ影響を与えるので、正負の方向に対称なヒステリシ
ス幅をもって動作させることができる。
は、電源電圧に比例したヒステリシス幅をもっており、
入力信号の変化が分圧されずに入力信号として利用する
ことができている。また、電源に乗っている高周波リッ
プルは、第１および第２の分圧抵抗器Ｒ１、Ｒ２で分圧
される上、入力信号の正方向および負方向の変化に対し
同じ影響を与えるので、正負の方向に対称なヒステリシ
ス幅をもって動作させることができる。
【００４７】また、シュミット回路を構成する場合にお
ける面積増大の原因となっているコンデンサとしては、
入力結合コンデンサＣＩＮのみを設ければよいので、Ｉ
Ｃ化を行う上で非常に有利な回路構成とすることができ
る。
ける面積増大の原因となっているコンデンサとしては、
入力結合コンデンサＣＩＮのみを設ければよいので、Ｉ
Ｃ化を行う上で非常に有利な回路構成とすることができ
る。
【００４８】図２に、本発明のシュミット回路の第２の
実施の形態を示す。図２に示したシュミット回路２は、
第１のＭＯＳトランジスタＱ１において「しきい値＋電
源電圧の分圧値」の直流動作点を発生させるとともに、
ゲインが「１」のアンプとして動作させ、第１のＭＯＳ
トランジスタＱ１に流れる電流値と、第２および第３の
ＭＯＳトランジスタＱ２、Ｑ３に流れる電流値との差で
動作しているものである。また、カレントミラー回路Ｃ
Ｍを構成するＭＯＳトランジスタＱ４、Ｑ５、Ｑ６のゲ
ートに印加する電圧をバイアス回路２０で生成してい
る。
実施の形態を示す。図２に示したシュミット回路２は、
第１のＭＯＳトランジスタＱ１において「しきい値＋電
源電圧の分圧値」の直流動作点を発生させるとともに、
ゲインが「１」のアンプとして動作させ、第１のＭＯＳ
トランジスタＱ１に流れる電流値と、第２および第３の
ＭＯＳトランジスタＱ２、Ｑ３に流れる電流値との差で
動作しているものである。また、カレントミラー回路Ｃ
Ｍを構成するＭＯＳトランジスタＱ４、Ｑ５、Ｑ６のゲ
ートに印加する電圧をバイアス回路２０で生成してい
る。
【００４９】本実施の形態のシュミット回路２は、電源
電圧の上昇とともに動作電流が大きくなることにより生
じる問題点を防止するために、分圧回路の電流を直接第
１のＭＯＳトランジスタＱ１の動作電流にしないように
して、３個の電流供給手段を別個に設けている。
電圧の上昇とともに動作電流が大きくなることにより生
じる問題点を防止するために、分圧回路の電流を直接第
１のＭＯＳトランジスタＱ１の動作電流にしないように
して、３個の電流供給手段を別個に設けている。
【００５０】図１に示した回路は、電源電圧が高くなる
と、それに比例して動作電流の全てが大きくなるので、
合計電流が大きくなる問題があった。それに対し、本実
施の形態の回路の場合には、電源電圧が高くなることに
より電流が大きくなるのは１か所だけで、残りの電流を
小さくしておくことができるので、消費電流を低減する
ことができる。
と、それに比例して動作電流の全てが大きくなるので、
合計電流が大きくなる問題があった。それに対し、本実
施の形態の回路の場合には、電源電圧が高くなることに
より電流が大きくなるのは１か所だけで、残りの電流を
小さくしておくことができるので、消費電流を低減する
ことができる。
【００５１】図３に、本発明のシュミット回路の第３の
実施の形態を示す。図３に示したシュミット回路３は、
第２の実施の形態の回路と同様に、第１のＭＯＳトラン
ジスタＱ１で、「しきい値＋電源電圧の分圧値」の直流
動作点を発生するとともに、ゲインが「１」のアンプと
して動作させ、第１のＭＯＳトランジスタＱ１に流れる
電流値と、第２および第３のＭＯＳトランジスタＱ２、
Ｑ３に流れる電流値との差で動作するようにしたもので
ある。
実施の形態を示す。図３に示したシュミット回路３は、
第２の実施の形態の回路と同様に、第１のＭＯＳトラン
ジスタＱ１で、「しきい値＋電源電圧の分圧値」の直流
動作点を発生するとともに、ゲインが「１」のアンプと
して動作させ、第１のＭＯＳトランジスタＱ１に流れる
電流値と、第２および第３のＭＯＳトランジスタＱ２、
Ｑ３に流れる電流値との差で動作するようにしたもので
ある。
【００５２】また、本実施の形態のシュミット回路３
は、ＮチャネルＭＯＳトランジスタのみで構成してい
る。また、本実施の形態では第１の分圧抵抗器Ｒ１と負
荷抵抗器Ｒ３、Ｒ４を等しく設定して、等しい大きさの
電流を３つのトランジスタＱ１、Ｑ２、Ｑ３にそれぞれ
供給するための電流供給手段を構成している。
は、ＮチャネルＭＯＳトランジスタのみで構成してい
る。また、本実施の形態では第１の分圧抵抗器Ｒ１と負
荷抵抗器Ｒ３、Ｒ４を等しく設定して、等しい大きさの
電流を３つのトランジスタＱ１、Ｑ２、Ｑ３にそれぞれ
供給するための電流供給手段を構成している。
【００５３】このように構成した本実施の形態のシュミ
ット回路３によれば、過剰にドライブされたときだけ動
作点が上がるように動作する。また、第２および第３の
ＭＯＳトランジスタＱ２、Ｑ３の負荷が抵抗器となって
いることにより利得が下がるので、その分はインバータ
ＩＮＶ１〜ＩＮＶ４を入れて補正している。
ット回路３によれば、過剰にドライブされたときだけ動
作点が上がるように動作する。また、第２および第３の
ＭＯＳトランジスタＱ２、Ｑ３の負荷が抵抗器となって
いることにより利得が下がるので、その分はインバータ
ＩＮＶ１〜ＩＮＶ４を入れて補正している。
【００５４】次に、図４に本発明のシュミット回路の第
４の実施の形態を説明する。本実施の形態のシュミット
回路４は、第２および第３のＭＯＳトランジスタＱ２、
Ｑ３のソースに印加される電圧を電源電圧の分圧値だけ
高くバイアスした例である。このように構成した本実施
の形態のシュミット回路４は、図１に示したシュミット
回路１と同様に動作するが、入力の変化がないときに、
第２および第３のＭＯＳトランジスタＱ２、Ｑ３のドレ
インの電位は両方共に“Ｈ”レベルである。そして、入
力信号の変化に応じて一方が“Ｌ”レベルになる。すな
わち、入力信号に応じて“Ｈ”レベル→“Ｌ”レベルへ
と変化するようにしている。
４の実施の形態を説明する。本実施の形態のシュミット
回路４は、第２および第３のＭＯＳトランジスタＱ２、
Ｑ３のソースに印加される電圧を電源電圧の分圧値だけ
高くバイアスした例である。このように構成した本実施
の形態のシュミット回路４は、図１に示したシュミット
回路１と同様に動作するが、入力の変化がないときに、
第２および第３のＭＯＳトランジスタＱ２、Ｑ３のドレ
インの電位は両方共に“Ｈ”レベルである。そして、入
力信号の変化に応じて一方が“Ｌ”レベルになる。すな
わち、入力信号に応じて“Ｈ”レベル→“Ｌ”レベルへ
と変化するようにしている。
【００５５】このような電位変化は、前述した例と逆の
電位変化なので、フリップフロップＦＦへの結合を換
え、第２のＭＯＳトランジスタＱ２のドレインを、ＩＮ
Ｖ１を介してフリップフロップＦＦリセット端子Ｒｅｓ
ｅｔに接続し、第３のＭＯＳトランジスタＱ３を、ＩＮ
Ｖ２を介してフリップフロップＦＦセット端子Ｓｅｔに
接続している。
電位変化なので、フリップフロップＦＦへの結合を換
え、第２のＭＯＳトランジスタＱ２のドレインを、ＩＮ
Ｖ１を介してフリップフロップＦＦリセット端子Ｒｅｓ
ｅｔに接続し、第３のＭＯＳトランジスタＱ３を、ＩＮ
Ｖ２を介してフリップフロップＦＦセット端子Ｓｅｔに
接続している。
【００５６】この例では、ＮＲＺのＡＳＫ変調におい
て、同一データが連続する場合、すなわち、信号振幅が
変化しない期間が長い場合に消費電流を減らすことがで
きる利点を有している。
て、同一データが連続する場合、すなわち、信号振幅が
変化しない期間が長い場合に消費電流を減らすことがで
きる利点を有している。
【００５７】次に、図９を参照しながら本発明の第５の
実施の形態を説明する。一般的に、データキャリアシス
テムにおいては、子機のアンテナコイルに誘起される電
圧は質問機（親機）との距離によって変化し、距離が極
めて近くなった場合においては、子機内部のＩＣの耐圧
以上の電圧が発生する場合がある。このような場合、内
部回路を保護するためにツェナダイオードやクランプ回
路等により電圧を制御して保護することが行われてき
た。
実施の形態を説明する。一般的に、データキャリアシス
テムにおいては、子機のアンテナコイルに誘起される電
圧は質問機（親機）との距離によって変化し、距離が極
めて近くなった場合においては、子機内部のＩＣの耐圧
以上の電圧が発生する場合がある。このような場合、内
部回路を保護するためにツェナダイオードやクランプ回
路等により電圧を制御して保護することが行われてき
た。
【００５８】本発明のようにして振幅変動を検出する場
合には、クランプ回路が動作すると整流後のＡＳＫ変調
による振幅の変化幅が減って見掛け上はＡＳＫ変調幅が
浅くなったようになり、変調信号を復調できなくなる恐
れがある。
合には、クランプ回路が動作すると整流後のＡＳＫ変調
による振幅の変化幅が減って見掛け上はＡＳＫ変調幅が
浅くなったようになり、変調信号を復調できなくなる恐
れがある。
【００５９】そこで、以下に説明する第５の実施の形態
では、図９に示すように、トランジスタ９１とシリーズ
接続されたダイオード９２、および抵抗器９３からなる
クランプ回路９０を設け、上記クランプ回路９０のダイ
オード９２と抵抗器９３の電圧分圧点９４から信号を取
り出し、この信号により分圧抵抗器Ｒ２と並列に接続さ
れたトランジスタ９５のゲートを制御している。
では、図９に示すように、トランジスタ９１とシリーズ
接続されたダイオード９２、および抵抗器９３からなる
クランプ回路９０を設け、上記クランプ回路９０のダイ
オード９２と抵抗器９３の電圧分圧点９４から信号を取
り出し、この信号により分圧抵抗器Ｒ２と並列に接続さ
れたトランジスタ９５のゲートを制御している。
【００６０】電源電圧ＶDDが上昇していき、ダイオード
９２と抵抗器９３の電圧分圧点９４の電圧がトランジス
タ９１の動作電圧近傍になると、ダイオード９２の特性
に従って徐々にトランジスタ９１が動作し始め、最終的
にオンする。トランジスタ９１のオン抵抗は小さいの
で、電流がこのトランジスタ９１をバイパスとして流
れ、電圧上昇を防止する。
９２と抵抗器９３の電圧分圧点９４の電圧がトランジス
タ９１の動作電圧近傍になると、ダイオード９２の特性
に従って徐々にトランジスタ９１が動作し始め、最終的
にオンする。トランジスタ９１のオン抵抗は小さいの
で、電流がこのトランジスタ９１をバイパスとして流
れ、電圧上昇を防止する。
【００６１】このとき、トランジスタ９１がオンすると
同時にトランジスタ９５もオンし、それまで抵抗器Ｒ
１：（抵抗器Ｒ２＋トランジスタＱ１の閾値電圧）の比
で分圧されていた分圧回路の抵抗器Ｒ２が、抵抗器Ｒ２
とトランジスタ９１のオン抵抗の並列回路に置き換わっ
た構成となり、抵抗器Ｒ２の抵抗値を下げた場合と同じ
く、分圧回路の分圧比が大きくなる。これにより、ヒス
テリシス幅を減らすことができて、クランプがかかった
場合にも正しく復調することが可能になった。
同時にトランジスタ９５もオンし、それまで抵抗器Ｒ
１：（抵抗器Ｒ２＋トランジスタＱ１の閾値電圧）の比
で分圧されていた分圧回路の抵抗器Ｒ２が、抵抗器Ｒ２
とトランジスタ９１のオン抵抗の並列回路に置き換わっ
た構成となり、抵抗器Ｒ２の抵抗値を下げた場合と同じ
く、分圧回路の分圧比が大きくなる。これにより、ヒス
テリシス幅を減らすことができて、クランプがかかった
場合にも正しく復調することが可能になった。
【００６２】本実施の形態のシュミット回路１〜４の応
用例を図５に示す。図５は、図６に示した従来回路に代
えて本実施の形態のシュミット回路１を配設したもので
あり、安定した動作を実現できるとともに、低消費電流
で動作させることができるので、電源電圧が変動し易い
データキャリアシステムの子機に用いるのに好適であ
る。
用例を図５に示す。図５は、図６に示した従来回路に代
えて本実施の形態のシュミット回路１を配設したもので
あり、安定した動作を実現できるとともに、低消費電流
で動作させることができるので、電源電圧が変動し易い
データキャリアシステムの子機に用いるのに好適であ
る。
【００６３】
【発明の効果】本発明は前述したように、受信信号のエ
ンベロップ（包絡線）の変化点を検出するとともに、前
記変化点における変化方向が正方向または負方向の何方
に変化するのかを判定することでデータを復調する際
に、入力端子に印加される信号の電位変化を検出するた
めの動作点を、基準電位よりも所定の電位だけ高く設定
したので、ＡＳＫ変調によって電源電圧が変動していて
も安定に動作させることができるとともに、低消費電流
で動作させることができる。これにより、例えば、ＮＲ
ＺでＡＳＫ変調された信号の変化点および方向を良好に
検出することができ、誤りの少ないデータ復調を行うこ
とができる。
ンベロップ（包絡線）の変化点を検出するとともに、前
記変化点における変化方向が正方向または負方向の何方
に変化するのかを判定することでデータを復調する際
に、入力端子に印加される信号の電位変化を検出するた
めの動作点を、基準電位よりも所定の電位だけ高く設定
したので、ＡＳＫ変調によって電源電圧が変動していて
も安定に動作させることができるとともに、低消費電流
で動作させることができる。これにより、例えば、ＮＲ
ＺでＡＳＫ変調された信号の変化点および方向を良好に
検出することができ、誤りの少ないデータ復調を行うこ
とができる。
【図１】本発明のシュミット回路の第１の実施の形態を
示す回路図である。
示す回路図である。
【図２】本発明のシュミット回路の第２の実施の形態を
示す回路図である。
示す回路図である。
【図３】本発明のシュミット回路の第３の実施の形態を
示す回路図である。
示す回路図である。
【図４】本発明のシュミット回路の第４の実施の形態を
示す回路図である。
示す回路図である。
【図５】本発明のシュミット回路の使用例を示す回路図
である。
である。
【図６】従来のシュミット回路の一例を示す回路図であ
る。
る。
【図７】図７の回路の各部の動作を説明する波形図であ
る。
る。
【図８】図７の回路の各部の動作を説明する波形図であ
る。
る。
【図９】本発明の第５の実施の形態を示す回路図であ
る。
る。
１ 第１の実施の形態のシュミット回路
２ 第２の実施の形態のシュミット回路
３ 第３の実施の形態のシュミット回路
４ 第４の実施の形態のシュミット回路
Ｑ１ 動作点設定用トランジスタ
Ｑ２ 正方向変化検出用トランジスタ
Ｑ３ 負方向変化検出用トランジスタ
Ｒ１ 分圧用抵抗器
Ｒ２ 分圧用抵抗器
ＦＦ フリップフロップ回路
ＶDD 電源電圧
ＲA 入力抵抗器
ＲB 帰還抵抗器
ＣIN 入力結合コンデンサ
Claims (5)
- 【請求項１】 入力結合コンデンサの一端が接続された
入力端子と、前記入力端子に印加される信号の電位変化
を検出するために設けられた第１、第２、及び第３のト
ランジスタと、電源電圧と基準電位との間の電圧を分圧
して所定の電圧とするための第１の分圧抵抗及び第２の
分圧抵抗を有する分圧手段とを備え、 前記第１のトランジスタのドレインは、前記第１の分圧
抵抗を介して、電源との間に接続されたカレントミラー
回路の入力端子に接続され、 前記第１のトランジスタのソースは、前記第２の分圧抵
抗を介して基準電位点に接続され、 前記入力結合コンデンサの他端は、前記第３のトランジ
スタのゲートに接続されるとともに、入力抵抗を介して
前記第１のトランジスタのゲートにも接続されており、 さらに、前記第１のトランジスタのドレインは、前記第
２のトランジスタのゲートに接続されるとともに、帰還
抵抗を介して前記第１のトランジスタのゲートにも接続
されており、 前記第２のトランジスタ及び前記第３のトランジスタの
ソースは、基準電位点にそれぞれ接続され、 前記第２のトランジスタ及び前記第３のトランジスタの
ドレインは、前記カレントミラー回路の第１及び第２の
出力端子にそれぞれ接続されており、 前記第１のトランジスタの動作点を基準にして決定され
る前記第２のトランジスタ及び前記第３のトランジスタ
の動作点が所定の値となるように、前記第１のトランジ
スタを動作点設定用トランジスタとしても動作させ、 また、前記入力端子に印加される信号レベルが変化した
ときに、前記出力端子の論理レベルを変化させるフリッ
プ・フロップ回路を更に備え、 前記第２のトランジスタのドレインは、前記フリップ・
フロップ回路のセット入力端子に接続され、 前記第３のトランジスタのドレインは、前記フリップ・
フロップ回路のリセット入力端子に接続されており、 前記入力端子に印加される信号レベルが正方向に変化し
たときには、正方向変化検出用として動作する前記第２
のトランジスタのドレインの電圧を"Ｈ"として、前記フ
リップ・フロップ回路の出力を"Ｈ"とし、 前記入力端子に印加される信号レベルが負方向に変化し
たときには、負方向変化検出用として動作する前記第３
のトランジスタのドレインの電圧を"Ｈ"として、前記フ
リップ・フロップ回路の出力を"Ｌ"とすることを特徴と
するシュミット回路。 - 【請求項２】 入力結合コンデンサの一端が接続された
入力端子と、前記入力端子に印加される信号の電位変化
を検出するために設けられた第１、第２、及び第３のト
ランジスタと、電源電圧と基準電位との間の電圧を分圧
して所定の電圧となるようにする分圧手段とを備え、 前記分圧手段の分圧出力点に、前記第１のトランジスタ
のソースを接続し、 前記入力結合コンデンサの他端は、前記第３のトランジ
スタのゲートに接続されるとともに、入力抵抗を介して
前記第１のトランジスタのゲートにも接続されており、 前記第１のトランジスタのドレインは、前記第２のトラ
ンジスタのゲートに接続されるとともに、帰還抵抗を介
して前記第１のトランジスタのゲートにも接続されてお
り、 前記第２のトランジスタ及び前記第３のトランジスタの
ソースは、基準電位点にそれぞれ接続され、 前記第１のトランジスタ、前記第２のトランジスタ、及
び前記第３のトランジスタのドレインは、それぞれに等
しい電流を供給するための電流供給手段が接続されてお
り、 前記第１のトランジスタの動作点を基準にして決定され
る前記第２のトランジスタ及び前記第３のトランジスタ
の動作点が所定の値となるように、前記第１のトランジ
スタを動作点設定用トランジスタとしても動作させ、 また、前記入力端子に印加される信号レベルが変化した
ときに、前記出力端子の論理レベルを変化させるフリッ
プ・フロップ回路を更に備え、 前記第２のトランジスタのドレインは、前記フリップ・
フロップ回路のセット入力端子に接続され、 前記第３のトランジスタのドレインは、前記フリップ・
フロップ回路のリセット入力端子に接続されており、 前記入力端子に印加される信号レベルが正方向に変化し
たときには、正方向変化検出用として動作する前記第２
のトランジスタのドレインの電圧を"Ｈ"として、前記フ
リップ・フロップ回路の出力を"Ｈ"とし、 前記入力端子に印加される信号レベルが負方向に変化し
たときには、負方向変化検出用として動作する前記第３
のトランジスタのドレインの電圧を"Ｈ"として、前記フ
リップ・フロップ回路の出力を"Ｌ"とすることを特徴と
するシュミット回路。 - 【請求項３】 前記電流供給手段はカレントミラー回路
であることを特徴とする請求項２に記載のシュミット回
路。 - 【請求項４】 入力結合コンデンサの一端が接続された
入力端子と、前記入力端子に印加される信号の電位変化
を検出するために設けられた第１、第２、及び第３のト
ランジスタと、電源電圧と基準電位との間の電圧を分圧
して所定の電圧とするための第１の分圧抵抗及び第２の
分圧抵抗を有する分圧手段とを備え、 前記第１のトランジスタのドレインは、前記第１の分圧
抵抗を介して電源に接続され、 前記第１のトランジスタのソースは、前記第２の分圧抵
抗を介して基準電位点に接続され、 前記入力結合コンデンサの他端は、前記第３のトランジ
スタのゲートに接続されるとともに、入力抵抗を介して
前記第１のトランジスタのゲートにも接続されており、 さらに、前記第１のトランジスタのドレインは、前記第
２のトランジスタのゲートに接続されるとともに、帰還
抵抗を介して前記第１のトランジスタのゲートにも接続
されており、 前記第２のトランジスタ及び前記第３のトランジスタの
ソースは、基準電位点にそれぞれ接続され、 前記第２のトランジスタ及び前記第３のトランジスタの
ドレインは、前記第１の分圧抵抗と同じ抵抗値をもつ第
３及び第４の抵抗を介してそれぞれ電源に接続され、 前記第１のトランジスタの動作点を基準にして決定され
る前記第２のトランジスタ及び前記第３のトランジスタ
の動作点が所定の値となるように、前記第１のトランジ
スタを動作点設定用トランジスタとしても動作させ、 また、前記入力端子に印加される信号レベルが変化した
ときに、前記出力端子の論理レベルを変化させるフリッ
プ・フロップ回路を更に備え、 前記第２のトランジスタのドレインの信号は、前記フリ
ップ・フロップ回路のセット入力端子に伝送され、 前記第３のトランジスタのドレインの信号は、前記フリ
ップ・フロップ回路のリセット入力端子に伝送され、 前記入力端子に印加される信号レベルが正方向に変化し
たときには、正方向変化検出用として動作する前記第２
のトランジスタのドレインの電圧を"Ｈ"として、前記フ
リップ・フロップ回路の出力を"Ｈ"とし、 前記入力端子に印加される信号レベルが負方向に変化し
たときには、負方向変化検出用として動作する前記第３
のトランジスタのドレインの電圧を"Ｈ"として、前記フ
リップ・フロップ回路の出力を"Ｌ"とすることを特徴と
するシュミット回路。 - 【請求項５】 前記電源電圧が所定電圧以上になったと
きに前記電源電圧を所定電圧に押さえる電圧クランプ手
段と、 前記電圧クランプ手段が動作したときに前記分圧手段の
分圧比を変更する分圧比変更手段とを更に備え、 分圧電圧が小さくなるようにすることを特徴とする請求
項１〜４の何れか１項に記載のシュミット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02912698A JP3517578B2 (ja) | 1998-01-27 | 1998-01-27 | シュミット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02912698A JP3517578B2 (ja) | 1998-01-27 | 1998-01-27 | シュミット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214960A JPH11214960A (ja) | 1999-08-06 |
| JP3517578B2 true JP3517578B2 (ja) | 2004-04-12 |
Family
ID=12267619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02912698A Expired - Lifetime JP3517578B2 (ja) | 1998-01-27 | 1998-01-27 | シュミット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3517578B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4392256B2 (ja) | 2004-02-05 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置及び非接触型ｉｃカード |
| WO2006117834A1 (ja) * | 2005-04-25 | 2006-11-09 | Renesas Technology Corp. | 半導体装置及びicカード |
| JP7361474B2 (ja) * | 2019-01-31 | 2023-10-16 | エイブリック株式会社 | 入力回路 |
-
1998
- 1998-01-27 JP JP02912698A patent/JP3517578B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11214960A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10038403B2 (en) | Digital isolator | |
| US5942921A (en) | Differential comparator with an extended input range | |
| US7855595B2 (en) | High dynamic range ASK demodulator for use in an RFID transponder | |
| US7710098B2 (en) | Power supply driver circuit | |
| CN109541288A (zh) | Dc电压的毛刺检测 | |
| JP4263023B2 (ja) | ２線式データ通信方法、システム、コントロール装置およびデータ記憶装置 | |
| JP3517578B2 (ja) | シュミット回路 | |
| CA2245757C (en) | High speed, low voltage swing receiver for mixed supply voltage interfaces | |
| JP2006295319A (ja) | Ａｓｋ復調回路 | |
| JPH0611102B2 (ja) | 信号検出回路 | |
| TW569576B (en) | Circuit arrangement for demodulating a voltage which is (ASK) modulated by alternation of the amplitude between a low level and a high level | |
| JP2001292183A (ja) | Ａｓｋ復調回路 | |
| KR100287660B1 (ko) | 신호 입력 회로 | |
| US4926133A (en) | FM demodulator having a frequency independent delay circuit | |
| JP3557097B2 (ja) | 信号入力回路 | |
| JP2939241B2 (ja) | 入力インタフェース回路 | |
| JPH04354407A (ja) | 周波数ディスクリミネータ | |
| JPS6334360Y2 (ja) | ||
| JPS6027967Y2 (ja) | 電圧検出装置 | |
| JPH0216042B2 (ja) | ||
| JP2000353924A (ja) | 受光回路 | |
| JP3482455B2 (ja) | ゲート駆動型半導体デバイスのためのゲート電荷回復用回路 | |
| JPH04319814A (ja) | パルス回路 | |
| JPS6031286B2 (ja) | Ｆｍ検波回路 | |
| JP2001160719A (ja) | 入力電圧クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040126 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |