JP4389934B2 - クロック再生回路 - Google Patents
クロック再生回路 Download PDFInfo
- Publication number
- JP4389934B2 JP4389934B2 JP2006531794A JP2006531794A JP4389934B2 JP 4389934 B2 JP4389934 B2 JP 4389934B2 JP 2006531794 A JP2006531794 A JP 2006531794A JP 2006531794 A JP2006531794 A JP 2006531794A JP 4389934 B2 JP4389934 B2 JP 4389934B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- equalizer
- interference
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
アナログ/デジタル変換器におけるサンプリング位置のずれの方向を検出するためのクロック位相検出器の前段に、入力された信号に対して、符号間干渉により生じる干渉成分から直交干渉成分のみを低減する直交干渉成分低減手段が設けられていることを特徴とする。
直交検波器により直交検波された第1および第2のチャネルの直交復調信号を、入力されたサンプリングクロック信号でそれぞれサンプリングしてデジタル値に変換して出力する2つのアナログ/デジタル変換器と
前記2つのアナログ/デジタル変換器からの信号に対して、符号間干渉により生じる干渉成分から直交干渉成分のみを低減する直交干渉成分低減手段と、
前記直交成分低減手段から出力された信号の位相を検出し、前記2つのアナログ/デジタル変換器におけるサンプリング位置のずれの方向を示す信号を出力するクロック位相検出器と、
前記クロック位相検出器から出力された信号から高周波成分を取り除いて周波数制御信号として出力するループフィルタと、
前記ループフィルタからの周波数制御信号により周波数が制御されたクロック信号を前記2つのアナログ/デジタル変換器に対して前記サンプリングクロック信号として出力する電圧制御発振器とから構成されている。
前記アナログ/デジタル変換器から入力された第1のチャネルの信号に対して、直交成分による干渉の補償を行う第1のトランスバーサルフィルタと、
前記アナログ/デジタル変換器から入力された第1のチャネルの信号に対して、前記第1のトランスバーサルフィルタのセンタータップの遅延量と同等の遅延量を与える第1の遅延調整回路と、
前記第1の遅延調整回路からの出力と前記第1のトランスバーサルフィルタからの出力とを加算して、第1のチャネルの信号として前記クロック位相検出器に出力する第1の加算器と、
前記アナログ/デジタル変換器から入力された第2のチャネルの信号に対して、直交成分による干渉の補償を行う第2のトランスバーサルフィルタと、
前記アナログ/デジタル変換器から入力された第2のチャネルの信号に対して、前記第2のトランスバーサルフィルタのセンタータップの遅延量と同等の遅延量を与える第2の遅延調整回路と、
前記第2の遅延調整回路からの出力と前記第2のトランスバーサルフィルタからの出力とを加算して、第2のチャネルの信号として前記クロック位相検出器に出力する第2の加算器と、
から構成される直交成分等化器を用いるようにしてもよい。
図2は本発明の第1の実施形態のクロック再生回路を含む復調器の構成を示すブロック図である。図2において、図1中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。本実施形態の復調器は、QAM(Quadrature Amplitude Modulation)方式の復調器に対して本発明を適用したものである。
次に、本発明の第2の実施形態のクロック再生回路について説明する。
Claims (5)
- 直交変調方式を用いたデジタル無線通信装置で使用される復調器のクロック再生回路において、
アナログ/デジタル変換器におけるサンプリング位置のずれの方向を検出するためのクロック位相検出器の前段に、入力された信号に対して、符号間干渉により生じる干渉成分から直交干渉成分のみを低減する直交干渉成分低減手段が設けられていることを特徴とするクロック再生回路。 - 直交変調方式を用いたデジタル無線通信装置で使用される復調器のクロック再生回路であって、
直交検波器により直交検波された第1および第2のチャネルの直交復調信号を、入力されたサンプリングクロック信号でそれぞれサンプリングしてデジタル値に変換して出力する2つのアナログ/デジタル変換器と
前記2つのアナログ/デジタル変換器からの信号に対して、符号間干渉により生じる干渉成分から直交干渉成分のみを低減する直交干渉成分低減手段と、
前記直交成分低減手段から出力された信号の位相を検出し、前記2つのアナログ/デジタル変換器におけるサンプリング位置のずれの方向を示す信号を出力するクロック位相検出器と、
前記クロック位相検出器から出力された信号から高周波成分を取り除いて周波数制御信号として出力するループフィルタと、
前記ループフィルタからの周波数制御信号により周波数が制御されたクロック信号を前記2つのアナログ/デジタル変換器に対して前記サンプリングクロック信号として出力する電圧制御発振器と、
から構成されているクロック再生回路。 - 前記直交干渉成分低減手段が、
前記アナログ/デジタル変換器から入力された第1のチャネルの信号に対して、直交成分による干渉の補償を行う第1のトランスバーサルフィルタと、
前記アナログ/デジタル変換器から入力された第1のチャネルの信号に対して、前記第1のトランスバーサルフィルタのセンタータップの遅延量と同等の遅延量を与える第1の遅延調整回路と、
前記第1の遅延調整回路からの出力と前記第1のトランスバーサルフィルタからの出力とを加算して、第1のチャネルの信号として前記クロック位相検出器に出力する第1の加算器と、
前記アナログ/デジタル変換器から入力された第2のチャネルの信号に対して、直交成分による干渉の補償を行う第2のトランスバーサルフィルタと、
前記アナログ/デジタル変換器から入力された第2のチャネルの信号に対して、前記第2のトランスバーサルフィルタのセンタータップの遅延量と同等の遅延量を与える第2の遅延調整回路と、
前記第2の遅延調整回路からの出力と前記第2のトランスバーサルフィルタからの出力とを加算して、第2のチャネルの信号として前記クロック位相検出器に出力する第2の加算器と、
から構成される直交成分等化器である請求項2記載のクロック再生回路。 - 前記第1および第2のトランスバーサルフィルタは、復調器内に設けられている等化器において使用される直交タップ係数を入力して使用する請求項3記載のクロック再生回路。
- 前記等化器が、前方等化器および判定帰還形等化器である請求項4記載のクロック再生回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004250067 | 2004-08-30 | ||
JP2004250067 | 2004-08-30 | ||
PCT/JP2005/014914 WO2006025212A1 (ja) | 2004-08-30 | 2005-08-15 | クロック再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006025212A1 JPWO2006025212A1 (ja) | 2008-05-08 |
JP4389934B2 true JP4389934B2 (ja) | 2009-12-24 |
Family
ID=35999870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006531794A Expired - Fee Related JP4389934B2 (ja) | 2004-08-30 | 2005-08-15 | クロック再生回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7924962B2 (ja) |
EP (1) | EP1786165B1 (ja) |
JP (1) | JP4389934B2 (ja) |
CN (1) | CN101002449B (ja) |
DE (1) | DE602005024573D1 (ja) |
WO (1) | WO2006025212A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1976109A1 (en) * | 2007-03-31 | 2008-10-01 | Sony Deutschland Gmbh | Demodulator, method and receiver for demodulation |
EP2375603B1 (en) * | 2010-02-05 | 2018-05-23 | Xieon Networks S.à r.l. | Clock recovery method and clock recovery arrangement for coherent polarisation multiplex receivers |
US9001943B2 (en) * | 2013-03-14 | 2015-04-07 | Altera Corporation | Digital equalizer adaptation using on-die instrument |
US9231751B1 (en) * | 2014-09-18 | 2016-01-05 | Realtek Semiconductor Corporation | Clock-data recovery circuit and method thereof |
EP3857809B1 (en) * | 2018-11-08 | 2024-04-24 | Huawei Technologies Co., Ltd. | Clock extraction in systems affected by strong intersymbol interference |
US11038549B1 (en) * | 2020-06-08 | 2021-06-15 | Ciena Corporation | Receiver noise loading for control loop stability |
US11736144B2 (en) * | 2020-11-12 | 2023-08-22 | Texas Instruments Incorporated | Decomposed real-imaginary equalizer |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4468786A (en) * | 1982-09-21 | 1984-08-28 | Harris Corporation | Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system |
JPS6052147A (ja) | 1983-09-01 | 1985-03-25 | Nec Corp | タイミング同期方式 |
JPS6474830A (en) | 1987-09-17 | 1989-03-20 | Fujitsu Ltd | Automatic amplitude equalization circuit |
EP0671829B1 (en) * | 1994-03-11 | 2006-06-28 | Fujitsu Limited | Clock regeneration circuit |
JPH09130443A (ja) | 1995-10-31 | 1997-05-16 | Toshiba Corp | ディジタル復調装置 |
JP3130794B2 (ja) | 1996-05-27 | 2001-01-31 | 日本電気株式会社 | 復調器 |
JP3404228B2 (ja) | 1996-09-10 | 2003-05-06 | 富士通株式会社 | クロック位相検出回路 |
KR100241890B1 (ko) * | 1997-01-10 | 2000-03-02 | 윤종용 | 디지털 통신 시스템에서 간섭 제거 회로 |
JPH1174942A (ja) | 1997-08-29 | 1999-03-16 | Fujitsu Ltd | 無線受信装置 |
JPH11331300A (ja) | 1998-05-19 | 1999-11-30 | Nec Corp | 復調装置 |
JP2000270038A (ja) | 1999-03-15 | 2000-09-29 | Nec Corp | クロック同期回路およびその同期方法 |
-
2005
- 2005-08-15 DE DE602005024573T patent/DE602005024573D1/de active Active
- 2005-08-15 WO PCT/JP2005/014914 patent/WO2006025212A1/ja active Application Filing
- 2005-08-15 US US11/660,782 patent/US7924962B2/en not_active Expired - Fee Related
- 2005-08-15 JP JP2006531794A patent/JP4389934B2/ja not_active Expired - Fee Related
- 2005-08-15 EP EP05780288A patent/EP1786165B1/en not_active Expired - Fee Related
- 2005-08-15 CN CN2005800272876A patent/CN101002449B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE602005024573D1 (de) | 2010-12-16 |
WO2006025212A1 (ja) | 2006-03-09 |
EP1786165B1 (en) | 2010-11-03 |
US7924962B2 (en) | 2011-04-12 |
CN101002449B (zh) | 2010-06-09 |
JPWO2006025212A1 (ja) | 2008-05-08 |
EP1786165A4 (en) | 2007-11-07 |
US20070253515A1 (en) | 2007-11-01 |
CN101002449A (zh) | 2007-07-18 |
EP1786165A1 (en) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8611408B2 (en) | Apparatus for and method of developing equalized values from samples of a signal received from a channel | |
US7995648B2 (en) | Advanced digital receiver | |
US8466713B2 (en) | Phase detection method and phase detector | |
JP4389934B2 (ja) | クロック再生回路 | |
US8804889B2 (en) | Receiver with dual clock recovery circuits | |
US7016406B1 (en) | Adaptation structure and methods for analog continuous time equalizers | |
US20070286315A1 (en) | Digital signal processor, receiver, corrector and methods for the same | |
US20090086807A1 (en) | Methods and apparatus for determining threshold of one or more dfe transition latches based on incoming data eye | |
JP3428376B2 (ja) | 自動等化システム | |
JPH1174942A (ja) | 無線受信装置 | |
US10505705B1 (en) | Receiver with cancellation of intrinsic offset from decision feedback equalization to enhance data margin | |
JP6063041B2 (ja) | 適応等化処理回路および適応等化処理方法 | |
JPH0818492A (ja) | 遅延量推定型mlse等化装置 | |
JP2000270038A (ja) | クロック同期回路およびその同期方法 | |
JPH09130442A (ja) | π/4シフトQPSK復調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |