JP4389437B2 - 導電性ペーストの製造方法および積層セラミック電子部品 - Google Patents

導電性ペーストの製造方法および積層セラミック電子部品 Download PDF

Info

Publication number
JP4389437B2
JP4389437B2 JP2002291132A JP2002291132A JP4389437B2 JP 4389437 B2 JP4389437 B2 JP 4389437B2 JP 2002291132 A JP2002291132 A JP 2002291132A JP 2002291132 A JP2002291132 A JP 2002291132A JP 4389437 B2 JP4389437 B2 JP 4389437B2
Authority
JP
Japan
Prior art keywords
conductive paste
multilayer ceramic
organic
zirconium
conductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002291132A
Other languages
English (en)
Other versions
JP2004127753A (ja
Inventor
正弘 松尾
基尋 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002291132A priority Critical patent/JP4389437B2/ja
Publication of JP2004127753A publication Critical patent/JP2004127753A/ja
Application granted granted Critical
Publication of JP4389437B2 publication Critical patent/JP4389437B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、導電性ペーストの製造方法、およびこの製造方法によって得られた導電性ペーストを内部導体膜の形成のために用いて構成された積層セラミック電子部品に関するもので、特に、積層セラミック電子部品において薄層化および多層化を有利に図り得るようにするための改良に関するものである。
【0002】
【従来の技術】
積層セラミックコンデンサなどの積層セラミック電子部品に備える部品本体は、積層された複数のセラミック層およびセラミック層間の界面に沿って延びる内部導体膜からなる積層構造を有している。このような部品本体は、一般に、セラミック層となるセラミックグリーンシート上に、内部導体膜となる導電性ペーストからなる膜を印刷等により形成し、このような導電性ペースト膜が形成されたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、得られた生の積層体を高温で焼成することによって製造されている。
【0003】
上述の導電性ペーストとしては、導電性粉末を、有機バインダと溶剤とからなる有機ビヒクル中に分散させてペースト化したものが用いられている。内部導体膜のための導電性ペーストにあっては、そこに含まれる導電性粉末として、従来、パラジウムや白金等の貴金属からなる粉末が用いられていた。しかしながら、製品コストの低減のため、低コストであるニッケルなどの卑金属からなる粉末が導電性ペーストに含まれる導電性粉末として用いられるようになってきている。
【0004】
他方、市場において、積層セラミック電子部品に対しては、小型化かつ多層化の要望が高まり、特に積層セラミックコンデンサにあっては、小型化かつ大容量化の要望が高まっている。そのため、セラミック層の薄層化が進み、このセラミック層の薄層化に伴って、内部導体膜の薄膜化も進んでいる。内部導体膜を薄膜化するためには、導電性ペーストにおいて含まれる導電性粉末を微粒化することが有効である。
【0005】
導電性粉末として、たとえばニッケル粉末が用いられる場合、ニッケル自体は高温下にて酸化されやすい。そのため、焼成工程は、不活性雰囲気や還元性雰囲気などの非酸化性雰囲気中で行なわれる。しかしながら、ニッケルの酸化速度はニッケル粉末の比表面積に依存するため、たとえ非酸化性雰囲気中で焼成を行なっても、ニッケル粉末がより微粒化されるに従って、ニッケルがより酸化されやすくなり、応じてニッケルの酸化による構造欠陥がより発生しやすくなる。
【0006】
また、焼成工程において、ニッケル粉末が微粒化されるに従って、焼成過程の比較的早い段階でニッケル粉末の焼結および収縮が開始されるようになるため、生の積層体を一体焼成した場合、セラミック層と導電性ペースト膜との間で、熱収縮開始温度や収縮量の差が大きくなり、その結果、積層体の内部に比較的大きな応力が発生し、それによっても、デラミネーションやクラック等の構造欠陥が生じやすくなる。
【0007】
この問題を解決するため、導電性ペーストの焼結収縮を抑制ないしは制御することを目的として、セラミック層に含まれるセラミック原料粉末と同一または近似した組成のセラミック原料粉末を、導電性ペーストに添加することが行なわれている(たとえば、特許文献1参照)。このように、導電性ペーストに添加されるセラミック原料粉末は、生の積層体が焼結する際、導電性ペースト中のニッケル粒子間に存在して、ピンニング材として作用することにより、内部導体膜となる導電性ペースト膜の焼結収縮を抑制する機能を果たしていると考えられている。
【0008】
【特許文献1】
特開2002−245874号公報
【0009】
【発明が解決しようとする課題】
しかしながら、積層セラミック電子部品において、内部導体膜をより薄膜化するため、導電性ペーストにおいて、たとえば平均粒径0.2μm以下といった微粒のニッケル粉末を用いた場合、微粒化に応じて、ニッケル粉末自体の比表面積がより大きくなり、また、導電性ペースト中においてニッケル粒子同士の接触頻度がより高くなることから、前述したようなセラミック原料粉末の添加のみでは、十分な焼結抑制効果を発揮させることが困難になってくる。
【0010】
また、ニッケル粉末の微粒化が進むにつれて、ニッケル粉末の焼結による球状化がより生じやすくなる。このニッケルの球状化は、内部導体膜の連続性を阻害し、内部導体膜のカバレッジを低下させる原因となる。ニッケルの球状化は、前述したようなセラミック原料粉末の添加によっても、ある程度防止することはできるが、ニッケル粉末の微粒化がより進んだ場合、これを完全に防止することが困難になってくる。そのため、内部導体膜を薄膜化するに従って、内部導体膜の連続性が損なわれ、そのため、カバレッジが低下し、その結果、積層セラミックコンデンサにあっては、設計どおりの静電容量が得られなくなることがある。
【0011】
なお、上述の説明は、ニッケル粉末について主として行なったが、銀、銀−パラジウム合金、銅等の粉末の場合であっても、実質的に同様の問題に遭遇し得る。
【0012】
そこで、この発明の目的は、上述したような問題を解決し得る導電性ペーストの製造方法、およびこの製造方法によって得られた導電性ペーストを用いて構成された積層セラミック電子部品を提供しようとすることである。
【0013】
【課題を解決するための手段】
この発明に係る製造方法によって製造される導電性ペーストは、導電性粉末と有機ビヒクルとを含み、さらに、有機酸カルシウム塩と有機ジルコニウム化合物とを含み、これら有機酸カルシウム塩および有機ジルコニウム化合物のカルシウム原子およびジルコニウム原子に換算した各含有量が、ともに、導電性粉末1.00モルに対して、0.05〜1.00モルであり、有機ジルコニウム化合物のジルコニウム原子に換算した含有量が、有機酸カルシウム塩のカルシウム原子に換算した1.00モルに対して、0.98〜1.02モルである。このような導電性ペーストを製造するため、この発明では、導電性粉末と有機ビヒクルとを含む混合物に、有機酸カルシウム塩および有機ジルコニウム化合物を液滴として添加して分散混合処理する工程を備えることを特徴としている。
【0014】
上述した導電性粉末として、好ましくは、ニッケル粉末が用いられる。
【0015】
この発明に係る製造方法によって得られた導電性ペーストは、積層された複数のセラミック層間に沿って延びる内部導体膜を形成するために有利に用いられる。
【0016】
この発明は、また、積層された複数のセラミック層およびセラミック層間の界面に沿って延びる内部導体膜を備える、積層セラミック電子部品にも向けられる。この発明に係る積層セラミック電子部品は、上述の内部導体膜が、この発明に係る製造方法によって得られた導電性ペーストを焼成して得られたものであることを特徴としている。
【0017】
上述のセラミック層は、好ましくは、ジルコン酸カルシウム系セラミックから構成される。
【0018】
この発明に係る積層セラミック電子部品は、積層セラミックコンデンサにおいてより有利に適用される。この場合、内部導体膜は、セラミック層を介して静電容量が得られるように配置され、さらに、積層セラミック電子部品は、複数のセラミック層をもって構成される積層体の外表面上に形成され、かつ静電容量を取り出すため内部導体膜の特定のものに電気的に接続される外部電極を備えている。
【0019】
【発明の実施の形態】
図1は、この発明に係る製造方法によって得られた導電性ペーストを用いて構成される積層セラミック電子部品の一例としての積層セラミックコンデンサ1を図解的に示す断面図である。
【0020】
積層セラミックコンデンサ1は、積層体2を備えている。積層体2は、積層された複数の誘電体セラミック層3と、複数の誘電体セラミック層3の間の特定の複数の界面に沿ってそれぞれ形成された複数の内部導体膜4および5とを備えている。
【0021】
内部導体膜4および5は、積層体2の外表面にまで到達するように形成される。より詳細には、積層体2の一方の端面6にまで引き出される内部導体膜4と他方の端面7にまで引き出される内部導体膜5とが、積層体2の内部において、誘電体セラミック層3を介して静電容量が得られるように互いに対向しながら交互に配置されている。
【0022】
上述の静電容量を取り出すため、積層体2の外表面上であって、端面6および7上には、内部導体膜4および5のいずれか特定のものに電気的に接続されるように、外部電極8および9がそれぞれ形成されている。また、外部電極8および9上には、必要に応じて、ニッケル、銅などからなるめっき層がそれぞれ形成され、さらにその上には、半田、錫などからなるめっき層がそれぞれ形成されることがある。
【0023】
このような積層セラミックコンデンサ1は、たとえば、次のようにして製造される。
【0024】
誘電体セラミックのための原料粉末および適当な添加物を含むスラリーが用意され、このスラリーをシート状に成形することによって、誘電体セラミック層3となるべきセラミックグリーンシートが用意される。次に、セラミックグリーンシート上に、導電性ペーストを用いて、所望のパターンを有する内部導体膜4および5のための導電性ペースト膜が印刷等によって形成される。
【0025】
次に、上述のように、導電性ペースト膜がそれぞれ形成されたセラミックグリーンシートが、必要枚数積層されるとともに、その上下に、導電性ペースト膜が形成されていないセラミックグリーンシートが積層され、熱圧着されることによって、一体化された積層体2の生の状態のものが得られる。この生の積層体2を得るため、上述した熱圧着の後、カットする工程が実施されることが多い。
【0026】
次に、生の積層体2は、焼成され、それによって、焼結した積層体2が得られる。なお、後述するように、内部導体膜4および5のための導電性ペーストが、ニッケル粉末のような卑金属粉末を導電性粉末として含む場合、この焼成工程は、不活性雰囲気や還元性雰囲気のような非酸化性雰囲気中で実施される。また、このように非酸化性雰囲気中で焼成される場合、セラミックグリーンシートに含まれるセラミック原料粉末としては、耐還元性のものが用いられる。焼結後の積層体2において、前述したセラミックグリーンシートは、焼結されて、誘電体セラミック層3となり、導電性ペースト膜は、焼結されて、内部導体膜4および5となる。
【0027】
次に、積層体2の端面6および7上に、それぞれ、外部電極8および9が、内部導体膜4および5のいずれか特定のものに電気的に接続されるように形成される。外部電極8および9は、導電成分としての金属粉末を含み、かつガラスフリットを添加した導電性ペーストを付与し、これを焼き付けることによって形成される。
【0028】
このようにして、図1に示した積層セラミックコンデンサ1が完成される。
【0029】
このような積層セラミックコンデンサ1において、内部導体膜4および5を形成するために用いられる導電性ペーストは、導電性粉末と有機ビヒクルとを含むとともに、有機酸カルシウム塩と有機ジルコニウム化合物とを含み、有機酸カルシウム塩および有機ジルコニウム化合物のカルシウム原子およびジルコニウム原子に換算した各含有量が、ともに、導電性粉末1.00モルに対して、0.05〜1.00モルであり、有機ジルコニウム化合物のジルコニウム原子に換算した含有量が、有機酸カルシウム塩のカルシウム原子に換算した1.00モルに対して、0.98〜1.02モルであり、導電性粉末と有機ビヒクルとを含む混合物に、有機酸カルシウム塩および有機ジルコニウム化合物を液滴として添加して分散混合処理することによって得られたものであることを特徴としている。
【0030】
上述した有機酸カルシウム塩に用いる有機酸としては、たとえば、オクチル酸、ナフテン酸、ステアリン酸、オレイン酸などを適用することができる。
【0031】
また、有機ジルコニウム化合物としては、たとえば、テトラブトキシジルコニウム、テトラエトキシジルコニウム、テトラプロポキシジルコニウム、テトラメトキシジルコニウム、オクチル酸ジルコニウム、ナフテン酸ジルコニウムなどがある。
【0032】
導電性ペーストにおいて採用された前述のような組成は、次のような実験を経て得られた知見に基づいて求められたものである。
【0033】
まず、ジルコニウムを有機金属化合物の溶液として、ニッケル粉末を含む導電性ペーストに添加し、均一に混合したものを作製した。本件発明者は、このジルコニウム成分を含む導電性ペーストを焼成するとき、焼成過程にて酸化ジルコニウムが生成され、この酸化ジルコニウムを超微粒のピンニングポイントとして機能させることによって、焼結抑制効果を発揮させることを考えたのである。
【0034】
そこで、TMA(熱機械分析)により、この導電性ペーストの乾燥膜を粉砕して得られた粉から成形した圧粉体の焼結収縮挙動を調査したところ、ジルコニウム成分を添加した導電性ペーストによれば、無添加のものと比べて、焼結収縮開始温度が高温側へシフトすることがわかった。
【0035】
次に、誘電体セラミック層の材料として、ジルコン酸カルシウム(ABO3 )系の誘電体材料を用い、かつ、内部導体膜の材料として、上述したジルコニウム成分を含む導電性ペーストを用いて、積層セラミックコンデンサを作製したところ、積層体の焼結過程において、ジルコニウムが酸化ジルコニウムとして内部導体膜から誘電体セラミック層側へと拡散し、イオン半径の近いジルコニウム(B)サイトに固溶したため、Bサイトが過剰になり、当初設計された積層セラミックコンデンサの容量温度特性から外れてしまうという不具合が生じた。
【0036】
そこで、ジルコニウム成分とともに、Aサイト成分であるカルシウム成分を有機化合物として導電性ペーストに添加したところ、積層セラミックコンデンサの容量温度特性を実質的に変化させることなく、内部導体膜となる導電性ペーストの焼結を抑制でき、同時に、内部導体膜において高いカバレッジを得ることができた。
【0037】
このようなことから、導電性ペーストには、カルシウム成分とジルコニウム成分との双方、すなわち、有機酸カルシウム塩と有機ジルコニウム化合物との双方を添加することが好ましいことがわかった。
【0038】
次に、これら有機酸カルシウム塩および有機ジルコニウム化合物の各含有量について調査したところ、次のことがわかった。
【0039】
まず、カルシウム/ジルコニウムのモル比が1.02より大きい、または0.98未満であると、導電性ペーストへのこれらの添加量にも依存するが、積層セラミックコンデンサの容量温度特性が顕著に変化してしまった。このことから、有機ジルコニウム化合物のジルコニウム原子に換算した含有量が、前述したように、有機酸カルシウム塩のカルシウム原子に換算した1.00モルに対して、0.98〜1.02モルの範囲に選ばれなければならないことがわかった。
【0040】
また、カルシウム/ニッケルのモル比およびジルコニウム/ニッケルのモル比の双方について、0.05未満であると、ニッケルの焼結を抑制する効果が十分ではなく、1.00より大きいと、誘電体セラミック層へのカルシウムおよびジルコニウムの拡散および固溶が過剰になるため、容量温度特性が変化してしまった。このようなことから、カルシウムおよびジルコニウムは、ストイキオメトリックに近い比率であり、かつ、ニッケル1.00モルに対して、ともに、0.05〜1.00モルの含有量でなければならないことがわかった。
【0041】
さらに、上述の実験によって得られた焼成後の積層体を電解剥離し、内部導体膜と誘電体セラミック層との界面近傍をX線回折により分析した結果、均一な状態でCaZrO3 結晶が生成していることが確認された。
【0042】
このように、導電性ペーストにカルシウム成分およびジルコニウム成分を有機化合物溶液として添加することによって、誘電体セラミック層に含まれるセラミックと共通するセラミック原料粉末のような固形酸化物を添加する場合に比べて、より均一に導電性ペースト内にカルシウム成分およびジルコニウム成分を分散させることができる。そして、導電性ペースト中に液滴として均一に拡散したカルシウム成分およびジルコニウム成分は、焼結過程にて、超微粒状のCaZrO3 結晶を生成し、ニッケル粒子間をピンニングすることにより、ニッケルの焼結を効果的に抑制できるのである。
【0043】
導電性ペーストへの添加物として、カルシウム成分およびジルコニウム成分に加えて、上述したような固形酸化物を併用することを妨げるものではない。このような固形酸化物の併用によれば、当初設計された積層セラミックコンデンサの電気的特性を損なうことなく、より効果的に内部導体膜の焼結を抑制できるものと考えられる。
【0044】
なお、上述の説明は、ニッケル粉末を導電性粉末として用いた実験について行なったが、銀、銀−パラジウム合金、銅等の他の金属からなる導電性粉末についても、同様の結果が得られている。
【0045】
また、以上の説明は、主として、積層セラミックコンデンサについて行なったが、この発明に係る導電性ペーストは、積層された複数のセラミック層およびセラミック層間の界面に沿って延びる内部導体膜を備える積層セラミック電子部品であれば、積層セラミックコンデンサ以外の積層セラミック電子部品においても、内部導体膜を形成するために有利に用いることができる。
【0046】
次に、この発明の範囲を決定するために実施した実験例について説明する。
【0047】
【実験例】
まず、次のようにして、積層セラミックコンデンサの内部導体膜を形成するための導電性ペーストを作製した。
【0048】
平均粒径0.2μmのニッケル粉末45.0重量%、および平均粒径0.1μmのジルコン酸カルシウム系セラミック原料粉末5.0重量%に対して、エチルセルロース10重量%をテルピネオール90重量%に溶解して作製した有機ビヒクル35重量%、およびテルピネオール15重量%を加えたものを基本組成とするとともに、さらに、この基本組成に、有機カルシウム塩としてのオクチル酸カルシウムおよび有機ジルコニウム化合物としてのテトラブトキシジルコニウムとを、表1に示すような添加量をもって加えて、3本ロールミルにより分散混合処理を行なうことによって、良好に分散した導電性ペーストを作製した。
【0049】
表1において、「カルシウム・モル比率」は、ニッケル粉末1.00モルに対するオクチル酸カルシウムのカルシウム原子に換算した含有量をモル値で示したものであり、「ジルコニウム・モル比率」は、ニッケル粉末1.00モルに対するテトラブトキシジルコニウムのジルコニウム原子に換算した含有量をモル値で示したものである。また、「Ca:Zr・モル比」は、オクチル酸カルシウムのカルシウム原子に換算した含有量およびテトラブトキシジルコニウムのジルコニウム原子に換算した含有量の比率をモル比で示したものである。
【0050】
他方、積層セラミックコンデンサの誘電体セラミック層となるセラミックグリーンシートを次のようにして作製した。
【0051】
すなわち、平均粒径0.2μmのジルコン酸カルシウムを主成分とする耐還元性誘電体セラミック原料粉末に、ポリビニルブチラール系バインダおよびエタノール等の有機溶剤を加えて、ボールミルにより湿式混合し、セラミックスラリーを得た。次に、このセラミックスラリーをドクターブレード法により、焼成後の誘電体セラミック層の厚みが2μmになるような厚みをもってシート状に成形し、矩形のセラミックグリーンシートを得た。
【0052】
次に、セラミックグリーンシート上に、前述した導電性ペーストをスクリーン印刷し、導電性ペースト膜を形成した。このとき、蛍光X線装置を用いて計測されたニッケル塗布厚みが0.55μmとなるように、導電性ペースト膜の厚みを設定した。
【0053】
次に、導電性ペースト膜が形成されたセラミックグリーンシートを含む複数のセラミックグリーンシートを積層し、熱プレスして一体化し、その後、所定の寸法にカットすることによって、生の積層体を得た。この生の積層体において、一方の端面に引き出された導電性ペースト膜と他方の端面に引き出された導電性ペースト膜とが積層方向に交互に配列されるようにした。
【0054】
次に、生の積層体を、窒素雰囲気中において350℃の温度に加熱し、バインダを分解させた後、酸素分圧10-9〜10-12 MPaのH2 −N2 −H2 Oガスからなる還元性雰囲気中において、最高焼成温度1250℃で2時間保持するプロファイルにて焼成し、焼結した積層体を得た。
【0055】
次に、焼結後の積層体の両端面上に、B2 3 −Li2 O−SiO2 −BaO系のガラスフリットを含有するとともに銀を導電成分とする導電性ペーストを塗布し、窒素雰囲気中において600℃の温度で焼き付け、内部導体膜と電気的に接続された外部電極を形成した。
【0056】
このようにして得られた積層セラミックコンデンサの外形寸法は、幅1.2mm、長さ2.0mmおよび厚さ1.0mmであり、内部導体膜間に介在する誘電体セラミック層の厚みは、2μmであった。また、有効誘電体セラミック層の数は10であり、1層あたりの内部導体膜の有効対向面積は1.7mm2 であった。
【0057】
次に、得られた各試料に係る積層セラミックコンデンサについて、表1にその結果が示されているように、「カバレッジ」、「静電容量」および「容量温度変化率」をそれぞれ評価した。
【0058】
より詳細には、「カバレッジ」は、各試料に係る積層セラミックコンデンサを、内部導体膜に沿って剥離し、内部導体膜に穴が空いている様子を顕微鏡写真に撮り、これを画像解析処理することによって内部導体膜に覆われている程度を定量化したものである。
【0059】
また、「静電容量」は、得られた試料となる積層セラミックコンデンサの中から無作為に200個の試料を抜き取り、温度25℃、1kHzおよび1Vrmsの条件下で測定したものである。
【0060】
「容量温度変化率」は、上述のように温度25℃で求めた「静電容量」を基準として、−55℃〜+125℃の温度範囲での静電容量の最大変化率を求めたものである。
【0061】
【表1】
Figure 0004389437
【0062】
表1において、試料番号に*を付したものは、この発明の範囲外の比較例である。
【0063】
表1を参照して、この発明の範囲内の試料1〜5と比較例としての試料8とを比較すると、導電性ペースト中のニッケルに対して、カルシウムおよびジルコニウムの各々を、モル比率で0.05〜1.00の範囲で添加した試料1〜5によれば、これらカルシウムおよびジルコニウムのいずれをも添加しなかった試料8に比べ、添加量の増加に伴って、カバレッジおよび静電容量が増加することがわかる。なお、容量温度変化率については、試料1〜5と試料8との間で、実質的な差が認められない。
【0064】
次に、いずれもこの発明の範囲内にある、試料3と試料6および7とを比較すると、試料3では、カルシウムおよびジルコニウムが、それぞれ、ニッケルに対して、モル比率で0.50および0.50というように互いに等モル(1:1)となるように導電性ペーストに添加されているのに対し、試料6および7では、カルシウムに対するジルコニウムのモル比が、それぞれ、0.98および1.02となるようにずらされている。しかしながら、試料6および7のように、Ca:Zrが1:0.98から1:1.02の範囲でずらされても、等モルの場合の試料3との間で、表1に示したいずれの評価項目についても、顕著な差は認められない。
【0065】
これらに対して、比較例としての試料9では、ニッケルに対するカルシウムおよびジルコニウムの各々の含有量が、ともに、モル比率で0.03となるように導電性ペーストに添加されている。それにも関わらず、この試料9による各評価結果は、無添加の試料8との間で実質的な差はなく、したがって、試料9において添加されたカルシウムおよびジルコニウムの各添加量が少な過ぎて、十分な効果が発揮されていないことがわかる。
【0066】
次の比較例としての試料10では、ニッケルに対するカルシウムおよびジルコニウムの各含有量が、ともに、モル比率で1.20となるように導電性ペーストに添加されている。この試料10によれば、容量温度変化率が大きくなっている。これは、ニッケルに対するカルシウムおよびジルコニウムの各添加量が過剰になり、これらの成分の、誘電体セラミック層中への拡散が過剰になったためであると考えられる。
【0067】
次に、試料11では、カルシウムに対するジルコニウムの比率が、モル比で0.90となっている。この試料11では、カバレッジが低下し、静電容量も比較的小さくなっている。これは、ジルコニウムに対してカルシウムが過剰であり、誘電体セラミック層中に拡散したカルシウム成分が、内部導体膜との界面近傍でのセラミック組成比をAサイト過剰にするため、誘電体セラミック層における焼結が抑制されたためであると考えられる。
【0068】
次に、試料12では、カルシウムに対するジルコニウムの比率が、モル比で1.10となっている。この試料12によれば、ジルコニウムがカルシウムに対して過剰であり、内部導体膜との界面近傍での誘電体セラミック層のセラミック組成がBサイト過剰になり、誘電体セラミック層における焼結が促進され、これによって、静電容量が向上するが、容量温度変化率については、無添加の試料8に比べて、より高くなっている。
【0069】
【発明の効果】
以上のように、この発明に係る製造方法によって製造された導電性ペーストによれば、導電性粉末および有機ビヒクルに加えて、有機酸カルシウム塩および有機ジルコニウム化合物を含み、有機酸カルシウム塩および有機ジルコニウム化合物のカルシウム原子およびジルコニウム原子に換算した各含有量が、ともに、導電性粉末1.00モルに対して、0.05〜1.00モルとされ、有機ジルコニウム化合物のジルコニウム原子に換算した含有量が、有機酸カルシウム塩のカルシウム原子に換算した1.00モルに対して、0.98〜1.02モルとされ、導電性粉末と有機ビヒクルとを含む混合物に、有機酸カルシウム塩および有機ジルコニウムを液滴として添加して分散混合処理することによって得られたものであるので、これが用いられる積層セラミック電子部品の電気的特性に悪影響を及ぼすことなく、たとえば、積層セラミックコンデンサについていえば、容量温度特性を変化させることなく、導電性粉末がたとえば平均粒径0.2μm以下というように微粒化されても、その焼結を抑制することができる。
【0070】
したがって、この導電性ペーストを用いて形成された内部導体膜の薄膜化と同時に、高いカバレッジを得ることができるようになり、また、この導電性ペーストを用いて構成された積層セラミック電子部品の構造欠陥を生じにくくすることができる。
【0071】
このことから、この発明に係る製造方法によって得られた導電性ペーストが特に積層セラミックコンデンサに備える内部導体膜の形成のために用いられたときには、高い信頼性を維持しながら、積層セラミックコンデンサの小型化かつ大容量化を有利に進めることができる。
【図面の簡単な説明】
【図1】 この発明に係る製造方法を用いて得られた導電性ペーストを用いて構成される積層セラミック電子部品の一例としての積層セラミックコンデンサ1を図解的に示す断面図である。
【符号の説明】
1 積層セラミックコンデンサ
2 積層体
3 誘電体セラミック層
4,5 内部導体膜
8,9 外部電極

Claims (6)

  1. 導電性粉末と有機酸カルシウム塩と有機ジルコニウム化合物と有機ビヒクルとを含み、前記有機酸カルシウム塩および前記有機ジルコニウム化合物のカルシウム原子およびジルコニウム原子に換算した各含有量が、ともに、前記導電性粉末1.00モルに対して、0.05〜1.00モルであり、前記有機ジルコニウム化合物のジルコニウム原子に換算した含有量が、前記有機酸カルシウム塩のカルシウム原子に換算した1.00モルに対して、0.98〜1.02モルである、導電性ペーストを製造する方法であって、
    前記導電性粉末と前記有機ビヒクルとを含む混合物に、前記有機酸カルシウム塩および前記有機ジルコニウム化合物を液滴として添加して分散混合処理する工程を備える、導電性ペーストの製造方法
  2. 前記導電性粉末は、ニッケル粉末である、請求項1に記載の導電性ペーストの製造方法
  3. 積層された複数のセラミック層間の界面に沿って延びる内部導体膜を形成するために用いられる、請求項1または2に記載の導電性ペーストの製造方法
  4. 積層された複数のセラミック層および前記セラミック層間の界面に沿って延びる内部導体膜を備える、積層セラミック電子部品であって、
    前記内部導体膜は、請求項1または2に記載の製造方法によって得られた導電性ペーストを焼成して得られたものである、積層セラミック電子部品。
  5. 前記セラミック層は、ジルコン酸カルシウム系セラミックからなる、請求項4に記載の積層セラミック電子部品。
  6. 前記内部導体膜は、前記セラミック層を介して静電容量が得られるように配置され、さらに、前記複数のセラミック層をもって構成される積層体の外表面上に形成され、かつ前記静電容量を取り出すため前記内部導体膜の特定のものに電気的に接続される外部電極を備え、それによって、積層セラミックコンデンサを構成する、請求項4または5に記載の積層セラミック電子部品。
JP2002291132A 2002-10-03 2002-10-03 導電性ペーストの製造方法および積層セラミック電子部品 Expired - Fee Related JP4389437B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002291132A JP4389437B2 (ja) 2002-10-03 2002-10-03 導電性ペーストの製造方法および積層セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002291132A JP4389437B2 (ja) 2002-10-03 2002-10-03 導電性ペーストの製造方法および積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2004127753A JP2004127753A (ja) 2004-04-22
JP4389437B2 true JP4389437B2 (ja) 2009-12-24

Family

ID=32282805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002291132A Expired - Fee Related JP4389437B2 (ja) 2002-10-03 2002-10-03 導電性ペーストの製造方法および積層セラミック電子部品

Country Status (1)

Country Link
JP (1) JP4389437B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259500A (ja) * 2003-02-25 2004-09-16 Daiken Kagaku Kogyo Kk 電極ペースト、電極ペースト用中間溶液及びセラミックス電子部品の製造方法

Also Published As

Publication number Publication date
JP2004127753A (ja) 2004-04-22

Similar Documents

Publication Publication Date Title
JP2019029422A (ja) 積層セラミックコンデンサおよびその製造方法
JP3744439B2 (ja) 導電性ペーストおよび積層セラミック電子部品
JP2023052831A (ja) 積層セラミックコンデンサ
JP3797281B2 (ja) 積層セラミック電子部品の端子電極用導電性ペースト、積層セラミック電子部品の製造方法、積層セラミック電子部品
JP3785966B2 (ja) 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP3636123B2 (ja) 積層セラミック電子部品の製造方法、および積層セラミック電子部品
JPH11251173A (ja) 積層セラミック電子部品
JP2018181940A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018181941A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018041814A (ja) 積層セラミックコンデンサおよびその製造方法
US20160141116A1 (en) Metal powder, electronic component and method of producing the same
JP2012182355A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP5870625B2 (ja) 電極焼結体、積層電子部品、内部電極ペースト、電極焼結体の製造方法、積層電子部品の製造方法
JP2000106035A (ja) 導電性ペースト組成物及びそれを用いた積層セラミックコンデンサの製造方法、並びに積層セラミックコンデンサ
TW202008394A (zh) 導電性漿料、電子零件以及積層陶瓷電容器
JP4389437B2 (ja) 導電性ペーストの製造方法および積層セラミック電子部品
JP2003115416A (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4548392B2 (ja) 電子部品の内部電極層形成用合金粉、導電性粒子、導電性ペーストおよびそれを用いた電子部品の製造方法
JP2003317542A (ja) 導電性ペーストおよび積層セラミック電子部品
JP2005071714A (ja) 導電性ペーストおよび積層セラミック電子部品
JP4387150B2 (ja) 積層セラミック電子部品およびその製造方法
JP2014093142A (ja) 導電性ペースト、導電性ペーストの製造方法およびセラミック積層電子部品
JP2018195799A (ja) 積層セラミックコンデンサおよびその製造方法
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP4441951B2 (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4389437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees