JP4386525B2

JP4386525B2 - Printed wiring board

Info

Publication number: JP4386525B2
Application number: JP2000045347A
Authority: JP
Inventors: 元雄浅井; 東冬王; 博史瀬川
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2000-02-23
Filing date: 2000-02-23
Publication date: 2009-12-16
Anticipated expiration: 2020-02-23
Also published as: JP2001237510A

Description

【０００１】
【発明の属する技術分野】
この発明は、スルーホールを介して表裏が電気的接続をされたプリント配線板に関し、特に、樹脂絶縁層と導体回路層とを交互にビルドアップしてなる多層プリント配線板から成り、ＩＣチップなどの電子部品を載置するパッケージ基板に好適に用い得るプリント配線板に関するものである。
【０００２】
【従来の技術】
信号の高周波化に伴って、パッケージ基板の材料は、低誘電率、低誘電正接であることが求められるようになってきている。そのためパッケージ基板の材料は、
セラミックから樹脂へとその主流が移りつつある。
このような背景の下、樹脂基板を用いたプリント配線板に関する技術として、例えば、特公平４−５５５５５号に開示される方法がある。
まず、回路形成されたガラスエポキシ基板にエポキシアクリレートを層間樹脂絶縁層として形成する。続いて、フォトリソグラフィーの手法を用いてバイアホール横用開孔を設ける。そして、表面を粗化した後、めっきレジストを設けて、めっきにより導体回路及びバイアホールを形成した、いわゆるビルドアップ多層プリント配線板が提案されている。
このような、ビルドアップ多層プリント配線板をパッケージ基板として使用する場合には、マザーボードやドータボードと呼ばれる他の基板へ接続させる。そして、マザーボードなどに抵抗、コンデンサなどの電子部品を実装して、配線を接続させることによって特性インピーダンスなどの電気特性を整合させていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、ＩＣチップが１ＧＨｚ以上の高周波になると、ドータボードなどに配設したコンデンサでは、ＩＣチップからコンデンサまでの配線長が長くなり、インダクタンスにロスが多くなる。そのために、電気信号遅延やエラーなどが発生してしまう。また、電源からＩＣチップの電源／アースまでの配線距離も長くなるので、ループインダクタンスが大きくなってしまう。そのためにＩＣチップが正常に働かず、本来持つ機能を充分に発揮できなかった。
【０００４】
従来、基板にコンデンサを内蔵したビルドアップ多層プリント配線板は、例えば、特開平１０−１５０２７２号に開示される方法にて製造されている。
有機樹脂絶縁層と薄膜配線導体とを交互に積層してスルーホール導体を介して電気的に接続される多層プリント配線板であって、有機樹脂絶縁層の少なくとも１層に金属フィラーと比誘電率が２０以上の誘電物フィラーとを含有させる。そして、該有機樹脂絶縁層を薄膜配線導体に対向挟持させることによりコンデンサとして形成させる。それにより、多層プリント配線基板にコンデンサ機能を内蔵させることが可能となる。よって、多層プリント配線基板に実装される部品の数が減り、混成集積回路装置等を小型となすことが出来る。
しかしながら、薄膜配線導体の対向面積におけるコンデンサ形成領域には、貫通して導体となる配線を形成することはできない。そのため、その領域において配線を高密度化することができなかった。
【０００５】
また、特開平１１−７４６４８号に開示される方法においては、絶縁基板に貫通孔または非貫通孔を形成させている。そして、その孔内にチップコンデンサやチップ抵抗などの電子部品を収納支持するとともに、電子部品を孔の内壁を通じて電気的に接続を取っている。それにより、電子部品を搭載した配線基板の小型、軽量および薄型化を達成することができる。
しかしながら、孔内に形成される電子部品は、孔の内壁を通じて、電気的接続を取っているために、電子部品形成領域には、導体となる配線を施すことが難しい。また、収納支持される電子部品を貫通して導体となる配線を形成することは、電子部品の損傷につながるためできない。ゆえに、電子部品収納領域では、配線の高密度化をすることができなかった。
【０００６】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、基板内にコンデンサ機能をもち、なおかつ配線を高密度に施すことができるプリント配線板を提案することにある。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、本発明のプリント配線板では、基板の通孔の壁面に形成した外層スルーホールと、外層スルーホール内に外層樹脂充填剤を介在させて形成した内層スルーホールとによりコンデンサを形成させてある。
【０００８】
本発明のプリント配線板では、外層スルーホールと内層スルーホールとの間に配設する外層樹脂充填剤として、チタン酸塩またはペロブスカイト系材料を用いている。チタン酸塩としては、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムなどからなるチタン酸と金属との合金材料を意味し、ペロブスカイト系材料としては、少なくともＭｇｘＮｂｙＯｚである合金材料全般を意味する。その中でも、チタン酸バリウムを用いることがよい。その理由としては、誘電率が調整しやすく、高誘電物以外の樹脂充填剤の樹脂成分と分離、剥離なども起きにくいからである。上記材質により外層樹脂充填剤の誘電率を高め、コンデンサとしての容量を増大させてある。また、コア基板の通孔に形成する外層スルーホール及び内層スルーホールにコンデンサ機能を持たせるため、コンデンサ機能を内蔵し、配線を高密度化した、電気特性に優れるプリント配線板を得ることができる。
【０００９】
次に、スルーホール内に高誘電体を含有した樹脂充填剤と複数の導体回路を形成した多層プリント配線板の製造工程について説明する。コア基板としては、ガラスエポキシ基板、ポリイミド基板、ＢＴ（ビスマレイミド−トリアジン）樹脂基板等の樹脂絶縁基板、セラミック基板、金属基板等を用いることができる。ドリル、あるいは炭酸レーザ等のレーザによってコア基板にスルーホール用貫通孔を形成させる。コア基板の厚みは、０．４〜１．２ｍｍであるのが望ましい。その理由は、コア基板としての強度があり、スルーホールも加工し易いからである。
【００１０】
このとき、スルーホール用貫通孔は、導通用スルーホール用貫通孔と同軸スルーホールの外層スルーホール用貫通孔の２種類が形成される。なお、同軸スルーホールは、外層スルーホールと内層スルーホールから成る。外層スルーホール用貫通孔の開口径は、２００〜４００μｍで形成されるのがよい。特に望ましいのは、２５０〜３５０μｍである。径が２００μｍ未満では、樹脂充填層を２層以上で形成することができないし、その中に形成される導体回路と内層スルーホール内壁に形成された導体との絶縁性が保たれない。４００μｍを越えると、高密度化される効果が相殺されてしまう。また、導通用スルーホール用貫通孔の開口径は、５０〜４００μｍで形成される。５０μｍ未満では、導体層を形成することが困難になり、４００μｍを越えると、実用的でなくなる。特に、０．６〜１．０mmであることが望ましい。
【００１１】
次に、導通用スルーホール及び外層スルーホール内に樹脂充填剤を充填させる。場合によっては、導通用スルーホール及び外層スルーホール内に、粗化層を設ける。粗化層は、酸化−還元処理、無電解めっき、エッチング処理によって形成される。具体例を述べると、酸化−還元処理としては、酸化浴としてNaOH（10ｇ／Ｌ）、NaClＯ₂ （40ｇ／Ｌ）、Na₃PO₄（６ｇ／Ｌ）、還元浴として、NaOH（10ｇ／Ｌ）、NaBH₄ （６ｇ／Ｌ）を用いて行う。また、無電解銅めっきでは、Ｃｕ−Ｎｉ−Ｐからなる合金で形成する。エッチング処理としては、第二銅錯体と有機酸塩からなるエッチング液が用いられる。
【００１２】
スルーホールを充填する樹脂充填剤には、少なくとも樹脂成分、硬化剤成分、高誘電物が含有されている。また、樹脂充填剤に有機樹脂フィラーと無機フィラーとを配合させたものでもよい。樹脂成分としては、熱硬化性樹脂、熱可塑性樹脂あるいは、それらの複合体でもよい。特に望ましいのは、熱硬化性樹脂であり、高誘電物が配合しやすく、印刷によって充填することができるからである。樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、フッ素樹脂、ポリフェニレン系樹脂、ポリオレフィン系樹脂などが用いることができる。外層スルーホールと導通用スルーホールを同一の樹脂充填剤で充填させてもよい。あるいは樹脂、構成比、粘度などが異なる別々の樹脂充填剤で充填させてもよい。別々に樹脂充填剤を充填させるのが望ましい。充填方法は、印刷、圧入等によって行なわれる。スルーホール部分が開口したマスクを用いて、粘度を調整した樹脂充填剤を印刷で行うのがよい。
この樹脂充填剤は、粘度を３０〜２００ Pa.s程度になるように調整しておくことが好ましい。
【００１３】
高誘電物としては、上述したようにチタン酸塩またはペロブスカイト系材料を用いるのがよい。
【００１４】
硬化成分としては、イミダゾール系硬化剤、フェノール系硬化剤、アミン系硬化剤などを用いることができる。特に、イミダゾ−ル硬化剤を用いるのが望ましい。イミダゾ−ル硬化剤としては、２−メチルイミダゾ−ル（品名；２ＭＺ）、４−メチル−２−エチルイミダゾ−ル（品名；２Ｅ４ＭＺ）、２−フェニルイミダゾ−ル（品名；２ＰＺ）４−メチル−２−フェニルイミダゾ−ル（品名；２Ｐ４ＭＺ）、１−ベンジル−２−メチルイミダゾ−ル（品名；１Ｂ２ＭＺ）、２−メチルイミダゾ−ル（品名；２ＥＺ）、２−イソプロピルイミダゾ−ル（品名；２ＩＺ）、１−シアノエチル−２−エチル−４−メチルイミダゾ−ル（品名；２Ｅ４ＭＺ−ＣＮ）、１−シアノエチル−２−ウンデシルイミダゾ−ル（品名；Ｃ_１１Ｚ−ＣＮ）などがある。
なかでも、２５℃で液状のイミダゾ−ル硬化剤を用いることが望ましく、例えば、１−ベンジル−２−メチルイミダゾ−ル（品名；１Ｂ２ＭＺ）、１−シアノエチル−２−エチル−４−メチルイミダゾ−ル（品名；２Ｅ４ＭＺ−ＣＮ）、４−メチル−２−エチルイミダゾ−ル（品名；２Ｅ４ＭＺ）が挙げられる。
このイミダゾ−ル硬化剤は、樹脂充填剤中の含有量で、１〜１０重量％であることが望ましい。
【００１５】
その他に、添加成分としては、シリカ、アルミナ、ムライト、ジルコニアなどの無機粒子がよい。この無機粒子の平均粒子径は、０．０５〜５．０μｍであることが望ましい。また、無機粒子の配合量は、ビスフェノ−ル型エポキシ樹脂に対して１．０〜２．０倍程度であることが望ましい。また、それぞれの薬品は特級、一級、工業試薬でもグレードによる差は特に問題はない。添加剤成分を配合させることによって、スルーホール内への充填性が改善されたり、スルーホール内の樹脂充填剤の熱膨張係数が整合されるので、クラックや剥離などが防止される。
【００１６】
その後、硬化あるいは半硬化させる。場合によっては、コア基板の平滑性を出すために、バフ、ベルトサンダー、ジェットスクラブなどの物理的研磨、あるいは酸や酸化剤などによって、スルーホールからはみ出した部分を化学的エッチングによって除去してもよい。それによって、高誘電体を含有する樹脂充填剤と導通を有するスルーホールとランドからなるコア基板が得られる。
【００１７】
上述のコア基板に樹脂絶縁層を施す。導体回路には粗化層を形成させてもよい。樹脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂との複合体あるいは、それらに感光性を有する基を置換した樹脂でもよい。具体例として、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、フェノキシ樹脂等のプリント配線板に使用されている樹脂がある。また、高周波領域において低誘電率である樹脂を用いてもよい。特に、１ＧＨｚにおける誘電率が３．０以下の樹脂であるポリオレフィン系樹脂、ポリフェニレン系樹脂、フッ素樹脂などを用いるのがよい。樹脂絶縁層の形成には、塗布、あるいはＢステージ状のフィルムを加熱、加圧、もしくは加熱加圧によって貼り付けるのがよい。
【００１８】
次に、フォトおよびレーザにより樹脂絶縁層にバイアホールとなる開口を形成する。そして、外層スルーホールに、ドリルおよびレーザで樹脂絶縁層を介して、樹脂充填剤に内層スルーホール用貫通孔を設ける。バイアホールとなる開口および内層スルーホール用貫通孔をレーザで形成する場合は、炭酸ガスレーザ、エキシマレーザ、ＵＶレーザ、ＹＡＧレーザ等を用いることができる。内層スルーホール用貫通孔の径は、７５〜２００μｍで形成される。特に望ましいのは、１００〜１５０μｍである。その後、デスミアなどの化学エッチング処理やプラズマ、コロナ処理などのドライエッチング処理を行い、内層スルーホール用貫通孔の内壁にある樹脂のスミアを除去し、樹脂の残さを取り去ることによって金属層の形成を助長させる。
【００１９】
次に、樹脂絶縁層上、バイアホールとなる開口内および内層スルーホール用貫通孔の内壁にＣｕ、Ｎｉ、Ｐ、Ｐｄ、Ｃｏ、Ｗ、Ａｕ、Ａｇが少なくとも１種以上である金属層を１層以上設ける。金属層は、外層スルーホール内壁の導体金属と共に電極としてコンデンサを構成する。これにより、同軸スルーホールにコンデンサ機能を内蔵することができる。その厚みは、０．１〜２μｍで形成されるのが望ましい。金属層は、めっき、スパッタあるいは、スパッタで形成させた上にめっきを形成させた２層構成でもよい。樹脂絶縁層の表層には粗化面を設けてもよい。酸や酸化剤などによって樹脂絶縁層の表層を化学的エッチングにより粗化面を設ける。酸としては、硫酸、硝酸、塩酸、リン酸などが、また酸化剤としては、クロム酸、クロム酸塩、過マンガン酸塩などが、粗化面を形成させるのによい。その上に、前述の金属層を形成させる。そして、無電解めっきを行い、無電解めっき膜を金属層上に形成する。
【００２０】
樹脂絶縁層上、バイアホールとなる開口内および外層スルーホール用貫通孔に無電解めっきを施した基板に、感光性樹脂フィルム（ドライフィルム）をラミネ−トする。そして、この感光性樹脂フィルム上に、めっきレジストパタ−ンが描画されたフォトマスク（ガラス基板がよい）を密着させて載置し、露光し、現像処理する。それにより、めっきレジストパタ−ンを配設した非導体部分を形成することができる。
【００２１】
無電解めっき膜上の非導体部分以外に電解めっきを施し、無電解めっきの導体部分上とバイアホ−ルとなる開口、内層スルーホール用貫通孔に電解めっき膜を設ける。電解めっきとしては、電解銅めっきを用いることが望ましく、その厚みは、５〜２０μｍがよい。
【００２２】
次に、非導体回路部分のめっきレジストをアルカリ水溶液などで除去する。その後、さらに、硫酸と過酸化水素の混合液や過硫酸ナトリウム、過硫酸アンモニウム、塩化第二鉄、塩化第二銅等のエッチング液にて非導体回路部分の金属層と無電解めっき膜を除去する。これにより樹脂絶縁層上に、無電解めっき膜と電解めっき膜の２層からなる導体回路とバイアホ−ルを得る。また内層スルーホール用貫通孔内には、金属層、無電解めっき膜、電解めっき膜の３層からなる内層スルーホールを得る。バイアホールは、平坦なフィールドビアを形成させてもよい。
【００２３】
次に、内層スルーホール内の隙間を充填させる。充填には、前述のような方法で充填させてもよいが、さらに上層をフィルムからなる絶縁樹脂層を形成させる際、絶縁層と樹脂充填剤を同時に形成させてもよい。内層スルーホール内には、樹脂充填材、金属フィラーが含有した樹脂充填材、銅、ハンダ、ニッケルなどの少なくとも一つを充填させる。また、従来の樹脂充填剤に、有機樹脂フィラーと無機フィラーとを０．１〜２０vol％配合させたものでもよい。
この樹脂充填剤は、粘度を３０〜５０ Pa.s程度になるように調整しておくことが好ましい。
【００２４】
それ以外の方法としては、前述の樹脂絶縁層上に無電解めっきを施した基板に、更に、電解めっき膜、無電解めっき膜、あるいは、それらの複合体めっき膜を積層させる。そのめっき膜を積層した基板に樹脂充填材を充填させる。その際、硬化あるいは半硬化してから研磨を行って、めっき膜層と樹脂充填材層とを平坦にさせてもよい。エッチングレジストを形成して、配線が描画されたマスクを載置して露光、現像を経て、レジストの配線層を形成させて、硫酸−過酸化水素水、塩化第二鉄や塩化第二銅、有機塩酸−第二銅錯体からなるエッチング液を用いて、めっき膜層を除去してレジストを剥離させることによって行ってもよい。エッチング液としては、上記以外にもプリント配線板の製造で使用されるものは全て用いることができる。
【００２５】
更に、該当のスルーホールを分割させることによって、形成する配線を分割させることも可能である。これにより、更に、多くの配線をコア基板に通すことができ、高密度化を達成できる。
【００２６】
さらに、上層に樹脂絶縁層を施して、導体回路とバイアホールを形成させることにより、多層プリント配線板が得られる。そして、表層にはソルダーレジスト層を形成する。ソルダーレジスト層の形成には、塗布あるいはフィルムを加熱、加圧、あるいは加熱加圧によって貼り付けるのがよい。ソルダーレジスト層は、フォトおよびレーザにより半田パッドを設けて、半田パッドから露出した部分に、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕなどの耐食金属層を形成させる。レーザで半田パッドを形成する場合は、炭酸ガスレーザ、エキシマレーザ、ＵＶレーザ、ＹＡＧレーザ等が用いることができる。ＩＣチップ接続の半田バンプが形成させる半田パッドは、開口径１００〜２００μｍで開口させて、外部端子接続のためＢＧＡ／ＰＧＡを配設させる半田パッド部分は開口径３００〜６５０μｍで開口させる。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態について図を参照して説明する。
先ず、本発明の第１実施形態に係るパッケージ基板として用いられるプリント配線板の構成について、図７及び図８を参照にして説明する。図７は、本発明の第１実施形態に係るパッケージ基板１０の断面図を示している。図８は、本発明の第１実施形態に係るスルーホールの構成を示す説明図である。
【００２８】
パッケージ基板１０は、コア基板３０の表面及び裏面にビルドアップ配線層８０Ａ、８０Ｂが形成されている。ビルドアップ配線層８０Ａ、８０Ｂは、導体回路５８及びバイアホール６０の形成された層間樹脂絶縁層４４と、導体回路１５８及びバイアホール１６０の形成された層間樹脂絶縁層１４４とからなる。ビルドアップ配線層８０Ａとビルドアップ配線層８０Ｂとは、コア基板３０に形成された同軸スルーホール６６と導通用スルーホール３４を介して接続されている。層間樹脂絶縁層１４４の上にはソルダーレジスト層７０が形成されており、ソルダーレジスト７０の開口部７１を介して、導体回路１５８及びバイアホール１６０に半田バンプ７６Ｕ、７６Ｄが形成されている。半田バンプ７６Ｕは、ＩＣチップ９０のパッド９２に接続されている。一方、半田バンプ７６Ｄは、ドータボード９４のパッド９６に接続されている。
【００２９】
図８に示すように、同軸スルーホール６６は、外層スルーホール３６及び内層スルーホール６２とから成る。外層スルーホール３６及び内層スルーホール６２は、それぞれビルドアップ配線層８０Ａとビルドアップ配線層８０Ｂとを接続している。外層スルーホール３６は、コア基板３０の貫通孔３３の壁面に金属膜３８が形成されて成る。そして、外層スルーホール３６内には、高誘電物が含有された外層スルーホール用樹脂充填剤４０が配設されている。外層スルーホール用樹脂充填剤４０の内側には、内層スルーホール６２が形成されている。
【００３０】
次に、内層スルーホール６２の構成について説明する。図８に示すように、内層スルーホール６２は、金属層５０、無電解めっき膜５２、電解めっき膜５６の３層からなる。あるいは、各２層で形成してもよい。また、内層スルーホール６２の内側には、内層スルーホール用樹脂充填剤６４が充填されている。内層スルーホール６２は、高誘電物が含有された外層スルーホール用樹脂充填剤４０を介して、外層スルーホール３６と共に電極となりコンデンサを構成する。
【００３１】
第１実施形態のプリント配線板では、外層スルーホール用樹脂充填剤４０として、チタン酸塩またはペロブスカイト系材料を用いている。チタン酸塩としては、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムなどからなるチタン酸と金属との合金材料を意味し、ペロブスカイト系材料としては、少なくともＭｇｘＮｂｙＯｚである合金材料全般を意味する。その中でも、チタン酸バリウムを用いることがよい。その理由としては、誘電率が調整しやすく、高誘電物以外の樹脂充填剤の樹脂成分と分離、剥離なども起きにくいからである。上記材質により外層スルーホール用樹脂充填剤４０の誘電率を高め、コンデンサとしての容量を増大させてある。
【００３２】
また、従来の基板にコンデンサを内蔵したものと比べ、基板により多くのスルーホールを形成することが可能である。よって、コンデンサ機能を持ち、配線を高密度化した、電気特性に優れるプリント配線板を得ることができる。
【００３３】
引き続き、本発明の第１実施形態に係る、上記パッケージ基板１０の製造方法について説明する。ここでは、先ず、該パッケージ基板の製造方法に用いるＡ．導通用スルーホール用樹脂充填剤、Ｂ．外層スルーホール用樹脂充填剤、Ｃ．内層スルーホール用樹脂充填剤の組成について説明する。
【００３４】
Ａ．導通用スルーホール用樹脂充填剤
〔樹脂組成物▲１▼〕
ビスフェノールＦ型エポキシモノマー（油化シェル製、分子量310 、YL983U） 100重量部、表面にシランカップリング剤がコーティングされた平均粒径 1.6μｍのSiＯ_２球状粒子（アドマテック製、CRS 1101−CE、ここで、最大粒子の大きさは後述する内層銅パターンの厚み（15μｍ）以下とする） 170重量部、レベリング剤（サンノプコ製、ペレノールＳ４）1.5 重量部を攪拌混合することにより、その混合物の粘度を23±１℃で45,000〜49,000cps に調整して得た。
〔硬化剤組成物▲２▼〕
イミダゾール硬化剤（四国化成製、2E4MZ-CN）6.5 重量部。
【００３５】
Ｂ．外層スルーホール用樹脂充填剤
Ａとほぼ同じであるが、〔樹脂組成物▲１▼〕中に、チタン酸バリウム（粒径５μｍと１０μｍの混合した１０重量部）含有させた。
【００３６】
Ｃ．内層スルーホール用樹脂充填剤
Ａ．導通用スルーホール用樹脂充填剤と全く同一のものを使用した。
【００３７】
次に、本発明の第１実施形態に係わる、該パッケージ基板１０の製造方法について図１〜図７を参照にして説明する。
【００３８】
パッケージ基板の製造
（１）厚さ０．８mmのガラスエポキシ樹脂またはＢＴ（ビスマレイミド−トリアジン）樹脂からなる基板３０の両面に１２μｍの銅箔３１がラミネートされている銅張積層板３０Ａを出発材料とする（図１（Ａ））。まず、この銅張積層板３０Ａをドリルで削孔し、直径３５０μｍの導通用スルーホール貫通孔３２と直径３５０μｍの外層スルーホール用貫通孔３３を形成する（図１（Ｂ））。外層スルーホール用貫通孔３３の開口径は、２００〜４００μｍで形成するのがよい。特に望ましいのは、２５０〜３５０μｍである。また、導通用スルーホール用貫通孔３２の開口径は、５０〜４００μｍで形成するのがよい。
【００３９】
（２）続いて、基板３０に無電解銅めっき処理を施し、導通用スルーホール３４及び外層スルーホール３６を形成する（図１（Ｃ））。さらに、銅箔３１を常法に従いパターン上にエッチングすることにより、基板３０の両面に内層銅パターン（金属膜）３８を形成する（図１（Ｄ））。
【００４０】
（３）内層銅パターン（金属膜）３８および導通用スルーホール３４、外層スルーホール３６を形成した基板３０を水洗いし、乾燥させる。その後、酸化浴（黒化浴）として、NaOH（10ｇ／ｌ），NaClO_２（40ｇ／ｌ），Na_３PO_４（６ｇ／ｌ）、還元浴として、NaOH（10ｇ／ｌ），NaBH_４（６ｇ／ｌ）を用いた酸化−還元処理により、内層銅パターン（金属膜）３８および導通用スルーホール３４、外層スルーホール３６の表面に粗化層３４α、３６α、３８αを設ける。実施形態中では粗化層を設けたが、樹脂の密着が確保できれば粗化層を設ける必要はない（図１（Ｅ））。
【００４１】
（４）導通用スルーホール３４と外層スルーホール３６に樹脂充填剤を充填させる。まず、外層スルーホール３６に上記Ｂで調整した外層スルーホール用樹脂充填剤４０を印刷で充填させる（図２（Ａ））。Ｂに含有する高誘電物としては、チタン酸塩またはペロブスカイト系材料を用いるのがよい。チタン酸塩としては、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムなどからなるチタン酸と金属との合金材料を意味し、ペロブスカイト系材料としては、少なくともＭｇｘＮｂｙＯｚである合金材料全般を意味する。その中でも、チタン酸バリウムを用いることがよい。その理由としては、誘電率が調整しやすく、高誘電物以外の樹脂充填剤の樹脂成分と分離、剥離なども起きにくいからである。また、樹脂充填剤の粘度を３０〜５０ Pa.s程度になるように調整しておくことが好ましい。次に、導通用スルーホール３４に上記Ａで調整した導通用スルーホール用樹脂充填剤４２を充填させる（図２（Ｂ））。
【００４２】
（５）上記（４）の処理を終えた基板３０の片面をベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨により、下層導体回路（内層銅パターン）３８の表面や導通用スルーホール３４、外層スルーホール３６のランド３４ａ、３６ａ表面に外層スルーホール用樹脂充填剤４０、導通用スルーホール用樹脂充填剤４２が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行う。このような一連の工程を基板の他方の面についても同様に行う、そして、充填した外層スルーホール用樹脂充填剤４０，導通用スルーホール用樹脂充填剤４２を加熱硬化させる（図２（Ｃ））。
【００４３】
（６）次に、上記（５）の処理を終えた基板３０の両面に、上記（３）と同様に一旦平坦化された下層導体回路３８の表面と導通用スルーホール３４及び外層スルーホール３６のランド３４ａ、３６ａ表面とを酸化−還元処理を施すことにより、下層導体回路３８の表面及びランド３４ａ、３６ａ表面に粗化面３４β、３６β、３８βを形成する（図２（Ｄ））。
【００４４】
（７）上記（６）工程を終えた基板３０の両面に、厚さ５０μｍの熱硬化型ポリオレフィン系樹脂シートを温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ²で真空圧着ラミネートし、ポリオレフィン系樹脂からなる層間樹脂絶縁層４４を設ける（図２（Ｅ））。樹脂絶縁層としては、熱硬化性樹脂、熱可塑性樹脂からなる樹脂あるいは、それらに感光性を有する基を置換した樹脂でもよい。具体例として、エポキシ樹脂、ポリフェノール樹脂、ポリイミド樹脂等のプリント配線板に使用されている樹脂がある。また、高周波領域において低誘電率である樹脂を用いてもよい。樹脂の真空圧着時の真空度は、１０ｍｍＨｇである。
【００４５】
（８）次に、層間樹脂絶縁層４４にバイアホールとなる開口４６を形成する（図３（Ａ））。形成には炭酸（ＣＯ₂）ガスレーザにて、ビーム径５ｍｍ、パルス幅１５μ秒、マスクの穴径０．８ｍｍ、１ショットの条件でポリオレフィン系樹脂あるいは、エポキシ系樹脂からなる層間樹脂絶縁層４４に直径８０μｍのバイアホール用開口を設ける。
【００４６】
その後、外層スルーホール３６に、内層スルーホール用貫通孔４８をドリル又はレーザ等によって形成する（図３（Ｂ））。レーザの場合、炭酸（ＣＯ₂）ガスレーザにて、ビーム径５ｍｍ、シングルモード、パルス幅６０μ秒でコア基板の、高誘電体を含有した外層スルーホール用樹脂充填剤４０及び層間樹脂絶縁層４４を貫通する貫通孔４８を形成する。必要に応じて、内層スルーホール用貫通孔４８内のスミアを過マンガン酸などのウェットプロセスあるいはプラズマ、コロナ処理などのドライエッチング処理で除去する。また、内層スルーホール用貫通孔４８の径は、５０〜２００μｍで形成されるのがよい。
【００４７】
（９）層間樹脂絶縁層４４にバイアホールとなる開口４６を設けた基板３０にプラズマ処理を行い、層間樹脂絶縁層４４の表層を粗化し、粗化層４４αを形成する（図３（Ｃ））。この際、不活性ガスとしてアルゴンガスを使用し、電力２００Ｗ、ガス圧０．６Ｐａ、温度７０℃の条件で（プラズマ装置日本真空技術株式会社製ＳＶ−４５４０）、２分間プラズマ処理を実施する。
【００４８】
（１０）層間樹脂絶縁層４４の表層および内層スルーホール用貫通孔４８にスパッタリングでＣｕ（Ｎｉ、Ｐ、Ｐｄ、Ｃｏ、Ｗ）の合金をターゲットした金属層５０を形成する（図３（Ｄ））。形成条件として、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分（プラズマ装置日本真空技術株式会社製ＳＶ−４５４０）で実施する。これにより、層間樹脂絶縁層４４の表層と内層スルーホール用貫通孔４８に合金層を形成させることができる。金属層５０は、電極として外層スルーホール３６と共にコンデンサを構成する。このときの金属層５０の厚みは、０．２μｍである。金属層５０の厚みとしては、０．１〜２μｍがよい。スパッタ以外にも、蒸着で行うことも、スパッタを行わないでめっき層を形成させることも可能である。
【００４９】
（１１）基板３０をコンディショニングし、アルカリ触媒液中で触媒付与を５分間行う。基板３０を活性化処理し、ロッシェル塩タイプの化学銅めっき浴で厚さ０．５μmの無電解めっき膜５２を付ける（図４（Ａ））。
化学銅メッキのメッキ条件：
ＣｕＳＯ₄・５Ｈ₂Ｏ 10ｇ／ｌ
ＨＣＨＯ８ｇ／ｌ
ＮａＯＨ 5ｇ／ｌ
ロッシェル塩 45ｇ／ｌ
添加剤 30ｍｌ／ｌ
温度 30℃
メッキ時間 18分
【００５０】
（１２）無電解めっき膜５２上に、厚さ２０μｍの感光性フィルム（ドライフィルム）を貼り付けて、マスクを載置して、100 mJ／cm^２で露光、0.8 ％炭酸ナトリウムで現像処理し、厚さ２０μｍのめっきレジスト５４を設ける（図４（Ｂ））。
【００５１】
（１３）無電解めっき膜５２上のめっきレジスト５４の非形成部に電解めっきを施し、電解めっき膜５６を形成する（図４（Ｃ））。電解めっき膜５６の厚みとしては、５〜２０μｍがよい。
ＣｕＳＯ₄・５Ｈ₂Ｏ１４０ｇ／ｌ
Ｈ₂ＳＯ₄１２０ｇ／ｌ
Ｃｌ^- ５０ｍｇ／ｌ
添加剤３００ｍｇ／ｌ
スルホン酸アミン１００ｍｇ／ｌ
温度２５℃
電流密度０，８Ａ／ｄｍ²
メッキ時間３０分
膜厚１８μｍ
【００５２】
（１４）次いで、５０℃、４０ｇ／ｌのＮａＯＨ水溶液中でめっきレジスト５４を剥離除去する。その後、硫酸―過酸化水素水溶液を用い、エッチングにより、レジスト５４下の金属層５０及び無電解めっき膜５２を除去して、層間樹脂絶縁層４４上に導体回路５８（バイアホール６０を含む）を形成し、外層スルーホール３６内に、内層スルーホール６２を形成する（図４（Ｄ））。内層スルーホール６２は、高誘電物が含有された外層スルーホール用樹脂充填剤４０を介して、外層スルーホール３６と共に電極となりコンデンサを構成する。
【００５３】
（１５）次に、前述（３）〜（５）の工程と同様に、内層スルーホール６２内にも上記Ｃの内層スルーホール用樹脂充填剤６４を充填する。内層スルーホール用樹脂充填剤６４の粘度は、３０〜５０ Pa.s程度になるように調整しておくことが好ましい。また、外層スルーホール用樹脂充填剤４０よりも内層スルーホール用樹脂充填剤６４の粘度を低くさせて充填性を上げるのが好ましい。これにより、外層スルーホール３６及び内層スルーホール６２から成る同軸スルーホール６６を形成することができる（図５（Ａ））。
【００５４】
（１６）その後、上層に層間樹脂絶縁層１４４を形成し、前述（８）〜（１５）の工程を経て、導体回路１５８（スルーホール１６０を含む）を形成し、６層からなるパッケージ基板を得る（図５（Ｂ））。
【００５５】
（１７）一方、ＤＭＤＧに溶解させた60重量％のクレゾールノボラック型エポキシ樹脂（日本化薬製）のエポキシ基50％をアクリル化した感光性付与のオリゴマー（分子量4000）を 46.67ｇ、メチルエチルケトンに溶解させた80重量％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート1001）15.0ｇ、イミダゾール硬化剤（四国化成製、商品名：２Ｅ４ＭＺ−ＣＮ）16ｇ、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ604 ）３ｇ、同じく多価アクリルモノマー（共栄社化学製、DPE6A ） 1.5ｇ、に分散系消泡剤（サンノプコ社製、Ｓ−65）0.71ｇを混合し、さらにこの混合物に対して光開始剤としてのベンゾフェノン（関東化学製）を２ｇ、光増感剤としてのミヒラーケトン（関東化学製）を 0.2ｇ加えて、粘度を25℃で 2.0Pa・ｓに調整したソルダーレジスト組成物を得る。
なお、粘度測定は、Ｂ型粘度計（東京計器、 DVL-B型）で 60rpmの場合はローターNo.4、６rpm の場合はローターNo.3による。
【００５６】
（１８）前述（１７）で得られたパッケージ基板の両面に、上記ソルダーレジスト組成物を20μｍの厚さで塗布する。次いで、70℃で20分間、70℃で30分間の乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルムを密着させて載置し、1000mJ／cm^２の紫外線で露光し、DMTG現像処理する。そしてさらに、80℃で１時間、 100℃で１時間、 120℃で１時間、 150℃で３時間の条件で加熱処理し、半田パッド部分（バイアホールとそのランド部分を含む）に開口部７１Ｕ、７１Ｄを有するソルダーレジスト層７０（厚み20μｍ）を形成する（図５（Ｃ））。ＩＣチップ接続の半田バンプを形成させる半田パッドは、開口径１００〜１７０μｍで開口させるのがよい。また外部端子接続のためＢＧＡ／ＰＧＡを配設させる半田パッドは開口径３００〜６５０μｍで開口させるのがよい。
【００５７】
（１９）その後、塩化ニッケル2.3 ×10^−１ｍｏｌ／ｌ、次亜リン酸ナトリウム2.8 ×10^−１ｍｏｌ／ｌ、クエン酸ナトリウム1.6 ×10^−１ｍｏｌ／ｌ、からなるｐＨ＝４．５の無電解ニッケルめっき液に、20分間浸漬して、開口部７１Ｕ、７１Ｄに厚さ５μｍのニッケルめっき層７２を形成する。その後、表層には、シアン化金カリウム7.6 ×10^−３ｍｏｌ／ｌ、塩化アンモニウム1.9 ×10^−１ｍｏｌ／ｌ、クエン酸ナトリウム1.2 ×10^−１ｍｏｌ／ｌ、次亜リン酸ナトリウム1.7 ×10^−１ｍｏｌ／ｌからなる無電解金めっき液に80℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ0.03μｍの金めっき層７４を形成する（図５（Ｄ））。
【００５８】
（２０）そして、ソルダーレジスト層７０の開口部７１Ｕ、７１Ｄに、低融点金属として半田ペーストを印刷して２００℃でリフローすることにより、半田バンプ（半田体）７６Ｕ、７６Ｄを形成し、パッケージ基板１０を完成する（図６参照）。
【００５９】
完成したパッケージ基板１０の半田バンプ７６Ｕに、ＩＣチップ９０のパッド９２が対応するように載置し、リフローを行いＩＣチップ９０を搭載する。このＩＣチップ９０を搭載したパッケージ基板１０を、ドータボード９４側のバンプ９６に対応するように載置してリフローを行い、ドータボード９４へ取り付ける（図７参照）。これにより、ＢＧＡが配設されている、コンデンサ機能を有し、配線を高密度化した、電気特性に優れるパッケージ基板を得ることが可能となる。
【００６０】
本発明の第１実施形態に係るパッケージ基板１０の製造方法について、ＢＧＡを配設した場合を例示したが、ＰＧＡを配設してもよい。ＰＧＡを配設した場合も（１）〜（１９）までの工程は同様である。それ以降の工程について説明する。まず、基板の下面側（ドータボード、マザーボードとの接続面）となる開口部７１Ｄ内に導電性接着剤７８として半田ペーストを印刷する。次に、導電性接続ピン９０を適当なピン保持装置に取り付けて支持し、導電性接続ピン９０の固定部９２を開口部７１Ｄ内の導電性接着剤７８に当接させる。そしてリフローを行い、導電性接続ピン９０を導電性接着剤７８に固定する。また、導電性接続ピン９０の取り付け方法としては、導電性接着剤７８をボール状等に形成したものを開口部７１Ｄ内に入れる、あるいは、固定部９２に導電性接着剤７８を接合させて導電性接続ピン９０を取り付け、その後にリフローさせてもよい。なお、上面の開口部７１Ｕには、半田バンプ７６を設け、半田バンプ７６をＩＣチップ９０のパッド９２が対応するように載置し、リフローを行いＩＣチップ９０を搭載する。（図９参照）。これにより、ＰＧＡが配設されているコンデンサ機能を有し、より高密度化した、電気特性に優れるパッケージ基板を得ることができる。
【００６１】
（第２実施形態）
第２実施形態に係るプリント配線板の構成を図１１に示し、図１２中に図１１中のスルーホールを拡大して示す。第２実施形態のプリント配線板は、第１実施形態とほぼ同様である。但し、第２実施形態では、内層スルーホール６２の真上に蓋めっき部９４を形成し、蓋めっき部９４を介して内層スルーホール６２と上層の導体回路１５８とを接続をしている。蓋めっき部９４を介在させることで、内層スルーホール６２と上層の導体回路１５８との接続性が向上する。
なお、蓋めっき部９４を配設した場合も（１）〜（１５）までの製造工程は第１実施形態と同様である。それ以降の製造工程を図１０を参照して説明する。
【００６２】
（１６）基板に無電解めっきを施し、無電解めっき膜６８を形成する（図１０（Ａ））。
【００６３】
（１７）次いで、基板に所定パターンのレジスト６７を形成した後、電解めっきを施して、電解めっき膜６９を形成する（図１０（Ｂ））。その後、レジスト６７を剥離後、レジスト６７下の無電解めっき膜６８をライトエッチングで除くことにより、内層スルーホール６２上に無電解めっき膜６８及び電解めっき膜６９からなる蓋めっき部９４を形成する（図１０（Ｃ））。
【００６４】
（１８）その後、上層に層間樹脂絶縁層１４４を形成し、第１実施形態で前述した（８）〜（１４）の工程を経て、導体回路１５８（スルーホール１６０を含む）を形成し、６層からなるパッケージ基板を得る（図１０（Ｄ））。なお、以後の製造工程は、第１実施形態の（１７）〜（２０）と同様である。
【００６５】
（第３実施形態）
第３実施形態に係るプリント配線板の構成を図１３に示し、図１４中に図１３中のスルーホールを拡大して示す。第３実施形態のプリント配線板は、第１実施形態とほぼ同様である。但し、第１実施形態では、内層スルーホール６２内に内層スルーホール用樹脂充填剤６４が充填されたが、第３実施形態では、内層スルーホール６２がめっきにより充填されている。
【００６６】
第１、第２実施形態の構成では、内層スルーホール６２内に内層スルーホール用樹脂充填剤６４を充填することで、内層スルーホール６２に発生した応力を内層スルーホール用樹脂充填剤６４側へ逃がすことができる。これに対して、第３実施形態では、内層スルーホール６２を銅めっきで充填するため、小径に構成可能であると共に、製造コストを低減できる。
【００６７】
（第４実施形態）
第４実施形態に係るプリント配線板の製造工程を図１５及び図１６を参照して説明する。
（１）厚さ０．８mmのガラスエポキシ樹脂またはＢＴ（ビスマレイミド−トリアジン）樹脂からなる基板３０の両面に１２μｍの銅箔３１がラミネートされている銅張積層板３０Ａを出発材料とする（図１５（Ａ））。まず、この銅張積層板３０Ａをドリルで削孔し、直径３５０μｍの導通用スルーホール貫通孔３２と直径３５０μｍの外層スルーホール用貫通孔３３を形成する（図１５（Ｂ））。
【００６８】
（２）続いて、基板３０に無電解銅めっき処理を施し無電解めっき膜３７ａを形成する（図１５（Ｃ））。
（３）無電解めっき膜３７ａを介して電流を流し、電解めっき膜３７ｂを形成し、これにより、導通用スルーホール貫通孔３２に導通用スルーホール３４を、外層スルーホール用貫通孔３３に外層スルーホール３６を形成する（図１５（Ｄ））。
【００６９】
（４）導通用スルーホール３４と外層スルーホール３６に樹脂充填剤を充填させる。まず、外層スルーホール３６に第１実施形態と同様な外層スルーホール用樹脂充填剤４０を印刷で充填させる（図１５（Ｅ））。
【００７０】
（５）次に、導通用スルーホール３４に上記Ａで調整した導通用スルーホール用樹脂充填剤４２を充填させる（図１６（Ａ））。
【００７１】
（５）基板３０の片面をベルト研磨紙（三共理化学社製）を用いたベルトサンダー研磨により、コア基板３０の表面に外層スルーホール用樹脂充填剤４０、導通用スルーホール用樹脂充填剤４２が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行う（図１６（Ｂ））。
【００７２】
（６）エッチングレジストを塗布し、配線の描画された図示しないマスクを載置して露光、現像を経て、レジスト層３９を形成させる（図１６（Ｃ））。
【００７３】
（７）硫酸−過酸化水素水、塩化第二鉄や塩化第二銅、有機塩酸−第二銅錯体からなるエッチング液を用いて、レジスト層３９の被覆されていないめっき膜３７ａ、３７ｂ、銅箔３１を除去する。その後、レジスト層３９を剥離する（図１６（Ｄ））。なお、エッチング液としては、上記以外にもプリント配線板の製造で使用されるものは全て用いることができる。以降の工程は、図１（Ｄ）〜図５を参照して上述した第１実施形態と同様であるため説明を省略する。
【００７４】
（第５実施形態）
第１実施形態とほぼ同様であるが、第４実施形態では同軸スルーホール６６が２つに分割され、２つの配線路３６Ａ、３６Ｂ及び６２Ａ、６２Ｂが形成されている（図１７参照）。１つのスルーホールに複数の配線路が配設してあるので、これにより、更に、多くの配線をコア基板に通すことができ、高密度化を達成できる。
【００７５】
【発明の効果】
本発明では、上述した２層のスルーホールを形成させたことによって、コア基板の表裏を貫通する配線の本数を増やすことができ、プリント配線板を高密度化することができる。また、スルーホール内に高誘電体層を形成し、コンデンサとして機能させるため、１ＧＨｚ以上の高周波領域のＩＣチップを乗せた場合でも、誤動作や機能停止を防止することができる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図３】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図４】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第１実施形態に係るパッケージ基板の製造工程図である。
【図６】本発明の第１実施形態に係るパッケージ基板の断面図である。
【図７】本発明の第１実施形態に係るパッケージ基板にＩＣチップを搭載し、ドータボードに取り付けた状態を示す断面図である。
【図８】本発明の第１実施形態に係るスルーホールの構成を示す説明図である。
【図９】本発明の第１実施形態に係るパッケージ基板の断面図である。
【図１０】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第２実施形態に係るパッケージ基板の製造工程図である。
【図１１】本発明の第２実施形態に係るパッケージ基板の断面図である。
【図１２】本発明の第２実施形態に係るスルーホールの構成を示す説明図である。
【図１３】本発明の第３実施形態に係るパッケージ基板の断面図である。
【図１４】本発明の第３実施形態に係るスルーホールの構成を示す説明図である。
【図１５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、本発明の第４実施形態に係るパッケージ基板の製造工程図である。
【図１６】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、本発明の第４実施形態に係るパッケージ基板の製造工程図である。
【図１７】本発明の第５実施形態に係るパッケージ基板の断面図である。
【符号の説明】
３０コア基板
３４導通用スルーホール
３６外層スルーホール
３８内層銅パターン
４０外層スルーホール用樹脂充填剤
４２導通用スルーホール用樹脂充填剤
４４層間樹脂絶縁層
４８内層スルーホール用貫通孔
５０金属層
５２無電解めっき膜
５６電解めっき膜
５８導体回路
６０バイアホール
６２内層スルーホール
６４内層スルーホール用樹脂充填剤
６６同軸スルーホール
７０ソルダーレジスト層
７１開口部
７２ニッケルめっき層
７４金めっき層
７６Ｕ、７６Ｄ半田バンプ
７８導電性接着剤
８０Ａ、８０Ｂビルドアップ配線層
９０導電性接続ピン
９２固定部
９４蓋めっき部
１４４層間樹脂絶縁層
１５８導体回路
１６０バイアホール[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board in which the front and back are electrically connected via a through hole, and more particularly, a multilayer printed wiring board formed by alternately building up a resin insulating layer and a conductor circuit layer, such as an IC chip. The present invention relates to a printed wiring board that can be suitably used for a package substrate on which the electronic component is placed.
[0002]
[Prior art]
As the frequency of signals increases, the material of the package substrate is required to have a low dielectric constant and a low dielectric loss tangent. Therefore, the material of the package substrate is
The mainstream is moving from ceramic to resin.
Under such a background, as a technique related to a printed wiring board using a resin substrate, for example, there is a method disclosed in Japanese Patent Publication No. 4-55555.
First, an epoxy acrylate is formed as an interlayer resin insulation layer on a glass epoxy substrate on which a circuit is formed. Subsequently, a via hole lateral opening is provided by using a photolithography technique. A so-called build-up multilayer printed wiring board has been proposed in which after the surface is roughened, a plating resist is provided and conductor circuits and via holes are formed by plating.
When such a build-up multilayer printed wiring board is used as a package substrate, it is connected to another substrate called a mother board or a daughter board. Then, electrical characteristics such as characteristic impedance are matched by mounting electronic components such as resistors and capacitors on a mother board or the like and connecting wirings.
[0003]
[Problems to be solved by the invention]
However, when the IC chip has a high frequency of 1 GHz or more, the capacitor disposed on the daughter board or the like increases the wiring length from the IC chip to the capacitor and increases the loss in inductance. For this reason, an electrical signal delay or an error occurs. In addition, since the wiring distance from the power source to the power source / ground of the IC chip is increased, the loop inductance is increased. For this reason, the IC chip does not work properly, and the original function cannot be fully exhibited.
[0004]
Conventionally, a build-up multilayer printed wiring board in which a capacitor is built in a substrate is manufactured by, for example, a method disclosed in Japanese Patent Laid-Open No. 10-150272.
A multilayer printed wiring board in which organic resin insulating layers and thin-film wiring conductors are alternately stacked and electrically connected through through-hole conductors, wherein at least one of the organic resin insulating layers has a metal filler and a relative dielectric constant Contains 20 or more dielectric fillers. Then, the organic resin insulating layer is sandwiched between thin film wiring conductors to form a capacitor. This makes it possible to incorporate a capacitor function in the multilayer printed wiring board. Therefore, the number of components mounted on the multilayer printed wiring board is reduced, and the hybrid integrated circuit device and the like can be downsized.
However, it is not possible to form a wiring that penetrates through the capacitor forming region in the opposing area of the thin film wiring conductor. For this reason, the wiring density cannot be increased in that region.
[0005]
In the method disclosed in JP-A-11-74648, a through hole or a non-through hole is formed in the insulating substrate. The hole accommodates and supports electronic components such as chip capacitors and chip resistors and electrically connects the electronic components through the inner walls of the holes. As a result, it is possible to reduce the size, weight and thickness of the wiring board on which the electronic component is mounted.
However, since the electronic component formed in the hole is electrically connected through the inner wall of the hole, it is difficult to provide wiring as a conductor in the electronic component forming region. In addition, it is impossible to form a wiring that becomes a conductor through the electronic component that is housed and supported because it leads to damage of the electronic component. Therefore, it has been impossible to increase the wiring density in the electronic component storage area.
[0006]
The present invention has been made to solve the above-described problems, and an object of the present invention is to propose a printed wiring board having a capacitor function in a substrate and capable of providing wiring with high density. It is in.
[0007]
[Means for Solving the Problems]
In order to solve the above-described problems, in the printed wiring board of the present invention, an outer layer through hole formed in the wall surface of the through hole of the substrate, an inner layer through hole formed by interposing an outer layer resin filler in the outer layer through hole, Thus, a capacitor is formed.
[0008]
In the printed wiring board of the present invention, as an outer layer resin filler disposed between the outer layer through hole and the inner layer through hole, titanate orTheUses a skite material. Titanate means an alloy material of titanic acid and metal composed of barium titanate, lead titanate, strontium titanate, calcium titanate, bismuth titanate, magnesium titanate, etc.TheAt least MgxN as the skite materialbyIt means all alloy materials that are Oz. Of these, barium titanate is preferably used. The reason is that the dielectric constant can be easily adjusted, and the resin component of the resin filler other than the high dielectric material is not easily separated or peeled off. The above-mentioned material increases the dielectric constant of the outer layer resin filler and increases the capacitance as a capacitor. In addition, since the outer layer through hole and inner layer through hole formed in the through hole of the core substrate have a capacitor function, a printed wiring board having a built-in capacitor function and having high wiring density and excellent electrical characteristics can be obtained. .
[0009]
Next, a manufacturing process of a multilayer printed wiring board in which a resin filler containing a high dielectric material and a plurality of conductor circuits are formed in the through hole will be described. As the core substrate, a glass epoxy substrate, a polyimide substrate, a resin insulating substrate such as a BT (bismaleimide-triazine) resin substrate, a ceramic substrate, a metal substrate, or the like can be used. Through holes for through holes are formed in the core substrate by a drill or a laser such as a carbonic acid laser. The thickness of the core substrate is preferably 0.4 to 1.2 mm. The reason is that it has strength as a core substrate and it is easy to process through holes.
[0010]
At this time, two types of through-holes for through-holes are formed: a through-hole for conduction through-holes and a through-hole for outer layer through-holes of coaxial through-holes. The coaxial through hole includes an outer layer through hole and an inner layer through hole. The opening diameter of the through hole for the outer layer through hole is preferably 200 to 400 μm. Particularly desirable is 250 to 350 μm. If the diameter is less than 200 μm, the resin-filled layer cannot be formed of two or more layers, and the insulation between the conductor circuit formed therein and the conductor formed on the inner wall of the inner through hole cannot be maintained. If it exceeds 400 μm, the effect of increasing the density is offset. Moreover, the opening diameter of the through-hole for conduction | electrical_connection through holes is formed by 50-400 micrometers. If it is less than 50 μm, it becomes difficult to form a conductor layer, and if it exceeds 400 μm, it is not practical. In particular, the thickness is desirably 0.6 to 1.0 mm.
[0011]
Next, the resin filler is filled in the through hole for conduction and the outer layer through hole. In some cases, a roughening layer is provided in the conduction through hole and the outer layer through hole. The roughening layer is formed by oxidation-reduction treatment, electroless plating, and etching treatment. As a specific example, the oxidation-reduction treatment includes NaOH (10 g / L), NaClO as an oxidation bath.₂ (40g / L), Na_ThreePO_Four(6 g / L), NaOH (10 g / L), NaBH as a reducing bath_Four (6 g / L). Moreover, in electroless copper plating, it forms with the alloy which consists of Cu-Ni-P. As the etching treatment, an etchant composed of a cupric complex and an organic acid salt is used.
[0012]
The resin filler that fills the through hole contains at least a resin component, a curing agent component, and a high dielectric substance. Moreover, what mixed the organic resin filler and the inorganic filler with the resin filler may be used. The resin component may be a thermosetting resin, a thermoplastic resin, or a composite thereof. Particularly desirable is a thermosetting resin, because a high dielectric material can be easily blended and can be filled by printing. As the resin, epoxy resin, phenol resin, polyimide resin, fluororesin, polyphenylene resin, polyolefin resin, or the like can be used. The outer layer through hole and the conduction through hole may be filled with the same resin filler. Or you may make it fill with the resin resin from which resin, a structural ratio, a viscosity, etc. differ. It is desirable to separately fill the resin filler. The filling method is performed by printing, press-fitting, or the like. The resin filler whose viscosity is adjusted is preferably printed by printing using a mask having through-hole portions.
This resin filler is preferably adjusted to have a viscosity of about 30 to 200 Pa.s.
[0013]
As described above, the high dielectric material may be titanate or perovskite.TheIt is preferable to use a skite material.
[0014]
As the curing component, an imidazole curing agent, a phenol curing agent, an amine curing agent, or the like can be used. In particular, it is desirable to use an imidazole curing agent. Examples of the imidazole curing agent include 2-methylimidazole (product name: 2MZ), 4-methyl-2-ethylimidazole (product name; 2E4MZ), 2-phenylimidazole (product name; 2PZ), 4-methyl. 2-phenylimidazole (product name; 2P4MZ), 1-benzyl-2-methylimidazole (product name; 1B2MZ), 2-methylimidazole (product name; 2EZ), 2-isopropylimidazole (product name; 2IZ), 1-cyanoethyl-2-ethyl-4-methylimidazole (product name; 2E4MZ-CN), 1-cyanoethyl-2-undecylimidazole (product name; C₁₁Z-CN).
Among these, it is desirable to use an imidazole liquid that is liquid at 25 ° C., for example, 1-benzyl-2-methylimidazole (product name: 1B2MZ), 1-cyanoethyl-2-ethyl-4-methylimidazole (Product name; 2E4MZ-CN), 4-methyl-2-ethylimidazole (product name; 2E4MZ).
The imidazole curing agent is desirably 1 to 10% by weight in the resin filler.
[0015]
In addition, as an additive component, inorganic particles such as silica, alumina, mullite, and zirconia are preferable. The average particle size of the inorganic particles is desirably 0.05 to 5.0 μm. Further, the blending amount of the inorganic particles is desirably about 1.0 to 2.0 times that of the bisphenol type epoxy resin. Also, even if each chemical is a special grade, first grade, or industrial reagent, the difference depending on the grade is not particularly problematic. By blending the additive component, the filling property into the through hole is improved, and the thermal expansion coefficient of the resin filler in the through hole is matched, so that cracks and peeling are prevented.
[0016]
Thereafter, it is cured or semi-cured. In some cases, in order to improve the smoothness of the core substrate, the portion protruding from the through hole may be removed by chemical etching such as buffing, belt sander, jet scrub, or by chemical etching. Good. As a result, a core substrate composed of a resin filler containing a high dielectric material and conductive through-holes and lands can be obtained.
[0017]
A resin insulating layer is applied to the core substrate described above. A roughened layer may be formed on the conductor circuit. The resin insulating layer may be a thermosetting resin, a thermoplastic resin, a composite of a thermosetting resin and a thermoplastic resin, or a resin in which a photosensitive group is substituted. Specific examples include resins used for printed wiring boards such as epoxy resins, phenol resins, polyimide resins, and phenoxy resins. Further, a resin having a low dielectric constant in the high frequency region may be used. In particular, it is preferable to use a polyolefin resin, a polyphenylene resin, a fluororesin, or the like, which is a resin having a dielectric constant of 3.0 or less at 1 GHz. For forming the resin insulating layer, it is preferable to apply a coating or a B-stage film by heating, pressing, or heating and pressing.
[0018]
Next, an opening to be a via hole is formed in the resin insulating layer by photo and laser. Then, the through hole for the inner layer through hole is provided in the resin filler through the resin insulating layer with a drill and a laser in the outer layer through hole. When the opening serving as the via hole and the through hole for the inner layer through hole are formed by a laser, a carbon dioxide gas laser, an excimer laser, a UV laser, a YAG laser, or the like can be used. The diameter of the through hole for the inner layer through hole is 75 to 200 μm. Particularly desirable is 100 to 150 μm. After that, chemical etching treatment such as desmear and dry etching treatment such as plasma and corona treatment are performed to remove the smear of the resin on the inner wall of the through hole for the inner layer through hole, and remove the resin residue to form the metal layer Encourage.
[0019]
Next, a metal layer containing at least one or more of Cu, Ni, P, Pd, Co, W, Au, and Ag is formed on the resin insulating layer in the opening serving as the via hole and the inner wall of the through hole for the inner layer through hole. Provide more than one layer. The metal layer forms a capacitor as an electrode together with the conductor metal on the inner wall of the outer layer through hole. Thereby, a capacitor function can be built in the coaxial through hole. It is desirable that the thickness is 0.1 to 2 μm. The metal layer may have a two-layer structure in which plating is formed after plating, sputtering, or sputtering. A roughened surface may be provided on the surface layer of the resin insulating layer. The surface of the resin insulating layer is roughened by chemical etching with an acid or an oxidizing agent. As the acid, sulfuric acid, nitric acid, hydrochloric acid, phosphoric acid and the like are used, and as the oxidizing agent, chromic acid, chromate, permanganate and the like are good for forming the roughened surface. On top of that, the aforementioned metal layer is formed. Then, electroless plating is performed to form an electroless plating film on the metal layer.
[0020]
A photosensitive resin film (dry film) is laminated on a substrate in which electroless plating has been performed on the opening serving as a via hole and on the through hole for the outer layer through hole on the resin insulating layer. Then, a photomask (a glass substrate is preferable) on which a plating resist pattern is drawn is placed in close contact with the photosensitive resin film, exposed, and developed. Thereby, a non-conductor portion in which the plating resist pattern is disposed can be formed.
[0021]
Electrolytic plating is applied to portions other than the non-conductive portion on the electroless plating film, and the electrolytic plating film is provided on the conductive portion of the electroless plating, the opening serving as the via hole, and the through hole for the inner layer through hole. As the electrolytic plating, it is desirable to use electrolytic copper plating, and the thickness is preferably 5 to 20 μm.
[0022]
Next, the plating resist in the non-conductor circuit portion is removed with an alkaline aqueous solution or the like. Thereafter, the metal layer and the electroless plating film of the non-conductor circuit part are further removed with a mixed solution of sulfuric acid and hydrogen peroxide or an etching solution such as sodium persulfate, ammonium persulfate, ferric chloride, or cupric chloride. . As a result, a conductor circuit and a via hole composed of two layers of an electroless plating film and an electrolytic plating film are obtained on the resin insulating layer. In addition, an inner layer through hole composed of three layers of a metal layer, an electroless plating film, and an electrolytic plating film is obtained in the through hole for the inner layer through hole. The via hole may form a flat field via.
[0023]
Next, the gap in the inner layer through hole is filled. For filling, the above-described method may be used, but when an insulating resin layer made of a film is formed as an upper layer, the insulating layer and the resin filler may be formed simultaneously. The inner layer through hole is filled with at least one of a resin filler, a resin filler containing a metal filler, copper, solder, nickel and the like. Moreover, what mix | blended 0.1-20 vol% of organic resin fillers and inorganic fillers with the conventional resin filler may be used.
This resin filler is preferably adjusted to have a viscosity of about 30 to 50 Pa.s.
[0024]
As another method, an electrolytic plating film, an electroless plating film, or a composite plating film thereof is further laminated on a substrate that has been subjected to electroless plating on the resin insulating layer. The substrate on which the plating film is laminated is filled with a resin filler. At that time, the plating film layer and the resin filler layer may be flattened by curing after being cured or semi-cured. After forming an etching resist, placing a mask on which wiring is drawn, exposing and developing, forming a wiring layer of the resist, sulfuric acid-hydrogen peroxide solution, ferric chloride and cupric chloride, You may carry out by removing a plating film layer and peeling a resist using the etching liquid which consists of an organic hydrochloric acid-cupric complex. As the etching solution, any of those used in the production of a printed wiring board can be used in addition to the above.
[0025]
Furthermore, the wiring to be formed can be divided by dividing the corresponding through hole. Thereby, more wiring can be passed through the core substrate, and high density can be achieved.
[0026]
Furthermore, a multilayer printed wiring board can be obtained by applying a resin insulating layer on the upper layer to form a conductor circuit and a via hole. A solder resist layer is formed on the surface layer. For forming the solder resist layer, it is preferable to apply the coating or film by heating, pressing, or heating and pressing. The solder resist layer is provided with a solder pad by photo and laser, and a corrosion-resistant metal layer such as Ni / Au or Ni / Pd / Au is formed on a portion exposed from the solder pad. When the solder pad is formed by laser, a carbon dioxide laser, excimer laser, UV laser, YAG laser, or the like can be used. The solder pads formed by the solder bumps connected to the IC chip are opened with an opening diameter of 100 to 200 μm, and the solder pad portions where the BGA / PGA is disposed for connecting external terminals are opened with an opening diameter of 300 to 650 μm.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
First, the configuration of the printed wiring board used as the package substrate according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 7 shows a cross-sectional view of the package substrate 10 according to the first embodiment of the present invention. FIG. 8 is an explanatory view showing the structure of the through hole according to the first embodiment of the present invention.
[0028]
In the package substrate 10, build-up wiring layers 80 </ b> A and 80 </ b> B are formed on the front surface and the back surface of the core substrate 30. The build-up wiring layers 80A and 80B include an interlayer resin insulating layer 44 in which the conductor circuit 58 and the via hole 60 are formed, and an interlayer resin insulating layer 144 in which the conductor circuit 158 and the via hole 160 are formed. The buildup wiring layer 80A and the buildup wiring layer 80B are connected to each other through the coaxial through hole 66 formed in the core substrate 30 and the conduction through hole 34. A solder resist layer 70 is formed on the interlayer resin insulation layer 144, and solder bumps 76 U and 76 D are formed in the conductor circuit 158 and the via hole 160 through the opening 71 of the solder resist 70. The solder bump 76U is connected to the pad 92 of the IC chip 90. On the other hand, the solder bump 76D is connected to the pad 96 of the daughter board 94.
[0029]
As shown in FIG. 8, the coaxial through hole 66 includes an outer layer through hole 36 and an inner layer through hole 62. The outer layer through hole 36 and the inner layer through hole 62 connect the buildup wiring layer 80A and the buildup wiring layer 80B, respectively. The outer layer through hole 36 is formed by forming a metal film 38 on the wall surface of the through hole 33 of the core substrate 30. In the outer layer through hole 36, a resin filler 40 for outer layer through hole containing a high dielectric material is disposed. An inner layer through hole 62 is formed inside the resin filler 40 for the outer layer through hole.
[0030]
Next, the configuration of the inner layer through hole 62 will be described. As shown in FIG. 8, the inner through-hole 62 is composed of three layers: a metal layer 50, an electroless plating film 52, and an electrolytic plating film 56. Alternatively, it may be formed of two layers each. The inner layer through hole 62 is filled with a resin filler 64 for the inner layer through hole. The inner layer through-hole 62 serves as an electrode together with the outer layer through-hole 36 via the outer layer through-hole resin filler 40 containing a high dielectric substance, and constitutes a capacitor.
[0031]
In the printed wiring board according to the first embodiment, as the resin filler 40 for the outer layer through-hole, titanate or peroTheUses a skite material. Titanate means an alloy material of titanic acid and metal composed of barium titanate, lead titanate, strontium titanate, calcium titanate, bismuth titanate, magnesium titanate, etc.TheAt least MgxN as the skite materialbyIt means all alloy materials that are Oz. Of these, barium titanate is preferably used. The reason is that the dielectric constant can be easily adjusted, and the resin component of the resin filler other than the high dielectric material is not easily separated or peeled off. The above material increases the dielectric constant of the resin filler 40 for the outer layer through-hole, and increases the capacitance as a capacitor.
[0032]
In addition, more through holes can be formed in the substrate as compared with a conventional substrate in which a capacitor is built. Therefore, it is possible to obtain a printed wiring board having a capacitor function and having high wiring density and excellent electrical characteristics.
[0033]
Next, a method for manufacturing the package substrate 10 according to the first embodiment of the present invention will be described. Here, first, the A.M. B. Resin filler for through hole for conduction; B. Resin filler for outer layer through hole, C.I. The composition of the resin filler for the inner layer through hole will be described.
[0034]
A. Resin filler for through hole for conduction
[Resin composition (1)]
Bisphenol F type epoxy monomer (Oilized shell, molecular weight 310, YL983U) 100 parts by weight, surface coated with silane coupling agent, average particle diameter 1.6μm SiO₂Spherical particles (manufactured by Admatech, CRS 1101-CE, where the maximum particle size is not more than the thickness of the inner layer copper pattern (15 μm) described later) 170 parts by weight, leveling agent (San Nopco, Perenol S4) 1.5 parts by weight By stirring and mixing, the viscosity of the mixture was adjusted to 45,000 to 49,000 cps at 23 ± 1 ° C.
[Curing agent composition (2)]
6.5 parts by weight of imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN).
[0035]
B. Resin filler for outer layer through hole
Although almost the same as A, barium titanate (10 parts by weight of a mixture of particle diameters of 5 μm and 10 μm) was contained in [resin composition (1)].
[0036]
C. Resin filler for inner layer through hole
A. The same resin filler for through-holes for conduction was used.
[0037]
Next, a method for manufacturing the package substrate 10 according to the first embodiment of the present invention will be described with reference to FIGS.
[0038]
Package substrate manufacturing
(1) The starting material is a copper clad laminate 30A in which a 12 μm copper foil 31 is laminated on both surfaces of a substrate 30 made of glass epoxy resin or BT (bismaleimide-triazine) resin having a thickness of 0.8 mm (see FIG. 1 (A)). First, the copper-clad laminate 30A is drilled with a drill to form a through-hole 32 for conduction with a diameter of 350 μm and a through-hole 33 for an outer layer through-hole with a diameter of 350 μm (FIG. 1B). The opening diameter of the through hole 33 for the outer layer through hole is preferably 200 to 400 μm. Particularly desirable is 250 to 350 μm. Further, the opening diameter of the through hole 32 for conduction through hole is preferably 50 to 400 μm.
[0039]
(2) Subsequently, the substrate 30 is subjected to an electroless copper plating process to form a conduction through hole 34 and an outer layer through hole 36 (FIG. 1C). Further, the copper foil 31 is etched on the pattern according to a conventional method, thereby forming inner layer copper patterns (metal films) 38 on both surfaces of the substrate 30 (FIG. 1D).
[0040]
(3) The substrate 30 on which the inner layer copper pattern (metal film) 38, the conductive through hole 34, and the outer layer through hole 36 are formed is washed with water and dried. Then, as an oxidation bath (blackening bath), NaOH (10 g / l), NaClO₂(40 g / l), Na₃PO₄(6 g / l), as a reducing bath, NaOH (10 g / l), NaBH₄Roughening layers 34α, 36α, and 38α are provided on the surfaces of the inner layer copper pattern (metal film) 38, the conduction through hole 34, and the outer layer through hole 36 by oxidation-reduction treatment using (6 g / l). Although the roughening layer is provided in the embodiment, it is not necessary to provide the roughening layer as long as the adhesion of the resin can be secured (FIG. 1E).
[0041]
(4) Fill the through hole 34 for conduction and the outer layer through hole 36 with a resin filler. First, the outer layer through hole 36 is filled with the outer layer through hole resin filler 40 adjusted in B (FIG. 2A). Examples of the high dielectric substance contained in B include titanate or peroTheIt is preferable to use a skite material. Titanate means an alloy material of titanic acid and metal composed of barium titanate, lead titanate, strontium titanate, calcium titanate, bismuth titanate, magnesium titanate, etc.TheAt least MgxN as the skite materialbyIt means all alloy materials that are Oz. Of these, barium titanate is preferably used. The reason is that the dielectric constant can be easily adjusted, and the resin component of the resin filler other than the high dielectric material is not easily separated or peeled off. Moreover, it is preferable to adjust the viscosity of the resin filler to be about 30 to 50 Pa.s. Next, the conductive through hole resin filler 42 adjusted in A is filled in the conductive through hole 34 (FIG. 2B).
[0042]
(5) The surface of the lower conductor circuit (inner layer copper pattern) 38 and the through-hole for conduction are formed by belt sander polishing on one side of the substrate 30 after the processing of (4) above using belt polishing paper (manufactured by Sankyo Rikagaku) 34. Polishing is performed so that the resin filler 40 for outer layer through-holes and the resin filler 42 for conduction through-holes do not remain on the surfaces of the lands 34a and 36a of the outer layer through-hole 36, and then the scratches due to the belt sander polishing are removed. Perform buffing. Such a series of steps is similarly performed on the other surface of the substrate, and the filled outer layer through-hole resin filler 40 and conductive through-hole resin filler 42 are heated and cured (FIG. 2C). ).
[0043]
(6) Next, the surface of the lower conductor circuit 38 once planarized in the same manner as in (3), the conductive through hole 34 and the outer layer through hole 36 are formed on both surfaces of the substrate 30 after the processing of (5). By subjecting the surfaces of the lands 34a, 36a to oxidation-reduction treatment, roughened surfaces 34β, 36β, 38β are formed on the surface of the lower conductor circuit 38 and on the surfaces of the lands 34a, 36a (FIG. 2D).
[0044]
(7) A pressure of 5 kg / cm while the temperature of a thermosetting polyolefin resin sheet having a thickness of 50 μm is raised to 50 to 150 ° C. on both surfaces of the substrate 30 after the step (6).²And an interlayer resin insulation layer 44 made of polyolefin resin is provided (FIG. 2E). The resin insulating layer may be a thermosetting resin, a resin made of a thermoplastic resin, or a resin in which a photosensitive group is substituted. Specific examples include resins used for printed wiring boards such as epoxy resins, polyphenol resins, and polyimide resins. Further, a resin having a low dielectric constant in the high frequency region may be used. The degree of vacuum during vacuum bonding of the resin is 10 mmHg.
[0045]
(8) Next, an opening 46 serving as a via hole is formed in the interlayer resin insulating layer 44 (FIG. 3A). Carbon dioxide (CO₂) Opening for via hole with diameter of 80 μm in interlayer resin insulation layer 44 made of polyolefin resin or epoxy resin under conditions of beam diameter 5 mm, pulse width 15 μs, mask hole diameter 0.8 mm, 1 shot with gas laser Is provided.
[0046]
Thereafter, the through hole 48 for the inner layer through hole is formed in the outer layer through hole 36 by a drill or a laser (FIG. 3B). Carbon dioxide (CO₂) By a gas laser, a through hole 48 penetrating through the outer layer through-hole resin filler 40 containing the high dielectric material and the interlayer resin insulating layer 44 of the core substrate is formed with a beam diameter of 5 mm, a single mode, and a pulse width of 60 μs. . If necessary, the smear in the through hole 48 for the inner layer through hole is removed by a wet process such as permanganic acid or a dry etching process such as plasma or corona process. The diameter of the through hole 48 for the inner layer through hole is preferably 50 to 200 μm.
[0047]
(9) Plasma treatment is performed on the substrate 30 provided with an opening 46 serving as a via hole in the interlayer resin insulation layer 44 to roughen the surface layer of the interlayer resin insulation layer 44 to form a roughened layer 44α (FIG. 3C). ). At this time, argon gas is used as an inert gas, and plasma treatment is performed for 2 minutes under the conditions of power 200 W, gas pressure 0.6 Pa, temperature 70 ° C. (plasma apparatus Nippon Vacuum Technology Co., Ltd. SV-4540).
[0048]
(10) A metal layer 50 that targets an alloy of Cu (Ni, P, Pd, Co, W) is formed by sputtering in the surface layer of the interlayer resin insulating layer 44 and the through hole 48 for the inner layer through hole (FIG. 3D). ). As the formation conditions, the pressure is 0.6 Pa, the temperature is 80 ° C., the power is 200 W, and the time is 5 minutes (plasma apparatus, Nippon Vacuum Technology Co., Ltd. SV-4540). Thereby, an alloy layer can be formed in the surface layer of the interlayer resin insulation layer 44 and the inner layer through-hole through hole 48. The metal layer 50 forms a capacitor together with the outer layer through hole 36 as an electrode. The thickness of the metal layer 50 at this time is 0.2 μm. The thickness of the metal layer 50 is preferably 0.1 to 2 μm. In addition to sputtering, the plating layer can be formed by vapor deposition or without sputtering.
[0049]
(11) Condition the substrate 30 and apply the catalyst in an alkaline catalyst solution for 5 minutes. The substrate 30 is activated, and an electroless plating film 52 having a thickness of 0.5 μm is attached using a Rochelle salt type chemical copper plating bath (FIG. 4A).
Plating conditions for chemical copper plating:
CuSO_Four・ 5H₂O 10g / l
HCHO 8g / l
NaOH 5g / l
Rochelle salt 45g / l
Additive 30ml / l
Temperature 30 ℃
Plating time 18 minutes
[0050]
(12) A 20 μm-thick photosensitive film (dry film) is pasted on the electroless plating film 52, and a mask is placed on the electroless plating film 52, and 100 mJ / cm²And developed with 0.8% sodium carbonate to provide a plating resist 54 having a thickness of 20 μm (FIG. 4B).
[0051]
(13) Electrolytic plating is performed on a portion where the plating resist 54 is not formed on the electroless plating film 52 to form an electrolytic plating film 56 (FIG. 4C). The thickness of the electrolytic plating film 56 is preferably 5 to 20 μm.
CuSO_Four・ 5H₂O 140g / l
H₂SO_Four120 g / l
Cl^- 50 mg / l
Additive 300mg / l
Amine sulfonate 100mg / l
Temperature 25 ° C
Current density 0.8A / dm²
Plating time 30 minutes
Film thickness 18μm
[0052]
(14) Next, the plating resist 54 is peeled and removed in a NaOH solution of 40 g / l at 50 ° C. Thereafter, the metal layer 50 and the electroless plating film 52 under the resist 54 are removed by etching using a sulfuric acid-hydrogen peroxide solution, and a conductor circuit 58 (including the via hole 60) is formed on the interlayer resin insulating layer 44. Then, the inner layer through hole 62 is formed in the outer layer through hole 36 (FIG. 4D). The inner layer through-hole 62 serves as an electrode together with the outer layer through-hole 36 via the outer layer through-hole resin filler 40 containing a high dielectric substance, and constitutes a capacitor.
[0053]
(15) Next, the inner layer through hole 62 is also filled with the C inner layer through hole resin filler 64 in the same manner as in the steps (3) to (5) described above. The viscosity of the inner layer through-hole resin filler 64 is preferably adjusted to be about 30 to 50 Pa.s. Moreover, it is preferable to lower the viscosity of the inner layer through-hole resin filler 64 than the outer layer through-hole resin filler 40 to improve the filling property. Thereby, the coaxial through hole 66 including the outer layer through hole 36 and the inner layer through hole 62 can be formed (FIG. 5A).
[0054]
(16) Thereafter, an interlayer resin insulation layer 144 is formed on the upper layer, and the conductor circuit 158 (including the through hole 160) is formed through the steps (8) to (15) described above. Is obtained (FIG. 5B).
[0055]
(17) On the other hand, 46.67g of photosensitized oligomer (molecular weight 4000) obtained by acrylating 50% of the epoxy group of 60% by weight of cresol novolak type epoxy resin (manufactured by Nippon Kayaku) dissolved in DMDG, dissolved in methyl ethyl ketone. 15.0 g of bisphenol A type epoxy resin (produced by Yuka Shell, Epicoat 1001), 16 g of imidazole curing agent (product name: 2E4MZ-CN), polyacrylic monomer (photosensitive monomer) Nippon Kayaku Co., Ltd., R604) 3 g, also polyacrylic monomer (Kyoeisha Chemical Co., DPE6A) 1.5 g, and dispersion antifoaming agent (San Nopco, S-65) 0.71 g are mixed. 2 g of benzophenone (manufactured by Kanto Chemical) as a photoinitiator and 0.2 g of Michler ketone (manufactured by Kanto Chemical) as a photosensitizer are added, and the viscosity is 2.0 Pa · s at 25 ° C. A solder resist composition adjusted to 1 is obtained.
Viscosity is measured with a B-type viscometer (Tokyo Keiki, DVL-B type) at 60 rpm with rotor No. 4 and at 6 rpm with rotor No. 3.
[0056]
(18) The solder resist composition is applied to both sides of the package substrate obtained in the above (17) with a thickness of 20 μm. Next, after drying at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, a photomask film having a thickness of 5 mm on which a circular pattern (mask pattern) was drawn was placed in close contact, and 1000 mJ / cm²Expose with UV and develop DMTG. Further, heat treatment was performed under conditions of 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours. , 71D having a solder resist layer 70 (thickness 20 μm) is formed (FIG. 5C). A solder pad for forming a solder bump for IC chip connection is preferably opened with an opening diameter of 100 to 170 μm. In addition, it is preferable that the solder pad on which the BGA / PGA is disposed for connecting the external terminal is opened with an opening diameter of 300 to 650 μm.
[0057]
(19) Then, nickel chloride 2.3 × 10^-1mol / l, sodium hypophosphite 2.8 × 10^-1mol / l, sodium citrate 1.6 × 10^-1A nickel plating layer 72 having a thickness of 5 μm is formed in the openings 71U and 71D by immersing in an electroless nickel plating solution of mol / l and pH = 4.5 for 20 minutes. After that, on the surface layer, potassium gold cyanide 7.6 × 10^-3mol / l, ammonium chloride 1.9 × 10^-1mol / l, sodium citrate 1.2 × 10^-1mol / l, sodium hypophosphite 1.7 × 10^-1A gold plating layer 74 having a thickness of 0.03 μm is formed on the nickel plating layer 72 by dipping in an electroless gold plating solution of mol / l for 7.5 minutes at 80 ° C. (FIG. 5D).
[0058]
(20) The solder bump (solder body) 76U, 76D is formed by printing solder paste as a low melting point metal in the openings 71U, 71D of the solder resist layer 70 and reflowing at 200 ° C. 10 is completed (see FIG. 6).
[0059]
The IC chip 90 is mounted by placing it on the solder bumps 76U of the completed package substrate 10 so that the pads 92 of the IC chip 90 correspond to the solder bumps 76U. The package substrate 10 on which the IC chip 90 is mounted is placed so as to correspond to the bumps 96 on the daughter board 94 side, reflowed, and attached to the daughter board 94 (see FIG. 7). As a result, it is possible to obtain a package substrate having a BGA and having a capacitor function and having high wiring density and excellent electrical characteristics.
[0060]
In the manufacturing method of the package substrate 10 according to the first embodiment of the present invention, the case where the BGA is disposed is illustrated, but the PGA may be disposed. The steps (1) to (19) are the same when the PGA is provided. The subsequent steps will be described. First, a solder paste is printed as the conductive adhesive 78 in the opening 71 </ b> D that becomes the lower surface side of the substrate (the connection surface with the daughter board and the mother board). Next, the conductive connection pin 90 is attached to and supported by an appropriate pin holding device, and the fixing portion 92 of the conductive connection pin 90 is brought into contact with the conductive adhesive 78 in the opening 71D. Then, reflow is performed to fix the conductive connection pin 90 to the conductive adhesive 78. As a method for attaching the conductive connecting pin 90, a conductive adhesive 78 formed in a ball shape or the like is put into the opening 71D, or the conductive adhesive 78 is joined to the fixing portion 92 to conduct the conductive. May be attached and then reflowed. Note that solder bumps 76 are provided in the opening 71U on the upper surface, the solder bumps 76 are placed so that the pads 92 of the IC chip 90 correspond to them, reflow is performed, and the IC chip 90 is mounted. (See FIG. 9). As a result, it is possible to obtain a package substrate having a capacitor function in which the PGA is disposed, having a higher density, and excellent electrical characteristics.
[0061]
(Second Embodiment)
FIG. 11 shows the configuration of a printed wiring board according to the second embodiment, and FIG. 12 shows an enlarged view of the through hole in FIG. The printed wiring board of the second embodiment is substantially the same as that of the first embodiment. However, in the second embodiment, a lid plating portion 94 is formed immediately above the inner layer through hole 62, and the inner layer through hole 62 and the upper conductor circuit 158 are connected via the lid plating portion 94. By interposing the lid plating part 94, the connectivity between the inner layer through hole 62 and the upper conductor circuit 158 is improved.
In addition, also when the lid plating part 94 is arrange | positioned, the manufacturing process to (1)-(15) is the same as that of 1st Embodiment. The subsequent manufacturing process will be described with reference to FIG.
[0062]
(16) Electroless plating is performed on the substrate to form an electroless plating film 68 (FIG. 10A).
[0063]
(17) Next, after a resist 67 having a predetermined pattern is formed on the substrate, electrolytic plating is performed to form an electrolytic plating film 69 (FIG. 10B). Thereafter, after removing the resist 67, the electroless plating film 68 under the resist 67 is removed by light etching, thereby forming a lid plating portion 94 composed of the electroless plating film 68 and the electrolytic plating film 69 on the inner layer through-hole 62. (FIG. 10C).
[0064]
(18) Thereafter, an interlayer resin insulation layer 144 is formed as an upper layer, and the conductor circuit 158 (including the through hole 160) is formed through the steps (8) to (14) described above in the first embodiment. A package substrate composed of layers is obtained (FIG. 10D). The subsequent manufacturing process is the same as (17) to (20) of the first embodiment.
[0065]
(Third embodiment)
FIG. 13 shows a configuration of a printed wiring board according to the third embodiment, and FIG. 14 shows an enlarged view of the through hole in FIG. The printed wiring board of the third embodiment is substantially the same as that of the first embodiment. However, in the first embodiment, the inner layer through hole 62 is filled with the resin filler 64 for the inner layer through hole, but in the third embodiment, the inner layer through hole 62 is filled by plating.
[0066]
In the configuration of the first and second embodiments, the inner layer through-hole 62 is filled with the inner layer through-hole resin filler 64, so that the stress generated in the inner layer through-hole 62 is transferred to the inner layer through-hole resin filler 64 side. I can escape. On the other hand, in 3rd Embodiment, since the inner layer through-hole 62 is filled with copper plating, while being able to comprise in a small diameter, manufacturing cost can be reduced.
[0067]
(Fourth embodiment)
A manufacturing process of the printed wiring board according to the fourth embodiment will be described with reference to FIGS. 15 and 16.
(1) The starting material is a copper clad laminate 30A in which a 12 μm copper foil 31 is laminated on both surfaces of a substrate 30 made of glass epoxy resin or BT (bismaleimide-triazine) resin having a thickness of 0.8 mm (see FIG. 15 (A)). First, the copper-clad laminate 30A is drilled with a drill to form a through hole 32 for conduction with a diameter of 350 μm and a through hole 33 for an outer layer through hole with a diameter of 350 μm (FIG. 15B).
[0068]
(2) Subsequently, the substrate 30 is subjected to an electroless copper plating process to form an electroless plating film 37a (FIG. 15C).
(3) An electric current is passed through the electroless plating film 37a to form the electrolytic plating film 37b, whereby the conduction through hole 34 is formed in the conduction through hole through hole 32 and the outer layer through hole 33 is formed in the outer layer. A through hole 36 is formed (FIG. 15D).
[0069]
(4) Fill the through hole 34 for conduction and the outer layer through hole 36 with a resin filler. First, the outer layer through hole 36 is filled with the same resin filler 40 for outer layer through holes as in the first embodiment by printing (FIG. 15E).
[0070]
(5) Next, the conductive through hole resin filler 42 adjusted in A is filled in the conductive through hole 34 (FIG. 16A).
[0071]
(5) The outer surface through-hole resin filler 40 and the conductive through-hole resin filler 42 are formed on the surface of the core substrate 30 by belt sander polishing on one side of the substrate 30 using belt polishing paper (manufactured by Sankyo Rikagaku). Polishing is performed so as not to remain, and then buffing is performed to remove scratches caused by the belt sander polishing (FIG. 16B).
[0072]
(6) An etching resist is applied, and a mask (not shown) on which wiring is drawn is placed, exposed and developed to form a resist layer 39 (FIG. 16C).
[0073]
(7) Plated films 37a and 37b that are not coated with the resist layer 39 using an etching solution composed of sulfuric acid-hydrogen peroxide, ferric chloride, cupric chloride, and organic hydrochloric acid-cupric complex, copper The foil 31 is removed. Thereafter, the resist layer 39 is peeled off (FIG. 16D). In addition to the above, any etching solution used in the production of printed wiring boards can be used. Subsequent steps are the same as those in the first embodiment described above with reference to FIGS.
[0074]
(Fifth embodiment)
Although it is substantially the same as 1st Embodiment, in 4th Embodiment, the coaxial through hole 66 is divided | segmented into two, and two wiring path 36A, 36B and 62A, 62B are formed (refer FIG. 17). Since a plurality of wiring paths are disposed in one through hole, more wiring can be passed through the core substrate, thereby achieving high density.
[0075]
【The invention's effect】
In the present invention, by forming the above-described two-layer through-holes, the number of wires penetrating the front and back of the core substrate can be increased, and the printed wiring board can be densified. In addition, since a high dielectric layer is formed in the through hole to function as a capacitor, even when an IC chip in a high frequency region of 1 GHz or more is placed, malfunction or function stop can be prevented.
[Brief description of the drawings]
1A, 1B, 1C, 1D and 1E are manufacturing process diagrams of a package substrate according to a first embodiment of the present invention.
FIGS. 2A, 2B, 2C, 2D, and 2E are manufacturing process diagrams of a package substrate according to the first embodiment of the present invention.
FIGS. 3A, 3B, 3C and 3D are manufacturing process diagrams of a package substrate according to the first embodiment of the present invention. FIGS.
4A, 4B, 4C, and 4D are manufacturing process diagrams of the package substrate according to the first embodiment of the present invention.
5A, 5B, 5C, and 5D are manufacturing process diagrams of the package substrate according to the first embodiment of the present invention.
FIG. 6 is a cross-sectional view of the package substrate according to the first embodiment of the present invention.
FIG. 7 is a cross-sectional view showing a state where an IC chip is mounted on the package substrate according to the first embodiment of the present invention and attached to the daughter board.
FIG. 8 is an explanatory diagram showing a configuration of a through hole according to the first embodiment of the present invention.
FIG. 9 is a cross-sectional view of the package substrate according to the first embodiment of the present invention.
10A, 10B, 10C, and 10D are manufacturing process diagrams of a package substrate according to a second embodiment of the present invention.
FIG. 11 is a cross-sectional view of a package substrate according to a second embodiment of the present invention.
FIG. 12 is an explanatory diagram showing a configuration of a through hole according to a second embodiment of the present invention.
FIG. 13 is a cross-sectional view of a package substrate according to a third embodiment of the present invention.
FIG. 14 is an explanatory diagram showing a configuration of a through hole according to a third embodiment of the present invention.
15A, 15B, 15C, 15D, and 15E are manufacturing process diagrams of a package substrate according to a fourth embodiment of the present invention.
16A, 16B, 16C, and 16D are manufacturing process diagrams of a package substrate according to a fourth embodiment of the present invention.
FIG. 17 is a cross-sectional view of a package substrate according to a fifth embodiment of the present invention.
[Explanation of symbols]
30 core substrate
34 Through hole for conduction
36 Outer layer through hole
38 Inner layer copper pattern
40 Resin filler for outer layer through hole
42 Resin filler for through hole for conduction
44 Interlayer resin insulation layer
48 Through hole for inner layer through hole
50 metal layers
52 Electroless plating film
56 Electrolytic plating film
58 Conductor circuit
60 Bahia Hall
62 Inner layer through hole
64 Inner layer through-hole resin filler
66 Coaxial through hole
70 Solder resist layer
71 opening
72 Nickel plating layer
74 Gold plating layer
76U, 76D Solder bump
78 Conductive adhesive
80A, 80B Build-up wiring layer
90 Conductive connection pins
92 fixed part
94 Lid plating part
144 Interlayer resin insulation layer
158 Conductor circuit
160 Viahole

Claims

スルーホールを介して表裏が電気的接続をされたプリント配線板において、
前記スルーホールは、前記基板の通孔の壁面に形成した外層スルーホールと、前記外層スルーホール内に外層樹脂充填剤を介在させて形成した内層スルーホールと、
前記内層スルーホール内に充填した内層樹脂充填剤とから成り、
前記外層樹脂充填剤は、チタン酸塩を含むことを特徴とするプリント配線板。In the printed wiring board where the front and back are electrically connected through the through hole,
The through hole is an outer layer through hole formed in the wall surface of the through hole of the substrate, an inner layer through hole formed by interposing an outer layer resin filler in the outer layer through hole,
An inner layer resin filler filled in the inner layer through-hole,
The printed wiring board, wherein the outer layer resin filler contains titanate.

前記チタン酸塩は、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸ビスマス、チタン酸マグネシウムのいずれか１以上であることを特徴とする請求項１のプリント配線板。The printed wiring board according to claim 1 , wherein the titanate is at least one of barium titanate, lead titanate, strontium titanate, calcium titanate, bismuth titanate, and magnesium titanate.

スルーホールを介して表裏が電気的接続をされたプリント配線板において、前記スルーホールは、前記基板の通孔の壁面に形成した外層スルーホールと、前記外層スルーホール内に外層樹脂充填剤を介在させて形成した内層スルーホールと、前記内層スルーホール内に充填した内層樹脂充填剤とから成り、前記外層樹脂充填剤は、ペロブスカイト系材料を含むことを特徴とするプリント配線板。In the printed wiring board in which the front and back are electrically connected through the through hole, the through hole has an outer layer through hole formed in the wall surface of the through hole of the substrate and an outer layer resin filler in the outer layer through hole. an inner layer through holes formed by, made with an inner layer resin filler filled in said inner through-hole, the outer layer resin filler, a printed wiring board, which comprises Perot Bed Sukaito based material.

前記ペロブスカイト系材料は、ＭｇｘＮｂｙＯｚであることを特徴とする請求項３のプリント配線板。The Perot Bed Sukaito based material, a printed wiring board according to claim 3, characterized in that the MgxN by Oz.