JP4381876B2 - ディジタル周波数変換器およびディジタル周波数変換装置 - Google Patents
ディジタル周波数変換器およびディジタル周波数変換装置 Download PDFInfo
- Publication number
- JP4381876B2 JP4381876B2 JP2004125744A JP2004125744A JP4381876B2 JP 4381876 B2 JP4381876 B2 JP 4381876B2 JP 2004125744 A JP2004125744 A JP 2004125744A JP 2004125744 A JP2004125744 A JP 2004125744A JP 4381876 B2 JP4381876 B2 JP 4381876B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- group
- band
- fourier transform
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transmitters (AREA)
Description
図9は、送信波の生成にディジタル信号処理が適用された送信機の構成例を示す図である。
このような構成の送信機では、ベースバンド変調処理部51に備えられたFPGA(Field Programmable Gate Array)やLSI(Large Scale Integration)は、伝送情報の伝送路符号化およびインターリーブに併せて、変調、符号拡散、D/A変換等の処理を行うことによってアナログのベースバンド信号を生成する。
局部発振器54は、周波数が規定の値ftである局発信号を定常的に生成する。ミキサ53は、これらのベースバンド送信波信号と局発信号との積をとることによって、双方の周波数の和または差の周波数の信号を生成する。帯域フィルタ55は、この信号から所望の占有帯域に分布する送信波信号の成分を抽出し、その送信波信号に付帯することが好ましくないスプリアスや高調波成分を除去することによって、送信波信号を生成すると共に、その送信波信号を既述の電力増幅器または空中線系に供給する。
・ 後述する特許文献1に開示されるように、ディジタル乗算器に代わる並/直列変換回路が活用されることによって高速に直交変調が実現される「ディジタル変調器」
・ 後述する特許文献2に開示されるように、ディジタル乗算器に代わる並/直列変換回路が活用されることによって高速の直交変調が実現され、かつベースバンド信号の占有帯域がクロック信号の周波数の四分の一に等しい周波数高い値にシフトされる「変調装置」
・ 後述する特許文献3に開示されるように、直交変復調が複素領域における信号処理として実現され、これらの直交変復調の結果として生成された信号がアナログの周波数変換器を介して所望の周波数の信号に変換される「複素変復調方式」
しかし、このようなアナログ回路は、一般に、特性の向上や安定化に多くのコストを要し、その特性の変更が容易には達成され難いために、広帯域化等の多様な特性を柔軟かつ安価に達成するソフトウエア無線技術の実現の大きな妨げとなっていた。
このような比率で離散信号f(t)の占有帯域が案分されることによって低域の群と高域の群とが特定された場合には、周波数軸上において、「その低域の群(またはその群の高調波)の成分が分布する第一の帯域の下端」と、「高域の群(またはその群の高調波)の成分が分布する第二の帯域の上端」との双方と、「サンプリング周波数fsの整数倍であり、これらの下端および上端に最寄りの周波数」との隔たりが同じ値に設定される。
第四の発明では、第一ないし第三の何れかの発明にかかわるディジタル周波数変換器において、逆フーリエ変換手段は、逆フーリエ変換に先行して、周波数軸上における低域の群と高域の群との境界を変更し、低域の群の上端と高域の群の下端とが連続する仮想的な環状の周波数軸上でこれらの群の間における帯域幅の過不足を是正する。
第五の発明では、第一ないし第四の発明にかかわるディジタル周波数変換器において、逆フーリエ変換手段は、逆フーリエ変換の結果として生成される離散出力信号が有限のパルス幅を有するパルスの列として与えられることに起因して、周波数スペクトラムに生じる誤差の比率の逆数を逆フーリエ変換に先行して高域の群と低域の群とにそれぞれ乗じる。
したがって、サンプリング周波数fsの選定にかかわる自由度が向上し、かつ周波数変換の精度が高められる。
第六の発明では、複数のディジタル周波数変換器は、既述の第一の発明ないし第五の発明の何れかにかかわるディジタル周波数変換器に該当し、かつ時系列tの順にサンプリング周波数fsで与えられる離散信号f(t)に異なる位相で個別に応答する。選択手段は、複数のディジタル変換器によって個別に逆フーリエ変換の結果として得られた複数の離散出力信号の内、異なる位相の組み合わせの下で所望の精度が確保される部分離散出力信号を順次選択する。
したがって、本実施形態によれば、離散信号f(t)を示す点列の値の順列の如何にかかわらず、周波数変換の精度および直線性が向上し、かつ高く維持される。
また、第三の発明では、本発明にかかわるディジタル周波数変換器の後段で行われるD/A変換の結果が『パルス幅が「0」ではない(理想的なインパルスではない)パルスの列』として得られることに起因して、サンプリング周波数fsの整数倍の周波数の近傍の帯域において生じる周波数スペクトラムの歪みが緩和される。
また、第五の発明では、サンプリング周波数fsの選定にかかわる自由度が向上し、かつ周波数変換の精度が高められる。
さらに、第六の発明では、点列として与えられる離散信号f(t)の値の順列の如何にかかわらず、周波数変換の精度および直線性が向上し、かつ高く維持される。
[第一の実施形態]
図1は、本発明の第一ないし第三の実施形態を示す図である。
図において、ベースバンド信号処理部10の出力は帯域フィルタ20の入力に接続され、その帯域フィルタ20の出力は図示されない電力増幅器の入力または空中線系に接続される。
図2は、本発明の第一の実施形態の動作を説明する図である。
以下、図1および図2を参照して本発明の第一の実施形態の動作を説明する。
ベースバンド信号処理部10の各部は、周波数がfsであるクロック信号に同期して作動する。
なお、図1では、これらの周波数スロットについては、周波数軸上における昇順に「−8」、「−7」、…、「0」、「+1」、…、「+7」の添え番号がそれぞれ付加された「FS-8」、「FS-7」、…、「FS0」、「FS+1」、…、「FS+7」と表記する。
IFFT部15は、その「高群」と、この「高群」より高域に配置された「低群」との集合を逆高速フーリエ変換することによって、上述したベースバンド信号とは異なるベースバンド信号(以下、「準ベースバンド信号」という。)を生成する。
このようなアナログ信号の周波数スペクトラムは、一般に、図2(d) に示すように、周波数軸上で周波数の絶対値が高いほど電力が小さく重み付けられるが、クロック信号の周波数fsの整数倍の周波数(以下、「極周波数という。」)に隣接する低域に分布する高群と、その極周波数に隣接する高域に分布する低群とに併せて、これらの群の高調波成分との集合として得られる。
すなわち、これらの電力増幅器や空中線系を介して送信される送信波の成分は、周波数軸上で2つの極周波数2fs、3fsで挟まれ、かつ何れの極周波数も含まない帯域に分布する。
[第二の実施形態]
図3は、本発明の第二の実施形態の動作を説明する図である。
本実施形態の特徴は、ベースバンド変調処理部12および結線変換部14によって行われる下記の処理にある。
ベースバンド変調処理部12は既述の第一の実施形態と同様にしてディジタル領域のベースバンド信号を生成するが、このベースバンド信号の占有帯域は、図3(a) に示すように、周波数軸上で「0」ないし(fs/2)の単側波帯に分布する。
また、結線変換部14は、下記の処理を行う。
・ IFFT部15が有する16個の入力の内、周波数の昇順に対応する第1ないし第4の入力と第13ないし第16の入力とに、「高群」が周波数の昇順に二等分されることによってなる「副低群」(「FS0」〜「FS+3」の集合)(図1(6))と、「副高群」(「FS+4」〜「FS+7」の集合)(図1(7))とをそれぞれ与える(図1(8)、図3(c))。
・ IFFT部15の残りの入力(第5ないし第12の入力)に、定数「0」を与える(図1(9))。
このようなアナログ信号の周波数スペクトラムは、一般に、図3(d) に示すように、周波数軸上で周波数の絶対値が高いほど電力が小さく重み付けられるが、極周波数を含まない帯域に隣接する副高群および副低群と、これらの群の高調波成分との集合として得られる。
したがって、本実施形態によれば、D/A変換部16によって生成されたアナログ信号の成分は、ベースバンド信号の占有帯域が単側波帯に分布する場合であっても、FFT部13とIFFT15とが結線変換部14を介して既述の通りに連係することによって、周波数軸上で2つの極周波数2fs、3fsで挟まれた帯域に配置される。
したがって、このような処理が行われない場合に比べて、帯域フィルタ20の通過域と阻止域との境界の近傍について要求される急峻な周波数特性の緩和が許容され、かつコストの削減に併せて、小型化や軽量化が可能となる。
しかし、本発明は、ベースバンド信号の占有帯域が両側波帯または単側波帯として構成され、その占有帯域内の全域に電力が分布し得る場合に限定されず、占有帯域内における電力の分布が不連続であり、あるいは変化し得る場合であっても、下記の条件の下で適用可能である。
・ 上述した低群(副低群)や高群(副高群)およびこれらの高調波の成分が極周波数以外の周波数(帯域)に分布するように、これらの低群(副低群)や高群(副高群)に属する周波数スロットが配分される。
・ 占有帯域において有効な電力が分布しない無効群(およびこれらの無効群の高調波)が周波数軸上で極周波数およびその近傍に配置される。
しかし、本発明はこのような構成に限定されず、例えば、高群(副高群)の上端の周波数fbと、上述したクロック信号の周波数fsとに対して、1:{(fs/fb)−1}の比率で、高群に含まれる周波数スロットが副低群と副高群とに配分されることによって、「副高群の高調波の成分が分布する第一の帯域の下端」と、「副低群の高調波の成分が分布する第二の帯域の上端」と、個々の最寄りの極周波数との周波数軸上における隔たりが同じ値に設定されることによって、伝送品質の低下が最小限度に抑えられてもよい。
[第三の実施形態]
以下、本発明の第三の実施形態について説明する。
本実施形態の特徴は、結線変換部14によって行われる下記の処理の手順にある。
結線変換部14には、既述の副低群と副高群との高調波成分が分布することが望ましい帯域の周波数軸上における偏差Δfが予め既知の値として与えられる。
なお、このような偏差Δfについては、以下では、図4(a),(b) に示すように、上記の帯域と、「既述の第二の実施形態において上述した高調波成分が分布する標準帯域」との周波数軸上における隔たりδと、周波数スロットの幅wとの比(=δ/w)に等しい整数i(−4≦i≦4)として与えられると仮定する。
・ 上述した整数iが正数である場合には、『「副高群」の下端に位置する周波数スロットを「副低群」の上端の周波数スロットの低域に隣接する周波数スロットとして付加し、その整数iをデクリメントする処理』をこの整数iが「0」となるまで反復する。
・ 上述した整数iが負数である場合には、『「副低群」の上端に位置する周波数スロットを「副高群」の下端の周波数スロットの高域に隣接する周波数スロットとして付加し、その整数iをデクリメントする処理』をこの整数iが「0」となるまで反復する(図4(c)〜(e))。
D/A変換部16は、クロック信号に同期してこの準ベースバンド信号をD/A変換することによって、そのクロック信号の周期で階段波近似された波形のアナログ信号を生成する。
すなわち、上述した偏差Δfが適正に与えられるならば、帯域フィルタ20によって出力されるアナログ信号の占有帯域は、単に極周波数の成分を含むことなく得られるばかりではなく、図4(b) に示すように、その帯域フィルタ20の後段で行われる周波数変換その他の処理に適した帯域に設定される。
なお、本実施形態は、既述の第二の実施形態に適用されているが、後述する第四の実施形態や第五の実施形態にも同様に適用可能である。
[第四の実施形態]
図5は、本発明の第四の実施形態を示す図である。
・ 縦続接続されたベースバンド変調処理部12、FFT部13および結線変換部14
・ その結線変換器14の後段に配置され、かつ既述の第(−N/2)ないし第(N/2−1)の周波数スロットに個別に対応した乗算器31-(-N/2)〜31-(N/2-1)
・ これらの乗算器31-(-N/2)〜31-(N/2-1) の乗数入力に個別に接続されたN個の出力を有する係数設定部32
・ 乗算器31-(-N/2)〜31-(N/2-1) の入力に個別に接続された出力を有するIFFT部15
・ そのIFFT部15の出力に縦続接続されたD/A変換部16および帯域フィルタ20
なお、図5では、上述したベースバンド変調処理部12、FFT部13、結線変換部14、乗算器31-(-N/2)〜31-(N/2-1) 、IFFT部15、D/A変換部16および係数設定部32から構成されるディジタル信号処理部については、符号「10A」を付与して表記する。
以下、図5および図6を参照して本発明の第四の実施形態の動作を説明する。
本実施形態の特徴は、係数設定部32と乗算器31-(-N/2)〜31-(N/2-1) とによって下記の処理が行われる点にある。
D/A変換部16によって出力され、かつクロック信号の周期Ts(=1/fs)の周期で階段波近似された波形で得られるアナログ信号の周波数スペクトラムの包絡線成分H(f) は、そのアナログ信号がクロック信号の周期Tsに等しいパルス幅(理想的なインパルスのパルス幅「0」と異なる。)のパルスの列に相当するために、例えば、図10(c) に点線で示すように、極周波数に先鋭な極小点(零点)を有し、かつ周波数が高いほど減少する。
H(f)=(Ts・sinπfTs)/πfTs
したがって、IFFT部15の前段に乗算器31-(-N/2)〜31-(N/2-1) が備えられない場合に、そのIFFT部15に並列に入力される複数の周波数スロットの間におけるこのような包絡線成分は、個々の周波数スロットを周波数の昇順に示すインデックスn(これらの周波数の総数N(=16)に対して、(−N/2)、(−N/2+1)、…、0、…、(N/2−2)、(N/2−1)の何れかの値を示す。)と、ベースバンドに対する高調波の次数kとに対して、下式で与えられる。
H(fn)=[Ts・sinπ(kfs+fn)Ts]/π(kfs+fn)Ts
係数設定部32は、乗算器31-(-N/2)〜31-(N/2-1) に、このような包絡線成分H(fn)に対して下式で示されるCnを周波数の昇順に示す補正係数C-N/2、C-N/2+1、…、C0、…、CN/2-2、CN/2-1(図6(a))をそれぞれ与える。
Cn=1/H(fn)
乗算器31-(-N/2)〜31-(N/2-1) は、FFT部13によって生成され、かつ結線変換部14によって並べ替えられた個々の周波数スロットと、これらの補正係数C-N/2、C-N/2+1、…、C0、…、CN/2-2、CN/2-1 との積をIFFT部15に与える。
このように本実施形態によれば、帯域フィルタ20によって出力される信号の周波数スペクトラムは、図6(c) に示すように、その信号の占有帯域の全域において、図10(c) に点線で示される重み付けによる誤差を伴うことなく得られる。
なお、本実施形態では、結線変換部14とIFFT部との段間に乗算器31-(-N/2) 〜31-(N/2-1)が配置されている。
また、本実施形態では、補正係数C-N/2、C-N/2+1、…、C0、…、CN/2-2、CN/2-1 の値は、既述の高速フーリエ変換の結果が周波数スロット毎に含まれる電力の(1/2)乗値として得られることを前提として予め求められている。
さらに、本実施形態では、補正係数C-N/2、C-N/2+1、…、C0、…、CN/2-2、CN/2-1 の値は、帯域フィルタ20の通過域に適合した値として予め求められ、係数設定部32によって乗算器31-(-N/2)〜31-(N/2-1) に定数として与えられている。
[第五の実施形態]
図7は、本発明の第五の実施形態を示す図である。
ディジタル信号処理部10Bは、下記の要素から構成される。
・ ベースバンド変調処理部12
・ そのベースバンド変調処理部12の出力に並列に接続されたFFT部13-1、13-2
・ FFT部13-1の出力に縦属接続された結線変換部14-1およびIFFT部15-1
・ FFT部13-2の出力に縦属接続された結線変換部14-2およびIFFT部15-2
・ これらのIFFT部15-1、15-2の出力にそれぞれ接続された2つの入力を有するスイッチ41
・ このスイッチ41の出力に縦属接続され、かつ出力が上述した帯域フィルタ20の入力に接続されたD/A変換器16
図8は、本発明の第五の実施形態の動作を説明する図(2)である。
しかし、例えば、上述した第一の実施形態においてFFT部13に入力されるベースバンド信号は、実際には、時系列の順に連なった複数N(=16)個の値の列として与えられるが、個々の列の先頭と末尾との値は必ずしも「0」とはならない。
第一の系は、第二の系より時間軸上で8Ts(=(N/2)Ts)先行して時系列の順に連なるN(=16)個の瞬時値の列(以下、「第一の被FFTフレーム」という。)を反復して取り込み、かつ既述の第一の実施形態においてFFT部13、結線変換部14およびIFFT部15によって行われる処理と同じ処理を施すことによって、準ベースバンド信号(以下、「第一の準ベースバンド信号」という。)を生成する(図8(a))。
スイッチ41は、既述のクロック信号と上述した第一および第二の被FFTフレームとに同期して、上述した第一の準ベースバンド信号の第5ないし第12の瞬時値と、第二の準ベースバンド信号の第5ないし第12の瞬時値とを選択し(図8(c))、これらの瞬時値(以下、「特定瞬時値」という。)の列をD/A変換部16に与える。
しかし、特定瞬時値は、図8の下部に示すように、時間軸上で重複することなく、かつ欠けることなく順次得られ、しかも、上記の誤差が含まれてもその誤差の比率は小さい。
したがって、本実施形態によれば、周波数変換の精度がさらに高められ、かつ高く維持される。
しかし、本発明はこのような構成に限定されず、ベースバンド変調処理部12の後段に、例えば、上述した第一の系および第二の系に併せて、これらの系と構成が同じであり、かつ時間軸上における被FFTフレームの期間の一部が他の何れかの系の被FFTフレームの期間の一部と共通である単一または複数の系が並列に接続され、さらに、これらの系の全ての出力に得られる準ベースバンド信号の瞬時値の内、既述の誤差が含まれる可能性が小さく、あるいはその誤差の比率が許容される程度に小さいことが保証される特定瞬時値がスイッチ41によって選択されることによって、周波数変換の精度や直線性がさらに高められてもよい。
しかし、本発明はこのような構成に限定されず、例えば、伝送系における秘匿性の確保、受信端との連係の形態その他に適合した処理として、周波数スロットの順列が変更されてもよい。
しかし、本発明は、このような周波数変換に限定されず、既述のディジタル領域における処理が実現可能であるならば、中間周波数帯から所望の帯域に対する周波数変換にも同様に適用可能である。
しかし、本発明は、このようなベースバンド信号の生成に適用される変調方式や多元接続方式の如何にかかわらず適用可能であり、かつ既知の帯域に分布する可能性がある変調されていない単一または複数の搬送波信号の周波数変換にも適用可能である。
また、本発明は、移動通信システムや衛星通信システムのような無線伝送システムに限定されず、例えば、周波数変換が内部で行われる多様な機器に適用可能である。
しかし、このような高調波成分の次数は 所望のレベルや品質が確保されるならば、さらに高くてもよい。
しかし、このようなサイズは、周波数変換が達成される所望の精度が達成され、かつ既述のディジタル信号処理部10、10A、10Bのハードウエアの構成あるいは余剰の処理の範囲で実現可能であるならば、「16」より大きな値に設定されてもよい。
しかし、本発明はこのような構成に限定されず、周波数変換が達成される所望の精度が達成され、かつ既述のディジタル信号処理部10、10A、10Bのハードウエアの構成あるいは余剰の処理の範囲で実現可能であるならば、下記の双方または何れか一方の構成が適用されてもよい。
・ 高速フーリエ変換に代えて、離散的フーリエ変換(DFT: Discrete Fourier Transform)、あるいはくし型のディジタルフィルタが適用された構成
・ 逆高速フーリエ変換に代えて、離散的逆フーリエ変換(IFFT: Inverse Discrete Fourier Transform)が適用された構成
また、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲において多様な形態による実施形態が可能であり、かつ構成装置の一部もしくは全てに改良が施されてもよい。
(付記1) 時系列tの順にサンプリング周波数fsで与えられる離散信号f(t)をディジタル領域でフーリエ変換し、かつ周波数軸上で(−fs/2)から(fs/2)に至る帯域に属する複数pの異なる帯域に分布する周波数成分F(p)を求めるフーリエ変換手段と、
前記複数pの異なる帯域に分布する周波数成分F(p)が二分されてなる高域の群と低域の群との周波数軸上における順序を入れ替えるスペクトラム再配置手段と、
前記スペクトラム再配置手段によって前記順序が入れ替えられた2つの群をディジタル領域で逆フーリエ変換する逆フーリエ変換手段と
を備えたことを特徴とするディジタル周波数変換器。
(付記2) 時系列tの順にサンプリング周波数fsで与えられる離散信号f(t)をディジタル領域でフーリエ変換し、かつ周波数軸上で(−fs/2)から(fs/2)に至る帯域に属する複数pの異なる帯域に分布する周波数成分F(p)を求めるフーリエ変換手段と、
前記帯域の下端と上端とに、前記周波数成分F(p)の内、前記離散信号f(t)の占有帯域に分布する周波数成分F′(p)が二分されてなる高域の群と低域の群とをそれぞれ再配置するスペクトラム再配置手段と、
前記スペクトラム再配置手段によって前記下端と前記上端とに配置された2つの群をディジタル領域で逆フーリエ変換する逆フーリエ変換手段と
を備えたことを特徴とするディジタル周波数変換器。
(付記3) 付記2に記載のディジタル周波数変換器において、
前記低域の群と前記高域の群とは、
前記サンプリング周波数fsと前記占有帯域の幅fbとに対して与えられる1:(fs/fb−1)の比率で前記占有帯域が案分されてなる個々の帯域の成分である
ことを特徴とするディジタル周波数変換器。
(付記4) 付記1ないし付記3の何れか1項に記載のディジタル周波数変換器において、
前記逆フーリエ変換手段は、
前記逆フーリエ変換に先行して、周波数軸上における前記低域の群と前記高域の群との境界を変更し、前記低域の群の上端と前記高域の群の下端とが連続する仮想的な環状の周波数軸上でこれらの群の間における帯域幅の過不足を是正する
ことを特徴とするディジタル周波数変換器。
(付記5) 付記1ないし付記4の何れか1項に記載のディジタル周波数変換器において、
前記逆フーリエ変換手段は、
前記逆フーリエ変換の結果として生成される離散出力信号が有限のパルス幅を有するパルスの列として与えられることに起因して、周波数スペクトラムに生じる誤差の比率の逆数を前記逆フーリエ変換に先行して前記高域の群と前記低域の群とにそれぞれ乗じる
ことを特徴とするディジタル周波数変換器。
(付記6) 時系列tの順にサンプリング周波数fsで与えられる離散信号f(t)に対して異なる位相で個別に応答し、かつ付記1ないし付記5の何れか1項に記載された複数のディジタル周波数変換器と、
前記複数のディジタル変換器によって個別に逆フーリエ変換の結果として得られた複数の離散出力信号の内、前記異なる位相の組み合わせの下で所望の精度が確保される部分離散出力信号を順次選択する選択手段と
を備えたことを特徴とするディジタル周波数変換装置。
12 ベースバンド変調処理部
13 FFT部
14 結線変換部
15 IFFT部
16 D/A変換部
20,55 帯域フィルタ
31 乗算器
32 係数設定部
41 スイッチ
52 低域フィルタ
53 ミキサ
54 局部発振器
Claims (3)
- 時系列tの順にサンプリング周波数fsで与えられる離散信号f(t)をディジタル領域でフーリエ変換し、かつ周波数軸上で(−fs/2)から(fs/2)に至る伝送帯域に属する複数pの異なる帯域に分布する周波数成分F(p)を求めるフーリエ変換手段と、
前記複数pの異なる帯域に分布する周波数成分F(p)が二分されてなる高域の群と低域の群との周波数軸上における順序を入れ替えるスペクトラム再配置手段と、
前記スペクトラム再配置手段によって前記順序が入れ替えられた2つの群をディジタル領域で逆フーリエ変換する逆フーリエ変換手段と
を備えたことを特徴とするディジタル周波数変換器。 - 時系列tの順にサンプリング周波数fsで与えられる離散信号f(t)をディジタル領域でフーリエ変換し、かつ周波数軸上で(−fs/2)から(fs/2)に至る伝送帯域に属する複数pの異なる帯域に分布する周波数成分F(p)を求めるフーリエ変換手段と、
前記伝送帯域の下端と上端とに、前記周波数成分F(p)の内、前記離散信号f(t)の占有帯域に分布する周波数成分F′(p)が二分されてなる高域の群と低域の群とをそれぞれ再配置するスペクトラム再配置手段と、
前記スペクトラム再配置手段によって前記下端と前記上端とに配置された2つの群をディジタル領域で逆フーリエ変換する逆フーリエ変換手段と
を備えたことを特徴とするディジタル周波数変換器。 - 時系列tの順にサンプリング周波数fsで与えられる離散信号f(t)に異なる位相で個別に応答し、かつ請求項1または請求項2に記載された複数のディジタル周波数変換器と、
前記複数のディジタル変換器によって個別に逆フーリエ変換の結果として得られた複数の離散出力信号の内、前記異なる位相の組み合わせの下で所望の精度が確保される部分離散出力信号を順次選択する選択手段と
を備えたことを特徴とするディジタル周波数変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004125744A JP4381876B2 (ja) | 2004-04-21 | 2004-04-21 | ディジタル周波数変換器およびディジタル周波数変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004125744A JP4381876B2 (ja) | 2004-04-21 | 2004-04-21 | ディジタル周波数変換器およびディジタル周波数変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005311694A JP2005311694A (ja) | 2005-11-04 |
JP4381876B2 true JP4381876B2 (ja) | 2009-12-09 |
Family
ID=35439955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004125744A Expired - Fee Related JP4381876B2 (ja) | 2004-04-21 | 2004-04-21 | ディジタル周波数変換器およびディジタル周波数変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4381876B2 (ja) |
-
2004
- 2004-04-21 JP JP2004125744A patent/JP4381876B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005311694A (ja) | 2005-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3510794B2 (ja) | 信号処理装置および通信機 | |
Mishali et al. | Xampling: Analog to digital at sub-Nyquist rates | |
US7714759B1 (en) | Low power linear interpolation digital-to-analog conversion | |
US9112524B2 (en) | System and method for high speed analog to digital data acquisition | |
US8300734B2 (en) | Frequency converting system | |
US8410843B2 (en) | Polyphase nonlinear digital predistortion | |
EP1729420A1 (en) | Analog-to-digital converter device of improved time interleaving type, and high-speed signal processing system using the device | |
KR20110027668A (ko) | 직접 직교 샘플링을 위한 장치 및 방법들 | |
JP2014187693A (ja) | 波形発生器及び波形発生方法 | |
JP6096904B2 (ja) | デジタルアナログ変換器 | |
US9385737B1 (en) | Adaptive correction of interleaving errors in time-interleaved analog-to-digital converters | |
Harris et al. | Polyphase analysis filter bank down-converts unequal channel bandwidths with arbitrary center frequencies | |
KR100554048B1 (ko) | 진폭-위상 보정회로, 수신장치 및 송신장치 | |
US7280061B2 (en) | Digital-to-analog converter using a frequency hopping clock generator | |
Mishali et al. | Sub-Nyquist acquisition hardware for wideband communication | |
Poberezhskiy et al. | Flexible analog front ends of reconfigurable radios based on sampling and reconstruction with internal filtering | |
JP4381876B2 (ja) | ディジタル周波数変換器およびディジタル周波数変換装置 | |
US6549153B2 (en) | Digital to analog conversion method and apparatus | |
Van Zeijl et al. | On the attenuation of DAC aliases through multiphase clocking | |
JP4843347B2 (ja) | 受信システム | |
JP2012004699A (ja) | ポーラ変調器 | |
JP4429809B2 (ja) | Ofdm変調装置及びofdm変調方法 | |
JPH06311134A (ja) | 直交周波数分割多重信号発生器 | |
JP2012013455A (ja) | 任意信号発生装置 | |
Shahmansoori | Reconstruction of periodic nonuniform samples using Lagrange interpolation in time-interleaved ADCs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090916 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |