JP4429809B2 - Ofdm変調装置及びofdm変調方法 - Google Patents

Ofdm変調装置及びofdm変調方法 Download PDF

Info

Publication number
JP4429809B2
JP4429809B2 JP2004160584A JP2004160584A JP4429809B2 JP 4429809 B2 JP4429809 B2 JP 4429809B2 JP 2004160584 A JP2004160584 A JP 2004160584A JP 2004160584 A JP2004160584 A JP 2004160584A JP 4429809 B2 JP4429809 B2 JP 4429809B2
Authority
JP
Japan
Prior art keywords
baseband signal
fourier transform
signal
unit
inverse fourier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004160584A
Other languages
English (en)
Other versions
JP2005341458A (ja
Inventor
真由美 小谷
明文 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004160584A priority Critical patent/JP4429809B2/ja
Publication of JP2005341458A publication Critical patent/JP2005341458A/ja
Application granted granted Critical
Publication of JP4429809B2 publication Critical patent/JP4429809B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、OFDM変調装置及びOFDM変調方法に関する。OFDM(Orthogonal Frequency Division Multiplexing)は、無線LAN(Local Area Network)やETC(Electronic Toll Collection:自動料金収受システム)などで使用され、「FDM(周波数分割多重方式)」に「Orthogonal(直角の、直交の)」を冠したとおり「直交周波数分割多重方式」と呼ばれ、直交関係にある複数(数百)のサブキャリア(搬送波)を使用し、帯域幅当たりの伝送速度の向上とマルチパス干渉の防止などを目途とした変調方式であるが、本発明は送信する場合に必要となる帯域制限処理に関するものである。
従来技術
近年のベースバンド変調処理は、CDMA(符号分割多重アクセス)やOFDM(直交周波数分割多重)における処理のように複雑化しており、FPGA(フィールド・プログラマブル・ゲート・アレイ)やLSI(大規模集積回路)などの集積回路を用いて数値演算処理を行うものが多くなってきている。このような背景を持つ通信システムの変調装置について考察する。
図7にOFDM変調装置の構成例として代表的なOFDM送信装置の従来の構成例を示す。同図において、ベースバンド信号処理部7−1は、OFDM変調に直接関係しない幾つかの信号処理部を総称したもので、送信すべき信号に対する誤り訂正、インタリーブ、多値変調、符号拡散などの処理部から成る。
ベースバンド信号処理部7−1の処理結果は並列信号処理部7−2へ入力され、並列信号処理部7−2は、ベースバンド信号処理部7−1から出力される直列信号をS/P(直並列変換)により並列化し、ガードバンドを設けるための0挿入の処理を行い、並列化されたN個の入力信号を各サブキャリアの変調入力信号としてマッピングする処理を行った後、該並列化信号をIFFT部7−3へ出力する。
IFFT部7−3は、入力されたN個の並列信号に対してIFFT(高速フーリエ逆変換)処理を行う。方式によっては、インタリーブ、多値変調、符号拡散等の処理を、S/P(直並列変換)後に行う構成のものもあるが、本発明はそのような構成のものであっても適用可能である。
IFFT(高速フーリエ逆変換)の信号処理は、周波数領域におけるサブキャリアの概念図を用いて説明すると理解し易い。図8はIFFT(高速フーリエ逆変換)におけるガードバンドとサブキャリアの概念図を示す。図8の(a)はIFFT(高速フーリエ逆変換)部を示し、同図に示すようにIFFT(高速フーリエ逆変換)部へは複数の入力信号が並列に入力される。これらの入力信号はそれぞれ各サブキャリアの大きさや偏角を与える。各サブキャリアは、FFT(高速フーリエ変換)サンプリング周波数fのN分の1の周波数を基準にその整数倍となる周波数の複素正弦波となっている。ここでNはFFTサイズである。
このとき、n番目のサブキャリアの周波数fは下式のとおりである。
=(n/N)・f
ここでnは(−N)/2から(N−1)/2までの間の整数である。
OFDM変調は、これらN個のサブキャリアの各複素正弦波信号を全て加算することで出力信号を生成する動作となる。ここで、より実用的なOFDM変調を行うために、直流成分に相当するfとサンプリング周波数の1/2となるf−N/2のサブキャリアは用いないようにする。こうすることにより、変復調器の調整が簡易化され、また、ビット誤り率の特性が改善される(下記の非特許文献1参照)。
また、後述するように、後段のアナログ回路のLPF(低域通過フィルタ)のカットオフ周波数の遷移帯域幅の許容範囲を広くするため、FFTサイズの数%〜数十%のサブキャリアを意図的に無効にする必要がある。この無効な帯域はガードバンドと呼ばれ、該ガードバンド内のサブキャリアの振幅は0に設定される。
ガードバンド用のサブキャリアの個数をNとすると、有効サブキャリア数Nは以下の式のとおり、
=N−N−2
となる。上式の“−2”は、fとf−N/2のサブキャリアを不使用として除外したためである。このようにガイドバンド用の0挿入を行ったIFFT部7−3の出力信号は、図8の(b)に示すようなスペクトラムとなる。
次にIFFT部7−3の出力に対して、GI(Guard Interval)付加部7−4によりガードインタバル付加処理を行う。ここまでの処理は、FPGAやLSI等で構成されたディジタル信号処理部で行われ、その処理結果は数値演算結果として出力される。この数値演算結果を電気信号に変換するためにDAC(ディジタルアナログ変換器)7−5に入力される。
DAC(ディジタルアナログ変換器)7−5でアナログ信号に変換された信号は、サンプリング周波数f間隔で高調波が繰り返し現れ、スペクトラムは無限に広がる。これをLPF(低域通過フィルタ)7−6で帯域制限することにより、OFDM変調のベースバンド信号を抽出し、該ベースバンド信号をMIX(周波数変換器)7−7で高周波帯域に周波数変換し、該周波数変換で生じるイメージ成分やスプリアスなどの不要波をBPF(帯域通過フィルタ)7−8で除去した後、OFDM変調信号として送信される。
上述のLPF(低域通過フィルタ)7−6による帯域制限を、より実用的な構成により行うために、アナログ回路のLPF(低域通過フィルタ)のカットオフ周波数遷移帯域の広いもの(遮断特性が緩慢なもの)を採用し得るよう、以下に述べる第1〜第3の従来技術が提案されている。
第1の従来技術の基本構成は図9に示すように、ディジタル信号処理部において、GI(Guard Interval)付加部7−4によるガードインタバル付加処理後に、アップサンプリング部9−1により、サンプリング周波数fをK倍にするアップサンプリングを行い、該アップサンプリングした信号を、ディジタルフィルタ(FIR/IIR)9−2による低域通過フィルタを通してDAC(ディジタルアナログ変換器)7−5に出力するようにしたものである。
第2の従来技術の基本構成は図10に示すように、ディジタル信号処理部において、GI(Guard Interval)付加部7−4によるガードインタバル付加処理後の信号を、複数(K個)のディジタルフィルタ(FIR/IIR)10−1の並列処理による遮断特性の急峻な低域通過フィルタを通し、該複数(K個)のディジタルフィルタ(FIR/IIR)10−1の並列出力信号を、P/S(並直列変換)部10−2により直列信号に変換してDAC(ディジタルアナログ変換器)7−5に出力するようにしたものである。
第3の従来技術の基本構成は図11に示すように、並列信号処理部11−1において、{N+N×(K−1)}個の0シンボルデータを追加してIFFTサイズを大きくし、IFFT部11−2をN×KのIFFTサイズとしたものである。こうすることにより、OFDM被変調波のスペクトルの間隔が広がり、LPF(低域通過フィルタ)として緩慢な特性のものを採用することができるようにしたものである(下記の特許文献1参照)。
第1及び第2の従来技術では、サンプリング周波数を高くし、ディジタル信号処理部内でディジタル的に遮断特性の急峻な低域フィルタ通過処理を施すことにより、周波数軸上での高調波の出現間隔を広げたことと同等の効果が得られるが、第1の従来技術では、ディジタルフィルタ(FIR/IIR)9−2による低域通過フィルタの演算速度として、K×fの高速ものが必要となり、第2の従来技術では、K個のディジタルフィルタ(FIR/IIR)を設ける必要があることから回路規模が大きくなるという問題がある。
また、ディジタルフィルタを急峻な遮断特性にするに従って、遮断処理に必要なタップ数が増加し、信号遅延も大きくなる。また、カットオフ周波数の遷移帯域付近では位相変化も激しくなる。前述の第1及び第2の従来技術のスペクトラム例を図12に示す。図12において、(A)はOFDM信号のスペクトラム、(B)はアップサンプリング後の信号のスペクトラム、(C)は理想ディジタル低域通過フィルタを通した後の信号のスペクトラムである。
OFDM信号のスペクトラムは、離散フーリエ逆変換により図12(A)に示すように、OFDM信号帯域幅fの両外側に高調波が繰り返し出現する。図12(A)のOFDM信号を3倍のサンプリング周波数でアップサンプリングすると、図12(B)に示すように、OFDM信号帯域幅は3×fとなり、その両外側に高調波が繰り返し出現する。
図12(B)に示すアップサンプリング後の信号を、f/2をカットオフ周波数とする理想ディジタル低域通過フィルタを通すことにより、図12(C)に示すように高調波の出現間隔が広がり、遮断特性の緩慢なアナログ低域通過フィルタを用いて所望のOFDM信号スペクトラムを取出すことができる。
第3の従来技術では、ベースバンド信号帯域よりサンプリング周波数を十分高くすることで高調波の出現間隔を広げる効果が得られ、後述する本発明と同様のスペクトラムが得られるが、IFFT(高速フーリエ逆変換)演算速度が高速のものが必用となり実現が困難である。第3の従来技術及び後述する本発明のOFDM変調によるスペクトラムを図13に示す。図13に示すスペクトラムでは、OFDM信号帯域f内にガードバンドを設けることなく、f以外のサブキャリア全てに信号を割当てることができる。
前述の特許文献1及び非特許文献1は下記のとおりである。
特開平7−226724号公報 溝口匡人、榎本清司、高梨斉、守倉正博、1998電子情報通信学会綜合大会B−5−241「OFDM変復調器のDCオフセットに関する検討」
先に説明した第1及び第2の従来技術では、ディジタル低域通過フィルタのタップ数の限界より、ディジタル低域通過フィルタを通した後の信号に歪みが生じ、そのため、ガードバンドを設ける必要があることからFFTサイズをフルに使用することができないという問題があった。また、第3の従来技術はIFFT(高速フーリエ逆変換)の演算処理に高速処理が要求され、実現が困難である等の問題があった。
本発明は、周波数軸上で高調波の出現間隔の広いOFDM変調信号がディジタル信号処理部から得られるOFDM変調装置及びOFDM変調方法を提供することを目的とする。また、IFFT(高速フーリエ逆変換)の演算処理に高速性が要求されないOFDM変調装置及びOFDM変調方法を提供することを目的とする。
本発明のOFDM変調装置は、(1)送信すべきベースバンド信号を高速フーリエ逆変換してOFDM変調送信信号を生成するOFDM変調装置において、前記送信すべきベースバンド信号を高速フーリエ逆変換する複数の高速フーリエ逆変換(IFFT)部と、前記複数の高速フーリエ逆変換(IFFT)部に、前記ベースバンド信号の位相角を異ならしめた信号を入力するベースバンド信号位相角制御入力手段と、前記複数の高速フーリエ逆変換部からの並列出力信号を直列信号に変換する並直列変換部と、前記並直列変換部から出力される高調波成分を遮断する低域通過フィルタと、を備えたものである。
また、(2)前記ベースバンド信号位相角制御入力手段は、ベースバンド信号の位相角を異ならしめる1つの補間値生成用係数を記憶する係数記憶部と、前記係数記憶部に記憶された1つの補間値生成用係数を、ベースバンド信号に順々に繰り返し乗じ、各乗算結果を前記各高速フーリエ逆変換(IFFT)部に入力する係数乗算部と、を備えたものである。
また、(3)前記ベースバンド信号位相角制御入力手段は、前記ベースバンド信号に異なる位相角を与える係数乗算部と、前記係数乗算部の乗算結果の実部又は虚部の符号を反転した演算結果を高速フーリエ逆変換(IFFT)部へ入力する符号反転部と、を備えたものである。
また、(4)前記ベースバンド信号位相角制御入力手段は、ベースバンド信号の位相角を異ならしめる1つの補間値生成用係数を記憶する係数記憶部と、前記係数記憶部に記憶された1つの補間値生成用係数を、ベースバンド信号に順々に繰り返し乗じ、各乗算結果を前記各高速フーリエ逆変換(IFFT)部に入力する係数乗算部と、前記係数乗算部の乗算結果の実部又は虚部の符号を反転した演算結果を高速フーリエ逆変換(IFFT)部へ入力する符号反転部と、を備えたものである。
また、本発明のOFDM変調方法は、(5)送信すべきベースバンド信号を高速フーリエ逆変換してOFDM変調送信信号を生成するOFDM変調方法において、前記送信すべきベースバンド信号を高速フーリエ逆変換する複数の高速フーリエ逆変換(IFFT)部に、前記ベースバンド信号の位相角を異ならしめた信号を入力するステップと、前記複数の高速フーリエ逆変換(IFFT)部からの並列出力信号を直列信号に変換し、該直列信号に含まれる高調波成分を低域通過フィルタにより遮断するステップと、を含むものである。
本発明は、IFFT(高速フーリエ逆変換)によるOFDM変調信号の性質を利用して離散時間データ間の完全な補完値を算出して生成することにより、OFDM信号帯域より十分高い周波数でサンプリングした状態と同等の信号を生成し、高調波がOFDM信号帯域から十分間隔を空けて出現するようにし、高調波を除去する低域通過フィルタとして緩慢な遮断特性のものを用いても歪みの無いOFDM信号帯域の抽出を実現する。IFFT(高速フーリエ逆変換)において各サブキャリアは周期信号であるため、IFFT(高速フーリエ逆変換)の離散時間データの周期内の任意の時間の波形を正確に求めることが可能である。
本発明によれば、送信すべきベースバンド信号を高速フーリエ逆変換する複数の高速フーリエ逆変換(IFFT)部に、それぞれベースバンド信号の位相角を異ならしめた信号を入力し、該複数の高速フーリエ逆変換部からの並列出力信号を直列信号に変換することにより、高速フーリエ逆変換(IFFT)の離散時間データ間の補完値が生成され、OFDM信号帯域から十分間隔を空けて高調波が出現する。
補完点数を増やすほど、高調波の出現が高い周波数へシフトする。そのため、高調波を遮断する低域通過フィルタは、カットオフ周波数の遷移帯域が非常に広い緩やかな遮断特性の低域通過フィルタを用いることができ、簡素な構成の低域通過フィルタでよく、回路規模を大幅に削減することができる。
また、FFTサイズをほぼ100%使用しても、OFDM信号帯域の抽出及び高調波の除去を容易に行うことができる。高速フーリエ逆変換(IFFT)部を2個並べて使用するだけでFFTサンプリングレートと同量のカットオフ周波数遷移帯域幅を確保することができる。また、正確な補完値が生成されるため、カットオフ周波数付近での位相歪を生じさせず、通過帯域内の振幅特性を平坦にすることが可能となる。
本発明のOFDM変調装置の構成例を図1に示す。本発明のOFDM変調装置は同図に示すように、並列信号処理部7−2、IFFT(高速フーリエ逆変換)部7−3及びGI(Guard Interval)付加部7−4をそれぞれK個用意する。ここで、Kは2以上の整数である。
並列信号処理部7−2、IFFT(高速フーリエ逆変換)部7−3及びGI(Guard Interval)付加部7−4は、図7等に示した従来のOFDM変調装置におけるものと同様のものであり、並列信号処理部7−2はサブキャリア並び替え、S/P(直並列変換)変換及びガードバンドを設けるための0挿入の処理機能を有し、IFFT部7−3は、入力されたN個の並列信号に対してIFFT(高速フーリエ逆変換)処理を行う。方式によっては、インタリーブ、多値変調、符号拡散等の処理を、S/P(直並列変換)後に行う構成のものもあるが、本発明はそのような構成のものであっても適用可能である。IFFT部7−3の出力に対してGI(Guard Interval)付加部7−4によりガードインタバル付加処理を行う。
ここで、K個の並列信号処理部7−2に対して、その内の1つに従来通りベースバンド信号処理部7−1の出力信号を入力するが、他のK−1個の並列信号処理部7−2に対して、ベースバンド信号処理部7−1の出力信号からK−1個の補間値を算出して入力し、最終的にK倍のサンプリング周波数でサンプリングした信号と同等の信号を生成する。
K−1個の補間値を生成するための係数をK−1個のメモリ1−1(1)〜1−1(K−1)に蓄えておく。各メモリ1−1(1)〜1−1(K−1)は、全てのサブキャリア用の係数を有し、ベースバンド信号のサブキャリアへの割り当てと同じ順序でシリアルに出力する。こうすることにより、各補間値を生成するための係数を記憶するメモリ及び該係数を掛け合わせる乗算器1−2はK−1個有ればよい。
ベースバンド信号処理部7−1から出力されるベースバンド信号に、各補間値を生成するための係数を記憶したメモリ1−1(1)〜1−1(K−1)からの出力値を、乗算器1−2により掛け合わせ、結果的にベースバンド信号に位相制御を加えた信号を並列信号処理部7−2に入力し、その出力信号をIFFT部7−3及びGI(Guard Interval)付加部7−4へ順に入力する。
K個の並列信号処理部7−2、IFFT部7−3及びGI(Guard Interval)付加部7−4から出力されるK個の並列出力信号をP/S(並直列変換)部1−3により直列信号に変換することにより補完値が間挿され、K倍のサンプリング周波数でサンプリングされた状態の信号と同等の信号が生成される。ここで、位相制御とは、数値演算により複素数の偏角を変えることであり、ベースバンド信号の位相角を変化させることである。本発明によるOFDM変調のスペクトラムの具体例は前述した通り、図13に示したものと同様のものである。
以下、本発明のOFDM変調における補間値の生成を、数式を用いて説明する。ここで、IFFT(高速フーリエ逆変換)部への入力信号をX(k)とすると、IFFT(高速フーリエ逆変換)部の出力信号x(m)は以下の式となる。
Figure 0004429809
ここで、mは時間ステップ、kはサブキャリア番号(k=0,1,2,・・・,N−1)、Nはサブキャリア数(IFFTサイズ、2のべき乗の整数)である。
IFFT(高速フーリエ逆変換)部の出力信号は、N個のサブキャリアを使う場合、x(1),x(2),・・・,x(N)というNステップの時間波形を生成する。よって、x(m)の次に生成されるデータは、x(m+1)となる。本発明は、x(m)とx(m+1)との間の補完値を数式演算によって生成する。
ここで、x(m)とx(m+1)との間の補完値をx(m+a),(0<a<1)とする。前述の式(1)において、mをm+aに置換えると、以下の式が得られる。
Figure 0004429809
即ち、入力信号X(k)にexp{j(2π/N)ka}という補間値生成用係数を乗じてIFFT(高速フーリエ逆変換)処理を行うと、x(m)とx(m+1)との間に生成される補間値x(m+a)が得られる。
次に、本発明の前述の構成に改良を施した実施形態について説明する。図2は第1の改良を加えた本発明の実施形態を示す。図2の構成は、図1の構成において、K−1個のメモリ1−1(1)〜1−1(K−1)を使用することなく、1個のメモリ2−1を使用し、該メモリ2−1から読出した補間値生成用係数を各乗算器2−2(1)〜2−2(K−1)に入力する。
そして、第1番目の乗算器2−2(1)は、ベースバンド信号処理部7−1からの出力信号を入力して、該信号と、メモリ2−1から読出した補間値生成用係数とを掛け合わせた乗算結果を、K個の並列信号処理部7−2の内の1つに入力すると共に、該乗算結果を2番目の乗算器2−2(2)に入力する。
2番目の乗算器2−2(2)は、第1番目の乗算器2−2(1)から入力された乗算結果に更に、メモリ2−1から読出した補間値生成用係数を掛け合わせた乗算結果を、K個の並列信号処理部7−2の次の1つに入力すると共に、該乗算結果を3番目の乗算器2−2(3)に入力する。
以下、K−1番目の乗算器2−2(K−1)まで同様に、前段からの乗算結果にメモリ2−1の内容を掛けて段階的に補間値を生成し、該補間値を並列信号処理部7−2の1つに順々に入力する。このように構成することにより、補間値生成用係数を記憶するメモリの数が1つで済み、回路規模を削減することができる。
図3は第2の改良を加えた本発明の実施形態を示す。同図の構成は、図1の構成において、K−1個のメモリ1−1(α),α=1〜(K−1)を使用することなく、K/2個(Kが奇数の場合は(K−1)/2個)のメモリを使用する。α<K/2なるα番目の補間値は、メモリから読出した補間値生成用係数との乗算により算出し、α≧K/2なるα番目の補間値は、符号反転部3−1により以下の符号反転処理により算定する。
α=K/2なるα番目の補間値に対しては、ベースバンド信号の実部の符号を反転し、虚部はそのまま使用して出力する。α>K/2なるα番目の補間値に対しては、K−α番目のメモリから読出した補間値生成用係数との乗算結果の実部はそのまま使用し、虚部を符号反転して出力する。このように構成することによりメモリ及び乗算器の個数を半減することができ、回路規模を削減することができる。
図4は第3の改良を加えた本発明の実施形態を示す。この実施形態は、α<K/2なるα番目までの補間値に対して、前述の図2に示した実施形態と同様に、1つのメモリ2−1から読出した補間値生成用係数との段階的繰り返し乗算により算出し、α≧K/2なるα番目の補間値に対しては、図3に示した実施形態と同様に、符号反転部3−1により以下の符号反転処理により算定する。
α=K/2なるα番目の補間値に対しては、ベースバンド信号の実部の符号を反転し、虚部はそのまま使用して出力する。α>K/2なるα番目の補間値に対しては、K−α番目の乗算結果の実部はそのまま使用し、虚部を符号反転して出力する。このように構成することにより、メモリが1つで済み、かつ乗算器の数を半減することができ、更に回路規模を削減することができる。
本発明のOFDM変調装置の一構成例を図5に示す。この実施例では、IFFTサイズ256、IFFT演算周波数Fとし、2つの補間値を算出し、3倍のFでサンプリングしたものと同等のIFFT(高速フーリエ逆変換)の出力信号が得られる例を示している。ベースバンド信号処理部5−1からは、送信すべき信号のベースバンド信号列がシリアルに出力される(図中A)。
メモリ5−2,5−2には、それぞれ2π/3、2×2π/3位相が進んだ補間値を算出するための254個の補間値生成用係数が格納されており、254個の各補間値生成用係数データはシリアルに繰り返し出力される(図中B)。ベースバンド信号処理部5−1からの出力信号は3つに分岐され、その1つは位相制御を行うことなく、並列信号処理部5−3に入力され、残りの2つの出力信号は、それぞれメモリ5−2,5−2から読出した補間値生成用係数と乗算される(図中C)。
並列信号処理部5−3では、入力されるシリアル信号に対して1対254のS/P(直並列)変換を行い、f000(=0:直流成分)及びf128(=F/2)のサブキャリアに対して0値を挿入した後、254個の並列信号を254個のサブキャリアにマッピングする(図中D)。
その後、3個のIFFT部5−4で並行してIFFT(高速フーリエ逆変換)処理が行われ、3個のGI(Guard Interval)付加部5−5によりガードインタバルが付加され、P/S(並直列)変換部5−6により、並列入力信号に対して3対1のパラレルシリアル変換が行われ、元のOFDM信号に中間値が2つ補間された状態(周波数はFsの3倍)でDAC(ディジタルアナログ変換器)5−7に入力される。DAC(ディジタルアナログ変換器)5−7のアナログ出力信号のスペクトラムは図13のようになり、高調波は3×Fsに出現するため、その後段のLPF(低域通過フィルタ)5−8は緩やかな特性のものを使用することができる。
なお、上記図5の各機能部から出力される信号の内容を図6の表に示している。図5の各機能部に付した符号(A),(B),(C),(D)と、図6の見出し(第1行目)に付した符号(A),(B),(C),(D)とはそれぞれ対応しており、図5の各機能部の各出力信号の内容は、図6の対応箇所に示すとおりである。
本発明のOFDM変調装置の構成例を示す図である。 第1の改良を加えた本発明の実施形態を示す図である。 第2の改良を加えた本発明の実施形態を示す図である。 第3の改良を加えた本発明の実施形態を示す図である。 本発明のOFDM変調装置の一構成例を示す図である。 図5の構成例の各機能部から出力される信号内容の表である。 OFDM変調装置の従来の構成例を示す図である。 IFFTにおけるガードバンドとサブキャリアの概念図である。 第1の従来技術の基本構成を示す図である。 第2の従来技術の基本構成を示す図である。 第3の従来技術の基本構成を示す図である。 第1及び第2の従来技術のOFDM変調のスペクトラム例を示す図である。 第3の従来技術及び本発明のOFDM変調のスペクトラム例を示す図である。
符号の説明
1−1(1)〜1−1(K−1) メモリ
1−2 乗算器
1−3 P/S(並直列変換)部
7−1 ベースバンド信号処理部
7−2 並列信号処理部
7−3 IFFT部
7−4 GI(Guard Interval)付加部
7−5 DAC(ディジタルアナログ変換器)
7−6 LPF(低域通過フィルタ)
7−7 MIX(周波数変換器)
7−8 BPF(帯域通過フィルタ)

Claims (3)

  1. 送信すべきベースバンド信号をフーリエ逆変換してOFDM変調送信信号を生成するOFDM変調装置において、
    前記送信すべきベースバンド信号をフーリエ逆変換する複数のフーリエ逆変換部と、
    前記ベースバンド信号の位相角を異ならしめる1つの補間値生成用係数を記憶する係数記憶部と、
    前記係数記憶部に記憶された1つの補間値生成用係数を、ベースバンド信号に順々に繰り返し乗じ、各乗算結果を前記各フーリエ逆変換部に入力する係数乗算部と、
    前記複数のフーリエ逆変換部に、前記ベースバンド信号の位相角を異ならしめた信号を入力するベースバンド信号位相角制御入力手段と、
    前記複数のフーリエ逆変換部からの並列出力信号を直列信号に変換する並直列変換部と、
    を備えたことを特徴とするOFDM変調装置。
  2. 送信すべきベースバンド信号をフーリエ逆変換してOFDM変調送信信号を生成するOFDM変調装置において、
    前記送信すべきベースバンド信号をフーリエ逆変換する複数のフーリエ逆変換部と、
    前記ベースバンド信号に異なる位相角を与える係数乗算部と、
    前記係数乗算部の乗算結果の実部又は虚部の符号を反転した演算結果をフーリエ逆変換部へ入力する符号反転部と、
    前記複数のフーリエ逆変換部に、前記ベースバンド信号の位相角を異ならしめた信号を入力するベースバンド信号位相角制御入力手段と、
    前記複数のフーリエ逆変換部からの並列出力信号を直列信号に変換する並直列変換部と、
    を備えたことを特徴とするOFDM変調装置。
  3. 送信すべきベースバンド信号をフーリエ逆変換してOFDM変調送信信号を生成するOFDM変調装置において、
    前記送信すべきベースバンド信号をフーリエ逆変換する複数のフーリエ逆変換部と、
    前記ベースバンド信号の位相角を異ならしめる1つの補間値生成用係数を記憶する係数記憶部と、
    前記係数記憶部に記憶された1つの補間値生成用係数を、ベースバンド信号に順々に繰り返し乗じ、各乗算結果を前記各フーリエ逆変換部に入力する係数乗算部と、
    前記係数乗算部の乗算結果の実部又は虚部の符号を反転した演算結果をフーリエ逆変換部へ入力する符号反転部と、
    前記複数のフーリエ逆変換部に、前記ベースバンド信号の位相角を異ならしめた信号を入力するベースバンド信号位相角制御入力手段と、
    前記複数のフーリエ逆変換部からの並列出力信号を直列信号に変換する並直列変換部と、
    を備えたことを特徴とするOFDM変調装置。
JP2004160584A 2004-05-31 2004-05-31 Ofdm変調装置及びofdm変調方法 Expired - Fee Related JP4429809B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004160584A JP4429809B2 (ja) 2004-05-31 2004-05-31 Ofdm変調装置及びofdm変調方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004160584A JP4429809B2 (ja) 2004-05-31 2004-05-31 Ofdm変調装置及びofdm変調方法

Publications (2)

Publication Number Publication Date
JP2005341458A JP2005341458A (ja) 2005-12-08
JP4429809B2 true JP4429809B2 (ja) 2010-03-10

Family

ID=35494470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004160584A Expired - Fee Related JP4429809B2 (ja) 2004-05-31 2004-05-31 Ofdm変調装置及びofdm変調方法

Country Status (1)

Country Link
JP (1) JP4429809B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8612504B2 (en) 2006-04-04 2013-12-17 Qualcomm Incorporated IFFT processing in wireless communications
US8543629B2 (en) 2006-04-04 2013-09-24 Qualcomm Incorporated IFFT processing in wireless communications
JP5839108B2 (ja) * 2012-03-16 2016-01-06 富士通株式会社 光送信装置および光送信方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779415A (ja) * 1993-09-07 1995-03-20 Toshiba Corp Ofdm伝送方法とその送受信装置
JPH07226726A (ja) * 1994-02-16 1995-08-22 Toshiba Corp Ofdm伝送方法並びにofdm送信装置及びofdm受信装置
JP2735025B2 (ja) * 1995-03-31 1998-04-02 日本ビクター株式会社 周波数分割多重信号発生装置
DE19635813A1 (de) * 1996-09-04 1998-03-05 Johannes Prof Dr Ing Huber Verfahren zur Reduktion des Spitzenwertfaktors bei digitalen Übertragungsverfahren
JPH1084329A (ja) * 1996-09-10 1998-03-31 Nippon Hoso Kyokai <Nhk> Ofdm変調信号の伝送方法およびofdm送信装置、受信装置
JPH114208A (ja) * 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd Ofdm伝送方法及びofdm伝送装置
JP2002064459A (ja) * 2000-08-16 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> Ofdm送受信回路
JP2002344415A (ja) * 2001-05-14 2002-11-29 Matsushita Electric Ind Co Ltd マルチキャリア通信方法及びマルチキャリア通信装置
KR100754721B1 (ko) * 2002-04-26 2007-09-03 삼성전자주식회사 직교주파수분할다중화 통신시스템에서 다중화 데이터 송수신 장치 및 방법
JP4073753B2 (ja) * 2002-10-24 2008-04-09 正哉 太田 マルチキャリア通信方法及びマルチキャリア通信装置
KR100689382B1 (ko) * 2003-06-20 2007-03-02 삼성전자주식회사 직교분할다중화방식을 기반으로 하는이동통신시스템에서의 송신장치 및 방법
JP4389545B2 (ja) * 2003-10-17 2009-12-24 ソニー株式会社 送信装置及び送信方法

Also Published As

Publication number Publication date
JP2005341458A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
US11290312B2 (en) Transmission apparatus that transmits a block signal
JP5035259B2 (ja) 通信装置
JP5628047B2 (ja) シングルキャリア周波数分割多元接続技術
US9866419B2 (en) Transmission apparatus, reception apparatus, and communication system
JP5944416B2 (ja) Oqam型マルチキャリア信号を変調するための方法、並びに対応するコンピュータプログラム及び変調装置
US20120189036A1 (en) Systems for the multicarrier transmission of digital data and transmission methods using such systems
JP6458010B2 (ja) マルチキャリア信号を配信する変調方法及びデバイス、及び対応する復調方法及びデバイス、及びコンピュータプログラム
EP1835651A2 (en) Method and apparatus for time equalization
JP4161693B2 (ja) マルチキャリア送信装置およびマルチキャリア受信装置ならびにマルチキャリア通信装置
JP4292898B2 (ja) 通信装置
JP4429809B2 (ja) Ofdm変調装置及びofdm変調方法
JP6107994B1 (ja) データ処理装置、データ処理方法及び通信装置
CN115242219B (zh) 一种基于wola结构滤波器组的并行匹配滤波方法
US8489662B2 (en) Systems and methods for sliding convolution interpolating filters
JP5343791B2 (ja) 送信装置
JP3541722B2 (ja) ディジタル信号受信装置
JP2000278238A (ja) ガードインターバル挿入式直交周波数分割多重変調方式及びガードインターバル挿入式直交周波数分割多重変調装置
US8855254B2 (en) Systems and methods for pre-averaged staggered convolution decimating filters
JP4174905B2 (ja) 直交周波数分割多重変調方式及び直交周波数分割多重変調装置、並びに直交周波数分割多重復調方式及び直交周波数分割多重復調装置
Renfors et al. Multirate Signal Processing and Filterbanks
JP2000261402A (ja) 高域劣化補償直交周波数分割多重変調方式及び高域劣化補償直交周波数分割多重変調装置
JP3802772B2 (ja) 直交周波数分割多重変調回路
RU63147U1 (ru) Цифровой ofdm модулятор с интерполяцией частоты дискретизации
JP3777106B2 (ja) 直交周波数分割多重変調回路
KR20120129003A (ko) 2 이상의 샘플링 채널을 사용하여 신호의 복소 샘플링을 수행하고 이들 채널들 간에 시간지연을 계산하기 위한 방법 및 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees