JP2002223076A

JP2002223076A - 多層配線基板

Info

Publication number: JP2002223076A
Application number: JP2001019144A
Authority: JP
Inventors: Koju Ogawa; 幸樹小川
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2001-01-26
Filing date: 2001-01-26
Publication date: 2002-08-09
Anticipated expiration: 2021-01-26
Also published as: JP4778148B2

Abstract

(57)【要約】【課題】基板に内蔵する電子部品と第１主面に実装され
るＩＣチップなどとの間における電気的特性を高め、か
かる電子部品やＩＣチップを正常且つ高速度にて動作さ
せ得る多層配線基板を提供する。【解決手段】絶縁層３，４，５と配線層６，７とを交互
に積層し且つ表面４ａおよび裏面５ａを有する基板２
と、この基板２の表面４ａと裏面５ａとの間を貫通する
貫通孔８と、かかる貫通孔８に埋込樹脂９を介して内臓
されるチップコンデンサ(電子部品)１０と、基板２の表
・裏面４ａ，５ａの上方に形成され且つ樹脂絶縁層１
８，２４，１９，２５および配線層２２，２３とを含む
ビルドアップ層ＢＵ１，ＢＵ２と、を備え、チップコン
デンサ１０の電極１１と配線層１６とは、基板２の表面
４ａ(樹脂絶縁層９の表面９ｃ)において接続されている
と共に、配線層２２の上には第１主面２６よりも高く突
出するハンダバンプ(端子)２８が形成されている、多層
配線基板１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板の貫通孔など
に埋込樹脂を介して電子部品を内臓する多層配線基板に
関する。

【０００２】

【従来の技術】近年における配線基板の小型化および基
板内における配線の高密度化に対応するため、配線基板
の第１主面上にＩＣチップなどの電子部品を搭載するだ
けでなく、基板の内部に電子部品を内蔵する多層配線基
板が提案されている。例えば図８に示す多層配線基板７
０は、絶縁性の基板(コア基板)７１の表・裏面７２，７
３の間を貫通する貫通孔７６内に埋込樹脂７７を介して
複数のチップ状電子部品７８を内臓している。かかる電
子部品７８は、図８に示すように、一対の側面から上・
下に突出する電極７９ａ，７９ｂをそれぞれ対称に複数
個有している。かかる電極７９ａ，７９ｂは、基板７１
の表・裏面７２，７３に形成される配線層８０，８１と
個別に接続されている。

【０００３】また、図８に示すように、基板７１には、
その表・裏面７２，７３間を貫通する複数のスルーホー
ル７４内にスルーホール導体７５および充填樹脂７５ａ
が個別に形成され、スルーホール導体７５は、その上下
端で配線層８０，８１と個別に接続される。基板７１の
表面７２および配線層８０の上には、樹脂絶縁層８２，
８８，９４、配線層８６，９２、およびビア導体８４，
９０を含むビルドアップ層が形成されている。最上層の
絶縁層(ソルダーレジスト)９４には、これを貫通し且つ
配線層９２上から第１主面９４ａよりも高く突出するハ
ンダバンプ９６が複数形成されている。かかるバンプ９
６は、図８に示すように、第１主面９４ａに実装される
ＩＣチップ(半導体素子)９８と端子と個別に接続され
る。

【０００４】更に、図８に示すように、基板７１の裏面
７３および配線層８１の下には、樹脂絶縁層８３，８
９，９５、配線層８７，９３、およびビア導体８５，９
１を含むビルドアップ層が形成されている。最下層の絶
縁層(ソルダーレジスト)９５には、第２主面９５ａ側に
開口する複数の開口部９７が形成され、配線層９３から
延びて各開口部９７内で露出する配線９９は、表面にＮ
ｉおよびＡｕメッキが被覆され、当該配線基板７０自体
を搭載する図示しないマザーボードなどとの接続用端子
として用いられる。

【０００５】

【発明が解決すべき課題】ところで、多層配線基板７０
では、図８に示すように、基板７１に内蔵した電子部品
７８の電極７９ａと第１主面９４ａに実装されるＩＣチ
ップ９８との間には、配線層８０，８６，９２、ビア導
体８４，９０、およびハンダバンプ９６からなる長い導
通経路が介在している。このため、かかる導通経路にお
けるループインダクタンスが増加することにより、スイ
ッチングノイズやクロストークノイズが生じ易くなり、
電子部品７８やＩＣチップ９８が誤動作を生じるおそれ
がある、という問題があった。本発明は、以上に説明し
た従来の技術における問題点を解決し、基板に内蔵する
電子部品と第１主面に実装されるＩＣチップなどとの間
における電気的特性を高め、かかる電子部品やＩＣチッ
プなどを正常で且つ高速度にて作動させ得る多層配線基
板を提供する、ことを課題とする。

【０００６】

【課題を解決するための手段】本発明は、上記の課題を
解決するため、基板に内蔵する電子部品と実装されるＩ
Ｃチップなどとの間における導通経路を可及的に短くす
る、ことに着想して成されたものである。即ち、本発明
の多層配線基板は、絶縁層と配線層とを交互に積層し且
つ表面および裏面を有する基板と、この基板の表面と裏
面との間を(複数の絶縁層に跨がって)貫通する貫通孔、
あるいは表面または裏面に(複数の絶縁層に跨がるよう
にして)開口する凹部と、上記貫通孔または凹部に埋込
樹脂を介して内臓される電子部品と、上記基板の表面お
よび裏面の少なくとも一方の上方に形成され且つ樹脂絶
縁層と配線層とを含むビルドアップ層と、を備え、上記
電子部品の電極と上記ビルドアップ層の配線層とは、上
記基板の表面において接続されている、ことを特徴とす
る。また、前記基板の表面の上方における前記ビルドア
ップ層は、その配線層と当該ビルドアップ層の第１主面
に実装されるＩＣチップなどの半導体素子とを接続する
端子を上記第１主面付近に有する、多層配線基板も本発
明に含まれる。

【０００７】これらによれば、全体の厚みがほぼ同じで
且つ内部の配線層の層数が同一である場合、単一の基板
(コア基板)に電子部品を内蔵する前記図８に示した多層
配線基板７０に比べ、電子部品の電極と第１主面に実装
されるＩＣチップなどとの導通経路を可及的に短くでき
る。この結果、かかる導通経路におけるループインダク
タンスを低減できるため、スイッチングノイズやクロス
トークノイズを低減できるなどの電気的特性を高めるこ
とが可能となる。従って、内蔵した電子部品や実装され
るＩＣチップなどを正常且つ高速度により動作させ得る
多層配線基板とすることができる。尚、本明細書におい
て、基板の表面とは、絶縁層または埋込樹脂の表面を指
し、基板の裏面とは、絶縁層または埋込樹脂の裏面を指
す。

【０００８】付言すれば、絶縁層と配線層とを交互に積
層し且つ表面および裏面を有する基板と、この基板の表
面と裏面との間を(複数の絶縁層に跨がって)貫通する貫
通孔、あるいは表面または裏面に(複数の絶縁層に跨が
るようにして)開口する凹部と、上記貫通孔または凹部
に埋込樹脂を介して内臓される電子部品と、上記基板の
表面および裏面の少なくとも一方の上方に形成され且つ
樹脂絶縁層と配線層とを含むビルドアップ層と、を備
え、上記電子部品の電極と上記ビルドアップ層の配線層
とは、上記基板における埋込樹脂の表面において接続さ
れている、多層配線基板を本発明に含めることも可能で
ある。また、前記基板は、絶縁層本体の表面および裏面
に配線層と絶縁層とを交互に積層している、多層配線基
板を本発明に含めることも可能である。上記絶縁層本体
は、いわゆるコア基板であり、かかる多層構造の基板を
用いることにより、配線の高密度化と内臓する電子部品
などの正常な動作とを図ることが可能となる。

【０００９】尚、貫通孔は、多層構造の基板に対しレー
ザ加工やドリル加工することにより形成される。一方、
凹部は、多層構造の基板を形成する絶縁層や配線層をエ
ンドミルを用いるルータ加工により形成したり、あるい
は予めルータ加工またはレーザ加工した絶縁層を別の絶
縁層や配線層と積層することによっても形成できる。尚
また、前記電子部品には、コンデンサ、インダクタ、抵
抗、フィルタなどの受動部品や、ローノイズアンプ(Ｌ
ＮＡ)、トランジスタ、半導体素子、ＦＥＴなどの能動
部品、ＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッ
チモジュール、カプラ、ダイプレクサなどや、これらを
チップ状にしたものが含まれるがこれらに限らない。ま
た、これらのうちで異種の電子部品同士を同じ貫通孔や
凹部内に内蔵しても良い。更に、電子部品には、基板の
表面または裏面の一方にのみ電極を有する形態も含まれ
る。

【００１０】付言すれば、前記貫通孔または凹部は、平
面視でほぼ矩形状であり、その側壁間のコーナにアール
面または面取りが形成されている、配線基板を本発明に
含めることも可能である。これによる場合、前記貫通孔
または凹部の側壁同士間のコーナ部における基板と埋設
樹脂との密着性も向上し且つ安定させることができるの
で、かかるコーナ付近における隙間やクラックの発生を
確実に防止することができる。尚、凹部における側壁と
底面との間のコーナにも、アール面や面取りを形成して
も良い。

【００１１】尚更に、前記貫通孔の側壁または凹部の側
壁および底面には、予め有機化合物(カップリング剤)が
塗布されている、配線基板を本発明に含めることも可能
である。これによる場合も、基板と埋設樹脂との密着性
をより一層向上させることが可能となる。尚、かかる有
機化合物(カップリング剤)には、チタン系、アルミニウ
ム系、シラン系の何れかからなる有機系化合物、または
これら有機系化合物の混合物が含まれる。これらによ
り、基板と埋込樹脂との界面における両者の密着性と水
分不透過性とを一層確実にすることができる。上記混合
物には、チタン系とアルミニウム系、チタン系とシラン
系、アルミニウム系とシラン系、チタン系とアルミニウ
ム系とシラン系、チタン系と別のチタン系、アルミニウ
ム系と別のアルミニウム系、シラン系と別のシラン系、
あるいはこれらの３種以上の組合せによる種類などが含
まれる。

【００１２】

【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図１は、本発明の１形態
の多層配線基板１における主要部の断面を示す。多層配
線基板１は、図１に示すように、絶縁層３，４，５とこ
れらの間に位置する配線層６，７からなる基板２と、そ
の表面４ａ上および裏面５ａ下に形成した配線層１６，
２２，１７，２３、および樹脂絶縁層１８，２４，１
９，２５からなるビルドアップ層ＢＵ１，ＢＵ２とを有
する。上記配線層１６などの厚さは約１５μｍ程度であ
り、樹脂絶縁層１８などの厚さは約３０μｍ程度であ
る。基板２は、平面視がほぼ正方形で且つ全体の厚みが
約０．８ｍｍであり、ガラス布入りのエポキシ樹脂から
なる絶縁層(コア基板、絶縁層本体とも言う)３と、その
上下に積層したシリカフィラなどの無機フィラ入りのエ
ポキシ系樹脂からなる絶縁層４，５と、これらの間に位
置する銅製の配線層６，７とからなる多層構造を有す
る。

【００１３】また、基板２の中央部をドリル加工やレー
ザ加工することにより、図１に示すように、平面視がほ
ぼ正方形で一辺が１２ｍｍの貫通孔８が穿孔されてい
る。尚、貫通孔８の側壁の表面粗さは、中心線平均粗さ
Ｒａで０．５〜５．０μｍの範囲であって、十点平均粗
さＲｚで５．０〜３０．０μｍの範囲に入るようにすの
が望ましい。このため、ドリル加工などの後、貫通孔８
の側壁に対し必要に応じて過マンガン酸カリウムやクロ
ム酸による化学的粗化処理が施される。これにより、基
板２と後述する埋込樹脂９との密着性を高めることがで
きる。

【００１４】尚また、貫通孔８の側壁に対して、更に有
機化合物(カップリング剤：チタン系、アルミニウム
系、シラン系の何れかからなる有機系化合物、またはこ
れら有機系化合物の混合物)を塗布しても良い。上記有
機化合物には、チタン系、アルミニウム系、シラン系の
何れかからなる有機系化合物、またはこれら有機系化合
物の混合物が含まれる。更に、かかる有機化合物の厚み
は、約０．５μｍ以下(但し０は含まず)にして被覆する
のが望ましい。厚さを０．５μｍ以下としたのは、これ
よりも厚くなると、表面にゼリー状の固まりが生じ、有
機系化合物による密着性や防水作用が低下するためであ
る。更に望ましくは、有機系化合物は、厚さ約０．２μ
ｍ以下(但し０は含まず)の皮膜にして被覆するのが望ま
しい。これにより、表面にゼリー状の固まりが生じにく
くなり、より一層の密着性が得られるためである。かか
る有機系化合物は、貫通孔８の側壁や基板２の表・裏面
４ａ，５ａと共に、貫通孔８に内臓されるチップコンデ
ンサ(電子部品)１０の表面にも被覆されていても良い。

【００１５】尚さらに、貫通孔８における側壁間のコー
ナには、面取りまたはアール面を形成しても良い。これ
により、チップコンデンサ１０を埋設した埋込樹脂９を
脱泡処理後に加熱しても、貫通孔８のコーナに応力集中
が発生しにくくなり、かかる面取りまたはアール面を含
む各側壁の前記表面粗さと相まって、基板２と埋込樹脂
９との密着性を更に高められる。

【００１６】また、基板２の貫通孔８内には、シリカフ
ィラなどの無機フィラを含むエポキシ系の埋込樹脂９を
介して、複数のチップコンデンサ(電子部品)１０が内蔵
されている。かかる埋込樹脂９の体積熱膨張係数は、４
０ｐｐｍ／℃以下、好ましくは３０ｐｐｍ／℃以下、よ
り好ましくは１５ｐｐｍ／℃以下であり、且つその下限
値としては１０ｐｐｍ／℃以上である。これにより、多
層配線基板１に内臓された電子部品１０と配線基板１の
表面に実装されるＩＣチップ(半導体素子)との熱膨張係
数の差に起因する応力集中を少なくすることが可能とな
り、クラックの発生防止に役立つ。尚、無機フィラとし
ては、特に制限しないが、結晶性シリカ、溶融シリカ、
アルミナ、または窒化ケイ素などが用いられる。

【００１７】また、チップコンデンサ１０は、両側面に
おいて上下端に突出し且つ基板２の表面４ａまたは裏面
５ａに位置する複数の電極１１，１２を対称に有する。
かかるチップコンデンサ１０は、例えばチタン酸バリウ
ムを主成分とする誘電層と内部電極となるＮｉ層とを交
互に積層したセラミックスコンデンサであり、３．２ｍ
ｍ×１．６ｍｍ×０．７ｍｍのサイズを有する。図１に
示すように、貫通孔８の周囲には、所要のスペースを置
いて基板２の表・裏面４ａ，５ａ間を貫通する複数のス
ルーホール１３が穿孔され、その内部に銅メッキからな
るスルーホール導体１４およびシリカフィラを含む充填
樹脂１５がそれぞれ形成されている。各スルーホール導
体１４は、その中間で基板２の配線層６，７と接続され
ている。尚、充填樹脂１５に替え、多量の金属粉末を含
む導電性樹脂、または金属粉末を含む非導電性樹脂を用
いても良い。

【００１８】図１に示すように、基板２の表面４ａと埋
込樹脂９の表面９ｃの上には、銅メッキからなる配線層
１６と、シリカフィラを含むエポキシ樹脂からなる樹脂
絶縁層１８とが形成されている。配線層１６は、チップ
コンデンサ１０の電極１１およびスルーホール導体１４
の上端と接続される。また、図１に示すように、絶縁層
１８内の所定の位置には、複数のフィルドビア導体２０
が形成され、これらのビア導体２０の上端と絶縁層１８
との上には配線層２２が形成されている。尚、本実施形
態において、基板２の表面とは、絶縁層４の表面４ａま
たは埋込樹脂９の表面９ｃを指す。

【００１９】配線層２２の上には、ソルダーレジスト層
(絶縁層)２４と、これを貫通し且つ第１主面２６よりも
高く突出する複数のハンダバンプ(ＩＣ接続端子(Ｐｂ−
Ｓｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｚｎ系な
ど))２８とが形成される。以上の配線層１６，２２およ
び樹脂絶縁層１８，２４は、ビルドアップ層ＢＵ１を形
成する。また、上記ハンダバンプ２８は、第１主面２６
上に実装されるＩＣチップ(半導体素子)２９の底面に突
設された図示しない接続端子と個別に接続される。尚、
ＩＣチップ２９の接続端子およびハンダバンプ２８の周
囲には、これらを埋設するようにＩＣチップ２９と第１
主面２６との間に図示しないアンダーフィル材が充填さ
れる。

【００２０】図１に示すように、基板２の裏面５ａおよ
び埋込樹脂９の裏面９ｂの下にも銅メッキからなる配線
層１７とシリカフィラ入りのエポキシ樹脂からなる樹脂
絶縁層１９とが形成されている。配線層１７は、チップ
コンデンサ１０の電極１２およびスルーホール導体１４
の下端と接続されている。尚、本実施形態において、基
板２の裏面とは、絶縁層５の裏面５ａまたは埋込樹脂９
の裏面９ｂを指す。また、樹脂絶縁層１９の所定の位置
には、複数のフィルドビア導体２１が形成され、かかる
ビア導体２１の下端と絶縁層１９の下には配線層２３が
形成されている。配線層２３の下には、ソルダーレジス
ト層(絶縁層)２５が形成され、第２主面２５ａ側に開口
する開口部２５ｂ内に露出する配線層２３内の配線２７
は、その表面にＮｉおよびＡｕメッキが被覆され、当該
配線基板１自体を搭載する図示しないプリント基板など
のマザーボードとの接続端子となる。以上の配線層１
７，２３および樹脂絶縁層１９，２５は、ビルドアップ
層ＢＵ２を形成する。尚、基板２を挟んだ上下の配線層
１６，１７は、スルーホール導体１４を介して導通する
共に、各チップコンデンサ１０の電極１１，１２を介し
ても導通している。

【００２１】以上のような多層配線基板１によれば、基
板２の貫通孔８に内蔵したチップコンデンサ１０の電極
１１と第１主面２６に実装されるＩＣチップ２９との間
には、配線層１６，２２、ビア導体２０、およびハンダ
バンプ２８からなる比較的短い導通経路が介在してい
る。このため、全体の厚みがほぼ同じで且つ配線層の層
数が同一の場合、前記図８に示した従来の多層配線基板
７０に比べて、多層配線基板１は、上記の各導通経路に
おけるループインダクタンスが低減する。この結果、ス
イッチングノイズやクロストークノイズが生じにくくな
るなどの電気的特性が高められるので、チップコンデン
サ１０やＩＣチップ２９を正常且つ高速度により動作さ
せることができる。しかも、チップコンデンサ１０を多
層構造の基板２に内臓したので、コア基板３を例えば５
００μｍ未満と薄肉化し且つ当該基板２に配線層６，７
を内臓したので、配線を高密度化し且つ全体を小型化す
る要求にも容易に対応することが可能となる。

【００２２】尚、基板２の絶縁層４，５には、配線層
６，１６間または配線層７，１７間を接続するビア導体
を形成しても良い。また、本実施形態において、ビア導
体はフィルドビア導体２０などでなく、完全に導体で埋
まってないコンフォーマルビア導体とすることもでき
る。前記基板２の構造によれば、図１に示すように、ス
ルーホール導体１４が絶縁層４，５を貫通するため、そ
の直上(図１で上側／下側)にビア導体２０，２１を形成
可能となるので、かかるスルーホール導体１４の部分
(絶縁層４，５の貫通部分)にフィルドビア導体を形成し
て、スタックドビア(積み上げビア)構造とする必要がな
くなる。これにより、フィルドビア導体を絶縁層４，５
に形成する必要がなく、ビア形成のコストを低減するこ
ともできる。

【００２３】図２乃至図５に基づいて、前記配線基板１
の主要な製造工程を説明する。図２(Ａ)に示すように、
表・裏面に厚さ１６μｍの銅箔３ａ,３ｂを有する厚さ
０．４５ｍｍのガラスーエポキシ樹脂からなるコア基板
(絶縁層)３を用意する。次に、銅箔３ａ，３ｂ上に所定
のパターンを有する図示しないエッチングレジストを形
成した後、エッチング(公知のサブトラクティブ法)を施
す。この結果、図２(Ｂ)に示すように、コア基板３の表
・裏面に所定パターンの配線層６，７が形成される。次
いで、コア基板３の表・裏面および配線層６，７を粗化
した後、これらの上に厚さ６００μｍで且つシリカフィ
ラ入りのエポキシ系樹脂のフィルムを熱圧着により貼り
付ける。この結果、図２(Ｃ)に示すように、コア基板３
の上下に絶縁層４，５が形成される。これにより、多層
構造の基板２が得られる。

【００２４】更に、図２(Ｃ)に示すように、基板２の絶
縁層４側からレーザＬｓ(本形態ではＣＯ_２レーザ)を所
定の位置に照射する。この結果、図２(Ｄ)に示すよう
に、直径３５０μｍの複数のスルーホール１３が基板２
の表・裏面４ａ，５ａ間を貫通して形成される。次に、
各スルーホール１３の内壁および絶縁層４，５の表・裏
面４ａ，５ａに対して、無電解銅メッキおよび電解銅メ
ッキを施す。かかるメッキは、当該基板２を含む多数個
取り用のパネルにおける複数の製品単位(多層配線基板
１)に対して施される。この結果、図３(Ａ)に示すよう
に、各スルーホール１３の内壁に沿って厚さ１８μｍの
スルーホール導体１４が形成されると共に、絶縁層４，
５の表・裏面４ａ，５ａに銅メッキ層４ｂ，５ｂが形成
される。更に、図３(Ｂ)に示すように、スルーホール導
体１４の内側の中空部に充填樹脂１５を充填する。

【００２５】更に、図３(Ｃ)に示すように、基板２の中
央部をドリル加工して、縦１２ｍｍ×横１２ｍｍの貫通
孔８を穿設する。この際、貫通孔８における側壁間のコ
ーナに、面取りまたはアール面を同時に形成しても良
い。また、貫通孔８の側壁に対し、必要に応じて化学的
粗化処理を施すことにより、表面粗さが中心線平均粗さ
Ｒａで０．５〜５．０μｍの範囲で、且つ十点平均粗さ
Ｒｚで５．０〜３０．０μｍの範囲に入るようにしても
良い。更に、かかる貫通孔８の側壁に対し有機化合物
(カップリング剤)を塗布しても良い。次に、図３(Ｃ)に
示すように、基板２を１８０°回転し、表・裏面４ａ，
５ａを上下逆にした状態で、貫通孔８の表面４ａ側に、
当該基板２を含む多数個取り用のパネルにおける複数の
製品単位(多層配線基板１)に跨ってテープＴを貼り付け
る。かかるテープＴの粘着面は、貫通孔８側に向けられ
ている。

【００２６】次いで、図４(Ａ)に示すように、複数のチ
ップコンデンサ１０を図示しないチップマウンタを用い
て貫通孔８内に挿入すると共に、各チップコンデンサ１
０の電極１１をテープＴの粘着面上における所定の位置
に接着する。図示のように、各チップコンデンサ１０に
おける電極１１，１２の端面は、基板２の表・裏面４
ａ，５ａ付近に位置している。かかる状態で、図４(Ｂ)
に示すように、基板２の裏面５ａ側から貫通孔８内に、
エポキシ樹脂を主成分とする溶けた埋込樹脂９を充填し
た後、脱泡処理および約１００℃に加熱して約６０分保
持する硬化処理を施す。次いで、埋込樹脂９の盛り上が
った裏面９ａを、例えばバフ研磨などにより平坦に整面
する。この結果、図４(Ｃ)に示すように、各チップコン
デンサ１０の電極１２が露出する平坦な裏面９ｂが形成
される。また、図示のように、テープＴを剥離すると、
埋込樹脂９の表面９ｃには各チップコンデンサ１０の電
極１１がそれぞれ露出する。尚、表面９ｃも上記同様に
整面すると各電極１１を確実に露出させ得る。

【００２７】更に、図５(Ａ)に示すように、銅メッキ層
４ｂ，５ｂおよび埋込樹脂９の表・裏面９ｂ，９ｃに渉
って、銅メッキ層１６ａ，１７ａを形成する。尚、図５
(Ａ)では、基板２は再度１８０°回転され、表・裏面４
ａ，５ａが逆になっている。次に、かかる銅メッキ層１
６ａ，１７ａの上に、所定パターンの図示しないエッチ
ングレジストを形成し、且つエッチングを施す。この結
果、図５(Ｂ)に示すように、基板２の表・裏面４ａ，５
ａ上に所定パターンの配線層１６，１７が形成される。
配線層１６，１７は、チップコンデンサ１０の電極１
１，１２と接続され、且つ各スルーホール導体８の上下
端とも接続される。同時に、スルーホール導体８の内側
の充填樹脂１５は蓋メッキされると共に、埋込樹脂９の
表・裏面９ｃ，９ｂ(基板２の表・裏面)が露出する。
尚、図５(Ｂ)において、配線層１６，１７は、前記銅メ
ッキ層４ｂ，５ｂのうちで残留した部分を含んでいる。

【００２８】次いで、図５(Ｃ)に示すように、配線層１
６，１７の上／下に、エポキシ樹脂のフィルムを熱圧着
により貼り付けて樹脂絶縁層１８，１９を形成する。か
かる絶縁層１８，１９における所定の位置には、フォト
リソグラフィ技術などにより底面に配線層１６，１７が
露出するビアホール２０ａ，２１ａが形成され、且つこ
れらの内側に前記フィルドビア導体２０，２１が充填・
形成される。これ以降は、ビルドアップ層ＢＵ１，ＢＵ
２を形成する配線層２２，２３、および樹脂絶縁層２
４，２５を、公知のビルドアップ工程(セミアディティ
ブ法、フルアディティブ法、サブトラクティブ法、フィ
ルム状樹脂材料のラミネートによる絶縁層の形成、フォ
トリソグラフィ技術など)により形成する。これによ
り、前記図１に示した多層配線基板１を得ることができ
る。

【００２９】図６は、異なる形態の多層配線基板３０に
おける主要部の断面を示す。多層配線基板３０は、図６
に示すように、絶縁層３３，３４，３５とこれらの間に
位置する配線層３６，３７からなる基板３２と、その表
面３４ａ上および裏面３５ａ下に形成した配線層４６，
５２，４７，５３、および樹脂絶縁層４８，５４，４
９，５５とからなるビルドアップ層ＢＵ３，ＢＵ４とを
有する。基板３２は、平面視がほぼ正方形で且つ全体の
厚み約０．８ｍｍであり、ガラス布入りのエポキシ樹脂
からなるコア基板(絶縁層)３３と、その上下に積層した
シリカフィラなどの無機フィラ入りのエポキシ系樹脂か
らなる絶縁層３４，３５と、これらの間に位置する銅製
の配線層３６，３７からなる多層構造を有する。尚、本
実施形態において、基板３２の表面とは、絶縁層３４の
表面３４ａまたは後述する埋込樹脂３９の表面を指す。

【００３０】図６に示すように、基板３２における絶縁
層３３，３４の中央付近には、基板３２の表面３４ａ側
に開口した凹部３８が形成されている。凹部３８は、平
面視がほぼ正方形で一辺が１２ｍｍのサイズであり、絶
縁層３３，３４をドリル加工した後、絶縁層３５を圧着
するか、基板３２の表面３４ａ側からエンドミルによる
ルータ加工を、絶縁層３３，３４の合計厚さ分で行うこ
とにより形成される。尚、凹部３８の側壁および底面
も、前記貫通孔８と同様の表面粗さにしたり、前記有機
化合物を被覆しても良く、そのコーナを面取りやアール
面としても良い。

【００３１】また、図６に示すように、凹部３８には、
前記同様の埋込樹脂３９を介して、複数のチップコンデ
ンサ(電子部品)４０が内蔵されている。このコンデンサ
４０は、両側面において上端側のみに突出し且つ基板３
２の表面３４ａ、即ち埋込樹脂３９の表面に位置する電
極４１を対称に複数有する。かかるコンデンサ４０も、
前記同様のセラミックスコンデンサである。更に、図６
に示すように、凹部３８の周囲には、所要のスペースを
置いて基板３２の表・裏面３４ａ，３５ａ間を貫通する
複数のスルーホール４３が穿設され、その内側に銅製の
スルーホール導体４４と充填樹脂４５とが形成されてい
る。各スルーホール導体４４は、その中間で配線層３
６，３７と接続されている。

【００３２】図６に示すように、基板３２の表面３４ａ
上には、銅製の配線層４６と、シリカフィラを含むエポ
キシ樹脂からなる樹脂絶縁層４８とが形成され、配線層
４６は、チップコンデンサ４０の電極４１およびスルー
ホール導体４４の上端と接続される。また、図６に示す
ように、絶縁層４８内の所定の位置には、複数のフィル
ドビア導体５０が形成され、これらのビア導体５０の上
端と絶縁層４８との上には配線層５２が形成されてい
る。この配線層５２の上には、ソルダーレジスト層(絶
縁層)５４と、これを貫通し且つ第１主面５６よりも高
く突出する複数のハンダバンプ(端子)５８とが形成され
る。以上の配線層４６，５２および樹脂絶縁層４８，５
４は、ビルドアップ層ＢＵ３を形成する。上記ハンダバ
ンプ５８は、第１主面５６上に実装されるＩＣチップ
(半導体素子)２９の底面に突設された図示しない接続端
子と個別に接続される。尚、ＩＣチップ２９の接続端子
およびハンダバンプ５８の周囲には、これらを埋設する
ようにＩＣチップ２９と第１主面５６との間に図示しな
いアンダーフィル材が充填される。

【００３３】図６に示すように、基板３２の裏面３５ａ
下にも、銅製の配線層４７とシリカフィラ入りのエポキ
シ樹脂からなる樹脂絶縁層４９とが形成されている。配
線層４７は、スルーホール導体４４の下端と接続されて
いる。また、絶縁層４９の所定の位置には、複数のフィ
ルドビア導体５１が形成され、かかるビア導体５１の下
端と絶縁層４９の下には配線層５３が形成されている。
配線層５３の下には、ソルダーレジスト層(絶縁層)５５
が形成され、第２主面５５ａ側に開口する開口部５７内
に露出する配線層５３内の配線５９は、その表面にＮｉ
およびＡｕメッキが被覆され、当該配線基板３０自体を
搭載する図示しないマザーボードとの接続端子となる。
以上の配線層４７，５３および樹脂絶縁層４９，５５
は、ビルドアップ層ＢＵ４を形成する。尚、基板３２を
挟んだ上下の配線層４６，４７は、スルーホール導体４
４を介して導通し、チップコンデンサ４０の電極４１
は、配線層４６およびスルーホール導体４４を介して裏
面３５ａの配線層４７，５３と導通している。

【００３４】以上のような配線基板３０によれば、基板
３２の凹部３８に内蔵したチップコンデンサ４０の電極
４１と第１主面５６に実装されるＩＣチップ２９との間
には、配線層４６，５２、ビア導体５０、およびハンダ
バンプ５８からなる比較的短い導通経路が介在してい
る。このため、前記図８の従来の多層配線基板７０に比
べて、かかる導通経路におけるループインダクタンスが
低減する。この結果、スイッチングノイズやクロストー
クノイズが生じにくくなるなどの電気的特性が高められ
るので、チップコンデンサ４０やＩＣチップ２９を正常
且つ高速度により動作させることができる。尚、基板３
２の前記絶縁層３４，３５には、配線層３６，４６間ま
たは配線層３７，４７間を接続するビア導体を形成して
も良い。

【００３５】図７は、前記配線基板３０の応用形態の多
層配線基板３０ａにおける主要部の断面を示す。かかる
配線基板３０ａは、図７に示すように、前記と同じ基板
３２と、その表面３４ａ上および裏面３５ａ下に形成し
た配線層４６，５２，４７，５３、および樹脂絶縁層４
８，５４，４９，５５とからなるビルドアップ層ＢＵ
３，ＢＵ４と、を有する。絶縁層３３，３４，３５とこ
れらの間に位置する配線層３６，３７とからなる基板３
２には、図７に示すように、前記と同じ凹部３８が形成
され、かかる凹部３８には、前記同様の埋込樹脂３９を
介して、複数のチップコンデンサ４０ａが内蔵されてい
る。チップコンデンサ４０ａは、その両側面において上
下端に突出し且つ基板３２の表面３４ａまたは裏面３５
ａに位置する電極４１，４２を対称に複数有する。尚、
本実施形態において、基板３２の表面とは、絶縁層３４
の表面３４ａまたは埋込樹脂３９の表面を指し、基板３
２の裏面とは、絶縁層３４の裏面３５ａを指す。

【００３６】図７に示すように、凹部３８の底面３８ａ
には、基板３２の絶縁層３５を貫通する複数のスルーホ
ール導体６０の上端に位置する配線層６２が形成され、
上記コンデンサ４０ａの電極４２と個別に接続されてい
る。各スルーホール導体６０は、その下端で基板３２の
裏面３５ａに形成される配線層４７と接続されている。
尚、各スルーホール導体６０の内側には、充填樹脂６４
が形成されている。更に、図７に示すように、基板３２
の表面３４ａの上方には、前記と同様に、配線層４６，
５２、樹脂絶縁層４８，５４、ビア導体５０、およびハ
ンダバンプ(端子)５８が形成され、且つ第１主面５６に
はＩＣチップ２９が実装可能とされている。また、基板
３２の裏面３５ａの下方にも、前記と同様に、配線層４
７，５３、樹脂絶縁層４９，５５、ビア導体５１、開口
部５７、および接続端子用の配線５９が形成されてい
る。

【００３７】以上のような多層配線基板３０ａによれ
ば、基板３２の凹部３８に内蔵したチップコンデンサ４
０ａの電極４１と第１主面５６に実装されるＩＣチップ
２９との間には、配線層４６，５２、ビア導体５０、お
よびハンダバンプ５８からなる比較的短い導通経路が介
在している。尚、チップコンデンサ４０ａの電極４２
は、第２主面５５ａ側のマザーボードとの間に、配線層
６２，４７，５３、スルーホール導体６０、およびビア
導体５１からなる導通経路を有する。このため、前記図
８に示した従来の多層配線基板７０に比べて、多層配線
基板３０ａでも、電極４１とＩＣチップ２９との間の導
通経路におけるループインダクタンスが低減する。この
結果、スイッチングノイズやクロストークノイズが生じ
にくくなるなどの電気的特性が高められるので、チップ
コンデンサ４０ａやＩＣチップ２９を正常且つ高速度に
より動作させることができる。

【００３８】本発明は、以上において説明した各形態に
限定されるものではない。前記基板２，３２内のコア基
板(絶縁層)３，３３の材質は、前記ガラス−エポキシ樹
脂系の複合材料の他、ビスマレイミド・トリアジン(Ｂ
Ｔ)樹脂、エポキシ樹脂、同様の耐熱性、機械強度、可
撓性、加工容易性などを有するガラス織布や、ガラス織
布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、
またはＢＴ樹脂などの樹脂との複合材料であるガラス繊
維−樹脂系の複合材料を用いても良い。あるいは、ポリ
イミド繊維などの有機繊維と樹脂との複合材料や、連続
気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹
脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系
の複合材料などを用いることも可能である。

【００３９】また、前記貫通孔８や凹部３８に内蔵する
電子部品は、１つのみでも良い。逆に、多数の基板２，
３２を含む多数個取りの基板(パネル)内における製品単
位１個内に、複数の貫通孔８や凹部３８を形成しても良
い。更に、複数のチップ状電子部品を互いの側面間で予
め接着したユニットとし、これを前記貫通孔８または凹
部３８内に挿入し内蔵することもできる。また、チップ
状電子部品には、前記チップコンデンサ１０などの他、
チップ状のインダクタ、抵抗、フィルタなどの受動部品
や、トランジスタ、半導体素子、ＦＥＴ、ローノイズア
ンプ(ＬＮＡ)などの能動部品も含まれると共に、互いに
異種の電子部品同士を、基板２，３２の同じ貫通孔８ま
たは凹部３８内に併せて内蔵することも可能である。

【００４０】更に、本発明の多層配線基板には、チップ
コンデンサ１０などの電極がＩＣチップ側のみで配線層
と接続している多層配線基板、即ちマザーボード側では
電極と配線層とが接続されていない形態の多層配線基板
も含まれる。また、前記配線層１６，１７、スルーホー
ル導体１４などの材質は、前記Ｃｕの他、Ａｇ、Ｎｉ、
Ｎｉ−Ａｕ等にしても良く、あるいは、これら金属のメ
ッキ層を用いず、導電性樹脂を塗布するなどの方法によ
り形成しても良い。更に、前記樹脂絶縁層１８，１９な
どの材質は、前記エポキシ樹脂を主成分とするもののほ
か、同様の耐熱性、パターン成形性等を有するポリイミ
ド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を
有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエ
ポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合
材料などを用いることもできる。尚、絶縁層の形成に
は、絶縁性の樹脂フィルムを熱圧着する方法のほか、液
状の樹脂をロールコータにより塗布する方法を用いるこ
ともできる。尚また、絶縁層に混入するガラス布または
ガラスフィラの組成は、Ｅガラス、Ｄガラス、Ｑガラ
ス、Ｓガラスの何れか、またはこれらのうちの２種類以
上を併用したものとしても良い。また、ビア導体は、前
記フィルドビア導体２０などでなく、完全に導体で埋ま
ってないコンフォーマルビア導体とすることもできる。

【００４１】

【発明の効果】以上において説明した本発明の多層配線
基板によれば、従来の多層配線基板に比べ、基板に内蔵
した電子部品の電極と第１主面に実装されるＩＣチップ
などとの導通経路を可及的に短くできる。この結果、か
かる導通経路におけるループインダクタンスを低減でき
るため、スイッチングノイズやクロストークノイズを低
減できるなどの電気的特性を高めることが可能となる。
従って、内蔵した電子部品や実装されるＩＣチップなど
を正常且つ高速度にて動作させることができる。

【図面の簡単な説明】

【図１】本発明の多層配線基板の１形態における主要部
を示す断面図。

【図２】(Ａ)〜(Ｄ)は図１の多層配線基板の製造方法に
おける主な工程を示す概略図。

【図３】(Ａ)〜(Ｃ)は図２(Ｄ)に続く主な製造工程を示
す概略図。

【図４】(Ａ)〜(Ｃ)は図３(Ｃ)に続く主な製造工程を示
す概略図。

【図５】(Ａ)〜(Ｃ)は図４(Ｃ)に続く主な製造工程を示
す概略図。

【図６】本発明の異なる形態の多層配線基板における主
要部を示す断面図。

【図７】図６の多層配線基板の応用形態における主要部
を示す断面図。

【図８】従来の多層配線基板における主要部を示す断面
図。

【符号の説明】

１，３０，３０ａ…………………………………多層配線
基板２，３２……………………………………………基板３〜５，３３〜３５………………………………絶縁層４ａ，９ｃ，３４ａ……………………………表面５ａ，９ｂ，３５ａ……………………………裏面６,７,１６,１７,２２,２３，３６,３７,４６,４７,５
２,５３…配線層８……………………………………………………貫通孔９，３９……………………………………………埋込樹脂１０，４０，４０ａ………………………………チップコ
ンデンサ(電子部品) １１，１２，４１，４２…………………………電極１８,１９,２４,２５，４８,４９,５４,５５…樹脂絶縁
層２６，５６…………………………………………第１主面２８，５８…………………………………………ハンダバ
ンプ(端子) ２９…………………………………………………ＩＣチッ
プ３８…………………………………………………凹部ＢＵ１〜ＢＵ４……………………………………ビルドア
ップ層

Claims

【特許請求の範囲】

【請求項１】絶縁層と配線層とを交互に積層し且つ表面
および裏面を有する基板と、上記基板の表面と裏面との間を貫通する貫通孔、あるい
は表面または裏面に開口する凹部と、上記貫通孔または凹部に埋込樹脂を介して内臓される電
子部品と、上記基板の表面および裏面の少なくとも一方の上方に形
成され且つ樹脂絶縁層と配線層とを含むビルドアップ層
と、を備え、上記電子部品の電極と上記ビルドアップ層の配線層と
は、上記基板の表面において接続されている、ことを特徴とする多層配線基板。
【請求項２】前記基板の表面の上方における前記ビルド
アップ層は、その配線層と当該ビルドアップ層の第１主
面に実装されるＩＣチップなどの半導体素子とを接続す
る端子を上記第１主面付近に有する、ことを特徴とする請求項１に記載の多層配線基板。