JP4376370B2 - 高速測定対応プローブ装置 - Google Patents
高速測定対応プローブ装置 Download PDFInfo
- Publication number
- JP4376370B2 JP4376370B2 JP27735899A JP27735899A JP4376370B2 JP 4376370 B2 JP4376370 B2 JP 4376370B2 JP 27735899 A JP27735899 A JP 27735899A JP 27735899 A JP27735899 A JP 27735899A JP 4376370 B2 JP4376370 B2 JP 4376370B2
- Authority
- JP
- Japan
- Prior art keywords
- pin electronics
- probe device
- contactor
- electronic circuit
- interposer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Description
【発明の属する技術分野】
本発明は、高速測定対応プローブ装置に関し、更に詳しくは、例えば1GHz以上の周波数帯域の高速デバイスの検査を実現することができるプローブ装置に関する。
【0002】
【従来の技術】
従来のプローブ装置は、例えばウエハを搬送すると共にウエハをプリアライメントするローダ室と、このローダ室からウエハを受け取って電気的特性検査行うプローバ室とを備えて構成されている。ローダ室には搬送機構としてのピンセット及びプリアライメント機構としてのサブチャックが配設され、ピンセットでウエハを搬送する間にサブチャックにおいてオリエンテーションフラットを基準にしてウエハをプリアライメントするようにしてある。また、プローバ室にはメインチャック及びアライメント機構が配設され、ウエハを載置したメインチャックがX、Y、Z及びθ方向で移動しながらアライメント機構によりウエハWをメインチャック上方のプローブカードのプローブ針に対してアライメントし、ウエハとプローブ針とを電気的に接触させ、テスタの制御下でテストヘッドを介してウエハの電気的特性検査を行うようにしてある。
【0003】
テストヘッドにはピンエレクトロニクスが内蔵されている。このピンエレクトロニクスは、ドライバ部、コンパレータ部及びダイナミックロード部を備え、テスタ(図示せず)の制御下で作動するパターンジェネレータにおいて発生するテストパターン信号及びデバイス側から受信するテスト結果パターン信号をテスタとプローブカード間で送受信する際のインターフェースとして機能する。
【0004】
ところで、プローブカードはプローバ室のヘッドプレートに装着されたパフォーマンスボードに対して着脱可能に取り付けられている。プローブカードは、コンタクタとして用いられる複数のプローブと、これらのプローブを支持し且つプローブに接続されたプリント配線基板を主体とするプローブカード本体とを備えている。そして、プローブカードはウエハの種類に応じて交換し、使用されている。
【0005】
【発明が解決しようとする課題】
しかしながら、従来のプローブ装置はピンエレクトロニクスとプローブの間にパフォーマンスボード、ポゴピンリング及びプローブカード本体が介在しているため、ピンエレクトロニクスとプローブとの間の伝送ラインが長く、1GHzを超えるGHz帯のテストパターン信号を正確に高速伝送することができず、このような高速デバイスの検査を実質的には行うことができないという課題があった。
【0006】
また、従来のプローブ装置を用いてGHz帯の高速デバイスを検査する場合には、プローブ等のインピーダンス整合できない伝送ラインの線長の最大値が3mm以上になるとノイズ等の影響が大きくなりデバイスの検査が難しくなる。また、セラミックス(誘電率ε:約4)等の誘電体での伝送ラインの場合には、例えば伝送ラインが50mmで信号の立ち上がり時間が2ナノ秒となり、GHz帯域でピンエレクトロニクスを用いるためには例えば50Ωにインピーダンス整合されたピンエレクトロニクスの伝送ラインでも25mm程度からノイズ等の影響が大きくなり、従来のピンエレクトロニクスでは伝送ラインを25mm以内に抑えることは実質的に不可能である。
【0007】
従って、従来のプローブ装置のようにピンエレクトロニクスがテストヘッドに内蔵されていると、ピンエレクトロニクスとプローブ間の伝送ラインが長く、デバイスの高速化に対応することができない。仮に、パフォーマンスボード、ポゴピンリング及びプローブカードを省略し、プローブをピンエレクトロニクスに直接接続したとしても、現在のピンエレクトロニクスのサイズでは多ピン高速測定においては伝送ラインの損失等を考慮するとGHz帯のデバイスの検査は難しい。
【0008】
本発明は、上記課題を解決するためになされたもので、ピンエレクトロニクスのドライバ部等の複数の電気回路部をそれぞれ集積化すると共にピンエレクトロニクスとプローブ間の伝送ラインを簡素化して短縮し、高速化されたGHz帯のデバイスであっても信頼性の高い検査を確実に行うことができる高速測定対応プローブ装置を提供することを目的としている。
【0009】
【課題を解決するための手段】
本発明の請求項1に記載の高速測定対応プローブ装置は、プローブ装置本体と、このプローブ装置本体の内部に取り付けられたコンタクタと、このコンタクタと上記プローブ装置本体の外側に配置されたテスタとの間の検査用信号の伝送路に配置され且つ複数の電子回路部を有するピンエレクトロニクスと、このピンエレクトロニクスと上記コンタクタを電気的に接続する取り替え可能なインターポーザと、上記ピンエレクトロニクスを冷却する冷却手段と、を備え、上記ピンエレクトロニクスは、コントローラ部、コンパレータ部及びドライバ部を含む複数の電子回路部を有し、且つ、上記ドライバ部は、少なくとも一つの集積回路により形成されていると共に上記ドライバ部以外の電子回路部よりも上記冷却手段に接近して配置されていることを特徴とするものである。
また、本発明の請求項2に記載の高速測定対応プローブ装置は、請求項1に記載の発明において、上記コンパレータ部は、少なくとも一つの集積回路により形成されていると共に上記コンパレータ部以外の電子回路部よりも上記インターポーザに接近して配置されていることを特徴とするものである。
また、本発明の請求項3に記載の高速測定対応プローブ装置は、請求項2に記載の発明において、上記ピンエレクトロニクスの複数の電子回路部は、上パッケージと下パッケージからなるパッケージ内に収納され、上記冷却手段は、上記上下のパッケージの周縁部間に配置されていることを特徴とするものである。
また、本発明の請求項4に記載の高速測定対応プローブ装置は、請求項1〜請求項3のいずれか1項に記載の発明において、上記インターポーザは、その両面それぞれから突出する接触ピンを有することを特徴とするものである。
【0010】
また、本発明の請求項5に記載の高速測定対応プローブ装置は、プローブ装置本体と、このプローブ装置本体の内部に取り付けられたコンタクタと、このコンタクタと上記プローブ装置本体の外側に配置されたテスタとの間の検査用信号の伝送路に配置され且つ複数の電子回路部を有するピンエレクトロニクスと、上記検査用信号を生成するための電子回路部を有するパターンジェネレータと、このパターンジェネレータと上記ピンエレクトロニクスとを電気的に接続するインターフェースボードと、上記ピンエレクトロニクスと上記コンタクタを電気的に接続する取り替え可能なインターポーザと、上記ピンエレクトロニクスを冷却する冷却手段と、を備え、上記ピンエレクトロニクスは、コントローラ部、コンパレータ部及びドライバ部を含む複数の電子回路部を有し、且つ、上記ドライバ部は、少なくとも一つの集積回路により形成されていると共に上記ドライバ部以外の電子回路部よりも上記冷却手段に接近して配置されていることを特徴とするものである。
【0011】
また、本発明の請求項6に記載の高速測定対応プローブ装置は、請求項5に記載の発明において、上記パターンジェネレータの電子回路部は、少なくとも一つの集積回路によって形成されていることを特徴とするものである。
【0012】
また、本発明の請求項7に記載の高速測定対応プローブ装置は、請求項5または請求項6に記載の発明において、上記コンパレータ部は、少なくとも一つの集積回路により形成されていると共に上記コンパレータ部以外の電子回路部よりも上記インターポーザに接近して配置されていることを特徴とするものである。
また、本発明の請求項8に記載の高速測定対応プローブ装置は、請求項5〜請求項7のいずれか1項に記載の発明において、上記ピンエレクトロニクスの複数の電子部品は、上パッケージと下パッケージからなるパッケージ内に収納され、上記冷却手段は、上記上下のパッケージの周縁部間に配置されていることを特徴とするものである。
また、本発明の請求項9に記載の高速測定対応プローブ装置は、請求項5〜請求項8のいずれか1項に記載の発明において、上記インターポーザは、その両面それぞれから突出する接触ピンを有することを特徴とするものである。
【0013】
【発明の実施の形態】
以下、図1〜図8に示す実施形態に基づいて本発明を説明する。
本実施形態の高速測定対応プローブ装置(以下、単に「高速プローブ装置」と称す。)10は、例えば図1に示すように、従来のテストヘッド、パフォーマンスボード、ポゴピンリング及びプローブカードを省略してピンエレクトロニクスとデバイス間の高速伝送ラインを省略すると共にピンエレクトロニクス自体の伝送ラインを短縮したものである。即ち、この高速プローブ装置10は、図1、図2に示すように、ウエハに形成されたデバイスの複数の検査用電極と接触する交換自在なコンタクタ11と、このコンタクタ11とインターポーザ12を介して接続された1チップ化されたピンエレクトロニクス13と、このピンエレクトロニクス13を冷却する冷却手段(例えば、冷却ジャケット)14と、この冷却ジャケット14を介して冷却されるピンエレクトロニクス13とインターフェースボード15を介して接続された1チップ化されたパターンジェネレータ16とを備え、インターフェースボード15とテスタTとは信号ケーブルラインL及びコネクタ17を介して接続されている。
【0014】
上記コンタクタ11は、例えば図3に示すように、シリコンウエハと熱膨張率の近い材質例えば窒化アルミニウム等のセラミックスにより形成された多層配線構造基板11Aと、多層配線構造基板11Aの下面にマトリックス状に形成された複数のプローブ11Bと、これらのプローブ11Bとそれぞれ接続された基板11Aの上面に形成された端子電極11Cとを有している。プローブ11Bは例えばデバイスの電極パッドに対応してCVD法等の手法によりバンプ状に形成され、今後狭ピッチ化しても対応できるものである。上記インターポーザ12は、例えば図8に示すように、上記コンタクタ11上面の端子電極11Cに対応して基板12Aの下面にマトリックス状に形成された複数の第1接続端子12Bと、これらの接続端子12Bに対応して基板12Aの上面に形成された複数の第2接続端子12Cとを有している。このインターポーザ12はテスタの種類に即して交換可能になっている。そして、インピーダンス整合の取れない、コンタクタ11の先端部の長さが例えば3mm以下に設定され、GHz帯の測定時に極力歪のない信号を伝送できるようになっている。尚、図8はコンタクタ11の保持機構を説明するための図である。
【0015】
上記ピンエレクトロニクス13は、例えばドライバ部、コンパレータ部及びダイナミックロード部と、テスタT側からの入力ピン(例えば1チャンネル当たり12本)及び出力ピン(例えば1チャンネル当たり1本)とを有し、入出力ピンは1デバイス当たり例えば2000本程度に達する。そして、ピンエレクトロニクス13ではパターンジェネレータ16からのテストパターン信号をドライバ部で規定電圧値に変換してデバイス側へ出力し、デバイスからのテスト結果パターン信号と基準パターン信号(期待値)とをコンパレータ部において比較し、デバイスの良否を判定信号をテスタ側へ戻す。このようにピンエレクトロニクス13は多数のドライバ部、コンパレータ部、ダイナミックロード部及びこれらに付帯する多数の入出力ピンを有するVLSIとして1チップ化して形成されているため、伝送ラインが短縮され、信号の立ち上がりが時間が短く伝送損失等がなく、GHz帯の高速信号を歪ませることなく効率的に伝送することができる。
【0016】
本実施形態ではピンエレクトロニクス13は一つのVLSIとして形成されているが、ピンエレクトロニクス13は、ドライバ部、コンパレータ部等の機能に即して複数種のデバイスとして形成され、これらが実装されたMCM(Multi Chip Module)として構成されたものであっても良い。
【0017】
上記ピンエレクトロニクス13は図4の(a)〜(c)に示すようにセラミックスまたはエポキシ系樹脂等の合成樹脂によって形成されたパッケージ18により封止されている。パッケージ18は図4の(b)に示すように上パッケージ18Aと下パッケージ18Bからなり、上パッケージ18Aの下面にピンエレクトロニクス13が実装されている。図4の(a)、(b)に示すように上パッケージ18Aの上面にはマトリックス状に配列された例えば4000〜10000個の電極パッド18Cが形成され、これらの電極パッド18Cを介してインターフェースボード15と電気的に接続されている(図2参照)。また、図4の(b)、(c)に示すように下パッケージ18Bの下面の周縁部には複数列に渡って配列された例えば2000〜5000個の電極パッド18Dが形成され、これらの電極パッド18Dに対してインターポーザ12の第2接続端子12C(図8参照)が電気的に接触する。
【0018】
上記ピンエレクトロニクス13はドライバ部等の能動素子が高密度に集積され検査時の発熱が大きいため、上述のように冷却ジャケット14によりピンエレクトロニクス13を冷却するようにしてある。この冷却ジャケット14は上パッケージ18Aと下パッケージ18Bの周縁部間には介在している。この冷却ジャケット14には冷却水等の冷媒が循環流通する冷媒流路が形成され、検査時にピンエレクトロニクス13を常に冷却するようにしている。
【0019】
また、図4ではピンエレクトロニクス13は一つのVLSIとして形成されたものについて説明したが、図5、図6に示すようにピンエレクトロニクス13を複数の素子に分割しても良い。図5に示すピンエレクトロニクス13は、発熱量の大きい複数のドライバ部をドライバ素子13Aとして1チップ化して他のコントローラ部やコンパレータ部等を有する能動素子13Bから分離し、ドライバ素子13Aを冷却ジャケット14によって冷却するようにしたものである。このようにすることで冷却ジャケット14によってドライバ素子13Aを集中的に冷却すると共にコントローラ部への不要な熱伝達を防止し、検査の信頼性を更に高めることができる。また、図6に示すピンエレクトロニクス13は、ドライバ素子13Aの他に、能動素子13Bをコンパレータ素子13Cとコントローラ素子を含む第2の能動素子13Dに分離し、コンパレータ素子13Cをコンタクタ11側に配置したものである。コンパレータ素子13Cを分離し、可能な限りコンタクタ11近くに配置することで、コンパレータ素子13Cとコンタクタ11間の高速伝送ラインを短縮することができ、また、熱の影響を受け難くなるため、プローブ11Bのインピーダンス整合を取らなくてもテストパターン信号へのノイズ等の悪影響を殆ど無くすことができる。図6に示すピンエレクトロニクス13を用いたプローブ装置の信号の流れを図示したものが図7である。
【0020】
上記パターンジェネレータ16はクロック回路を含むVLSIとして1チップ化されたもので、上記パッケージ18の電極パッド18Cを介してピンエレクトロニクス13に対して電気的に接続されている。このパターンジェネレータ16はテスタTの指令信号に基づいてクロック回路のタイミング下でテストパターン信号を発生し、ピンエレクトロニクス13へテストパターン信号を送信する。このパターンジェネレータ16はピンエレクトロニクス13と同様にMCMとして構成されたものであっても良い。
【0021】
ところで、上記コンタクタ11は図2、図8の(a)に示すように円盤状の枠体として形成された保持機構19を介して着脱可能に保持されている。コンタクタ11は図8の(a)、(b)に示すように枠体11Dと一体化して形成されている。この枠体11Dの上面には同図の(a)、(b)に示すように断面舌状のシール部材11Eが取り付けられ、このシール部材11Eを介して保持機構19に接触するようになっている。シール部材11Eの外側には上端が円錐状に形成された位置決め突起11Fが複数(図8では2個)形成され、これらの位置決め突起11Fを介してコンタクタ11を保持機構19に対して位置決めする。尚、図2に示す保持機構も図8に示すものに準じて構成されている。
【0022】
また、図8の(a)に示すように、保持機構19にはコンタクタ11のシール部材11Eの接触する内側に真空排気機構(図示せず)に接続される吸引孔19Aが形成され、真空排気機構により吸引孔19Aからシール部材11Eの内側の空気を排気し、保持機構19においてコンタクタ11を吸着、固定するようになっている。この際、上記位置決め突起11Fに対応させて保持機構19に形成された複数の孔19B内に上記位置決め突起11Fが嵌入する。また、保持機構19の中央には中央孔19Cが形成され、この中央孔19C内にインターポーザ(接続シート)12が装着されている。このインターポーザ12は、例えば、上下両面にポゴピンが突出するコンタクタ(両ポゴコンタクタ)または面に対して垂直方向にのみ電流を流す電気接続体として形成され、コンタクタ11とピンエレクトロニクス13間のインターフェースになる。従って、保持機構19内でコンタクタ11が吸着固定されると、コンタクタ11がインターポーザ12を介してピンエレクトロニクス13と電気的に接続される。また、図8の(a)、(b)において、21はコンタクタ11を保持機構19に取り付けるロック機構である。そして、コンタクタ11を保持機構19に対して着脱する場合には、例えば本出願人が特願平11−022985号公報において提案したコンタクタの自動交換機構を用いることができる。尚、インターポーザ12は、異方性導電性シートであっても良い。
【0023】
次に、動作について説明する。まず自動交換機構(図示せず)を用いて保持機構19に対してコンタクタ11を装着すると、図8に示すようにコンタクタ11のシール部材11Eが保持機構19に接触する。次いで、制御装置の制御下で真空排気機構が駆動すると、シール部材11Eの内側が減圧状態になってコンタクタ11を保持機構19において吸着保持し、コンタクタ11がインターポーザ12を介してピンエレクトロニクス13と電気的に接続される。
【0024】
コンタクタ11をプローブ装置10へ装着した後、図示しないウエハを載置した状態でウエハチャックが駆動し、ウエハとコンタクタ11のアライメント後ウエハの電気的特性検査を実施する。ウエハチャックがオーバドライブしてコンタクタ11とウエハが電気的接触すると、図1、図2に示す本実施形態の場合にはテスタTの指令下でパターンジェネレータ16が作動し、テストパターン信号を発生し、図7に示すようにピンエレクトロニクス13へ送信する。ピンエレクトロニクス13ではコントローラ部の制御下でドライバ部においてテスト電圧を持ったテストパターン信号としてコンタクタ11へ送信する。
【0025】
この際、ドライバ部では発熱するが、本実施形態では図4に示すようにピンエレクトロニクス13を冷却ジャケット14によって直接冷却し、あるいは図5、図6に示すようにドライバ素子13Aを冷却ジャケット14によって直接冷却するようにしているため、ピンエレクトロニクス13のドライバ部あるいはドライバ素子13Aの温度上昇を防止し、テストへの発熱の影響を防止する。また、ピンエレクトロニクス13内の伝送ラインが従来と比較して格段に短縮されているため、テストパターン信号の立ち上がり時間が従来と比較して格段に短くなり、GHz帯のテストパターン信号であっても確実にコンタクタ11側へ高速伝送することができる。
【0026】
コンタクタ11ではテストパターン信号をプローブ11Bを介してデバイスに送り、デバイスからテスト結果パターン信号を受け取り、インターポーザ12を介してピンエレクトロニクス13のコンパレータ部へ送信する。コンパレータ部では基準パターン信号とテスト結果パターン信号とを比較し、テスト結果パターン信号の良否、デバイスの良否を判定し、判定結果信号をテスタTへ送信する。
【0027】
この際、コンタクタ11と先端部の距離が3mm以下に設定されているため、この部分のインピーダンス整合が取れなくてもテストパターン信号及びテスト結果パターン信号を歪ませることなく正確に送受信することができる。
【0028】
以上説明したように本実施形態によれば、ピンエレクトロニクス13を1チップ化し、このピンエレクトロニクス13とコンタクタ11をインターポーザ12を介して電気的に接続すると共にピンエレクトロニクス13を冷却する冷却ジャケット14を設けたため、ピンエレクトロニクス11の伝送ラインが短く、GHz帯の高速デバイスであってもテストパターン信号及びテスト結果パターン信号を正確に高速伝送することができ、しかもピンエレクトロニクス13を冷却ジャケット14で冷却しているため、長時間に渡って信頼性の高い検査を確実に行うことができる。更に、インピーダンス整合の取れないコンタクタ11及びインターポーザ12の伝送ラインが短いため、テストパターン信号及びテスト結果パターン信号を歪ませることなく正確且つ高精度に送受信することができる。
【0029】
また、本実施形態によれば、コンタクタ11と、このコンタクタ11とインターポーザ12を介して接続された1チップ化されたピンエレクトロニクス13と、このピンエレクトロニクス13を冷却する冷却ジャケット14と、この冷却ジャケット14により冷却されるピンエレクトロニクス13とインターフェースボード15を介して接続され且つ1チップ化されたパターンジェネレータ16とを備えているため、パターンジェネレータ16とピンエレクトロニクス13間の伝送ラインが短く、テストパターン信号をより正確且つ高精度に高速伝送することができる。
【0030】
また、本実施形態によれば、ピンエレクトロニクス13からドライバ部をドライバ素子13Aとして分離し、このドライバ素子13Aを冷却ジャケット14で冷却するようにしたため、発熱部であるドライバ部を集中的に冷却し、ピンエレクトロニクス13の他の部位への熱的影響を確実に防止することができる。
【0031】
また、本実施形態によれば、ピンエレクトロニクス13からコンパレータ部をコンパレータ素子13Cとして分離し、このコンパレータ素子13Cをインターポーザ12側に配置したため、コンパレータ素子13Cとコンタクタ11間の高速伝送ラインを短縮することができ、プローブ11Bのインピーダンス整合を取らなくてもテストパターン信号へのノイズ等の悪影響を殆ど無くすことができる。
【0032】
尚、本発明は上記実施形態に何等制限されるものではなく、本発明の要旨に反しない限り必要に応じて各構成要素を適宜変更することができる。
【0033】
【発明の効果】
本発明によれば、ピンエレクトロニクスのドライバ部等の複数の電気回路部をそれぞれ集積化すると共にピンエレクトロニクスとプローブ間の伝送ラインを簡素化して短縮することができると共にピンエレクトロニクスのドライバ部を集中的に冷却してコントローラ部等の他の電子回路部への熱的影響を抑制することができ、延いては、高速化されたGHz帯のデバイスであっても信頼性の高い検査を確実に行うことができる高速測定対応プローブ装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の高速プローブ装置の一実施形態とテスタとの関係を示す概念図である。
【図2】図1に示す高速プローブ装置の要部を示す構成図である。
【図3】図2に示す高速プローブ装置のインターポーザを含むコンタクタを示す側面図である。
【図4】図2に示す高速プローブ装置のピンエレクトロニクスを拡大して示す図で、(a)はその上平面図、(b)はその断面図、(c)はその下平面図である。
【図5】本発明の高速プローブ装置の他の実施形態のピンエレクトロニクスを示す図4の(b)に相当する断面図である。
【図6】本発明の高速プローブ装置の更に他の実施形態のピンエレクトロニクスを示す図4の(b)に相当する断面図である。
【図7】図6に示す高速プローブ装置の信号の流れを示す概念図である。
【図8】図1に示す高速プローブ装置のコンタクタと保持機構との関係を示す図で、(a)はその断面図、(b)は(a)に示すコンタクタの平面図である。
【符号の説明】
10 プローブ装置
11 コンタクタ
12 インターポーザ
13 ピンエレクトロニクス
13A ドライバ素子(ドライバ部)
13C コンパレータ素子(コンパレータ部)
14 冷却ジャケット(冷却手段)
15 インターフェースボード
16 パターンジェネレータ
Claims (9)
- プローブ装置本体と、このプローブ装置本体の内部に取り付けられたコンタクタと、このコンタクタと上記プローブ装置本体の外側に配置されたテスタとの間の検査用信号の伝送路に配置され且つ複数の電子回路部を有するピンエレクトロニクスと、このピンエレクトロニクスと上記コンタクタを電気的に接続する取り替え可能なインターポーザと、上記ピンエレクトロニクスを冷却する冷却手段と、を備え、上記ピンエレクトロニクスは、コントローラ部、コンパレータ部及びドライバ部を含む複数の電子回路部を有し、且つ、上記ドライバ部は、少なくとも一つの集積回路により形成されていると共に上記ドライバ部以外の電子回路部よりも上記冷却手段に接近して配置されていることを特徴とする高速測定対応プローブ装置。
- 上記コンパレータ部は、少なくとも一つの集積回路により形成されていると共に上記コンパレータ部以外の電子回路部よりも上記インターポーザに接近して配置されていることを特徴とする請求項1に記載の高速測定対応プローブ装置。
- 上記ピンエレクトロニクスの複数の電子回路部は、上パッケージと下パッケージからなるパッケージ内に収納され、上記冷却手段は、上記上下のパッケージの周縁部間に配置されていることを特徴とする請求項2に記載の高速測定対応プローブ装置。
- 上記インターポーザは、その両面それぞれから突出する接触ピンを有することを特徴とする請求項1〜請求項3のいずれか1項に記載の高速測定対応プローブ装置。
- プローブ装置本体と、このプローブ装置本体の内部に取り付けられたコンタクタと、このコンタクタと上記プローブ装置本体の外側に配置されたテスタとの間の検査用信号の伝送路に配置され且つ複数の電子回路部を有するピンエレクトロニクスと、上記検査用信号を生成するための電子回路部を有するパターンジェネレータと、このパターンジェネレータと上記ピンエレクトロニクスとを電気的に接続するインターフェースボードと、上記ピンエレクトロニクスと上記コンタクタを電気的に接続する取り替え可能なインターポーザと、上記ピンエレクトロニクスを冷却する冷却手段と、を備え、上記ピンエレクトロニクスは、コントローラ部、コンパレータ部及びドライバ部を含む複数の電子回路部を有し、且つ、上記ドライバ部は、少なくとも一つの集積回路により形成されていると共に上記ドライバ部以外の電子回路部よりも上記冷却手段に接近して配置されていることを特徴とする高速測定対応プローブ装置。
- 上記パターンジェネレータの電子回路部は、少なくとも一つの集積回路によって形成されていることを特徴とする請求項5に記載の高速測定対応プローブ装置。
- 上記コンパレータ部は、少なくとも一つの集積回路により形成されていると共に上記コンパレータ部以外の電子回路部よりも上記インターポーザに接近して配置されていることを特徴とする請求項5または請求項6に記載の高速測定対応プローブ装置。
- 上記ピンエレクトロニクスの複数の電子部品は、上パッケージと下パッケージからなるパッケージ内に収納され、上記冷却手段は、上記上下のパッケージの周縁部間に配置されていることを特徴とする請求項5〜請求項7のいずれか1項に記載の高速測定対応プローブ装置。
- 上記インターポーザは、その両面それぞれから突出する接触ピンを有することを特徴とする請求項5〜請求項8のいずれか1項に記載の高速測定対応プローブ装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27735899A JP4376370B2 (ja) | 1999-09-29 | 1999-09-29 | 高速測定対応プローブ装置 |
US09/659,732 US6545493B1 (en) | 1999-09-29 | 2000-09-11 | High-speed probing apparatus |
TW089119846A TW465001B (en) | 1999-09-29 | 2000-09-26 | High-speed probing apparatus |
KR1020000056633A KR100575220B1 (ko) | 1999-09-29 | 2000-09-27 | 고속 측정 대응 프로브 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27735899A JP4376370B2 (ja) | 1999-09-29 | 1999-09-29 | 高速測定対応プローブ装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001102418A JP2001102418A (ja) | 2001-04-13 |
JP2001102418A5 JP2001102418A5 (ja) | 2006-11-02 |
JP4376370B2 true JP4376370B2 (ja) | 2009-12-02 |
Family
ID=17582420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27735899A Expired - Fee Related JP4376370B2 (ja) | 1999-09-29 | 1999-09-29 | 高速測定対応プローブ装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6545493B1 (ja) |
JP (1) | JP4376370B2 (ja) |
KR (1) | KR100575220B1 (ja) |
TW (1) | TW465001B (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7064953B2 (en) | 2001-12-27 | 2006-06-20 | Formfactor, Inc. | Electronic package with direct cooling of active electronic components |
US6891385B2 (en) | 2001-12-27 | 2005-05-10 | Formfactor, Inc. | Probe card cooling assembly with direct cooling of active electronic components |
AU2002361863A1 (en) * | 2001-12-27 | 2003-07-24 | Formfactor, Inc. | Cooling assembly with direct cooling of active electronic components |
JP2004233155A (ja) * | 2003-01-29 | 2004-08-19 | Fujitsu Ltd | プローブカードおよび半導体チップの検査方法 |
JP2004317382A (ja) * | 2003-04-18 | 2004-11-11 | Sony Corp | 半導体装置 |
JP4355543B2 (ja) * | 2003-09-11 | 2009-11-04 | 株式会社アドバンテスト | 半導体試験システム |
TWI274166B (en) * | 2004-06-18 | 2007-02-21 | Unitest Inc | Semiconductor test apparatus for simultaneously testing plurality of semiconductor devices |
US7375542B2 (en) * | 2004-06-30 | 2008-05-20 | Teradyne, Inc. | Automated test equipment with DIB mounted three dimensional tester electronics bricks |
KR100969030B1 (ko) * | 2004-08-20 | 2010-07-09 | 현대자동차주식회사 | 클램프 어셈블리 구조 |
US20060214284A1 (en) * | 2005-03-24 | 2006-09-28 | Stuart Haden | Apparatus and method for data capture |
US7495458B2 (en) * | 2006-05-17 | 2009-02-24 | Texas Instruments Incorporated | Probe card and temperature stabilizer for testing semiconductor devices |
US7557592B2 (en) * | 2006-06-06 | 2009-07-07 | Formfactor, Inc. | Method of expanding tester drive and measurement capability |
US7501844B2 (en) * | 2006-12-14 | 2009-03-10 | Verigy (Singapore) Pte. Ltd. | Liquid cooled DUT card interface for wafer sort probing |
KR100799128B1 (ko) * | 2007-08-14 | 2008-01-29 | 주식회사 파이컴 | 전기 검사 장치 |
JP5294982B2 (ja) * | 2009-05-21 | 2013-09-18 | 株式会社日本マイクロニクス | 電気的接続装置 |
JP2011089891A (ja) * | 2009-10-22 | 2011-05-06 | Micronics Japan Co Ltd | 電気的接続装置及びこれを用いる試験装置 |
JP6374642B2 (ja) * | 2012-11-28 | 2018-08-15 | 株式会社日本マイクロニクス | プローブカード及び検査装置 |
JP7281250B2 (ja) | 2018-05-11 | 2023-05-25 | 株式会社アドバンテスト | 試験用キャリア |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4862075A (en) * | 1988-09-01 | 1989-08-29 | Photon Dynamics, Inc. | High frequency test head using electro-optics |
JP3219844B2 (ja) * | 1992-06-01 | 2001-10-15 | 東京エレクトロン株式会社 | プローブ装置 |
KR100248571B1 (ko) * | 1992-08-31 | 2000-03-15 | 히가시 데쓰로 | 프로우브 장치 |
JP3066784B2 (ja) * | 1992-12-14 | 2000-07-17 | 東京エレクトロン株式会社 | プローブカード及びその製造方法 |
JPH0792479B2 (ja) * | 1993-03-18 | 1995-10-09 | 東京エレクトロン株式会社 | プローブ装置の平行度調整方法 |
US5559446A (en) * | 1993-07-19 | 1996-09-24 | Tokyo Electron Kabushiki Kaisha | Probing method and device |
US5610529A (en) * | 1995-04-28 | 1997-03-11 | Cascade Microtech, Inc. | Probe station having conductive coating added to thermal chuck insulator |
US6060891A (en) * | 1997-02-11 | 2000-05-09 | Micron Technology, Inc. | Probe card for semiconductor wafers and method and system for testing wafers |
US6181145B1 (en) * | 1997-10-13 | 2001-01-30 | Matsushita Electric Industrial Co., Ltd. | Probe card |
US6111421A (en) * | 1997-10-20 | 2000-08-29 | Tokyo Electron Limited | Probe method and apparatus for inspecting an object |
US6380755B1 (en) * | 1998-09-14 | 2002-04-30 | Tokyo Electron Limited | Testing apparatus for test piece testing method contactor and method of manufacturing the same |
-
1999
- 1999-09-29 JP JP27735899A patent/JP4376370B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-11 US US09/659,732 patent/US6545493B1/en not_active Expired - Lifetime
- 2000-09-26 TW TW089119846A patent/TW465001B/zh not_active IP Right Cessation
- 2000-09-27 KR KR1020000056633A patent/KR100575220B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6545493B1 (en) | 2003-04-08 |
TW465001B (en) | 2001-11-21 |
KR20010030499A (ko) | 2001-04-16 |
JP2001102418A (ja) | 2001-04-13 |
KR100575220B1 (ko) | 2006-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4376370B2 (ja) | 高速測定対応プローブ装置 | |
US6343940B1 (en) | Contact structure and assembly mechanism thereof | |
KR100309889B1 (ko) | 프로우브장치 | |
US7088118B2 (en) | Modularized probe card for high frequency probing | |
US7262610B2 (en) | Method for manufacturing and testing semiconductor devices on a resin-coated wafer | |
US6094059A (en) | Apparatus and method for burn-in/testing of integrated circuit devices | |
US5468157A (en) | Non-destructive interconnect system for semiconductor devices | |
JP2630509B2 (ja) | 回路試験用プローブ装置 | |
US7129730B2 (en) | Probe card assembly | |
USRE46075E1 (en) | Full-water test and burn-in mechanism | |
US7538566B2 (en) | Electrical test system including coaxial cables | |
US11552382B2 (en) | Non-contact test solution for Antenna-On-Package (AOP) devices using near-field coupled RF loopback paths | |
JPH11148949A (ja) | 半導体装置をテストするためのプローブカード | |
US6489791B1 (en) | Build off self-test (Bost) testing method | |
US6566899B2 (en) | Tester for semiconductor device | |
KR100632484B1 (ko) | 수직 완충형 프로브카드 | |
KR100632485B1 (ko) | 완충형 프로브카드 | |
US20040135594A1 (en) | Compliant interposer assembly for wafer test and "burn-in" operations | |
JPH0521544A (ja) | バンプ付き半導体素子の測定方法および測定装置 | |
JP2737774B2 (ja) | ウェハテスタ | |
JP2768310B2 (ja) | 半導体ウェハ測定治具 | |
TW202411657A (zh) | 自動試驗裝置及其介面裝置 | |
JP2695555B2 (ja) | 半導体集積回路のテスト装置 | |
TW202409586A (zh) | 自動試驗裝置及其介面裝置 | |
JPH0750325A (ja) | プローブ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060913 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090909 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150918 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |