JP4373291B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4373291B2 JP4373291B2 JP2004185884A JP2004185884A JP4373291B2 JP 4373291 B2 JP4373291 B2 JP 4373291B2 JP 2004185884 A JP2004185884 A JP 2004185884A JP 2004185884 A JP2004185884 A JP 2004185884A JP 4373291 B2 JP4373291 B2 JP 4373291B2
- Authority
- JP
- Japan
- Prior art keywords
- mold
- cleaning
- sheet
- resin
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
図1は本発明の実施の形態の半導体装置の製造方法で用いられる成形金型と成形金型クリーニング用シートとマスク用シートの構造の一例を示す斜視図、図2は図1に示す成形金型クリーニング用シートの要部の構造の一例を示す拡大部分斜視図、図3〜図5はそれぞれ図1に示す成形金型クリーニング用シートの変形例の構造を示す拡大部分斜視図と拡大部分断面図、図6は本発明の実施の形態の半導体装置の製造方法における成形金型のクランプ状態の一例を示す斜視図、図7は図6に示す成形金型のクランプ状態の構造の一例を示す断面図、図8は図7に示すA部の構造を示す拡大部分断面図、図9は本発明の実施の形態の半導体装置の製造方法における樹脂充填状態の一例を示す断面図、図10は本発明の実施の形態の半導体装置の製造方法におけるシート取り出し状態の一例を示す斜視図、図11は本発明の半導体装置の製造方法の組み立て手順の一例を示す製造プロセスフロー図、図12は図11に示す半導体装置の製造方法におけるダイシング時の状態の一例を示す断面図、図13は本発明の半導体装置の製造方法によって製造された半導体装置の構造の一例を示す断面図、図14は本発明の実施の形態の半導体装置の製造方法で用いられる成形金型と変形例の成形金型クリーニング用シートとマスク用シートの構造を示す斜視図、図15は図14に示す変形例の成形金型クリーニング用シートを用いた際の成形金型のクランプ状態を示す斜視図、図16は図14に示す変形例の成形金型クリーニング用シートを用いた際のシート取り出し状態を示す斜視図、図17〜図19はそれぞれ本発明の実施の形態の変形例の成形金型クリーニング用シートの構造を示す斜視図である。
1a セットピン孔
2 成形金型
3 上金型(第1金型)
4 下金型(第2金型)
4a 金型面
4b 凹部
4c セットピン
5 クリーニング用樹脂
6 キャビティ
7 カル(カルブロック)
8 ランナ
9 ポット
10 プランジャ
11 吸引孔
12 半導体チップ
13 ゲート
14 多数個取り基板
15 ダイシング用ブレード
16 一括封止部
17 クリーニング用シート(成形金型クリーニング用シート)
17a キャビティ用開口孔
17b コットン繊維
17c 耐熱繊維
17d ポット用開口孔
17e 粒形耐熱バインダー
17f 紙部
17g 耐熱バインダー
17h 耐熱樹脂コーティング膜
18 樹脂部
19 BGA(半導体装置)
20 BGA基板
20a チップ支持面
21 ワイヤ
22 封止部
23 バンプ電極
24 エアーベント
Claims (13)
- 以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)第1金型、前記第1金型に形成されたキャビティ、前記キャビティと対向する金型面を有する第2金型、前記金型面に開口する吸引孔、及び前記金型面に形成されたセットピンを備えた成形金型を準備する工程;
(b)半導体チップが搭載された基板を前記第1金型と前記第2金型との間に配置し、前記キャビティ内に封止用樹脂を供給し、前記半導体チップを前記封止用樹脂で封止する工程;
(c)セットピン孔を有するマスク用シートと、クリーニング用シートとを前記第1金型と前記第2金型との間に配置し、前記キャビティ内にクリーニング用樹脂を供給し、前記成形金型をクリーニングする工程;
ここで、前記(c)工程では、以下の工程を有する、
(c1)前記セットピン孔に前記セットピンを挿入することで、前記マスク用シートが前記吸引孔を塞ぐように、前記マスク用シートを前記第1金型と前記第2金型との間に配置する工程;
(c2)前記クリーニング用シートを前記第1金型と前記マスク用シートとの間に配置する工程;
(c3)前記クリーニング用シートを前記第1金型および前記第2金型によりクランプする工程;
(c4)前記キャビティ内に前記クリーニング用樹脂を供給する工程;
(c5)前記(c4)工程の後、前記クリーニング用樹脂からなる樹脂部が形成された前記クリーニング用シートと、前記マスク用シートとを前記成形金型から取り出す工程;
(c6)前記(c5)工程の後、前記マスク用シートと前記クリーニング用シートとを分離し、前記マスク用シートを再利用する工程;
ここで、
前記マスク用シートと前記クリーニング用シートとの接触面には、離型剤が塗布されている。 - 請求項1において、
前記マスク用シートは、紙、樹脂基板、銅、銅合金、または鉄−Ni合金から成り、
前記クリーニング用シートは、不織布、紙、または樹脂から成ることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記クリーニング用シートの表面には、フッ素系樹脂またはシリコーン系樹脂がコーティングされていることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記マスク用シートは、前記クリーニング用樹脂を通過させない素材から成り、
前記クリーニング用シートは、前記クリーニング用樹脂を通過させる素材から成ることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記マスク用シートの外形サイズは、前記クリーニング用シートの外形サイズよりも小さいことを特徴とする半導体装置の製造方法。 - 請求項1において、
前記成形金型は、前記キャビティに繋がるエアーベントを備えており、
前記(c2)工程では、前記クリーニング用シートが前記エアーベントの位置にも介在するように、前記クリーニング用シートを前記第1金型と前記マスク用シートとの間に配置することを特徴とする半導体装置の製造方法。 - 請求項1において、
前記成形金型は、前記封止用樹脂および前記クリーニング用樹脂を配置するポットを備えており、
前記クリーニング用シートは、ポット用開口孔を有しており、
前記(c2)工程では、前記クリーニング用シートの前記ポット用開口孔が前記成形金型の前記ポットと平面的に重なるように、前記クリーニング用シートを前記第1金型と前記マスク用シートとの間に配置することを特徴とする半導体装置の製造方法。 - 請求項1において、
前記クリーニング用シートは、キャビティ用開口孔を有しており、
前記(c2)工程では、前記クリーニング用シートの前記キャビティ用開口孔が前記成形金型の前記キャビティと平面的に重なるように、前記クリーニング用シートを前記第1金型と前記マスク用シートとの間に配置することを特徴とする半導体装置の製造方法。 - 請求項1において、
前記(c)工程は、前記(b)工程を一定のショット数を行った後に行うことを特徴とする半導体装置の製造方法。 - 請求項1において、
前記(c)工程の後、前記(b)工程を一定のショット数を行うことを特徴とする半導体装置の製造方法。 - 請求項1において、
前記金型面は、凹部を有しており、
前記(c1)工程では、前記マスク用シートを前記凹部内に配置することを特徴とする半導体装置の製造方法。 - 請求項11において、
前記凹部内に配置された前記マスク用シートの一部は、前記金型面より突出することを特徴とする半導体装置の製造方法。 - 請求項1において、
前記(b)工程では、前記半導体チップが前記キャビティ内に位置するように、前記半導体チップが搭載された前記基板を前記第1金型と前記第2金型との間に配置し、前記吸引孔により前記基板を吸引固定し、前記キャビティ内に封止用樹脂を供給し、前記半導体チップを前記封止用樹脂で封止することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004185884A JP4373291B2 (ja) | 2004-06-24 | 2004-06-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004185884A JP4373291B2 (ja) | 2004-06-24 | 2004-06-24 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009163477A Division JP2009283955A (ja) | 2009-07-10 | 2009-07-10 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006007506A JP2006007506A (ja) | 2006-01-12 |
JP2006007506A5 JP2006007506A5 (ja) | 2009-06-04 |
JP4373291B2 true JP4373291B2 (ja) | 2009-11-25 |
Family
ID=35775284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004185884A Expired - Fee Related JP4373291B2 (ja) | 2004-06-24 | 2004-06-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4373291B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101450152B1 (ko) | 2014-03-27 | 2014-10-13 | 임상수 | 전자제품의 국부적 방수 구조의 형성방법 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007242924A (ja) * | 2006-03-09 | 2007-09-20 | Renesas Technology Corp | 半導体装置の製造方法 |
KR100884733B1 (ko) * | 2007-07-31 | 2009-02-19 | 이교안 | 칩 패키징 금형에 에폭시 릴리즈 왁스를 도포하기 위한 방법 및 이에 적합한 도포 시트 |
MY169089A (en) * | 2009-02-13 | 2019-02-18 | Kyo An Lee | Wax coating member for mold |
JP5741398B2 (ja) * | 2011-11-21 | 2015-07-01 | 日立化成株式会社 | 金型クリーニングシート |
JP7318927B2 (ja) * | 2019-11-15 | 2023-08-01 | 東北物流株式会社 | クリーニング用シート、半導体装置の製造方法およびクリーニング用シートの製造方法 |
-
2004
- 2004-06-24 JP JP2004185884A patent/JP4373291B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101450152B1 (ko) | 2014-03-27 | 2014-10-13 | 임상수 | 전자제품의 국부적 방수 구조의 형성방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2006007506A (ja) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070210468A1 (en) | Manufacturing method of a semiconductor device | |
JP3423897B2 (ja) | 半導体装置の製造方法 | |
JP2010010702A (ja) | 半導体装置の製造方法 | |
US20050285306A1 (en) | Mold cleaning sheet and manufacturing method of a semiconductor device using the same | |
JP2004098364A (ja) | 電子部品の樹脂封止成形方法及び装置 | |
JP3751587B2 (ja) | 半導体装置の製造方法 | |
JP2004179284A (ja) | 樹脂封止方法、半導体装置の製造方法、及び樹脂材料 | |
CN105810594B (zh) | 半导体器件的制造方法 | |
JP4373291B2 (ja) | 半導体装置の製造方法 | |
JP2007036273A (ja) | 半導体集積回路装置の製造方法 | |
JP2007208158A (ja) | モールド金型クリーニングシートと半導体装置の製造方法 | |
JPH06275764A (ja) | リードフレーム及びそのリードフレームを用いた半導体装置の製造方法 | |
JP2009283955A (ja) | 半導体装置の製造方法 | |
JP4206241B2 (ja) | 樹脂モールド金型および樹脂モールド装置 | |
JP2002225040A (ja) | 成形金型クリーニング用シートおよびそれを用いた半導体装置の製造方法 | |
JP3723545B2 (ja) | 半導体装置 | |
JP4157495B2 (ja) | 成型金型のクリーニング工程を含む半導体チップの樹脂封止方法 | |
JPS60242017A (ja) | パリ発生のない樹脂モ−ルド方法 | |
JP3780284B2 (ja) | 成形金型クリーニング用シート | |
JP2013251443A (ja) | 半導体装置の製造方法 | |
JP3943145B2 (ja) | 成形金型のクリーニング方法および半導体チップの樹脂封止方法 | |
JP3667323B2 (ja) | 半導体装置の製造方法 | |
JP2006339676A (ja) | 半導体装置の製造方法 | |
JP2001191338A (ja) | 成形金型クリーニング用シートおよびそれを用いた半導体装置の製造方法 | |
JP2011014606A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090421 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20090421 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20090508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |