JP4372136B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4372136B2
JP4372136B2 JP2006269370A JP2006269370A JP4372136B2 JP 4372136 B2 JP4372136 B2 JP 4372136B2 JP 2006269370 A JP2006269370 A JP 2006269370A JP 2006269370 A JP2006269370 A JP 2006269370A JP 4372136 B2 JP4372136 B2 JP 4372136B2
Authority
JP
Japan
Prior art keywords
electrodes
electrode
semiconductor substrate
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006269370A
Other languages
English (en)
Other versions
JP2008091538A (ja
Inventor
忍 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006269370A priority Critical patent/JP4372136B2/ja
Priority to CNA2007101534947A priority patent/CN101154605A/zh
Priority to US11/860,102 priority patent/US7772035B2/en
Publication of JP2008091538A publication Critical patent/JP2008091538A/ja
Application granted granted Critical
Publication of JP4372136B2 publication Critical patent/JP4372136B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、ダイ積層構造の半導体装置において、垂直方向の接続電極を高密度に形成することができる半導体装置の製造方法に関する。
微細化に伴う指数関数的な高コスト化により、従来高コストとされていた回路（ディジタル回路、アナログ回路、メモリ回路、センサー回路等）の３次元多層化が実用化される可能性が強まっている。これに従い、微細化から３次元化へのパラダイムシフトが起きると予測されている。
３次元化の効果としては、１）バンド幅増大、２）回路面積縮小、３）配線遅延縮小、などが考えられる。特に、１）のためには、高い垂直方向電極密度が必要である。また、２）に関して、効率的に縮小するためには、垂直方向電極密度を高くする必要がある。
垂直方向電極密度を高くする方法として、近来Ｓｉ貫通電極の提案が盛んに行われている（例えば、非特許文献１参照）。この技術では、Ｓｉウェハを所定の厚さに削った後に、ウェハ上に並ぶチップの任意の場所に多数の貫通孔を開け、そこにメッキなどの方法で貫通電極（ビア）を形成する。この貫通電極を備えたチップ（ダイ）同士を積層すれば、両者を最短距離で多点接続する３次元回路が実現できる。
日経エレクトロニクス２００５年１０月１０日号「Ｓｉ貫通チップの構造革命」、８１〜９９頁（日経ＢＰ社）
本発明の目的は、従来のダイ積層構造半導体装置よりも、垂直方向の接続電極を高密度に形成できる半導体装置の製造方法を提供することにある。
上記課題を解決するために、本発明の半導体装置の製造方法の第１は、第１の集積回路が形成され複数の第１の貫通電極を含む第１の半導体基板と、第２の集積回路が形成され複数の第２の貫通電極を含む第２の半導体基板とを準備する工程と、前記第１の半導体基板上に固体電解質層を形成する工程と、前記固体電界質層の上に、前記第２の半導体基板を載置する工程と、前記複数の第１の貫通電極と前記複数の第２の貫通電極の間に電圧を印加し、前記固体電解質層中に、前記複数の第１の貫通電極と夫々に対応して近接する前記複数の第２の貫通電極を接続する複数の接続電極を形成する工程とを具備することを特徴とする。
また、本発明の第１の半導体装置の製造方法の第２は、集積回路が形成され複数の第１の貫通電極を含む第１の半導体基板と、第２の集積回路が形成され複数の第２の貫通電極を含む第２の半導体基板とを準備する工程と、前記第１の半導体基板上にＧｅＳｂＴｅ層を形成する工程と、前記ＧｅＳｂＴｅ層の上に、前記第２の半導体基板を載置する工程と、前記複数の第１の貫通電極と前記複数の第２の貫通電極の間に電圧を印加し、前記ＧｅＳｂＴｅ層中に、前記複数の第１の貫通電極と夫々に対応して近接する前記複数の第２の貫通電極を接続する複数の接続電極を形成する工程とを具備することを特徴とする。
また、本発明の半導体装置の製造方法の第３は、第１の集積回路が形成され複数の第１の貫通電極を含む第１の半導体基板と、第２の集積回路が形成され複数の第２の貫通電極を含む第２の半導体基板とを準備する工程と、前記第１の半導体基板上に遷移金属酸化物層を形成する工程と、前記遷移金属酸化物層の上に、前記第２の半導体基板を載置する工程と、前記複数の第１の貫通電極と前記複数の第２の貫通電極の間に電圧を印加し、前記遷移金属酸化物層中に、前記複数の第１の貫通電極と夫々に対応して近接する前記複数の第２の貫通電極を接続する複数の接続電極を形成する工程とを具備することを特徴とする。
本発明によれば、従来のダイ積層構造半導体装置よりも、垂直方向の接続電極を高密度に形成できる半導体装置電極の製造方法を提供することができる。
本発明の実施形態を説明する前に、従来技術の問題点を纏めて置く。図７、８に示すのは、従来のダイ積層型半導体装置の作成技術である。便宜上、第１世代と第２世代に分ける。第１世代では、図７に示すように、ダイ１０１（ウェハから回路部を切り出したもの）を積層していた。貫通電極１０２と呼ばれる垂直電極をダイに切り出す前に、所定のプロセスで形成する。ダイを切り出した後に、機械的なアライメント装置により、位置合わせを行なう。このアライメントの精度は、約数十μｍと大きいため、垂直電極の大きさは、５０μｍ角以下となる。
第２世代は、図８に示すように、回路を作りこんだシリコンウェハ１０３ごと絶縁膜１０４を介して接着し、その後個別のダイにダイシングすることにより積層構造を得る。ウェハ１０３は回路製造工程の後、１００μｍ程度の厚さまで薄層化されるため半透明になる。このため、光学的なアライメントが可能となり、アライメント精度は機械的なものより上がり数μｍとなる。貫通電極の大きさは５μｍ平方以下である。
貫通電極自身が占めるトータル面積は、回路全体のせいぜい１％と考えられるので、１つの貫通電極の面積をＳとすると、垂直方向配線の密度は、１／１００Ｓとなる。これを図示したものが図９である。即ち、第１世代の技術では、２．５×１０2 ／ｃｍ2 、第２世代の技術では、２．５×１０4 ／ｃｍ2 である。これらは、応用で要求されている電極密度よりも低い。例えば、次世代のマイクロプロセッサのバスでは、理想的には１０5 ／ｃｍ2 以上、メモリとプロセッサエレメント間を直接繋ぐインターフェースＩ／Ｏでは、１０6 ／ｃｍ2 以上が要求される。
従来の技術の問題点は、アライメント精度が低く、垂直電極密度を高くできないことにあった。これを解決するには、例えば、図１０に示すように、電極の接続端に巨大プラグ１０４を設けることが考えられる。然しながら、巨大プラグ１０４を設けると、近隣の配線１０５との干渉、またはカップリング容量が増大するという問題が生じる。このため、基板貫通電極１０２は、トランジスタや配線エリアから離して作らねばならなくなる。
あるいは、セルフアラインで基板貫通電極間を接合できるプロセスがあれば、アライメントのずれも許容できるため、貫通電極（またはパッド）を小さく作れる。これを解決する手段として、電圧を加えた部分にのみ低抵抗層を局所的に形成できる特殊な絶縁膜を、ダイまたはウェハ間に設け、接合させるべき垂直電極間に電圧を加えることで、垂直電極間をセルアラインで接合することが考えられる。このような着想に基づく、本発明の実施形態を以下に説明する。
（第１の実施形態）
図１及び図２は、本発明の第１の実施形態に係る半導体装置接続電極の製造工程を示す模式図である。先ず，通常のシリコンプロセスで集積回路が形成された、厚さ１００μｍの第１のダイ１を作成した後、ドライエッチングと気相成長法で直径５０μｍの貫通孔を形成する。この貫通孔の内部を埋めるようにＣｕメッキなどで貫通電極３を作成する。貫通電極表面には、電離し易いＣｕまたはＡｇ等の金属薄膜層４（図１には不図示）を０．０５μｍ、スパッタ法で作成しておく。次に、よく知られたダイシング方法で、ダイを切り出す（図１（ａ））。
次に、固体電界質層であるＣｕＳ層５をダイの表面に形成する（図１（ｂ））。具体的には、Ｃｕ層を１μｍ堆積した後、Ｃｕ表面を硫黄イオンを含む電解液に浸し、Ｃｕ電極を設けた面と反対側にプラスの電圧を印加し、電解液中にマイナスの電極を浸すことにより、電気化学反応で硫化させＣｕＳとする。この段階では、ＣｕＳ層は絶縁膜である。
次に、第１のダイ１と同様に集積回路が形成された、厚さ１００μｍの第２のダイ７をＣｕＳ層５の上に標準的な方法で機械的にアライメントさせてから、４００℃で数分間加熱することで接着させる（図１（ｃ））。なお、第２のダイ７の表面に形成された参照番号９は、各貫通電極３に接続された表面電極であり、次の工程における通電に使用されるものである。
また、図２に示すように、第１のダイ１の裏面にも各貫通電極３に接続する裏面電極１１を形成する（図２（ａ））。続いて表面電極９と裏面電極１１の間に、図３（ａ）に示すように、０．５Ｖの電圧を印加すると、ＣｕＳ層５中をＣｕイオンがイオン伝導し、上側の貫通電極３まで到達した後、電子を捕獲して、金属Ｃｕ６として析出する（図３（ｂ））。これを数秒間続けると、析出したＣｕイオンが下側の貫通電極３まで到達し、接続電極１３が形成され（図３（ｃ））、結果的に上下の貫通電極３が電気的に接続することになる。これを続けると、接続電極１３の大きさがさらに大きくなり、接続電極１３の電気抵抗が下がっていく。垂直電極の抵抗は低い方が望ましいので、電気抵抗が所望の値よりも低くなるまで電圧の印加を継続する。なお、貫通電極３が導通した後、表面電極９は、化学的機械研磨（ＣＭＰ）法などで除去される。
上記の方法でセルフアラインで貫通電極３同士を繋ぐ方法を採用することで、貫通電極３を５μｍ角と小さくすることができる。その結果、垂直電極密度は、アライメント精度〜５０μｍで決まり、この２倍程度の電極間の間隔（〜１００μｍ）となるので、垂直電極密度は１０4 ／ｃｍ2 となり、従来よりも４０倍増大する。
さらに、第２のダイの表面電極９と、第１のダイの裏面電極１１をエッチングで取り除き、上記の工程を繰り返すことにより、３次元多層化回路を形成することができる。
上記のように、第１の実施形態によれば、貫通電極間をセルフアラインで接続するので、従来のダイ積層型半導体装置よりも、高密度の垂直方向電極を形成することができる。
（第２の実施形態）
第２の実施形態に係る半導体装置の製造工程は、第１の実施形態と類似しているので、図１〜図３を参照して説明する。
先ず、通常のシリコンプロセスで集積回路が形成された、厚さ５０〜１００μｍの第１のダイ１を作成した後、第１の実施形態と同様に基板貫通電極３を作成する。貫通電極３の表面には、ＡｇまたはＣｕの金属薄膜層４を０．１μｍ作成しておく。次に、固体電解質層であるＺｎＣｄＳ層５をダイ１の表面に、常温のスパッタでＺｎＣｄＳ多結晶を昇華させて厚さ１μｍの薄膜を形成する。この段階では、ＺｎＣｄＳ層５は絶縁膜である。
次に、集積回路を内部に含み、各貫通電極３と接続するように表面電極９が形成された第２のダイ７をＺｎＣｄＳ層６の上に光学的アライナーでアライメントさせてから、４００℃で数分加熱することで接着させる（図１（ｃ））。次に、第１のダイ１の裏面に裏面電極１１を形成する（図２（ａ））。続いて表面電極９と裏面電極１１の間に０．５Ｖの電圧を印加すると（図３（ａ））、ＺｎＣｄＳ層５をＡｇまたはＣｕイオンがイオン伝導し、上側の貫通電極３まで到達した後、電子を捕獲して金属Ａｇとして析出する（図３（ｂ））。これを数秒間続けると、析出したＡｇイオンが下側の貫通電極３まで到達し、結果的に上下の貫通電極３が電気的に接続することになる（図３（ｃ））。これを続けると、接続電極１３の大きさがさらに大きくなり、接続電極の電気抵抗が下がっていく。垂直電極の抵抗は低い方が望ましいので、電気抵抗が所望の値よりも低くなるまで電圧の印加を継続する。
上記の方法でセルフアラインで貫通電極３同士を繋ぐ方法を採用することで、貫通電極３の面積を小さくすることができる。その結果、垂直電極密度は、アライメント精度〜５μｍで決まり、この２倍程度の電極間の間隔（〜１０μｍ）となるので、垂直電極密度は１０6 ／ｃｍ2 となり、従来よりも４０倍増大する。第２のダイ７の表面電極９と、第１のダイ１の裏面電極１１をＣＭＰ等で取り除き、上記の工程を繰り返せば、３次元多層化回路も形成できる。
上記のように、第２の実施形態によれば、第１の実施形態を上回る高密度の垂直方向電極を有する３次元回路を提供することができる。
なお、第１及び第２の実施形態で使用した固体電解質（ＣｕＳあるいはＺｎＣｄＳ）は、図４に示すように、電圧電流特性にヒステリシスを有することが知られており、最大印加電圧Ｖ0 は固体電解質層の膜厚によって決まる。図５は、固体電解質層の厚さと最大印加電圧の関係を示した図で、作業性、電気的特性等を考慮して厚さ及び接続電極形成電圧を決定すればよい。
（第３の実施形態）
固体電解質以外に、所望の電圧を印加することで、低抵抗の導電パスを形成する薄膜材料がある。従来不揮発性メモリ用途に検討されているものである。第３の実施形態は、これを第１及び第２の実施形態に記載した固体電解質層５の代わりに用いたものである。
（１）ＧｅＳｂＴｅ：膜の上下に電圧を印加して通電することで、初期状態のアモルファス相（高抵抗）を多結晶層（低抵抗）に変えることができる。
（２）遷移金属酸化物（ＮｉＯ，ＳｒＴｉＯ，ＰｒＣａＭｎＯなど）：膜の上下に電圧を印加することで、初期状態の絶縁体相を電気的に相転位させて、金属相（低抵抗層）に変えることができる。
ＧｅＳｂＴｅの場合は、気相成長法を用いて、膜厚１μｍの薄膜層を、第１の半導体基板上に形成すればよい。また、遷移金属酸化物の場合は、マグネトロンスパッタ法を用いて、膜厚１μｍで、第１の半導体基板上に形成すればよい。ＮｉＯを用いた場合は、貫通電極の被覆金属薄膜層４として、ＡｇまたはＮｉを用いるのがよい。
上記のように、第３の実施形態によっても、従来よりも高密度の垂直方向電極を形成することができる。
（第４の実施形態）
第１〜第３の実施形態の半導体装置の製造方法では、全ての貫通電極３が同時にオンしないことが問題となる可能性がある。即ち、図１のように表面電極９を用いた場合は、１つの貫通電極３がオン状態になると、それ以降他の貫通電極３の両端に電圧が加わらない。これを解決する方法を第４の実施形態で説明する。
第１の方法は、図６（ａ）に示すように、貫通電極３に対応して個別にパッド電極９ａ〜９ｈと電源Ｐａ〜Ｐｈを用意するものである。第２の方法は、図６（ｂ）に示すように、ヒューズ構造１５を利用するものである。即ち、幅サブμｍ×厚さ数１０ｎｍのヒューズ１５を表面電極９と各貫通電極３の間に設け、１つの貫通電極がオン状態になって大電流が流れると、対応するヒューズ１５が自動的に切れるようにする。上記のように構成することにより、全ての貫通電極３を全てオンさせることが可能となる。
以上、本発明を実施形態を通じ説明したが、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
本発明の第１〜第３の実施形態に係る３半導体装置電極の製造方法を説明するための模式的斜視図。 図１に続く工程を説明するための断面図。 接続電極の形成過程を説明する為の、摸式的断面図。 固体電解質の電圧・電流特性のヒステリシスを説明するための特性図。 固体電解質層の厚さと、最大動作電圧の関係を示す特性図。 第４の実施形態に係る３次元回路の導通路形成のための給電方法を説明する為の模式的斜視図で、（ａ）は個別給電法、（ｂ）はヒューズ挿入法を夫々示す。 従来のダイ積層型半導体装置の製造方法の一例を説明する為の摸式的断面図（第１世代）。 従来のダイ積層型半導体装置の製造方法の他の例を説明する為の摸式的断面図（第２世代）。 世代若しくは用途毎に要求される垂直方向の配線面密度を示す図。 巨大プラグを設けた場合の問題点を説明する模式的断面図。
符号の説明
１…第１のダイ
３…貫通電極
４…銀薄膜層
５…固体電界層、ＧｅＳｂＴｅ層、遷移金属酸化膜層
７…第２のダイ
９、９ａ〜９ｈ…表面電極
１１…裏面電極
１３…導通路
１５…ヒューズ
１０１…Ｓｉダイ
１０２…貫通電極（ビア）
１０３…Ｓｉウェハ
１０４…絶縁膜
１０５…内部配線

Claims (11)

  1. 第１の集積回路が形成され複数の第１の貫通電極を含む第１の半導体基板と、第２の集積回路が形成され複数の第２の貫通電極を含む第２の半導体基板とを準備する工程と、
    前記第１の半導体基板上に固体電解質層を形成する工程と、
    前記固体電界質層の上に、前記第２の半導体基板を載置する工程と、
    前記複数の第１の貫通電極と前記複数の第２の貫通電極の間に電圧を印加し、前記固体電解質層中に、前記複数の第１の貫通電極と夫々に対応して近接する前記複数の第２の貫通電極を接続する複数の接続電極を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記電解質層は、ＣｕＳ若しくはＺｎＣｄＳを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記貫通電極はＣｕまたはＡｇのいずれかの金属で被覆され、前記接続電極は前記金属を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 第１の集積回路が形成され複数の第１の貫通電極を含む第１の半導体基板と、第２の集積回路が形成され複数の第２の貫通電極を含む第２の半導体基板とを準備する工程と、
    前記第１の半導体基板上にＧｅＳｂＴｅ層を形成する工程と、
    前記ＧｅＳｂＴｅ層の上に、前記第２の半導体基板を載置する工程と、
    前記複数の第１の貫通電極と前記複数の第２の貫通電極の間に電圧を印加し、前記ＧｅＳｂＴｅ層中に、前記複数の第１の貫通電極と夫々に対応して近接する前記複数の第２の貫通電極を接続する複数の接続電極を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  5. 前記ＧｅＳｂＴｅ層はアモルファス相であり、前記複数の接続電極はＧｅＳｂＴｅ多結晶層を含むことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 第１の集積回路が形成され複数の第１の貫通電極を含む第１の半導体基板と、第２の集積回路が形成され複数の第２の貫通電極を含む第２の半導体基板とを準備する工程と、
    前記第１の半導体基板上に遷移金属酸化物層を形成する工程と、
    前記遷移金属酸化物層の上に、前記第２の半導体基板を載置する工程と、
    前記複数の第１の貫通電極と前記複数の第２の貫通電極の間に電圧を印加し、前記遷移金属酸化物層中に、前記複数の第１の貫通電極と夫々に対応して近接する前記複数の第２の貫通電極を接続する複数の接続電極を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  7. 前記遷移金属酸化物層は、ＮｉＯ，ＳｒＴｉＯ，ＰｒＣａＭｎＯのいずれかを含む絶縁層であることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記複数の接続電極は、ＮｉＯ，ＳｒＴｉＯ，ＰｒＣａＭｎＯのいずれかを含む低抵抗層を含むことを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記貫通電極はＡｇまたはＮｉのいずれかの金属で被覆され、前記接続電極は前記金属を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記第２の半導体基板の上面に、前記第２の貫通電極と接続する表面電極を形成する工程と、
    前記第１の半導体基板の裏面に、前記第１の貫通電極と接続する裏面電極を形成する工程と、
    を更に具備し、前記複数の接続電極を形成する工程は、前記表面電極と前記裏面電極の間に電圧を印加することを特徴とする請求項１、４、６のいずれかに記載の半導体装置の製造方法。
  11. 前記表面電極は前記複数の貫通電極の各々との間に形成されたヒューズを含み、前記表面電極と前記裏面電極の間に電圧を印加する工程において、電流の流れた前記ヒューズは溶断し、前記複数の貫通電極の全てに電流が流れることを特徴とする請求項１０に記載の半導体装置の製造方法。
JP2006269370A 2006-09-29 2006-09-29 半導体装置の製造方法 Expired - Fee Related JP4372136B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006269370A JP4372136B2 (ja) 2006-09-29 2006-09-29 半導体装置の製造方法
CNA2007101534947A CN101154605A (zh) 2006-09-29 2007-09-20 半导体器件的制造方法
US11/860,102 US7772035B2 (en) 2006-09-29 2007-09-24 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006269370A JP4372136B2 (ja) 2006-09-29 2006-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008091538A JP2008091538A (ja) 2008-04-17
JP4372136B2 true JP4372136B2 (ja) 2009-11-25

Family

ID=39256162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006269370A Expired - Fee Related JP4372136B2 (ja) 2006-09-29 2006-09-29 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7772035B2 (ja)
JP (1) JP4372136B2 (ja)
CN (1) CN101154605A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5305806B2 (ja) * 2008-09-25 2013-10-02 株式会社東芝 ３次元集積回路の設計方法及び３次元集積回路の設計プログラム
JP5278747B2 (ja) * 2009-02-24 2013-09-04 ソーバス株式会社 積層チップ
KR101819825B1 (ko) * 2016-06-13 2018-01-18 아주대학교산학협력단 플렉시블 전극 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040004262A1 (en) * 1994-05-31 2004-01-08 Welch James D. Semiconductor devices in compensated semiconductor
US6387771B1 (en) * 1999-06-08 2002-05-14 Infineon Technologies Ag Low temperature oxidation of conductive layers for semiconductor fabrication
US7342762B2 (en) * 2005-11-10 2008-03-11 Littelfuse, Inc. Resettable circuit protection apparatus

Also Published As

Publication number Publication date
JP2008091538A (ja) 2008-04-17
US7772035B2 (en) 2010-08-10
CN101154605A (zh) 2008-04-02
US20080241996A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
TWI694597B (zh) 使用虛設接合接觸和虛設互連的混合接合
CN102272916B (zh) 具有熔丝型硅通孔的3d芯片叠层
CN111446207B (zh) 形成三维集成布线结构的方法及其半导体结构
JP2023164841A (ja) ３次元メモリデバイスのハイブリッドボンディングコンタクト構造
US9659819B2 (en) Interconnects for stacked non-volatile memory device and method
TWI231592B (en) Semiconductor device, three-dimensionally mounted semiconductor device, and method of manufacturing semiconductor device
TWI293473B (en) Method for manufacturing semiconductor device
CN109417075A (zh) 多堆叠层三维存储器件
KR20210062083A (ko) 관통 계단 콘택트를 갖는 3 차원 메모리 장치 및 장치 형성 방법
CN102918647B (zh) 非易失性存储装置及其制造方法
CN109643643B (zh) 键合存储器件及其制造方法
CN109964313A (zh) 具有由不扩散导电材料制成的键合触点的键合半导体结构及其形成方法
US20100182040A1 (en) Programmable through silicon via
TW200539242A (en) Semiconductor device and semiconductor system
US7579616B2 (en) Four-terminal programmable via-containing structure and method of fabricating same
KR20180082709A (ko) 반도체 장치 및 이의 제조 방법
TW201010005A (en) Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods
CN110088889B (zh) 用于形成三维综合布线结构和其半导体结构的方法
CN108417550A (zh) 半导体装置及其制造方法
JP4372136B2 (ja) 半導体装置の製造方法
TW200921815A (en) Semiconductor chip device having through-silicon-holes (TSV) and its fabricating method
CN109887937A (zh) 形成再分布线的方法及用该方法制造半导体器件的方法
US20230005869A1 (en) Micro bump, method for forming micro bump, chip interconnection structure and chip interconnection method
US20240172571A1 (en) Semiconductor device and method of fabricating the same
JP2011171391A (ja) アンチヒューズ構造およびアンチヒューズ構造の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees