JP4369524B2 - Ｌｒｕ制御装置およびｌｒｕ制御プログラム - Google Patents

Ｌｒｕ制御装置およびｌｒｕ制御プログラム Download PDF

Info

Publication number
JP4369524B2
JP4369524B2 JP2008501578A JP2008501578A JP4369524B2 JP 4369524 B2 JP4369524 B2 JP 4369524B2 JP 2008501578 A JP2008501578 A JP 2008501578A JP 2008501578 A JP2008501578 A JP 2008501578A JP 4369524 B2 JP4369524 B2 JP 4369524B2
Authority
JP
Japan
Prior art keywords
lru
information
entry
control
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008501578A
Other languages
English (en)
Other versions
JPWO2007097028A1 (ja
Inventor
智順 大川
広行 小島
昌樹 鵜飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007097028A1 publication Critical patent/JPWO2007097028A1/ja
Application granted granted Critical
Publication of JP4369524B2 publication Critical patent/JP4369524B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G06F12/125—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list being generated by decoding an array or storage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

この発明は、記憶装置に備えられた複数のエントリからＬＲＵ制御するエントリを選択するＬＲＵ制御装置およびＬＲＵ制御プログラムに関する。
従来より、所定のプログラムに従って演算処理を行う装置（例えば、汎用コンピュータやスパーコンピュータ、サーバなど）内の記憶装置（例えば、メインメモリやキャッシュなど）に採用されるリプレースメントアルゴリズムの一つとしてＬＲＵ制御方式がある（例えば、特許文献１参照）。具体的には、このＬＲＵ制御方式は、メインメモリから追い出されたデータが再びＣＰＵ（Central Processing Unit）において参照される場合において、入出力頻度の増加による処理効率の低下を避けるため、メインメモリにおいて各データがどのように参照されたかという履歴を取っておき、その履歴に基づいて、今後最もＣＰＵによって参照されそうも無いデータをメインメモリから追い出すことを特徴とする方式である。
例えば、図１５および図１６を用いて、対象エントリ（ウェイ）数が４である場合の従来のＬＲＵ制御を簡単に説明すると、図１５は、エントリ数４のＬＲＵ制御に必要な６ビットの意味付けを示しており（各エントリをＥｎｔｒｙ０，１，２，３で示し、Ａ＞ＢはＡが最近使用されたことを示す）、図１６は、ＬＲＵ制御の論理を示す（Ｐ＿は正極性、Ｍ＿は負極性を示し、〜はＮＯＴ、＆はＡＮＤ、｜はＯＲを示し、例えば、ＬＲＵビット０の信号をＰ＿ＬＲＵ［０］と示し、エントリ０が使用選択不可である信号をＰ＿ＤＥＬＥＴＥ＿ＥＮＴＲＹ[０]と示す）ものであり、図１５に示す６ビットからなる情報の信号を受け付けて、図１６に示す論理にあてはめることにより、どのエントリが最近最も使用されていなかったかを求めることができる。
また、ＬＲＵ制御を多段階化した疑似ＬＲＵ制御では、例えば、図１７（ｂ）に示すように、上記のＬＲＵ制御に比べて、エントリ数を１６にした場合の必要ビット数を抑えることはできる。
特開平９−２８８６１７号公報
しかしながら、上記した従来の技術は、以下に説明するように、ＬＲＵ制御の対象となるエントリ数が多い場合に現実的な制御が難しいという問題点があり、また、ＬＲＵ制御を多段階化した疑似ＬＲＵ制御では、そのＬＲＵ制御の結果に偏りが生じる場合があるという問題点があった。
すなわち、この従来のＬＲＵ制御では、対象エントリ数を４程度にしてＬＲＵ制御を行うのが現実的であり、仮に、対象エントリ数を１６にした場合には必要ビット数が１２０となるので回路実装が複雑となり、現実的な制御が難しいという問題点があった。
また、ＬＲＵ制御を多段階化した疑似ＬＲＵ制御では、図１２に示すような外部からのエントリ使用選択不可信号による制御を行った場合、使用選択不可エントリの指定の仕方によっては、ＬＲＵ制御の結果があるエントリ（あるいは下位のエントリのグループ）に偏ってしまう懸念が発生するという問題点があった。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、対象エントリ数が多い場合のＬＲＵ制御の必要ビット数を抑えるとともに、完全なＬＲＵ制御を実現でき、使用不可エントリの選択の仕方によってＬＲＵ制御の結果に偏りが生じること防止することが可能なＬＲＵ制御装置およびＬＲＵ制御プログラムを提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、記憶装置に備えられた複数のエントリからＬＲＵ制御するエントリを選択するＬＲＵ制御装置において、前記複数のエントリのそれぞれを識別する識別情報がエントリの最終使用時の古い順に書き込まれたＬＲＵ情報を記憶するＬＲＵ情報記憶手段と、ＬＲＵ制御する候補として選択可能であるか否かを示す情報を前記識別情報にそれぞれ対応付けて選択可否情報として記憶する選択可否情報記憶手段と、前記複数のエントリの中のいずれかのエントリが使用された場合に、前記ＬＲＵ情報記憶手段から前記ＬＲＵ情報を読み込んで、当該読み込んだＬＲＵ情報に含まれる各識別情報の内、前記使用されたエントリの識別情報を最終使用時の最も新しいエントリであることを示す位置に移動させることにより、前記ＬＲＵ情報を更新するＬＲＵ情報更新手段と、前記ＬＲＵ情報記憶手段から読込んだ前記ＬＲＵ情報と、前記選択可否情報記憶手段から読込んだ選択可否情報とを用いて、前記複数のエントリの内、選択可能であることを示す情報に対応付けられたエントリの中からＬＲＵ制御する候補を選択するＬＲＵ制御候補選択手段と、前記ＬＲＵ情報記憶手段から読込んだ前記ＬＲＵ情報に前記識別情報が重複して存在するエラーが発生している場合に、前記ＬＲＵ制御候補選択手段により前記ＬＲＵ制御する候補の選択に用いられる前記ＬＲＵ情報の代替の情報として、複数のエントリにそれぞれ対応する各識別情報が重複することなく含まれた更新情報を記憶する更新情報記憶手段とを備え、前記ＬＲＵ情報更新手段は、前記ＬＲＵ情報記憶手段から読込まれた前記ＬＲＵ情報に前記識別情報が重複して存在するエラーが発生している旨を前記ＬＲＵ制御候補選択手段から受け付けた場合には、前記更新情報記憶手段から前記更新情報を読み込んで、当該読込んだ更新情報に含まれる各識別情報の内、前記使用されたエントリの識別情報を最終使用時の最も新しいエントリであることを示す位置に移動させてから、前記ＬＲＵ情報記憶手段に書き込むことで前記ＬＲＵ情報を更新することを特徴とする。
また、本発明は、記憶装置に備えられた複数のエントリからＬＲＵ制御するエントリを選択する処理をコンピュータに実行させるＬＲＵ制御プログラムにおいて、前記コンピュータに、前記複数のエントリの中のいずれかのエントリが使用された場合に、前記複数のエントリのそれぞれを識別する識別情報がエントリの最終使用時の古い順に書き込まれたＬＲＵ情報を記憶するＬＲＵ情報記憶手段から当該ＬＲＵ情報を読込んで、当該読込んだＬＲＵ情報を構成する各識別情報の内、前記使用されたエントリの識別情報を最終使用時の最も新しいエントリであることを示す位置に移動させることにより、前記ＬＲＵ情報を更新するＬＲＵ情報更新手順と、前記ＬＲＵ情報記憶手段から読込んだ前記ＬＲＵ情報と、ＬＲＵ制御する候補として選択可能であるか否かを示す情報を前記識別情報にそれぞれ対応付けて選択可否情報として記憶する選択可否情報記憶手段から読込んだ当該選択可否情報とを用いて、前記複数のエントリの内、選択可能であることを示す情報に対応付けられたエントリの中からＬＲＵ制御する候補を選択するＬＲＵ制御候補選択手順と、を実行させ、前記ＬＲＵ情報更新手順は、前記ＬＲＵ情報記憶手段から読込まれた前記ＬＲＵ情報に前記識別情報が重複して存在するエラーが発生している旨を前記ＬＲＵ制御候補選択手順から受け付けた場合に、前記ＬＲＵ情報の代替の情報として、複数のエントリにそれぞれ対応する各識別情報が重複することなく含まれた更新情報を記憶する更新情報記憶手段から当該更新情報を読込んで、当該読込んだ更新情報に含まれる識別情報の内、前記使用されたエントリの識別情報を最終使用時の最も新しいエントリであることを示す位置に移動させてから、前記ＬＲＵ情報記憶手段に書き込むことで前記ＬＲＵ情報を更新することを特徴とする。
請求項１または５の発明によれば、複数のエントリのそれぞれを識別する識別情報（例えば、エントリごとに一意に付与されたＩＤなど）を最終使用時が古い順に並べてＬＲＵ情報として記憶し、複数のエントリの中のいずれかのエントリが使用された場合に、各識別情報の中から当該使用されたエントリの識別情報を取り出すとともに最後尾に移動させてＬＲＵ情報を更新し、記憶しているＬＲＵ情報を参照して、複数のエントリの中からＬＲＵ制御する候補を選択するので、対象エントリ数が多い場合のＬＲＵ制御に必要なビット数を抑えるとともに、完全なＬＲＵ制御を実現することが可能となる。
また、請求項２の発明によれば、このＬＲＵ制御装置は、ＬＲＵ制御する候補として選択可能であるか否かを示す情報を複数のエントリの各識別情報にそれぞれ対応付けて選択可否情報として記憶し、記憶している選択可否情報をさらに参照して、選択可能なエントリの中からＬＲＵ制御する候補を選択するので、使用不可のエントリの選択の仕方によってＬＲＵ制御の結果に偏りが生じることを防止することができ、完全なＬＲＵ制御を実現することが可能となる。
また、請求項３の発明によれば、このＬＲＵ制御装置は、記憶している各識別情報の全てが、選択不可能であることを示す情報にそれぞれ対応付けられている場合（例えば、ＬＲＵ情報として不整合な情報が読み出されてしまうエラーが発生した場合）には、選択可能であることを示す情報に対応付けられたエントリのいずれかをＬＲＵ制御する候補として選択するので、例えば、フリップフロップやラッチを用いてＬＲＵ情報を構成した場合と比較して、ＲＡＭを用いてＬＲＵ情報を構成した場合に発生しやすいＬＲＵ情報の参照エラーに対処することができ、デバイスにとらわれない完全なＬＲＵ制御が可能となる。
また、請求項４の発明によれば、このＬＲＵ制御装置は、記憶している各識別情報の全てが、選択不可能であることを示す情報にそれぞれ対応付けられている場合（例えば、ＬＲＵ情報として不整合な情報が読み出されてしまうエラーが発生した場合）には、選択可能なエントリの識別情報（例えば、初期パターン）でＬＲＵ情報を更新するので、ＬＲＵ情報を正しく更新することで次回読み出したときにエントリを選択できない事態を防止することができ、完全なＬＲＵ制御が可能となる。
以下に添付図面を参照して、この発明に係るＬＲＵ制御装置およびＬＲＵ制御プログラムの実施例を詳細に説明する。なお、以下では、実施例１に係るＬＲＵ制御装置を説明した後に、この発明に含まれる他の実施例を説明する。
以下の実施例１では、実施例１に係るＬＲＵ制御装置の概要および特徴、ＬＲＵ制御装置の構成および処理の流れを順に説明し、最後に実施例１による効果を説明する。
［概要および特徴（実施例１）］
まず最初に、図１を用いて、実施例１に係るＬＲＵ装置の概要および特徴を説明する。
図１は、実施例１に係るＬＲＵ制御装置の概要を説明するための図である。同図に示すように、実施例１に係るＬＲＵ制御装置は、記憶装置（例えば、メインメモリやキャッシュメモリ、ＲＡＭなど）に備えられた複数のエントリからＬＲＵ制御する（Ｌｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ、つまり、最終使用時の最も古いエントリ内のデータを追い出す）エントリを選択することを概要とするが、対象エントリ数が多い場合のＬＲＵ制御に必要なビット数を抑えるとともに、完全なＬＲＵ制御を実現する点に主たる特徴がある。
この主たる特徴について具体的に説明すると、実施例１に係るＬＲＵ制御装置は、複数のエントリのそれぞれを識別する識別情報（例えば、エントリごとに一意に付与されたＩＤなど）を記憶している。この識別情報は、例えば、図１の（１）に例示するように、エントリの識別情報（例えば、ＩＤ）を最終使用時が古い順に並べて記憶することでＬＲＵ情報を構成し、一番左側の位置に格納されている格納データ０が最終使用時の最も古い（つまり、ＬＲＵ）エントリのＩＤを示し、一番右側の位置に格納されている格納データＮが最終使用時の最も新しい（つまり、ＭＲＵ：Ｍｏｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ）エントリのＩＤを示す。
そして、実施例１に係るＬＲＵ制御装置は、ＬＲＵ情報を参照して、ＬＲＵ情報の中から最終使用時の最も古いエントリのＩＤである格納データ０に基づいて、格納データ０に対応するエントリ（例えば、エントリ１）をＬＲＵ制御する候補として選択する。
また、実施例１に係るＬＲＵ制御装置は、エントリの使用に応じてＬＲＵ情報を更新することで、最終使用時の最も古いエントリを常に把握できるようにＬＲＵ情報を構成する。具体的には、例えば、アクセス要求に対応するデータを格納したエントリの識別情報である格納データ１がＬＲＵ情報の中に存在し、ＬＲＵ情報に更新の必要がある場合には、実施例１に係るＬＲＵ制御装置は、まず、ＬＲＵ情報の中から格納データ１を取り出す（図１の（２）参照）。次に、実施例１に係るＬＲＵ制御装置は、格納データ１よりも最終使用時の新しいエントリのＩＤを示す格納データ２から格納データＮまでを左にシフトするとともに、シフトによって生成されたＭＲＵの位置に格納データ１を移動させる（図１の（３）参照）。以上で、実施例１に係るＬＲＵ制御装置は、ＬＲＵ情報の更新を完了する（図１の（４）参照）。
このようなことから、実施例１に係るＬＲＵ制御装置は、上述した主たる特徴の如く、対象エントリ数が多い場合のＬＲＵ制御に必要なビット数を抑えるとともに、完全なＬＲＵ制御を実現することが可能となる。
［ＬＲＵ制御装置の構成（実施例１）］
次に、図２を用いて、実施例１に係るＬＲＵ制御装置の構成を説明する。図２は、実施例１に係るＬＲＵ制御装置の構成を示すブロック図である。なお、同図においては、実施例１に係るＬＲＵ制御装置を実現するうえで必要となる処理部のみを示しており、その他の処理部の記載については省略している。
同図に示すように、実施例１に係るＬＲＵ制御装置１０は、入出力制御部１１と、記憶部１２と、制御部１３とから構成される。このうち、入出力制御部１１は、各種の情報の入出力を制御する入出力制御手段であり、例えば、使用エントリ（更新にかかるエントリ）の識別情報（例えば、ＩＤ）の入力や、後述するＬＲＵ制御選択部１３ｂによりＬＲＵ制御候補として選択されたエントリの識別情報（例えば、ＩＤ）の外部モジュールへの出力を制御する。
記憶部１２は、制御部１３による各種処理に必要なデータおよびプログラムを格納する格納手段（記憶手段）であり、特に本発明に密接に関連するものとしては、ＬＲＵ情報記憶部１２ａを備える。このＬＲＵ情報記憶部１２ａは、例えば、１６のエントリでＬＲＵ情報を構成する場合には、図３に例示するように、ＬＲＵ制御の候補となる１６の対象エントリの識別情報（例えば、ＩＤ）を最終使用時の古い順に１番目候補から１６番目候補まで４ビットでエンコード（例えば、００００〜１１１１）した状態で記憶して構成される。
制御部１３は、所定の制御プログラム、各種の処理手順などを規定したプログラムおよび所要データを格納するための内部メモリを有し、これらによって種々の処理を実行する処理部であり、特に本発明に密接に関連するものとしては、ＬＲＵ情報格納制御部１３ａと、ＬＲＵ候補選択部１３ｂと、ＬＲＵ情報更新部１３ｃとを備える。
このうち、ＬＲＵ情報格納制御部１３ａは、ＬＲＵ情報記憶部１２ａにＬＲＵ情報を格納する制御部であり、具体的には、例えば、入出力制御部１１から受け付けた使用エントリ（更新にかかるエントリ）のの識別情報（例えば、ＩＤ）をＬＲＵ情報記憶部１２ａに備えられた所定の格納位置に格納する。
ＬＲＵ候補選択部１３ｂは、ＬＲＵ制御する候補を選択する処理部であり、具体的には、ＬＲＵ情報記憶部１２ａから読み出したＬＲＵ情報の中に、アクセス要求に対応するデータを格納したエントリの識別情報（例えば、ＩＤ）が存在しない場合には、最終使用時の最も古いエントリの識別情報（例えば、ＩＤ）に対応するエントリをＬＲＵ制御する候補として選択する。そして、ＬＲＵ候補選択部１３ｂは、ＬＲＵ制御する候補として選択したエントリの識別情報（例えば、ＩＤ）を、入出力制御部１１を介して、例えば、外部モジュールなどに出力する。
ＬＲＵ情報更新部１３ｃは、ＬＲＵ情報記憶部１２ａに記憶されているＬＲＵ情報を更新する処理部であり、具体的には、アクセス要求に対応するデータを格納したエントリの識別情報（例えば、ＩＤ）がＬＲＵ情報の中にある場合には、ＬＲＵ情報の更新を行う。例えば、図５に例示するように、アクセス要求に対応するデータを格納したエントリ２の識別情報がＬＲＵ情報の中に存在する場合には、ＬＲＵ情報記憶部１２ａに記憶されているＬＲＵ情報の任意のインデックス（例えば、Ｚ）における２ｎｄの格納場所からエントリ２の識別情報（例えば、０からＦまでの１６進数で表わされている情報、図４参照）を取り出して、３ｒｄから１６ｔｈの格納場所に格納されているデータ（例えば、各エントリのＩＤ）を順次左側へシフトし、空いた１６ｔｈの格納場所へ２ｎｄの格納場所から取り出したエントリ２に対応するエントリの識別情報を格納してＬＲＵ情報を更新する（図５の（ａ）および（ｂ）参照）。
［ＬＲＵ制御装置による処理（実施例１）］
次に、図６を用いて、実施例１に係るＬＲＵ制御装置による処理を説明する。図６は、実施例１に係るＬＲＵ制御装置の処理の流れを示すフローチャートである。同図に示すように、所定のデータに対してユーザなどからアクセス要求があると（ステップＳ６０１肯定）、ＬＲＵ制御装置１０のＬＲＵ候補選択部１３ｂは、ＬＲＵ情報記憶部１２ａからＬＲＵ情報を読み出す（ステップＳ６０２）。
そして、ＬＲＵ情報に更新の必要がある場合には（Ｓ６０３否定）、ＬＲＵ情報更新部１３ｃは、ＬＲＵ情報の更新を行う（ステップＳ６０４）。具体的には、ＬＲＵ情報更新部１３ｃは、例えば、アクセス要求に対応するデータを格納したエントリ２の識別情報（例えば、ＩＤ）がＬＲＵ情報の中にある場合には、ＬＲＵ情報記憶部１２ａに記憶されているＬＲＵ情報の任意のインデックス（例えば、Ｚ）における２ｎｄの格納場所からエントリ２に対応するエントリの識別情報（例えば、０からＦまでの１６進数で表わされている情報、図４参照）を取り出して、３ｒｄから１６ｔｈの格納場所に格納されているデータ（例えば、各エントリのＩＤ）を順次左側へシフトし、空いた１６ｔｈの格納場所へ２ｎｄの格納場所から取り出したエントリ２に対応するエントリの識別情報を格納してＬＲＵ情報を更新する（図５の（ａ）および（ｂ）参照）。
一方、ＬＲＵ情報に更新の必要がない場合（すなわち、アクセス要求に対応するデータを格納したエントリの識別情報（例えば、ＩＤ）がＬＲＵ情報の中にない場合）には（Ｓ６０３否定）、ＬＲＵ候補選択部１３ｂは、ＬＲＵ情報の中から最終使用時の最も古いエントリをＬＲＵ制御する候補として選択する（ステップＳ６０５）。続いて、ＬＲＵ候補選択部１３ｂは、ＬＲＵ制御する候補として選択したエントリの識別情報を、入出力制御部１１を介して、例えば、外部モジュールなどに出力する（ステップＳ６０６）。
［実施例１の効果］
上述してきたように、実施例１によれば、このＬＲＵ制御装置は、複数のエントリのそれぞれを識別する識別情報（例えば、エントリごとに一意に付与されたＩＤなど）を最終使用時が古い順に並べてＬＲＵ情報として記憶し、複数のエントリの中のいずれかのエントリが使用された場合に、各識別情報の中から当該使用されたエントリの識別情報を取り出すとともに最後尾に移動させてＬＲＵ情報を更新し、記憶しているＬＲＵ情報を参照して、複数のエントリの中からＬＲＵ制御する候補を選択するので、対象エントリ数が多い場合のＬＲＵ制御に必要なビット数を抑えるとともに、完全なＬＲＵ制御を実現することが可能となる。
ところで、上記の実施例１では、ＬＲＵ情報を参照して、ＬＲＵ制御する候補を選択する場合を説明したが、本発明はこれに限定されるものではなく、ＬＲＵ制御する候補として選択可能であるか否かの情報を複数のエントリにそれぞれ対応付けて記憶し、ＬＲＵ情報の中から選択可能なエントリをＬＲＵ制御する候補として選択するようにしてもよい。そこで、以下では、ＬＲＵ情報の中から選択可能なエントリをＬＲＵ制御する候補として選択する場合を実施例２として説明する。
なお、以下では、実施例２に係るＬＲＵ制御装置の構成および処理の流れを説明した後に、実施例２による効果を説明する。
［ＬＲＵ制御装置の構成（実施例２）］
まず最初に、図７を用いて、実施例２に係るＬＲＵ制御装置の構成を説明する。なお、実施例２に係るＬＲＵ制御装置は、実施例１に係るＬＲＵ制御装置と基本的に同様の構成であるが、以下に説明する点が異なる。
ＬＲＵ制御装置２０の選択可否情報記憶部２２ｂは、ＬＲＵ情報記憶部２２ａに記憶されているＬＲＵ情報の中からＬＲＵ制御する候補として選択可能であるか否かを示す情報を記憶する記憶手段であり、例えば、図８に例示するように、選択可能であるとする情報（例えば、０）や選択不可能であるとする情報（例えば、１）を各エントリＩＤ（例えば、０からＦの１６進数）にそれぞれ対応付けて記憶して構成される。
ＬＲＵ制御装置２０のＬＲＵ候補予備選択部２３ｃは、ＬＲＵ候補選択部２３ｂにより選択されたＬＲＵ制御の候補が選択可能であるか否かを判別する処理部であり、具体的には、選択可否情報記憶部２２ｂから選択可否情報を読み出して、ＬＲＵ候補選択部２３ｂにより選択されたエントリがＬＲＵ制御の候補として選択可能であるかどうか判定し、判定結果をＬＲＵ候補選択部２３ｂに対して出力する。
ＬＲＵ制御装置２０のＬＲＵ候補選択部２３ｂは、ＬＲＵ候補予備選択部２３ｃから選択可能である旨の判定結果を受け付けた場合には、選択したエントリをＬＲＵ制御の候補として最終的に選択する。一方、選択されたエントリが選択不可能である旨の判定結果を受け付けた場合には、ＬＲＵ候補選択部２３ｂは、読み出したＬＲＵ情報の中から次候補となるエントリを再選択する。具体的には、例えば、図４に示す１ｓｔの位置に格納されたエントリＣが選択不可能である場合には、２ｎｄの位置に格納されたエントリ２をＬＲＵ制御する次候補として選択する。
［ＬＲＵ制御装置の処理（実施例２）］
次に、図９を用いて、実施例２に係るＬＲＵ制御装置の処理を説明する。図９は、実施例２に係るＬＲＵ制御装置の処理の流れを示すフローチャートである。同図に示すように、所定のデータに対してユーザなどからリードアクセス要求があると（ステップＳ９０１肯定）、ＬＲＵ制御装置２０のＬＲＵ候補選択部２３ｂは、ＬＲＵ情報記憶部２２ａからＬＲＵ情報を読み出す（ステップＳ９０２）。
そして、ＬＲＵ情報に更新がある場合（すなわち、アクセス要求に対応するデータを格納したエントリの識別情報（例えば、ＩＤ）がＬＲＵ情報の中にある場合）には（Ｓ９０３）、ＬＲＵ情報更新部１３ｃは、上記の実施例１において説明したのと同様に、ＬＲＵ情報の更新を行う（ステップＳ９０４）。
一方、ＬＲＵ情報に更新がない場合（すなわち、アクセス要求に対応するデータを格納したエントリの識別情報（例えば、ＩＤ）がＬＲＵ情報の中にない場合）には（Ｓ９０３否定）、ＬＲＵ候補選択部１３ｂは、ＬＲＵ情報の中から最終使用時の最も古いエントリをＬＲＵ制御する候補として選択する（ステップＳ９０５）。
続いて、ＬＲＵ候補予備選択部２３ｃは選択可否情報を読み出す（ステップＳ９０６）。選択可否情報の読み出し後、ＬＲＵ候補予備選択部２３ｃは、ＬＲＵ候補選択部２３ｂにより選択されたエントリがＬＲＵ制御の候補として選択可能であるか否かを判定する（ステップＳ９０７）。判定の結果、その候補が選択可能である場合には（ステップＳ９０７肯定）、ＬＲＵ候補選択部２３ｂは、選択したエントリをＬＲＵ制御の候補として最終的に選択する。そして、ＬＲＵ候補選択部２３ｂは、ＬＲＵ制御する候補として最終的に選択したエントリを、入出力制御部１１を介して、例えば、外部モジュールなどに出力する（ステップＳ９０６）。
ここで、ステップＳ９０７の説明に戻ると、ＬＲＵ候補予備選択部２３ｃによる判定の結果、ＬＲＵ候補選択部２３ｂにより選択されたエントリがＬＲＵ制御の候補として選択不可能である場合には（ステップＳ９０７否定）、ＬＲＵ候補が決定されるまで上述したステップＳ９０５からステップＳ９０７に示す処理を繰り返し行う。
［実施例２の効果］
上述してきたように、実施例２によれば、このＬＲＵ制御装置は、ＬＲＵ制御する候補として選択可能であるか否かを示す情報を複数のエントリの各識別情報にそれぞれ対応付けて選択可否情報として記憶し、記憶している選択可否情報をさらに参照して、選択可能なエントリの中からＬＲＵ制御する候補を選択するので、使用不可のエントリの選択の仕方によってＬＲＵ制御の結果に偏りが生じることを防止することができ、完全なＬＲＵ制御を実現することが可能となる。
また、上記の実施例２において、ＬＲＵ候補選択部２３ｂによってＬＲＵ情報記憶部２２ａから読み出されたＬＲＵ情報に参照エラーが発生（例えば、ＬＲＵ情報として不整合な情報が読み出されてしまうエラーが発生）した場合には、ＬＲＵ候補予備選択部２３ｃは、選択可否情報の中から選択可能なエントリのいずれを選択するようにしてもよい。
例えば、図１２に示すように、ＬＲＵ候補選択部２３ｂによってＬＲＵ情報記憶部２２ａから読み出された情報に参照エラーが発生（一意に付与されているはずのエントリＩＤＣ、６、Ｆなどが重なって読み出されている）して、例えば、図８に示す選択可否情報を参照して、読み出したＬＲＵ情報の中のエントリがＬＲＵ制御する候補として全て選択不可能である場合には、ＬＲＵ候補予備選択部２３ｃは、選択可否情報の中から選択可能なエントリ（例えば、２、３，４など）のいずれかを選択する。
これにより、このＬＲＵ制御装置は、記憶している各識別情報の全てが、選択不可能であることを示す情報にそれぞれ対応付けられている場合（例えば、ＬＲＵ情報として不整合な情報が読み出されてしまうエラーが発生した場合）には、選択可能であることを示す情報に対応付けられたエントリのいずれかをＬＲＵ制御する候補として選択するので、例えば、フリップフロップやラッチを用いてＬＲＵ情報を構成した場合と比較して、ＲＡＭを用いてＬＲＵ情報を構成した場合に発生しやすいＬＲＵ情報の参照エラーに対処することができ、デバイスにとらわれない完全なＬＲＵ制御が可能となる。
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、本発明に含まれる他の実施例を説明する。
（１）ＬＲＵ情報の更新
上記の実施例２において、ＬＲＵ候補選択部２３ｂによってＬＲＵ情報記憶部２２ａから読み出されたＬＲＵ情報に参照エラーが発生（例えば、ＬＲＵ情報として不整合な情報が読み出されてしまうエラーが発生）した場合には、ＬＲＵ候補予備選択部２３ｃは、選択可否情報の中から選択可能なエントリのいずれを選択する場合を説明したが、本発明はこれに限定されるものではなく、ＬＲＵ情報内のエントリの識別情報（例えば、ＩＤ）を選択可能なエントリの識別情報で更新するようにしてもよい。そこで、以下では、図１０、図１１および図１３を用いて、ＬＲＵ情報内のエントリの識別情報を更新する場合を説明する。
図１０に示すように、ＬＲＵ制御装置３０は、上記の実施例において説明したＬＲＵ制御装置と基本的には同様の構成であるが、以下に説明する更新情報記憶部３２ｃ、ＬＲＵ候補選択部３３ｂおよびＬＲＵ情報更新部３３ｄが異なる。
ＬＲＵ制御装置３０の更新情報記憶部３２ｃは、ＬＲＵ情報更新部３３ｄにおいて利用される更新情報を記憶する手段であり、例えば、参照エラーが発生したＬＲＵ情報内のデータを更新するための情報として、選択可能なエントリを含んだ情報（例えば、全てのエントリＩＤを含んだ初期パタンなどの整合情報）を記憶して構成される。
ＬＲＵ制御装置３０のＬＲＵ候補選択部３３ｂは、ＬＲＵ情報記憶部３２ａから読み出したＬＲＵ情報の中に全てのエントリＩＤが含まれていない（例えば、図１１参照）場合には、参照エラーとして、ＬＲＵ情報更新部３３ｄにその旨の信号を出力する。
ＬＲＵ制御装置のＬＲＵ情報更新部３３ｃは、ＬＲＵ候補選択部３３ｂから参照エラーである旨の信号を受け付けると、更新情報記憶部３２ｃから更新情報を読み出し、例えば、エントリ７の使用にかかるＬＲＵ情報の更新がある場合には、その更新を反映した形で整合情報を生成し（図１３参照）、ＬＲＵ情報記憶部３２ａに書き込むことでＬＲＵ情報内のデータを更新する。
これにより、このＬＲＵ制御装置は、記憶している各識別情報の全てが、選択不可能であることを示す情報にそれぞれ対応付けられている場合（例えば、ＬＲＵ情報として不整合な情報が読み出されてしまうエラーが発生した場合）には、選択可能なエントリの識別情報（例えば、初期パターン）でＬＲＵ情報を更新するので、ＬＲＵ情報を正しく更新することで次回読み出したときにエントリを選択できない事態を防止することができ、完全なＬＲＵ制御が可能となる。
（２）装置構成等
また、図２、図７および図１０示した各ＬＲＵ制御装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各ＬＲＵ制御装置の分散・統合の具体的形態は図示のものに限られず、例えば、ＬＲＵ制御装置１０のＬＲＵ情報格納制御部１３ａとＬＲＵ候補選択部１３ｂとを統合し、ＬＲＵ制御装置２０のＬＲＵ候補選択部２３ｂとＬＲＵ候補予備選択部２３ｃとを統合し、ＬＲＵ制御装置３０のＬＲＵ情報記憶部３２ａと選択可否情報記憶部３２ｂとを統合するなど、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、各ＬＲＵ制御装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
（３）ＬＲＵ制御プログラム
ところで、上記の実施例で説明した各種の処理は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することができる。そこで、以下では、図１４を用いて、上記の実施例１で説明したＬＲＵ制御装置１０の処理（ＬＲＵ制御処理）と同様の機能を有するＬＲＵ制御プログラムを実行するコンピュータの一例を説明する。図１４は、ＬＲＵ制御プログラムを実行するコンピュータを示す図である。
同図に示すように、ＬＲＵ制御装置であるコンピュータ４０は、入出力制御部４１と、ＨＤＤ４２と、ＲＡＭ４３と、ＲＯＭ４４と、ＣＰＵ４５とを所定のバス５０で接続して構成される。ここで、入出力制御部４１は、図２に示した入出力制御部１１に対応する。
まず、ＲＯＭ４４には、上記の実施例１に示したＬＲＵ制御装置１０と同様の機能を発揮するＬＲＵ制御プログラム、つまり、図１４に示すように、ＬＲＵ情報格納制御プログラム４４ａ、ＬＲＵ候補選択プログラム４４ｂおよびＬＲＵ情報更新プログラム４４ｃがあらかじめ記憶されている。なお、これらのプログラム４４ａ、４４ｂおよび４４ｃについては、図２に示したＬＲＵ制御装置１０の各構成要素と同様、適宜統合または分散してもよい。
そして、ＣＰＵ４５が、これらのプログラム４４ａ、４４ｂおよび４４ｃをＲＯＭ４４から読み出して実行することで、図１４に示すように、各プログラム４４ａ、４４ｂおよび４４ｃは、ＬＲＵ情報格納制御プロセス４５ａ、ＬＲＵ候補選択プロセス４５ｂおよびＬＲＵ情報更新プロセス４５ｃとして機能するようになる。なお、各プロセス４５ａ、４５ｂおよび４５ｃは、図２に示したＬＲＵ制御装置１０のＬＲＵ情報格納制御部１３ａ、ＬＲＵ候補選択部１３ｂおよびＬＲＵ情報更新部１３ｃにそれぞれ対応する。
また、ＨＤＤ４２には、図１４に示すように、ＬＲＵ情報テーブル４２ａが設けられる。このＬＲＵ情報テーブル４２ａは、図２に示したＬＲＵ制御装置１０のＬＲＵ情報記憶部１２ａに対応する。そして、ＣＰＵ４５は、ＬＲＵ情報テーブル４２ａからＬＲＵ情報データ４３ａを読み出してＲＡＭ４３に格納し、ＲＡＭ４３に格納されたＬＲＵ情報データ４３ａに基づいてＬＲＵ制御処理を実行する。
なお、上記した各プログラム４４ａ、４４ｂおよび４４ｃは、必ずしも最初からＲＯＭ４４に記憶させておく必要はなく、例えば、コンピュータ４０に挿入されるフレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＭＯディスク、ＤＶＤディスク、光磁気ディスク、ＩＣカードなどの「可搬用の物理媒体」、または、コンピュータ４０の内外に備えられるＨＤＤなどの「固定用の物理媒体」、さらには、公衆回線、インターネット、ＬＡＮ、ＷＡＮなどを介してコンピュータ４０に接続される「他のコンピュータ（またはサーバ）」などに各プログラムを記憶させておき、コンピュータ４０がこれらから各プログラムを読み出して実行するようにしてもよい。
以上のように、本発明に係るＬＲＵ制御装置およびＬＲＵ制御プログラムは、記憶装置に備えられた複数のエントリからＬＲＵ制御するエントリを選択する場合に有用であり、特に、対象エントリ数が多い場合のＬＲＵ制御に必要なビット数を抑えるとともに、完全なＬＲＵ制御を実現することに適する。
図１は、実施例１に係るＬＲＵ制御装置の概要を説明するための図である。 図２は、実施例１に係るＬＲＵ制御装置の構成を示すブロック図である。 図３は、１６エントリＬＲＵの構成例を示す図である。 図４は、任意のインデックスのＬＲＵ情報の例を示す図である。 図５は、更新によるＬＲＵ情報の遷移を示す図である。 図６は、実施例１に係るＬＲＵ制御装置の処理の流れを示すフローチャートである。 図７は、実施例２に係るＬＲＵ制御装置の構成を示すブロック図である。 図８は、選択可否情報の例を示す図である。 図９は、実施例２に係るＬＲＵ制御装置の処理の流れを示すフローチャートである。 図１０は、実施例３に係るＬＲＵ制御装置の構成を示すブロック図である。 図１１は、エラーしたＬＲＵ情報の例を示す図である。 図１２は、エラーしたＬＲＵ情報の例を示す図である。 図１３は、ＬＲＵ情報更新部で生成される整合情報の例を示す図である。 図１４は、ＬＲＵ制御プログラムを実行するコンピュータを示す図である。 図１５は、従来技術の４エントリＬＲＵの例を示す図である。 図１６は、従来技術によるＬＲＵエントリの求め方を示す図である。 図１７は、１６エントリの２段疑似ＬＲＵの例を示す図である。
符号の説明
１０ ＬＲＵ制御装置
１１ 入出力制御部
１２ 記憶部
１２ａ ＬＲＵ情報記憶部
１３ 制御部
１３ａ ＬＲＵ情報格納制御部
１３ｂ ＬＲＵ候補選択部
１３ｃ ＬＲＵ情報更新部
２０ ＬＲＵ制御装置
２１ 入出力制御部
２２ 記憶部
２２ａ ＬＲＵ情報記憶部
２２ｂ 選択可否情報記憶部
２３ 制御部
２３ａ ＬＲＵ情報格納制御部
２３ｂ ＬＲＵ候補選択部
２３ｃ ＬＲＵ候補予備選択部
２３ｄ ＬＲＵ情報更新部
３０ ＬＲＵ制御装置
３１ 入出力制御部
３２ 記憶部
３２ａ ＬＲＵ情報記憶部
３２ｂ 選択可否情報記憶部
３２ｃ 更新情報記憶部
３３ 制御部
３３ａ ＬＲＵ情報格納制御部
３３ｂ ＬＲＵ候補選択部
３３ｃ ＬＲＵ候補予備選択部
３３ｄ ＬＲＵ情報更新部
４０ コンピュータ
４１ 入出力制御部
４２ ＨＤＤ（Hard disk drive）
４３ ＲＡＭ（Random access memory）
４４ ＲＯＭ（Read only memory）
４５ ＣＰＵ（Central processing unit）
５０ バス

Claims (2)

  1. 記憶装置に備えられた複数のエントリからＬＲＵ制御するエントリを選択するＬＲＵ制御装置において、
    前記複数のエントリのそれぞれを識別する識別情報がエントリの最終使用時の古い順に書き込まれたＬＲＵ情報を記憶するＬＲＵ情報記憶手段と、
    ＬＲＵ制御する候補として選択可能であるか否かを示す情報を前記識別情報にそれぞれ対応付けて選択可否情報として記憶する選択可否情報記憶手段と、
    前記複数のエントリの中のいずれかのエントリが使用された場合に、前記ＬＲＵ情報記憶手段から前記ＬＲＵ情報を読み込んで、当該読み込んだＬＲＵ情報に含まれる各識別情報の内、前記使用されたエントリの識別情報を最終使用時の最も新しいエントリであることを示す位置に移動させることにより、前記ＬＲＵ情報を更新するＬＲＵ情報更新手段と、
    前記ＬＲＵ情報記憶手段から読込んだ前記ＬＲＵ情報と、前記選択可否情報記憶手段から読込んだ選択可否情報とを用いて、前記複数のエントリの内、選択可能であることを示す情報に対応付けられたエントリの中からＬＲＵ制御する候補を選択するＬＲＵ制御候補選択手段と、
    前記ＬＲＵ情報記憶手段から読込んだ前記ＬＲＵ情報に前記識別情報が重複して存在するエラーが発生している場合に、前記ＬＲＵ制御候補選択手段により前記ＬＲＵ制御する候補の選択に用いられる前記ＬＲＵ情報の代替の情報として、複数のエントリにそれぞれ対応する各識別情報が重複することなく含まれた更新情報を記憶する更新情報記憶手段と
    を備え、
    前記ＬＲＵ情報更新手段は、前記ＬＲＵ情報記憶手段から読込まれた前記ＬＲＵ情報に前記識別情報が重複して存在するエラーが発生している旨を前記ＬＲＵ制御候補選択手段から受け付けた場合には、前記更新情報記憶手段から前記更新情報を読み込んで、当該読込んだ更新情報に含まれる各識別情報の内、前記使用されたエントリの識別情報を最終使用時の最も新しいエントリであることを示す位置に移動させてから、前記ＬＲＵ情報記憶手段に書き込むことで前記ＬＲＵ情報を更新することを特徴とするＬＲＵ制御装置。
  2. 記憶装置に備えられた複数のエントリからＬＲＵ制御するエントリを選択する処理をコンピュータに実行させるＬＲＵ制御プログラムにおいて、
    前記コンピュータに、
    前記複数のエントリの中のいずれかのエントリが使用された場合に、前記複数のエントリのそれぞれを識別する識別情報がエントリの最終使用時の古い順に書き込まれたＬＲＵ情報を記憶するＬＲＵ情報記憶手段から当該ＬＲＵ情報を読込んで、当該読込んだＬＲＵ情報を構成する各識別情報の内、前記使用されたエントリの識別情報を最終使用時の最も新しいエントリであることを示す位置に移動させることにより、前記ＬＲＵ情報を更新するＬＲＵ情報更新手順と、
    前記ＬＲＵ情報記憶手段から読込んだ前記ＬＲＵ情報と、ＬＲＵ制御する候補として選択可能であるか否かを示す情報を前記識別情報にそれぞれ対応付けて選択可否情報として記憶する選択可否情報記憶手段から読込んだ当該選択可否情報とを用いて、前記複数のエントリの内、選択可能であることを示す情報に対応付けられたエントリの中からＬＲＵ制御する候補を選択するＬＲＵ制御候補選択手順と、
    を実行させ、
    前記ＬＲＵ情報更新手順は、前記ＬＲＵ情報記憶手段から読込まれた前記ＬＲＵ情報に前記識別情報が重複して存在するエラーが発生している旨を前記ＬＲＵ制御候補選択手順から受け付けた場合に、前記ＬＲＵ情報の代替の情報として、複数のエントリにそれぞれ対応する各識別情報が重複することなく含まれた更新情報を記憶する更新情報記憶手段から当該更新情報を読込んで、当該読込んだ更新情報に含まれる識別情報の内、前記使用されたエントリの識別情報を最終使用時の最も新しいエントリであることを示す位置に移動させてから、前記ＬＲＵ情報記憶手段に書き込むことで前記ＬＲＵ情報を更新することを特徴とするＬＲＵ制御プログラム。
JP2008501578A 2006-02-27 2006-02-27 Ｌｒｕ制御装置およびｌｒｕ制御プログラム Expired - Fee Related JP4369524B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/303620 WO2007097028A1 (ja) 2006-02-27 2006-02-27 Ｌｒｕ制御装置、ｌｒｕ制御方法およびｌｒｕ制御プログラム

Publications (2)

Publication Number Publication Date
JPWO2007097028A1 JPWO2007097028A1 (ja) 2009-07-09
JP4369524B2 true JP4369524B2 (ja) 2009-11-25

Family

ID=38437087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008501578A Expired - Fee Related JP4369524B2 (ja) 2006-02-27 2006-02-27 Ｌｒｕ制御装置およびｌｒｕ制御プログラム

Country Status (4)

Country Link
US (1) US8065496B2 (ja)
EP (1) EP1990732A4 (ja)
JP (1) JP4369524B2 (ja)
WO (1) WO2007097028A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5534912B2 (ja) * 2010-04-13 2014-07-02 三菱電機株式会社 データ記憶装置
US8468536B2 (en) * 2010-06-24 2013-06-18 International Business Machines Corporation Multiple level linked LRU priority
JP5627521B2 (ja) * 2011-03-24 2014-11-19 株式会社東芝 キャッシュシステムおよび処理装置
US10635806B2 (en) * 2017-05-04 2020-04-28 Crowdstrike, Inc. Least recently used (LRU)-based event suppression
US10838659B2 (en) 2019-02-08 2020-11-17 International Business Machines Corporation Controlling write access to a memory structure based on write request priority

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6049950B2 (ja) * 1981-08-27 1985-11-06 富士通株式会社 Ｌｒｕエラ−処理方式
JP2541528B2 (ja) 1986-12-26 1996-10-09 日本電気株式会社 Ｌｒｕエラ−処理方式
JPH01154265A (ja) 1987-12-10 1989-06-16 Fujitsu Ltd キャシュ更新障害監視回路
JPH01314359A (ja) * 1988-06-14 1989-12-19 Mitsubishi Electric Corp 最優劣決定回路
US5140690A (en) * 1988-06-14 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Least-recently-used circuit
JPH0264832A (ja) 1988-08-31 1990-03-05 Nec Corp ディスク・キャッシュ・メモリ管理装置
US5249286A (en) * 1990-05-29 1993-09-28 National Semiconductor Corporation Selectively locking memory locations within a microprocessor's on-chip cache
US5353425A (en) * 1992-04-29 1994-10-04 Sun Microsystems, Inc. Methods and apparatus for implementing a pseudo-LRU cache memory replacement scheme with a locking feature
EP0624844A2 (en) * 1993-05-11 1994-11-17 International Business Machines Corporation Fully integrated cache architecture
JPH09288617A (ja) 1996-04-19 1997-11-04 Nec Corp Ｌｒｕ制御方式
US6134636A (en) * 1997-12-31 2000-10-17 Intel Corporation Method and apparatus for storing data in a memory array
US6202129B1 (en) * 1998-03-31 2001-03-13 Intel Corporation Shared cache structure for temporal and non-temporal information using indicative bits
JP3279253B2 (ja) 1998-05-27 2002-04-30 日本電気株式会社 キャッシュページの管理方法およびキャッシュページの管理プログラムを記憶した媒体
US6490666B1 (en) * 1999-08-20 2002-12-03 Microsoft Corporation Buffering data in a hierarchical data storage environment
JP2003131946A (ja) * 2001-10-19 2003-05-09 Nec Corp キャッシュメモリ制御装置及び方法
US20070118695A1 (en) * 2005-11-18 2007-05-24 International Business Machines Corporation Decoupling storage controller cache read replacement from write retirement

Also Published As

Publication number Publication date
WO2007097028A1 (ja) 2007-08-30
EP1990732A1 (en) 2008-11-12
JPWO2007097028A1 (ja) 2009-07-09
EP1990732A4 (en) 2009-09-02
US20080320256A1 (en) 2008-12-25
US8065496B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
US8583872B2 (en) Cache memory having sector function
CN101587447B (zh) 基于预测的事务执行***和方法
US8832159B2 (en) Systems and methods for asynchronous schema changes
CN101183322B (zh) 延迟日志生成的方法及其设备
JP5211514B2 (ja) 更新装置、更新方法および更新プログラム
JP4369524B2 (ja) Ｌｒｕ制御装置およびｌｒｕ制御プログラム
TWI533201B (zh) 縮減交易回復的快取控制
JP2001507845A (ja) キャッシュメモリにおけるプリフェッチ管理
CN100361064C (zh) 写入过程管理方法和***
JP2008107983A (ja) キャッシュメモリ
JP5108252B2 (ja) インデクス更新方法及びそのシステム
JPWO2005050454A1 (ja) キャッシュメモリおよびその制御方法
JP5186270B2 (ja) データベースのキャッシュシステム
CN112035493A (zh) 用户属性数据的更新方法、装置、服务器和存储介质
JP4369523B2 (ja) 縮退制御装置
CN107391041A (zh) 一种数据访问方法及装置
JP2002278752A (ja) 命令の実行結果予測装置
JP2007272681A (ja) キャッシュメモリ装置及びそのキャッシュラインの入れ替え方法
US20070226274A1 (en) Database device, and computer product
JP2006343928A (ja) 情報処理装置およびプログラム
US7457919B2 (en) Method for memory page management
US7376797B2 (en) Cache memory system and method using reference bits
US11625386B2 (en) Fast skip list purge
JP2845762B2 (ja) 階層バッファメモリ装置
JP2022545859A (ja) ランダムアクセシング

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090827

R150 Certificate of patent or registration of utility model

Ref document number: 4369524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees