JP4368543B2 - メッキ方法およびメッキ装置 - Google Patents
メッキ方法およびメッキ装置 Download PDFInfo
- Publication number
- JP4368543B2 JP4368543B2 JP2001225127A JP2001225127A JP4368543B2 JP 4368543 B2 JP4368543 B2 JP 4368543B2 JP 2001225127 A JP2001225127 A JP 2001225127A JP 2001225127 A JP2001225127 A JP 2001225127A JP 4368543 B2 JP4368543 B2 JP 4368543B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- substrate
- plated
- shielding plate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007747 plating Methods 0.000 title claims description 194
- 238000000034 method Methods 0.000 title claims description 80
- 239000000758 substrate Substances 0.000 claims description 183
- 239000004065 semiconductor Substances 0.000 claims description 101
- 238000009713 electroplating Methods 0.000 claims description 34
- 239000010408 film Substances 0.000 description 27
- 239000010931 gold Substances 0.000 description 20
- 239000002184 metal Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 14
- 229910052737 gold Inorganic materials 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 238000012544 monitoring process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010953 base metal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003756 stirring Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/008—Current shielding devices
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Electrochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、電界メッキ法を適用したメッキ方法およびメッキ装置に関するものであり、特に、被メッキ材において均一なメッキ厚を得るためのメッキ方法およびメッキ装置に関するものである。
【0002】
【従来の技術】
近年、携帯情報端末などの電子機器において小型軽量化が進んでおり、それに呼応して、これらの電子機器に組み込まれる半導体集積回路自体にも、小型軽量化や高密度実装化が求められている。
【0003】
半導体集積回路等(以下、半導体装置と称する)の小型化および高密度実装化を達成する有力な方法として、実装用の突起電極(所謂バンプ電極)を用いる方法が広く用いられている。この方法では、半導体装置表面の所定の位置に、メッキ技術を応用して金(Au)によるバンプ電極を形成し、このバンプ電極を利用して半導体装置を実装基板に直接実装するようになっている。
【0004】
バンプ電極の形成は、先ず半導体装置が多数組み込まれた半導体基板の表面にフォトレジストを塗布し、バンプ電極を形成させるべき箇所のフォトレジスト膜を開口して、該半導体基板において予め堆積させておいた下地金属膜を露出させる。次いで、半導体基板をメッキ液に浸たし、フォトレジスト膜の開口部分において露出した下地金属膜上に、メッキ技術を用いてメッキ金属、例えば金(Au)を析出させ、バンプ電極を形成する。
【0005】
メッキ法には、電解メッキ法と無電解メッキ法との2つの方法があるが、バンプ電極の形成には、通常電解メッキ法が用いられている。電解メッキ法は、メッキをすべき基板を陰極電極に接続し、基板と陽極電極とを対向させてメッキ液中に浸漬し、所定の直流電圧を印加して基板上の所定の位置にメッキ金属を析出させる方法であるが、無電解メッキ法に比べてメッキの成長速度が格段に早く、また下地金属とメッキ液との組合わせの自由度が大きいこと等により、バンプ電極に必要な数十μmの厚みのメッキ層を容易に形成することができる。
【0006】
また、上述のように、バンプ電極を用いて半導体装置を実装基板に実装する方法では、バンプ電極と実装基板との接続強度の確保や、接続に係る実装基板の信頼性の確保のために、半導体装置の表面に形成されるバンプ電極の高さ、つまりメッキの厚さが、半導体装置内はもとより、半導体基板内で均一であることが必要不可欠である。
【0007】
メッキの厚さを基板内で均一にするためには、メッキすべき基板の表面近傍におけるメッキ金属のイオン濃度を所定の濃度に保つことが必要である。このため、メッキ液を攪拌したり、あるいはメッキ液に所定の流速を与えて、基板周辺で常にメッキ液を置換する方法が用いられている。
【0008】
しかしながら、電界メッキ法においては、メッキ槽内での電気力線は、基板の中心部では、基板および陽極電極に垂直且つ互いに平行で、その密度もほぼ均一であるものの、基板の周辺部では、エッジ効果などによって電気力線が集中する傾向がある。このため、基板の周辺部ではメッキの成長速度が基板の中心部より早くなり、その結果、基板周辺部のメッキ厚が増大するといった問題が生じる。このような電界メッキ法において発生するメッキの不均一性は、メッキ液の攪拌等により基板周辺でメッキ液を置換させる上述の方法では、十分に抑制することはできない。
【0009】
このため、電界メッキ法において、メッキ厚を基板内で均一に保つ方法として、基板と陽極電極との間に、所定の形状の孔を設けた遮蔽板を挿入し、基板表面の電場を制御する方法がある。
【0010】
特開2000−345384号公報には、基板と陽極電極との間に小径穴を多数設けた遮蔽板を挿入し、メッキ液の流れを調整してメッキ厚さの均一性を図る技術が開示されている。しかしながら、上記遮蔽板に形成される小径穴の大きさや配置を最適にするためには煩雑極まりない処理が必要となる。
【0011】
また、特開平11−246999号公報には、基板と陽極電極との間に開口部を有する遮蔽板を挿入することで基板周辺部での電気力線の集中を防ぎ、基板内でのメッキ厚の均一化を図る技術が開示されている。
【0012】
図5は、特開平11−246999号公報に開示してあるメッキ装置の概略図である。上記電解メッキ装置11は、メッキ槽12中にメッキ液13が満たされているものであり、該メッキ液13中に基板14および陽極電極15が対向して配置されている。また、該基板14および陽極電極15には電源16により直流電圧が印加されている。基板14と陽極電鏡との間には遮蔽板17が配置されている。
【0013】
図6は、特開平11−246999号公報に開示された遮蔽板17の一例を示す平面図であり、該遮蔽板17はレンズの絞りと同様な機構により、中心に設けられた開口17aの大きさを任意に変えることができるようになっている。また、該特開平11−246999号公報には、開口部の口径が異なる遮蔽板を複数枚用い、それを抜き差しすることで、開口の大きさを変える方法も開示されている。
【0014】
上記特開平11−246999号公報に開示されている方法では、メッキを行う際に基板の表面に形成された導電膜の電気抵抗の変化を監視し、電気抵抗の変化に応じて遮蔽板の開口部の大きさを変える(つまり、絞りの開閉を行う、或いは遮蔽板を抜き差しする)ことで、基板内でのメッキ厚の均一性を向上させることができる。
【0015】
【発明が解決しようとする課題】
しかしながら、前記特開平11−246999号公報の方法では、以下のような課題が発生する。
【0016】
まず、上記遮蔽板をレンズの絞り状の開口部を有する構成とした場合、開口部の直径を任意に変化させることは可能であるが、メッキ作業ごとの口径の再現性に難がある。尚、上記絞りの調節にクリックストップ機構を用いれば口径の再現性は向上するが機構的には複雑となる。また、開口部の口径が異なる複数の遮蔽板を利用する構成の場合、開口部の口径は遮蔽板ごとに定まっているため口径の再現性は向上するが、多くの遮蔽板を必要とする。
【0017】
さらに、基板内のメッキ厚の均一性を確保するために、基板表面に形成された導電膜の電気抵抗の変化を常に監視し、電気抵抗の変化に伴い遮蔽板の開口部の大きさを変化させる必要がある。そのためには、導電膜の電気抵抗の変化を監視する手段、および遮蔽板の開口部の大きさを変化させる手段が必要である。
【0018】
このように、基板表面に形成された導電膜の電気抵抗変化の察知、および電気抵抗の変化に応じた遮蔽板の開口部の口径の変更を人手に頼って行なうとすれば、作業者に対して煩雑な処理が要求されることとなる。また、導電膜の電気抵抗の変化を監視する手段、および遮蔽板の開口部の大きさを変化させる手段を装置にて自動化することは、技術的にはもちろん可能であるが、多大な費用が発生することは明らかである。
【0019】
本発明は、上記の問題点を解決するためになされたもので、その目的は、導電膜の電気抵抗の変化を監視する手段、および遮蔽板の開口部の大きさを変化させる手段を設けることなく、単純な形状の遮蔽板を設けることにより、ばらつきの非常に少ないメッキ厚を得ることができるメッキ方法およびメッキ装置を提供することにある。
【0020】
【課題を解決するための手段】
本発明のメッキ方法は、上記の課題を解決するために、被メッキ基板を陰極電極とし、被メッキ基板と陽極電極とを略平行に対向させてメッキ槽に充填されたメッキ液に浸漬して、電解メッキ法により被メッキ基板にメッキを行なうメッキ方法において、上記被メッキ基板と陽極電極との間に1つの開口部を有する遮蔽板を挿入し、上記遮蔽板の開口部は、その外縁が被メッキ基板の外縁よりも所定長さだけ小さくなっており、上記所定長さは、被メッキ基板と開口部との寸法差が、被メッキ基板全面におけるメッキ厚を均一にする最適の値となるように設定されていることを特徴としている。
【0021】
ここで、本発明は、上記メッキ方法において、被メッキ基板全面におけるメッキ厚を均一にするための遮蔽板における開口部の最適値は、被メッキ基板の外縁寸法と比較した場合、被メッキ基板の外縁寸法に関わらず、被メッキ基板と遮蔽板の開口部との寸法差の一定値として与えられることが明らかとなったことによりなされたものである。
【0022】
このため、上記の構成によれば、上記遮蔽板の開口部は、その外縁が被メッキ基板の外縁よりも所定長さだけ小さくなっており、上記所定長さは被メッキ基板と開口部との寸法差が上記一定値になるように設定される。これにより、被メッキ基板の寸法が決まった時、その被メッキ基板に対して開口部寸法が最適な値に設定された遮蔽板を準備するにあたって、開口部の寸法調整などの特別な作業は必要は無く、最適な遮蔽板を容易に準備することができる。
【0023】
このような開口部寸法が最適に設定された遮蔽板を用いてメッキ処理を行なうことにより、被メッキ基板内でのメッキ厚のばらつきの非常に少ないメッキが可能となる。この時、従来のように、メッキを行う際の電気抵抗の変化を監視したり、遮蔽板の調整または交換等を行なう必要がなく、従来技術に比べて大幅な費用の抑制が可能となる。
【0024】
また、上記メッキ方法では、メッキ処理として、上記被メッキ基板に半導体集積回路を組み込んだ円形の半導体基板を用い、該半導体基板表面にメッキによるバンプ電極の形成を行なうと共に、上記遮蔽板の開口部は円形形状であり、半導体基板と遮蔽板の開口部との直径差が、半導体基板全面におけるバンプ電極高さを均一にする最適の値となるように設定されている構成とすることができる。
【0025】
上記構成によれば、半導体集積回路の製造において、メッキ装置に導電膜の電気抵抗の変化を監視する手段や遮蔽板の開口部の大きさを変化させる手段等を備えることなく、半導体基板全体でのバンプ電極高さの均一性を高めることが可能となる。これにより、実用に耐え得るレベルのバンプ電極と実装基板との接続強度を容易に得ることができる。
【0026】
本発明のメッキ装置は、上記の課題を解決するために、被メッキ基板を陰極電極とし、被メッキ基板と陽極電極とを略平行に対向させてメッキ槽に充填されたメッキ液に浸漬して、電解メッキ法により被メッキ基板にメッキを行なうメッキ装置において、上記被メッキ基板と陽極電極との間に1つの開口部を有する遮蔽板を挿入し、上記遮蔽板の開口部は、その外縁が被メッキ基板の外縁よりも所定長さだけ小さくなっており、上記所定長さは、被メッキ基板と開口部との寸法差が、被メッキ基板全面におけるメッキ厚を均一にする最適の値となるように設定されていることを特徴としている。
【0027】
上記の構成によれば、上述のメッキ方法を用いてメッキ処理を行なうことが可能であり、被メッキ基板の寸法が決まった時、その被メッキ基板に対して開口部寸法が最適な値に設定された遮蔽板を準備するにあたって、開口部の寸法調整などの特別な作業は必要は無く、最適な遮蔽板を容易に準備することができる。
【0028】
このような開口部寸法が最適に設定された遮蔽板を用いてメッキ処理を行なうことにより、被メッキ基板内でのメッキ厚のばらつきの非常に少ないメッキが可能となる。この時、従来のように、メッキを行う際の電気抵抗の変化を監視したり、遮蔽板の調整または交換等を行なう必要がなく、従来技術に比べて大幅な費用の抑制が可能となる。
【0029】
また、上記メッキ装置では、上記被メッキ基板が、半導体集積回路を組み込んだ円形の半導体基板であると共に、上記メッキ装置は該半導体基板表面にメッキによるバンプ電極の形成を行なうものであって、上記遮蔽板の開口部は円形形状であり、半導体基板と開口部との直径差が、半導体基板全面におけるバンプ電極高さを均一にする最適の値となるように設定されている構成とすることができる。
【0030】
上記構成によれば、半導体集積回路の製造において、メッキ装置に導電膜の電気抵抗の変化を監視する手段や遮蔽板の開口部の大きさを変化させる手段等を備えることなく、半導体基板全体でのバンプ電極高さの均一性を高めることが可能となる。これにより、実用に耐え得るレベルのバンプ電極と実装基板との接続強度を容易に得ることができる。
【0031】
また、上記メッキ装置では、上記半導体基板の直径と遮蔽板の開口部の直径との差が、30mm以上90mm以下であることが好ましく、45mm以上75mm以下であることがより好ましい。
【0032】
上記の構成によれば、上記バンプ電極を用いた場合の半導体集積回路の実装方法において、バンプ電極と実装基板との実用的な実装強度が得られるとされるバンプ電極のばらつきの均一性を得ることができる。
【0033】
【発明の実施の形態】
本発明の実施の一形態について図1ないし図4に基づいて説明すれば、以下の通りである。尚、以下の説明においては、本発明を適用するメッキ装置として、金メッキによりバンプ電極を形成する半導体集積回路の製造に用いられる電界メッキ装置を例示する。また、半導体集積回路の製造工程や製造条件等は、通常の半導体集積回路の製造工程にて用いられているものと同じである。
【0034】
本実施の形態にかかる電界メッキ装置の概略構成を図1に示す。上記電解メッキ装置1は、メッキ槽2中にメッキ液3が満たされているものであり、該メッキ液3中に陰極電極となる半導体基板4および陽極電極5が対向して配置されている。また、半導体基板4および陽極電極5には電源6により直流電圧が印加されている。半導体基板4と陽極電鏡との間には遮蔽板7が配置されている。
【0035】
尚、上記電解メッキ装置1には、これらの他に、例えばメッキ槽2へのメッキ液の流入口や排出口など、その他多くの部品等が付随しているが、図面の煩雑さを避けるために本発明の特徴点について特に関係のない構成については図面中の記載を省略している。
【0036】
先ず、本発明に係る電界メッキ装置1を用いた半導体集積回路の製造方法、すなわち、半導体基板4上への金(Au)メッキによるバンプ電極形成工程について説明する。
【0037】
本実施の形態において被メッキ基板として用いられる上記半導体基板4は、複数個の半導体集積回路を組み込んでなるものであり、以下の工程により作成される。但し、以下の説明による工程はあくまで一例であり、本発明はこれに限定されるものではない。
【0038】
最初に、例えば直径6インチ(約150mm)のシリコンウエハの表面全面に、SiO2 等の絶縁膜を所定の厚さに堆積し、フォトリソグラフ技術および絶縁膜エッチング技術を用いて、該絶縁膜の所定の位置を開口する。
【0039】
次いで、ウエハ全面に、例えばAl−Si等の金属薄膜を約1umの厚さに堆積し、フォトリソグラフ技術および金属薄膜エッチング技術を用いて出入力用端子であるパッド電極を形成する。ここで、パッド電極の大きさは、約60um×110umとした。また、この際にウエハ表面に組み込まれたトランジスタ等の素子の相互配線なども同時に形成されるものとする。
【0040】
次いで、ウエハ全面に、表面保護膜として、例えばSiN膜等の絶縁膜を約0.6umの厚さに堆積し、フォトリソグラフ技術および絶縁膜エッチング技術を用いて、表面保護膜の所定の位置、つまりパッド電極の上部の表面保護膜を開口し、パッド電極を露出させる。表面保護膜の開口部の大きさは、約30um×80umとした。
【0041】
次いで、ウエハ全面に、金属薄膜を所定の厚さに堆積する。この金属薄膜は、バンプ電極となるAuと、パッド電極の材料であるAl、またはAl合金との反応を阻止すると共に、電解メッキを行う際の所謂カレントフィルムの役割を果たすもので、下地金属とも称される。なお、この下地金属は、単層の金属薄膜でもかまわないが、前記のようなAuとAlまたはAl合金との反応阻止性や、あるいはその他の観点から、通常は複数の金属の積層膜が用いられている。下地金属としては、下層にTiWを約0.2um、その上層にAuを0.2umを堆積させた。
【0042】
次いで、ウエハ全面にフォトレジストを塗布し、フォトリソグラフ技術を用いて、ウエハ上の所定の位置、すなわち表面保護膜の開口部上方のフォトレジストを除去する。
【0043】
以上の工程により、次段のメッキ工程において被メッキ基板となる半導体基板4が形成される。なお、ウエハ上に残ったフォトレジストはメッキ工程でのマスクの役目を果たし、メッキ金属はフォトレジストの開口部に析出する。
【0044】
さらに、上記半導体基板4に対して、Auメッキによってバンプ電極を形成するメッキ工程について説明する。本実施の形態にかかる電界メッキ装置1は、このメッキ工程を行なう装置である。
【0045】
先ず、上記半導体基板4のウエハ上に堆積させた下地金属の所定位置に電界メッキ装置1の陰極電極を接続する。そして、上記半導体基板4と陽極電極5とを略平行に対向させ、メッキ槽2に充填してあるメッキ液3中に浸漬させる。また、半導体基板4と陽極電極5との間には円形の開口部を有する絶縁体からなる遮蔽板7を挿入する。半導体基板4と陽極電極5との間に電源6によって所定の電圧を印加し、電解メッキ法によりメッキ金属を半導体基板4の所定の位置、すなわち、フォトレジストの開口部に析出させる。
【0046】
半導体基板4と陽極電極5との間に印加する電圧は、半導体基板4の大きさやメッキ速度などから適宜設定すれば良い。また、半導体基板4と陽極電極5との間隔は約40mm、遮蔽板7はその略中間に配置した。また、上記メッキ工程にて析出されるバンプ電極の高さ(すなわち、メッキ厚さ)は約18umとし、バンプ電極の大きさは約50um×100umとした。
【0047】
上記メッキ工程によるバンプ電極の形成が終了した半導体基板4においては、フォトレジストが除去され、さらに、該バンプ電極自体をマスクとして不要な部分の下地金属が除去される。その後に所定の工程を経て半導体集積回路が完成する。
【0048】
以上の工程により、半導体基板4に対して金(Au)メッキによるバンプ電極の形成が行なわれるが、本実施の形態に係る電界メッキ装置1は該バンプ電極の高さを均一にするために、遮蔽板7の開口部の直径を最適な値とすることを特徴としている。
【0049】
上記遮蔽板7の開口部の直径における最適値を調べるため、本実施の形態では遮蔽板7に設けた円形の開口部の直径を変えてメッキを行い、メッキの厚さ(バンプ電極の高さ)のウエハ内でのばらつきを調査した。尚、バンプ電極の高さの目標値は18umとした。
【0050】
図2は、上記調査の結果を示すものであり、横軸は遮蔽板7の径と半導体基板4のウエハ径との差(mm)、縦軸はバンプ電極の高さのばらつきの標準偏差(3σ)を表わしている。また、図2では、半導体基板4と陽極電極5との間に電圧を印加する電源として、直流電源を用いた場合とパルス電源と用いた場合とを示している。
【0051】
図2より、直流電源を用いた場合、バンプ電極の高さのばらつき(3σ)は、円形開口部の直径がウエハの直径より略60mm小さい場合に、最小の約1.4umとなっていることがわかる。
【0052】
従来の技術でも述べたように、バンプ電極を用いた実装技術において、バンプ電極と実装基板との接続強度を得るためにはバンプ電極高さのばらつきはできるだけ小さいことが望ましく、半導体集積回路の高機能化に伴い微細化が進展することで、その許容値はますます小さくなっている。そして、実際の製品レベルにおいて、実用に耐え得るバンプ電極高さの差の許容値は最大で約4μm程度とされている。すなわち、バンプ電極高さのばらつき(3σ)の許容値は、プラスマイナスで約2μm程度となる。
【0053】
上記許容値を満たす条件を図2から読み取った場合、遮蔽板7に設ける円形開口部の直径は、半導体基板4のウエハの直径より約30mmから90mm小さい円形であれば良いことがわかる。また、より好ましくは、遮蔽板7に設ける円形開口部の直径は、半導体基板4のウエハの直径より約45mmから75mm小さい円形とすれば、より強い接続強度が得られる。
【0054】
また、上記説明は、メッキの際に半導体基板4(陰極電極)および陽極電極5直流電圧を印加した場合の結果であるが、図2に示すように、パルス電圧を印加してメッキを行った場合でも直流電圧を印加した場合と同様の傾向を示し、円形開口部の直径がウエハの直径より略60mm小さい場合にバンプ電極の高さのばらつきが最小となっていることがわかる。
【0055】
なお、この時印加したパルス電圧は、ON時間80msec、OFF時間20msec、印加時間81分、印加電圧0.4mVである。この結果から陰極電極および陽極電極にパルス電圧を印加しても、同等以上の効果が得られることがわかる。
【0056】
さらに、以上の説明では、半導体基板4においては6インチ(約150mm)のシリコンウエハを用い、金(Au)によるバンプ電極の形成例を説明したが、6インチ(約150mm)ウエハに限らず、8インチ(約200mm)のウエハでも、ウエハの直径より約60mm小さい直径の開口部を有する遮蔽板7を用いたときにバンプ電極のばらつきは最小となり、遮蔽板7に設ける円形開口部の直径が半導体基板4のウエハ径より約30mmから90mm小さい場合にバンプ電極高さのばらつき(3σ)が実用における許容範囲内となることが確認されている。
【0057】
以上の結果によれば、上記電界メッキ装置1において、遮蔽板7における開口部の最適値は、半導体基板4のウエハ径と比較して、その直径の差を所定の値とすることで均一なメッキ厚(すなわち、バンプ電極高さ)が得られることが明らかである。そして、上記電界メッキ装置1に用いる遮蔽板7の開口部の直径は、半導体基板4のウエハの直径より約30mmから90mm、より好ましくは約45mmから75mm小さければ良く、ウエハの直径より60mm小さくすることが最も望ましい。
【0058】
半導体集積回路の製造に用いられるシリコンウエハの直径は、6インチ(約150mm)、8インチ(約200mm)等とインチサイズで規格化されている。そして、上述のように、遮蔽板7における開口部の最適値が半導体基板4のウエハ径との差によって規定されることが明らかになったことにより、各ウエハサイズに対して開口部の口径が最適に設定された遮蔽板7をただ1種類求めることが容易となり、遮蔽板7を開口部口径を変えて多数準備する必要はない。また、上記遮蔽板7は、絶縁体板に円形の開口部を設けただけの非常に簡単な形状をしており、遮蔽板7を準備するために特別な費用が発生することはない。
【0059】
本発明に係る口径の開口部を有する遮蔽板7を用いてメッキを行う場合には、メッキ中に開口部の大きさを変える必要はなく、また、ウエハ表面の導電層の電気抵抗とその変化を監視する必要はない。したがって、電気抵抗の監視装置、および監視と調整に係る費用の発生はなく、従来技術に比べると大幅な費用の抑制が可能となる。
【0060】
また、上記電界メッキ装置1では、半導体基板4と陽極電極5との間隔を約40mm、かつ、遮蔽板7をその略中間に配置した条件で上記結果が得られている。しかしながら、厳密には、半導体基板4と遮蔽板7との距離が変化すれば、最適な数値範囲は変化する可能性がある。
【0061】
但し、上記電界メッキ装置1が、半導体装置におけるバンプ電極を金(Au)メッキにて形成する装置である場合、被メッキ基板である半導体基板4にサイズのばらつきが少ないこと、および金メッキの場合にはメッキ液のコストが高くつくためメッキ液の使用量を少なくしようとする要求があることから、メッキ槽のサイズが限界まで小さくされており、電極の配置間隔等の条件において装置毎のばらつきが生じることは少ないと考えられる。
【0062】
既に述べた通り、電解メッキ法においては、被メッキ基板の周辺部では電気力線が集中し、そのために基板の中心部よりも周辺部のメッキ厚が厚くなることが知られており、それを防止するために被メッキ基板と陽極電極との間に遮蔽板を設ける方法が提案されている。
【0063】
そして、上記電界メッキ法を半導体集積回路の製造に使用する場合、半導体基板4に用いられるシリコンウエハは通常円形であるので、遮蔽板7に設けた開口部の形状も円形とし、また、被メッキ基板であるウエハの中心と、遮蔽板7の開口部の中心、および陽極電極5の中心が、略同一の線状に来るように配置することが好適である。この場合、ウエハから見た場合の対称性が良く、ウエハ周辺部での電気力線の集中を避け、ウエハ全面でメッキの成長速さ、すなわち最終的に得られるメッキ厚のばらつきを抑えるのに効果的である。
【0064】
尚、この場合に遮蔽板7の外形寸法が、例えば被メッキ基板であるウエハの直径と大差のない場合には、遮蔽板7の外側を通る電気力線のため、ウエハ周辺部での電気力線の集中を避けることが困難となる。したがって遮蔽板7の大きさは、ウエハの直径より大きくする必要がある。本実施の形態で用いた遮蔽板7の外形寸法は、約285mm×280mmとし、その中心付近の所定の位置に円形の開口部を設けている。
【0065】
また、電解メッキを行う際に、ウエハ表面近傍でのメッキ金属のイオン濃度を一定に保つために、メッキ液を撹拌したり、メッキ液を一定の流速で流動させる方法が一般的に用いられている。
【0066】
この時、遮蔽板をメッキ槽の内壁に内接するように設ける方法が提案されているが(例えば、特開2000−195823号公報)、遮蔽板とメッキ槽の内壁とが接する部分は、メッキ液の流動性が妨げられ、メッキ液の溜まりとなるためメッキ速度のばらつきを招く。またメッキ液の液溜まりには、メッキ液中に混入する異物も溜まり易く、これらの異物がメッキ処理中において被メッキ基板の表面に付着した場合には、その付着箇所でのメッキ異常が生じる。
【0067】
このため、本実施の形態の電界メッキ装置1では、遮蔽板7とメッキ槽2の底面との間に所定の間隙を設けて、この間隙のどこの部分でもメッキ液の流れる量が略一定となるようにしている。遮蔽板7の外形は、メッキ槽の内側における液流方向に直交する断面の形状と略同じ形状とされている。このように、遮蔽板7とメッキ槽2の底面との間に所定の間隙を設けることによりメッキ槽2の中でのメッキ液の滞留や異物の滞留を防止している。
【0068】
図3は、上記電界メッキ装置1にて用いられる遮蔽板7の一例を示す平面図である。上記遮蔽板7では、開口部7aの直径は約90mmであり、遮蔽板7の下辺とメッキ槽2の底面との間隙は約15mmである。
【0069】
尚、以上の説明においては、本発明のメッキ方法およびメッキ装置を、金メッキによりバンプ電極を形成する半導体集積回路の製造に適用する場合を例示しているが、被メッキ基板におけるメッキ厚の均一化を図ることは、通常のメッキ装置においても要求されることである。したがって、本発明のメッキ方法およびメッキ装置は、半導体集積回路の製造への適用に限定されるものではなく、通常のメッキ処理においても適用可能である。
【0070】
また、通常のメッキ処理への適用を考えた場合、被メッキ基板の形状は半導体装置のウエハのように円形形状であるとは限らず、したがって遮蔽板の開口部形状も円形以外の形状を取る必要がある。例えば、図4に示すように、被メッキ基板形状が矩形形状である場合、遮蔽板の開口部形状も矩形形状とし、さらに、遮蔽板の開口部の外縁が被メッキ基板の外縁よりも所定の長さdだけ小さくなっている形状とすればよい。
【0071】
そして、被メッキ基板および遮蔽板の開口部の形状が図4に示すようなものである場合、該被メッキ基板および遮蔽板の距離が先に説明した半導体基板4および遮蔽板7の距離と同じであれば、被メッキ基板と遮蔽板の開口部との寸法差、すなわち(L1 −l1 )および(L2 −l2 )が約60mmである時、被メッキ基板に形成されるメッキの厚さが最も均一となることが示唆される。
【0072】
また、本発明におけるメッキ方法およびメッキ装置において、メッキ金属の種類等は特に限定されるものではなく、Au以外の金属を用いることももちろん可能である。
【0073】
【発明の効果】
本発明のメッキ方法は、以上のように、上記被メッキ基板と陽極電極との間に1つの開口部を有する遮蔽板を挿入し、上記遮蔽板の開口部は、その外縁が被メッキ基板の外縁よりも所定長さだけ小さくなっており、上記所定長さは、被メッキ基板と開口部との寸法差が、被メッキ基板全面におけるメッキ厚を均一にする最適の値となるように設定されている構成である。
【0074】
それゆえ、被メッキ基板の寸法が決まった時、その被メッキ基板に対して開口部寸法が最適な値に設定された遮蔽板を準備するにあたって、開口部の寸法調整などの特別な作業は必要は無く、最適な遮蔽板を容易に準備することができるといった効果を奏する。
【0075】
このような開口部寸法が最適に設定された遮蔽板を用いてメッキ処理を行なうことにより、被メッキ基板内でのメッキ厚のばらつきの非常に少ないメッキが製造コストの上昇を招くことなく可能となる。
【0076】
また、上記メッキ方法では、メッキ処理として、上記被メッキ基板に半導体集積回路を組み込んだ円形の半導体基板を用い、該半導体基板表面にメッキによるバンプ電極の形成を行なうと共に、上記遮蔽板の開口部は円形形状であり、半導体基板と遮蔽板の開口部との直径差が、半導体基板全面におけるバンプ電極高さを均一にする最適の値となるように設定されている構成とすることができる。
【0077】
それゆえ、半導体集積回路の製造において、メッキ装置に導電膜の電気抵抗の変化を監視する手段や遮蔽板の開口部の大きさを変化させる手段等を備えることなく、半導体基板全体でのバンプ電極高さの均一性を高めることができるといった効果を奏する。これにより、実用に耐え得るレベルのバンプ電極と実装基板との接続強度を容易に得ることができる。
【0078】
本発明のメッキ装置は、以上のように、上記被メッキ基板と陽極電極との間に1つの開口部を有する遮蔽板を挿入し、上記遮蔽板の開口部は、その外縁が被メッキ基板の外縁よりも所定長さだけ小さくなっており、上記所定長さは、被メッキ基板と開口部との寸法差が、被メッキ基板全面におけるメッキ厚を均一にする最適の値となるように設定されている構成である。
【0079】
それゆえ、上述のメッキ方法を用いてメッキ処理を行なうことが可能であり、被メッキ基板の寸法が決まった時、最適な遮蔽板を容易に準備することができるといった効果を奏する。
【0080】
また、上記メッキ装置では、上記被メッキ基板が、半導体集積回路を組み込んだ円形の半導体基板であると共に、上記メッキ装置は該半導体基板表面にメッキによるバンプ電極の形成を行なうものであって、上記遮蔽板の開口部は円形形状であり、半導体基板と開口部との直径差が、半導体基板全面におけるバンプ電極高さを均一にする最適の値となるように設定されている構成とすることができる。
【0081】
それゆえ、半導体集積回路の製造において、メッキ装置に導電膜の電気抵抗の変化を監視する手段や遮蔽板の開口部の大きさを変化させる手段等を備えることなく、半導体基板全体でのバンプ電極高さの均一性を高めることができるといった効果を奏する。
【0082】
また、上記メッキ装置では、上記半導体基板の直径と遮蔽板の開口部の直径との差が、30mm以上90mm以下であることが好ましく、45mm以上75mm以下であることがより好ましい。
【0083】
それゆえ、上記バンプ電極を用いた場合の半導体集積回路の実装方法において、バンプ電極と実装基板との実用的な実装強度が得られるとされるバンプ電極のばらつきの均一性を得ることができるといった効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すものであり、電界メッキ装置の概略構成を示す説明図である。
【図2】上記電界メッキ装置でのメッキ処理により半導体基板にバンプ電極を形成した場合における、遮蔽板の開口部の径と半導体基板のウエハ径との差と、半導体基板の面内均一性との関係を示すグラフである。
【図3】上記電界メッキ装置で用いられる遮蔽板の形状の一例を示す平面図である。
【図4】被メッキ基板が形状が矩形形状の場合の、被メッキ基板寸法と遮蔽板の開口部の寸法との関係を示す説明図である。
【図5】従来の電界メッキ装置の概略構成を示す説明図である。
【図6】従来の電界メッキ装置で用いられていた遮蔽板の構成を示す説明図である。
【符号の説明】
1 電界メッキ装置(メッキ装置)
2 メッキ槽
3 メッキ液
4 半導体基板(被メッキ基板)
5 陽極電極
6 直流電源
7 遮蔽板
7a 開口部
Claims (5)
- 被メッキ基板を陰極電極とし、被メッキ基板と陽極電極とを略平行に対向させてメッキ槽に充填されたメッキ液に浸漬して、電解メッキ法により被メッキ基板にメッキを行なうメッキ方法において、
上記被メッキ基板に半導体集積回路を組み込んだ円形の半導体基板を用い、該半導体基板表面にメッキによるバンプ電極の形成を行なうと共に、
上記被メッキ基板と陽極電極との間に、1つの開口部を有する1枚の遮蔽板を挿入し、
上記遮蔽板の開口部は円形形状であり、メッキ処理中の被メッキ基板と遮蔽板の開口部との位置関係が固定であると共に、半導体基板と遮蔽板の開口部との直径差が60mmに設定されていることを特徴とするメッキ方法。 - 上記被メッキ基板は、メッキ処理中に、メッキ層に充填されたメッキ液に対して被メッキ基板全体が浸漬されることを特徴とする請求項1に記載のメッキ方法。
- 被メッキ基板を陰極電極とし、被メッキ基板と陽極電極とを略平行に対向させてメッキ槽に充填されたメッキ液に浸漬して、電解メッキ法により被メッキ基板にメッキを行なうメッキ装置において、
上記被メッキ基板に半導体集積回路を組み込んだ直径6インチの円形の半導体基板を用い、該半導体基板表面にメッキによるバンプ電極の形成を行なうものであると共に、
上記被メッキ基板と陽極電極との間に、1つの開口部を有する遮蔽板が挿入されており、
上記遮蔽板の開口部は円形形状であり、その直径が90mmに設定されていることを特徴とするメッキ装置。 - 被メッキ基板を陰極電極とし、被メッキ基板と陽極電極とを略平行に対向させてメッキ槽に充填されたメッキ液に浸漬して、電解メッキ法により被メッキ基板にメッキを行なうメッキ装置において、
上記被メッキ基板に半導体集積回路を組み込んだ直径8インチの円形の半導体基板を用い、該半導体基板表面にメッキによるバンプ電極の形成を行なうものであると共に、
上記被メッキ基板と陽極電極との間に、1つの開口部を有する遮蔽板が挿入されており、
上記遮蔽板の開口部は円形形状であり、その直径が140mmに設定されていることを特徴とするメッキ装置。 - 上記被メッキ基板は、メッキ処理中に、メッキ層に充填されたメッキ液に対して被メッキ基板全体が浸漬された状態で配置される構成であることを特徴とする請求項3または4に記載のメッキ装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001225127A JP4368543B2 (ja) | 2001-07-25 | 2001-07-25 | メッキ方法およびメッキ装置 |
US10/484,630 US20040209464A1 (en) | 2001-07-25 | 2002-07-24 | Plating method and plating apparatus |
CNA028147960A CN1539030A (zh) | 2001-07-25 | 2002-07-24 | 电镀方法和电镀装置 |
KR10-2004-7000924A KR20040019345A (ko) | 2001-07-25 | 2002-07-24 | 도금 방법 및 도금 장치 |
PCT/JP2002/007464 WO2003010365A1 (fr) | 2001-07-25 | 2002-07-24 | Procede et appareil de placage |
TW091116596A TWI255866B (en) | 2001-07-25 | 2002-07-25 | Plating method and plating apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001225127A JP4368543B2 (ja) | 2001-07-25 | 2001-07-25 | メッキ方法およびメッキ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003034893A JP2003034893A (ja) | 2003-02-07 |
JP4368543B2 true JP4368543B2 (ja) | 2009-11-18 |
Family
ID=19058171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001225127A Expired - Fee Related JP4368543B2 (ja) | 2001-07-25 | 2001-07-25 | メッキ方法およびメッキ装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20040209464A1 (ja) |
JP (1) | JP4368543B2 (ja) |
KR (1) | KR20040019345A (ja) |
CN (1) | CN1539030A (ja) |
TW (1) | TWI255866B (ja) |
WO (1) | WO2003010365A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101068625B1 (ko) * | 2003-12-22 | 2011-09-28 | 재단법인 포항산업과학연구원 | 균일한 도금층 형성방법 |
JP2005314749A (ja) * | 2004-04-28 | 2005-11-10 | Shinei Hitec:Kk | 電子部品及びその表面処理方法 |
JP3935479B2 (ja) * | 2004-06-23 | 2007-06-20 | キヤノン株式会社 | カーボンファイバーの製造方法及びそれを使用した電子放出素子の製造方法、電子デバイスの製造方法、画像表示装置の製造方法および、該画像表示装置を用いた情報表示再生装置 |
KR100727270B1 (ko) * | 2005-10-19 | 2007-06-13 | 대덕전자 주식회사 | 인쇄 회로 기판 제작을 위한 도금 전극 구조 및 이를 구비한 전해 도금 장치 |
CN101054701B (zh) * | 2007-02-08 | 2010-12-08 | 上海美维科技有限公司 | 提高电镀均匀性的方法 |
KR20090049957A (ko) * | 2007-11-14 | 2009-05-19 | 삼성전기주식회사 | 도금장치 |
JP5184308B2 (ja) * | 2007-12-04 | 2013-04-17 | 株式会社荏原製作所 | めっき装置及びめっき方法 |
JP2009141089A (ja) * | 2007-12-06 | 2009-06-25 | Renesas Technology Corp | 半導体装置の製造方法 |
TWI398554B (zh) * | 2010-07-29 | 2013-06-11 | Zhen Ding Technology Co Ltd | 電鍍裝置 |
CN102230207A (zh) * | 2011-06-21 | 2011-11-02 | 华映光电股份有限公司 | 电泳沉积装置及电泳沉积方法 |
TWI569400B (zh) * | 2012-06-11 | 2017-02-01 | 精材科技股份有限公司 | 晶片封裝體及其形成方法 |
CN102828211B (zh) * | 2012-08-30 | 2016-05-04 | 东莞市五株电子科技有限公司 | 电镀方法 |
US10014170B2 (en) * | 2015-05-14 | 2018-07-03 | Lam Research Corporation | Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity |
EP3719180A1 (en) * | 2019-04-04 | 2020-10-07 | ATOTECH Deutschland GmbH | Apparatus and method for electrochemically isolating a section of a substrate |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3352352B2 (ja) * | 1997-03-31 | 2002-12-03 | 新光電気工業株式会社 | めっき装置、めっき方法およびバンプの形成方法 |
JP2000087295A (ja) * | 1998-09-09 | 2000-03-28 | Matsushita Electronics Industry Corp | 電解メッキ方法、電解メッキ装置及び半導体装置の製造方法 |
US6402923B1 (en) * | 2000-03-27 | 2002-06-11 | Novellus Systems Inc | Method and apparatus for uniform electroplating of integrated circuits using a variable field shaping element |
US6534116B2 (en) * | 2000-08-10 | 2003-03-18 | Nutool, Inc. | Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence |
JP2000195823A (ja) * | 1998-12-28 | 2000-07-14 | Hitachi Ltd | めっき方法およびめっき装置 |
JP2001329400A (ja) * | 2000-05-17 | 2001-11-27 | Hitachi Kyowa Engineering Co Ltd | めっき装置およびめっき方法 |
JP3379755B2 (ja) * | 2000-05-24 | 2003-02-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 金属めっき装置 |
-
2001
- 2001-07-25 JP JP2001225127A patent/JP4368543B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-24 KR KR10-2004-7000924A patent/KR20040019345A/ko active Search and Examination
- 2002-07-24 WO PCT/JP2002/007464 patent/WO2003010365A1/ja active Application Filing
- 2002-07-24 US US10/484,630 patent/US20040209464A1/en not_active Abandoned
- 2002-07-24 CN CNA028147960A patent/CN1539030A/zh active Pending
- 2002-07-25 TW TW091116596A patent/TWI255866B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20040209464A1 (en) | 2004-10-21 |
KR20040019345A (ko) | 2004-03-05 |
WO2003010365A1 (fr) | 2003-02-06 |
JP2003034893A (ja) | 2003-02-07 |
CN1539030A (zh) | 2004-10-20 |
TWI255866B (en) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4368543B2 (ja) | メッキ方法およびメッキ装置 | |
EP0859877B1 (en) | Flexible continuous cathode contact circuit for electrolytic plating of c4, tab microbumps, and ultra large scale interconnects | |
KR100329454B1 (ko) | 기판상에재료층을증착하는공정및도금시스템 | |
JP3462970B2 (ja) | メッキ処理装置およびメッキ処理方法 | |
JP2008502156A (ja) | 接触抵抗が低減された半導体デバイス | |
KR100428825B1 (ko) | 반도체 집적회로 및 그의 제조 방법 | |
JP3255145B2 (ja) | めっき装置 | |
JP2004225129A (ja) | めっき方法及びめっき装置 | |
JP2013112842A (ja) | 電気めっき装置およびめっき方法 | |
JP2007308783A (ja) | 電気めっき装置およびその方法 | |
US6544391B1 (en) | Reactor for electrochemically processing a microelectronic workpiece including improved electrode assembly | |
KR20030026875A (ko) | 반도체 집적회로, 그 제조방법 및 제조장치 | |
JP2004047788A (ja) | 半導体装置の製造方法および半導体製造装置 | |
JPH0722425A (ja) | 半導体装置の製造方法 | |
JPH09139387A (ja) | 半導体装置の電極形成方法 | |
JP2018066029A (ja) | アノードユニットおよび該アノードユニットを備えためっき装置 | |
JP3018796B2 (ja) | 噴流メッキ装置 | |
JP3400278B2 (ja) | 半導体製造装置及び半導体装置の製造方法 | |
JP7274353B2 (ja) | 基板のめっき方法 | |
JP3386672B2 (ja) | ウェハメッキ装置 | |
JP3152713B2 (ja) | 半導体装置の電解メッキ方法 | |
JP2009293088A (ja) | 電気めっき装置、及び電気めっき方法 | |
JP2009141303A (ja) | 母基板、および電解めっき膜の形成方法 | |
JPH0931686A (ja) | 電気メッキ装置および電気メッキ方法 | |
JPH0350733A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090826 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |