JP4368472B2 - パターン形成方法、それを用いた半導体装置の製造方法 - Google Patents
パターン形成方法、それを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4368472B2 JP4368472B2 JP28513699A JP28513699A JP4368472B2 JP 4368472 B2 JP4368472 B2 JP 4368472B2 JP 28513699 A JP28513699 A JP 28513699A JP 28513699 A JP28513699 A JP 28513699A JP 4368472 B2 JP4368472 B2 JP 4368472B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- photosensitive material
- pattern
- thin film
- residual stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Materials For Photolithography (AREA)
Description
【発明の属する技術分野】
本発明は、感光性材料を用いたパターン形成方法、この方法を用いた半導体装置の製造方法及びそれらに用いた感光性材料、特に、波長200nm以下の短波長放射線、例えばArFエキシマレーザ(波長193nm)を露光光源として用いる光リソグラフィに好適なパターン形成方法、この方法を用いた半導体装置の製造方法及びそれらに用いる新規な感光性材料に関するものである。
【0002】
【従来の技術】
半導体装置の製造においては、回路の高集積化とスループットを両立するパターンの形成技術として、波長248nmのKrFエキシマレーザ等の遠紫外光を光源とした光リソグラフィ技術が用いられている。高解像度化のために上記光源波長は短波長化されてきており、波長193nmのArFエキシマレーザの導入が検討されている。
【0003】
感光性材料としてポリビニルフェノール系材料は、上記KrFエキシマレーザを露光光源としてパターン形成方法に適用した場合、エッチング耐性、機械的性質等にも優れている。しかし、より短波長であるArFエキシマレーザ露光に適用した場合、ベンゼン環のππ*遷移に対応して発生する強い吸収のため露光した光学像が感光性材料膜内を透過できないため、忠実なパターン形成が不可能であるという欠点がある。
【0004】
ところで、ベンゼン環を持たず、ArFエキシマレーザ露光において透明な感光性材料としてポリメタクリルメチルアセテート(PMMA)が知られているが、このものはドライエッチング耐性が不足するという欠点がある。
【0005】
これらの欠点を克服するためArFエキシマレーザ露光に於いては、アクリレート系やシクロオレフィン系等の脂環族炭化水素系有機感光性材料が提案されている。
【0006】
そして、上記感光性材料を基板上に塗布し、ArFエキシマレーザ等のエネルギー線を光学的マスクを介して選択的にこの塗膜に照射し、アルカリ現像等によって上記露光部、もしくは未露光部を選択的に除去することにより、パターンを形成する工程が一般的に用いられる。
【0007】
パターン形成に際し、現像により露光部を除去するものをポジ型レジスト、未露光部を除去するものをネガ型レジストと云っている。レジストには、高感度化等の目的で用いられている化学増幅型ホトレジストにおいては、一般に酸発生剤が併用される。露光により発生した酸を触媒として、架橋反応等を起こす場合、レジストはネガの挙動を示す。一方、レジスト中の官能基が、脱保護反応等により、非極性から極性へと変化する場合には、ポジ型の挙動を示す。
【0008】
上記光リソグラフィプロセス技術、材料については、例えばサイエンスフォーラム社1994年刊の“ULSIリソグラフィ技術の革新”等に記されている。
【0009】
一方、金属材料等の内部応力については、例えば養賢社1974年刊の“弾性及び材料力学”や、有機材料については講談社サイエンティフィック刊の“大学院 高分子化学”等に解説がある。
【0010】
【発明が解決しようとする課題】
従来技術を用いて0.2μm以下の微細なパターンを形成する場合、工程中に、前記感光性材料パターンもしくは薄膜が割れたり、剥がれたり、倒れたりするという問題が発生する。特に、上記ArFエキシマレーザ露光においては顕著である。
【0011】
したがって、本発明の目的はこれらの従来技術の欠点を克服することにあり、その目的の1つは、少なくとも感光性材料パターンに割れ、剥れが発生し難い改良されたパターン形成方法を提供することである。
【0012】
また、本発明の別の目的は、0.2μm以下の微細構造を有し、かつ歩留まりが高く安価な半導体装置の製造方法を提供することである。
【0013】
【課題を解決するための手段】
本発明者らは、上記の各目的を達成するために、種々研究を重ねた結果、パターン形成の際に使用する感光性材料として、特定の条件を満たした物性をもつものを用いることにより、それらの課題を解決し得ることを見出し、その知見に基づいて本発明をなすに至った。
すなわち、本発明は、基板上に感光性材料の薄膜を形成する工程、前記薄膜を波長10〜200nmの放射線に選択的に露光させる工程、及び前記露光部又は未露光部を現像処理して選択的に除去する工程を含む微細パターン形成方法において、前記感光性材料として、その中に含まれる総原子数、炭素原子数及び酸素原子数から次式に従って求められるK値が3.3以下、
K=総原子数/(炭素原子数−酸素原子数)
薄膜形成後の膜中残留応力15MPa/μm以下、放射線に対する吸収係数1/μm以下のものを用い、前記感光性材料がシクロオレフィン系樹脂を主成分としてなり、さらに、前記感光性材料に、コール酸エステルおよびリトコール酸エステルよりなる群から選ばれる一種以上の応力低下剤を10重量%以上添加してなることを特徴とする微細パターン形成方法、半導体基板上に形成した絶縁層及び配線層の少なくとも1つの層上に、感光性材料の薄膜を形成し、前記薄膜を選択的に露光したのち、現像し、所定のレジストマスクパターンを形成する工程を含む半導体装置の製造方法において、上記の微細パターン形成方法を用いてレジストマスクパターンを形成させることを特徴とする半導体装置の製造方法を提供するものである。
【0014】
【発明の実施の形態】
次に、添付図面に従って、本発明の微細パターン形成方法を説明する。
図1は、本発明方法により微細パターン形成を行う場合の各工程における処理物の断面図であり、先ず基板101の上に感光性材料の薄膜102を形成する工程(a)に続いて、上記薄膜102に波長10〜200nmの放射線104を選択的に照射して、露光させる工程(b)、次いで現像処理により、この露光部105を除去し、微細パターン106を形成する工程(c)を行う。この場合は、露光部105を現像処理により選択的に除去しているが、感光性材料の種類を選ぶことによっては未露光部を現像処理により選択的に除去することもできる。
【0015】
この際用いる感光性材料としては、この感光性材料中の総原子数を、(炭素原子数−酸素原子数)で除して求められる値Kが3.3以下、薄膜形成後の膜中残留応力が15MPa/μm以下、及び放射線に対する吸収係数1/μm以下である感光性材料を用いることが必要である。
【0016】
そして、このような感光性材料は、基材樹脂がポリビニルフェノール系樹脂のようなベンゼン環を含むものでなく炭素−炭素単結合のみからなる環を含む脂環族炭化水素系樹脂を主成分とするものが好ましい。
【0017】
もっとも、脂環族炭化水素系樹脂の中には、炭素−炭素二重結合を1個含むものも存在するが、この程度のものは場合により使用可能である。しかし、ベンゼン環のような芳香族環を含むものは、放射線に対する吸収係数が大きいため、パターンの形状の劣化、寸法制御性の著しい低下をもたらすので、好ましくない。
【0018】
前記の脂環族炭化水素系樹脂の好ましい例としては、アクリル酸若しくはメタクリル酸の脂環族炭化水素基エステル樹脂、シクロオレフィン系樹脂、ノルボルネン系樹脂及びこれらの複合樹脂などを挙げることができる。
【0019】
そして、上記のアクリル酸の脂環族炭化水素基エステル樹脂としては、ポリアクリレートの側鎖にアダマンタン系炭化水素基と、ラクトン系官能基が導入されたもの、例えば、2‐メチルアダマンチルアクリレート/γ‐ブチロラクトニルアクリレート樹脂、2‐メチルアダマンチルアクリレート/メバロラクトニルアクリレート樹脂、2‐エチルアダマンタンアクリレート/γ‐ブチロラクトニルアクリレート樹脂、アダマンチルアクリレート樹脂、γ‐ブチロラクトニルアクリレート樹脂、ポリアクリレートの側鎖にカルボキシル基含有脂環族炭化水素基とヒドロキシル基含有脂環族炭化水素基が導入されたもの、例えばヒドロキシトリシクロデシルアクリレート/カルボキシトリシクロデシルアクリレート樹脂、ジヒドロキシトリシクロデシルアクリレート/カルボキシトリシクロデシルアクリレート樹脂などを挙げることができる。
【0020】
これらの樹脂をポジ型レジスト用樹脂として用いる場合、極性基としてのカルボキシル基に酸により脱離し得る種々の保護基例えばt‐ブチル基、エトキシエチル基、テトラヒドロピラニル基などを導入することができる。
【0021】
また、これらの樹脂をネガ型レジスト用樹脂として用いる場合には、エポキシ基を脂環族炭化水素基に導入したもの例えば、エポキシトリシクロデシルアクリレートなどや、架橋剤と反応する基として、水酸基をもつものなどを用いることができる。
【0022】
【0023】
他方、上記のアクリレート樹脂に対応するメタクリレート樹脂としては、例えば、2‐メチルアダマンチルメタクリレート/γ‐ブチロラクトニルメタクリレート樹脂、ジヒドロキシトリシクロデシルメタクリレート樹脂、2‐メチルアダマンチルメタクリレート/メバロラクトニルメタクリレート樹脂、2‐エチルアダマンチルメタクリレート/γ‐ブチロラクトニルメタクリレート樹脂、ジヒドロキシトリシクロデシルメタクリレート樹脂などを挙げることができる。
【0024】
次に、シクロオレフィン系樹脂の例としては、シクロオレフィンに側鎖として保護されたカルボキシル基を導入したものや、側鎖としてアルコキシ基を導入して密着性を向上させたものなどを挙げることができる。このような樹脂としては、例えば、カルボキシノルボルネニル無水マレイン酸樹脂、カルボキシノルボルネニル無水マレイン酸/メチルヒドロキシノルボルネニル無水マレイン酸樹脂等がある。
【0025】
【0026】
また、これらの樹脂の複合樹脂としては、例えばシクロオレフィンとアクリル酸若しくはメタクリル酸エステルとの複合樹脂、ノルボルネンとアクリル酸若しくはメタクリル酸エステルとの複合樹脂等がある。
【0027】
次に、本発明の微細パターン形成方法で用いる感光性材料は、薄膜形成後の膜中残留応力が15MPa以下であることが必要であるが、これは形成された微細パターンの割れ及び剥れを抑制するために必要な要件である。
【0028】
すなわち、ArFレーザ露光により形成される0.2μm以下のサイズの微細パターンにおいては、感光性材料の膜中残留応力が割れ及び剥れの数に大きく関係している。
【0029】
図3は、形成された微細パターンにおける割れ及び剥れを生じた個数と、膜中残留応力との関係を示すグラフであるが、このグラフから分かるように、膜中残留応力が15MPa/μmよりも大きくなると、割れ及び剥れのような欠陥発生数が急激に増加する。例えば15MPa/μmにおける欠陥発生率は0.1個/ウェハであるのに対し、40MPa/μmにおける欠陥発生率は2個/ウェハであり、15MPa/μmの20倍と急増している。
【0030】
一方、15MPa/μm以下では割れ及び剥れが著しく少なくなり、例えば5MPa/μmでの欠陥発生率は、0.05個/ウェハになっている。
【0031】
このように、微細パターンを形成するプロセス中で割れ及び剥れを生じるのは、このプロセスに用いる感光性材料固有の応力と引っ張り強さとの関係や、プロセス中の熱履歴、密着性等が関与している。
【0032】
すなわち、基体上にスピンコーティングにより感光性材料の薄膜を形成させると、コーティング工程中及びその後に施される熱処理により感光性材料中の溶媒が蒸発するため、膜の体積が収縮し、膜内に収縮応力が発生する。そして、この応力の大きさは、感光性材料の分子構造、分子量や溶媒の種類、加熱条件等に左右される。
【0033】
また、感光性材料を塗布する場合には、その主成分の樹脂を構成する基本骨格が、剛直であればあるほど膜中残留応力が増大する傾向がある。特にArFレーザ露光用に用いる脂環族炭化水素系樹脂は、従来のKrF露光用感光性材料に比べて剛直であるため、通常20MPa/μm以上の膜中残留応力を示す。
【0034】
ところで、このような脂環族炭化水素系感光性材料は、例えば低分子量成分を応力低下剤として混合することによって膜中残留応力を低下させることができる。そして、このようにして低分子量成分を混合すると、感光性材料のガラス転移温度が低下し、膜中残留応力の低減に役立つが、耐熱性が低下する傾向がある。
【0035】
このように、膜中残留応力を低下させる応力低下剤としては、例えばコール酸エステル、脂環族カルボン酸エステル、アルコール類、リトコール酸エステル、脂環族炭化水素系モノマー、脂環族アルコール、低分子カルボン酸官能基を有する環状炭化水素等が有効である。
【0036】
脂環族炭化水素基をもつ樹脂の1つであるシクロオレフィン系樹脂を含む感光性材料については、応力低下剤、例えばリトコール酸エステルを10重量%以上添加することにより、膜中残留応力を15MPa/μm以下に制御することができる。また、一般にポリマーについて分子量を大きくすると延性が増大するので、脆性を改善することができるが、感光性材料として分子量20000以上のポリマーを用いると解像度が劣化する傾向がある。
【0037】
それはさておき、種々の原因で発生する膜中残留応力のため、0.2μm以下の微細パターンを形成させる際には、現像時にパターン端部において応力の集中が起り、これにリンスの際の表面張力が加わり、膜中の残留応力が上記パターンの密着力に打勝ち、基板からの剥離を生じる。そして、特に、膜中の残留応力が15MPa/μmを越えると、パターン剥れが著しくなる。
【0038】
一方、割れの原因について究明したところ、これは基板上の薄膜内の局所的な応力集中が関係し、パターン割れについてはパターンの形状にも大きく影響することが分かった。すなわち、ホールパターンのような円形で密着面積の大きいパターンでは、応力の集中が起こりにくいため、割れを生じないが、孤立ゲートパターンや、配線パターン等の密着部分が少ない、角張ったパターンにおいては、パターンの角部分に応力集中が起こりやすく、その部分から割れや、割れに起因する剥離の発生が認められる。これらの事実から割れの発生数を少なくするためには感光性材料中の応力を小さくすることが望ましいことが分かる。
【0039】
次に、エッチング耐性の観点から感光性樹脂を検討すると、リソグラフィ工程を利用して半導体装置を製造する場合、パターンの転写を行う際のドライエッチングに十分に耐え得るエッチング耐性を得るには、前記したK値を3.3以下にする必要がある。そして、このK値が小さいほどレジストマスクとして用いる場合にエッチングに対する耐性が向上することが分かった。このK値が3.3よりも大きくなるとエッチング耐性が著しく低下し、マスクパターン用レジストとしての性能が劣ったものになる。このことから、K値が半導体装置を製造する際に用いるレジストの優劣を定めるファクターとして用い得ることが分かる。
【0040】
さらに、本発明の微細パターン形成方法において用いる感光性材料について、放射線を照射して潜像を形成させる際に、その潜像のマスクパターンに対する忠実性を向上させるためには、その放射線の波長に対し、1/μm以下の吸収係数を有することが必要であり、この吸収係数は小さければ小さいほど好ましい。この吸収係数が1/μmより大きくなるとパターンの形状不良や寸法制御性の著しい低下をもたらす。なお、この放射線に対する感光性材料の吸収係数は、一般に入手できる光学装置を用いて容易に測定することができる。
【0041】
本発明の微細パターン形成方法に用いる感光性材料としては、前記した物性を有する感光性材料のほか、感光性材料薄膜の膜厚当りの初期膜内応力σ0が15MPa/μm以上であって、温度80〜160℃、時間5分以下の熱処理後の膜内応力σpの変化が初期膜内応力σ0に対して10%以内である感光性材料を用いることもできる。
【0042】
上記の感光性材料の膜厚当りの初期膜内応力σ0 は15MPa/μm以上であればよく、その上限には特に制限はないが、実用上は25MPa/μm程度が上限になる。
【0043】
このような感光性材料を用いるパターン形成方法は、特に波長10〜200nmの放射線を用い、パターンサイズ0.2μm以下のパターンを形成させる場合に有効である。そして、潜像の忠実度を向上させるには、放射線の波長に対して1/μm以下の吸収係数を有することが望ましい。この感光性材料を用いるパターン形成方法は、特にMOS型半導体装置の製造の際のゲート層のパターン形成方法に好適である。
【0044】
一般にパターン形成に際しては、熱プロセスを経るごとに感光性材料中の溶媒残留量が減少するため、膜中残留応力は増大する。さらに、膜中でポジ型化学増幅反応が進行すると、この反応で生成する低分子量成分が揮発して膜中残留応力を増大する。
【0045】
そして、前述したように、膜形成後に15MPa以上の膜中残留応力を有すると、パターン形成プロセス中に顕著な割れや剥離が発生する。
【0046】
しかしながら、膜形成時から、その後に適用される熱プロセスにおいて、膜形成時の膜中残留応力σ 0 から熱プロセス後の膜中残留応力σ p の間の変化率(σp−σ0)/σ0が10%以下である場合には、プロセス中の割れや剥離が少なくなる。
【0047】
すなわち、パターンの剥離は、現像及びリンスの工程で起こるが、熱プロセス中での膜中残留応力変化が10%以下の場合、応力の集中が起こった部分の最大応力値は、熱プロセス中での膜中残留応力変化が10%以上の材料を用いた場合の同じパターン部の最大応力値に比べて小さくなる。
【0048】
そして、熱プロセスによる応力変化を小さくするには、揮発性の高い溶媒を用いたり、ガラス転移温度の低い材料を用いればよい。
【0049】
通常、レジスト薄膜を設ける場合、感光性材料に用いた有機溶媒を除去するには、80℃以上の温度を用いる。しかしながら、160℃以上に加熱すると感光性材料の樹脂成分であるポリマー間での架橋等の反応が起り、感度、成形性が損なわれるため、感光性材料に加えられる温度は80℃〜160℃の間で選ぶのが好ましい。
【0050】
したがって、膜内応力の変化率の基準としては、この80〜160℃の温度範囲での所定時間の加熱を選ぶのが適当である。
【0051】
上記の感光性樹脂を選択的露光処理する際の放射線の波長範囲としても10〜200nmが望ましく、また感光性材料の吸収係数も1/μm以下であることが望ましい。
【0052】
そして、一般に、レジスト薄膜を形成する場合、膜厚が厚くなるに従って、プロセス中で発生する薄膜の割れの発生数が増加するので、1.5μm以上の膜厚のレジスト薄膜を形成させる場合には、1.5μm未満の膜厚のレジスト薄膜を形成させる場合に比べ、さらに膜中応力が小さくなるような感光性材料を用いることが必要である。
【0053】
次に、上記の微細パターン形成方法を利用して、半導体装置を製造する方法について説明する。
【0054】
本発明方法に従えば、半導体装置は、基板上に第一の感光性材料を用いて第一の薄膜を形成する工程、
前記第一の薄膜を波長10〜200nmの放射線に選択的に露光させる工程、
前記露光部又は未露光部を現像処理によって選択的に除去して第一のマスクパターンを形成する工程、
前記第一のマスクパターンを用いて前記基板を食刻加工する工程、
前記基板上に第二の感光性材料を用いて第二の薄膜を形成する工程、
前記第二の薄膜を波長10〜200nmの放射線に選択的に露光させる工程、
前記露光部又は未露光部を現像処理によって選択的に除去して第二のマスクパターンを形成する工程、及び
前記第二のマスクパターンを用いて前記基板を食刻加工する工程とを含む半導体装置の製造方法、或いは第一の感光性材料を用いて半導体の第一の基板上に第一の薄膜を形成する工程、
第一の光学的マスクを介して、前記第一の薄膜を波長10〜200nmの放射線に露光させ、マスクパターンを転写する工程、
前記露光部又は未露光部を現像処理によって選択的に除去し第一のマスクパターンを形成する工程、
前記第一のマスクパターンを用いて前記基板を食刻する工程、
第二の感光性材料を用いて前記半導体の第二の基板上に第二の薄膜を形成する工程、
第二の光学的マスクを介して、前記第二の薄膜を波長10〜200nmの放射線に露光させ、マスクパターンを転写する工程、
前記露光部又は未露光部を現像処理によって選択的に除去し第二のマスクパターンを形成する工程、及び
前記第二のマスクパターンを用いて前記基板を食刻する工程とを含む半導体装置の製造方法において、
前記薄膜形成時における第一の薄膜の膜中残留応力をσ1、第二の薄膜の膜中残留応力をσ2としたとき両者の差(σ2−σ1 )を2MPa以上にすることによって製造することができる。
【0055】
上記の半導体製造方法において、第一のマスクパターンは、MOS型半導体装置におけるゲート部作成に、第二のマスクパターンはそれ以外の領域を作成する場合に用いるのが好ましい。
【0056】
半導体装置の製造においては、同一層において、感光性材料中の応力集中の起こりにくいホール等のパターンや、感光性材料中の応力集中によりパターン剥離や割れ等の起こりやすいパターンが共存している場合がある。上記の場合、同一層に対してパターンの形状ごとに、感光性材料の応力を最適化して複数回微細加工を行うことにより、割れや剥離を防止して製品の歩留まりを改善することができる。
【0057】
特に、ドットパターンや、孤立ゲート、配線等のパターンの剥離しやすい形状の作成を行う際には、ホール等のパターン剥離の起りにくいパターンに比べて、膜形成時における膜中残留応力値が小さく、かつその差が2MPa以上である感光性材料膜を用いることにより、パターン剥離の程度を改善することができる。
【0058】
本発明方法により、MOS型半導体装置を製造する場合、ゲート、配線層のパターン形成には、例えばホール等を形成する他層に比べて応力の小さい感光性材料を用いることが望ましい。
【0059】
図4は、上記の方法により半導体装置を製造した場合のホール層とゲート層に用いた感光性材料薄膜の膜中残留応力の差(MPa/μm)と歩留まり(%)との関係を示すグラフである。この図から分かるように、ゲート層(上記第一の薄膜の膜中残留応力σ1とする)に、ホール層(上記第二の薄膜の膜中残留応力σ2とする)より2MPa/μm以上膜中残留応力が小さい感光性材料を用いることにより歩留まりを改善することができる(σ2−σ1≧2MPa)。
【0060】
【0061】
これらの方法で用いる感光性材料は露光の際に用いる放射光に対して1/μm以下の吸収係数を有することが望ましい。上記方法をMOS型半導体装置の製造に適用する場合、第一の基板がゲート、配線層であり、上記第二の基板がそれ以外の層となるよう適用するとより一層効果が得られる。
【0062】
半導体装置の製造においては、基板上に形成する層について、ある種の形状のパターンが支配的になる場合がある。一方、感光性材料の膜中残留応力を低下させるために、低分子量成分を感光性材料に添加すると、乾式エッチング耐性を損なう傾向がある。
【0063】
そこで、そのパターンの形状に合わせて感光性材料の応力を最適化することにより、ホール等のパターン剥離の起りにくい形状のパターンには、膜内残留応力は大きくても乾式エッチング耐性の高い材料を用い、逆に乾式エッチングの条件が緩やかだが応力集中が起こりやすいゲートパターン、配線パターン等が支配的な層に対しては膜内残留応力の小さい感光性材料を用いることにより、高い歩留まりを得ることができる。
【0064】
特に、ホール等のパターンを形成する際に用いる感応性材料膜の形成時の膜中残留応力に対して、ゲートや配線等のパターンを形成する際に用いる感光性材料膜の膜形成時膜中残留応力が小さく、かつその差が2MPa/μm以上である時にその効果が顕著に現われる。そのため、上記第一のパターンがMOS型半導体装置の製造におけるゲート部であり、上記第二のパターンがそれ以外の部分である場合には、本方法は特に有効である。
【0065】
化学蒸着(CVD)法を用いて感光性膜を形成した場合は、上記膜を形成するときの条件によって上記膜内の応力が強く左右される。上記膜が無機物を多量に含んだ膜の場合、例えばポリシラン膜等である場合は、上記膜は有機感光性材料膜に比べて脆くなる傾向があり、上記膜中の残留応力低減は、プロセス中の割れ、剥離の低減に、一層重要である。
【0066】
本発明における感光性材料中の残留応力の測定の方法を以下に説明する。(100)のSi基板上に感光性材料等の薄膜を形成すると、薄膜の膜中応力を受けてSiウエハーの曲率半径が変化する。この曲率半径の変化はレーザの反射角度から測定できる。
【0067】
したがって、Siウエハーの曲率半径を上記感光性膜の形成前後に測定することにより曲率半径の変化を検出することができる。感光性膜の膜中残留応力はこの曲率半径の変化ΔRを用いて周知の方法により求められる。
【0068】
上記測定方法における誤差要因としては、測定温度、装置の光学系の精度、ウエハー面の均一性、膜形成の条件等がある。特に測定する際の環境に大きく依存する。
【0069】
【実施例】
[実施例1]
図1の工程に従って、シリコン基板101上に20000Åの膜厚で4.8MPaの膜中残留応力を有するポジ型シクロオレフィン系樹脂感光性材料膜を回転塗布することより薄膜102を形成し、寸法が0.2μmスペースのパターン106を形成した。露光にはArFレーザ(λ=193nm)を照射光104としてを用い、現像は市販のアルカリ現像液で1分間行った。
【0070】
なお、この感光性材料膜の値Kは約2.9であり、露光波長に対する吸収係数は0.43/μmである。
【0071】
得られたパターンの品質評価を欠陥検査装置により8インチウエハー上で行ったところ、パターンの剥れは10枚に付き1個所の割で検出されたにすぎず、超LSIの製造工程に十分に実用化できるものである。以上により、膜中残留応力の小さいレジストを用いることにより、膜厚20000Å程度の感光性材料を用いてもパターン剥れを回避することができた。
【0072】
[実施例2]
実施例1と同様の製造工程により、室温23℃でアクリレート系ポリマーを主として含む化学増幅型ポジ型感光性材料を回転塗布により8615Å、12345Å、6144Å、3825Åの各膜厚で、厚さ525μmの4インチSi基板上にそれぞれ形成した。膜中残留応力の測定を行ったところ、各膜厚と残留応力との間には比例関係があることが分かった。
【0073】
次に各種の感光性材料を厚さ525μmの4インチSi基板上にそれぞれ形成し、膜中の残留応力を測定したところ、膜厚1μm換算の場合の膜中残留応力は、ポリビニルフェノールでは5MPa、化学増幅型KrF用ポジ型感光性材料では7MPa、ポリノルボルネンでは22MPa、PMMAでは14MPa、ポリシクロオレフィンでは25MPaであった。
【0074】
そこで、ポリシクロオレフィン系樹脂に、応力低下剤としてコール酸エステルを重量比で5%、10%、15%、20%それぞれ混ぜて膜中残留応力を測定した。
【0075】
その結果を表1に示す。コール酸エステルを混ぜない比較例の膜中残留応力は、31MPa/μmであることから、適量混入することにより膜中残留応力を任意に調整することができる。ここでは22〜8MPa/μmの範囲で調整した。
【0076】
【表1】
ポリシクロオレフィン系樹脂に10%のコール酸エステルを混ぜた材料を用いて、ArF露光装置(NA0.6)を用いて寸法0.11μmのパターン形成を行った。上記材料の吸収係数は、0.5/μm。
【0077】
K=総原子数/(炭素原子数−酸素原子数)で求められる値Kは2.9であった。
【0078】
上記形成したパターンを実施例1と同様に欠陥検査装置によりパターン剥れ等の検出を行ったところ、8インチウエハ100枚につき0.6個の割合で剥れが見られた。パターンの割れは100枚中で全く観測されなかった。以上によりパターン形成方法における低残留応力の感光性材料の適用の有効性が確認された。
【0079】
[実施例3]
ポリシクロオレフィン系樹脂をベースとする化学増幅ポジ型感光性材料を、4インチSi基板上に回転塗布し8400Åの薄膜を形成し、実施例1と同様の工程でパターンを形成した。なお、塗膜形成工程においては、20℃/分の割合で温度を上昇させた後、120秒間150℃を保持しその後自然冷却を行った。
【0080】
各温度における応力測定を行い、その結果を図5に示した。温度が上がるに従って、膜中残留応力が緩和されていることが分かる。温度が下がる過程では、感光性材料の膜中残留応力が徐々に強くなっている。膜形成後の残留応力が20MPa/μm程度の感光性材料薄膜でも、現像時の膜中残留応力が21MPa/μmであった場合は、SEM観察によりパターンの割れ剥れは観測されなかった。
【0081】
この例では、熱処理後の膜内残留応力の変化が膜形成時の膜中残留応力に対して5%であり、第2の発明である10%以内という条件を満たしている。
【0082】
[実施例4]
本実施例は、本発明を用いたダイナミックRAM半導体装置の製造方法に関するもので図2の工程図を用いて説明する。なお、以下の説明は、MOS半導体装置の製造プロセスの主要な工程と本発明の関連を示すためのものであり、従って製造工程の全てについて述べたものではない。
【0083】
図2(a)は、この実施例により最終的に得られるMOS半導体装置の主要部を示す断面図である。MISFETは、ゲート絶縁膜201、ゲート電極202、ソース・ドレインのn型の高濃度不純物領域203からなっており、プラグ電極204が上記高濃度不純物領域上のシリコン酸化膜201及び215を貫いて形成されている。
【0084】
さらに、上記シリコン酸化膜上には電極配線205が形成されている。シリコン酸化膜206の上に、王冠型キャパシタ207が設けられており、コンタクトホール216を介して高濃度不純物領域203に接続されている。
【0085】
(アイソレーション及び酸化膜形成)
先ずはじめに、シリコン基板200上に周知のシャロウトレンチアイソレーションの方法を用いてSiO2アイソレーション(フィールド酸化膜)208を形成した。その後、ゲート酸化膜201を形成した。なお、このゲート酸化膜201の組成、構造、膜厚等は適用するデバイスによって最適化することが望ましい。(MISFET形成)図2(b)、図2(c)を用いて、本発明を半導体装置の製造におけるMISFET形成工程に適用した場合について説明する。
【0086】
ゲート電極の材料として、厚さ100nm程度のタングステン等の低抵抗の高融点金属膜もしくはそのシリサイド膜210と、厚さ100nm程度の多結晶シリコン膜211との複合膜を用いた。
【0087】
また、周知の自己整合コンタクトを用いる為にゲート電極上にはシリコンナイトライド膜209が形成されている。その上に、膜中残留応力が8MPa/μm、膜厚4000Åのポジ型感光性材料を用いてフォトリソグラフィを行い、パターン212を形成した。
【0088】
上記感光性材料の吸収係数は、0.6/μm。K=総原子数/(炭素原子数−酸素原子数)で求められるKの値は3.0であった。感光性材料にはネガ型感光性材料を用いてもよく、感光性材料膜厚は下地の構造やエッチング条件によって変わる。
【0089】
しかる後、乾式エッチングにより、上記パターン212を下地積層膜に転写することにより、MISFETのゲート213を形成した。ここでMISFETのゲート長は例えば0.13μmであり、極性はnチャンネル型を用いているが、pチャンネル型でもよい。
【0090】
(コンタクトホール形成)
次いで、MISFETのソースもしくはドレインとなる高濃度不純物領域上のシリコン酸化膜215ならびに窒化ケイ素膜に開口部を、配線線加工に用いる感光性材料より膜中残留応力が大きい感光性材料を用いて形成した。
【0091】
厚さ50nm程度の窒化ケイ素膜を周知の減圧化学気相成長法(以下LPCVD法と略す。)により堆積し、次いで厚さ300nm程度のボロンとリンを含んだシリコン酸化膜215を周知のCVD法により堆積し、800℃程度の温度でアニールを施すことによりシリコン酸化膜表面をなだらかにする。
【0092】
なお、シリコン酸化膜にはボロンやリンを添加したものを用いずTEOSガスを用いた400℃程度のCVDによるシリコン酸化膜をもちい、CMP(Chemical Mechanical Polishing)法等の他の方法で平坦にすることもできる。
【0093】
この場合、ウエハー全面に渡って平坦なシリコン酸化膜の表面が得られる。更に製造工程の温度を低温化することによって、MISFETのパンチスルーを防止することもできる。さらに、MISFETのソースドレイン領域の高濃度不純物領域203は上記窒化ケイ素膜を堆積した後にイオン打ち込みを用いて形成してもよい。これにより、高濃度不純物領域の横方向を調整することができるため、MISFETのパンチスルー防止に効果がある。
【0094】
以上の膜形成を行なった後、実施例1と同様の方法を用いてリソグラフィを行なった。この時、膜中残留応力が12MPa/μmの感光性材料を用いた。開口部のシリコン酸化膜215をエッチングした。
【0095】
上記材料の吸収係数は、0.5/μm、またK=総原子数/(炭素原子数−酸素原子数)で求められるKの値は3.2であった。この際、シリコン酸化膜215のドライエッチングは窒化ケイ素膜をエッチングストッパとし、さらに異方性の窒化ケイ素のドライエッチングにより上記窒化ケイ素膜をエッチングすることで、ゲート電極やフィールド酸化膜に対して自己整合の開口部を形成する。
【0096】
次いでリンが高濃度に添加された厚さ200nmの多結晶シリコン膜をLPCVD法により堆積し異方性ドライエッチングによりエッチバックして上記開口部にプラグ電極を形成する。なお、上記プラグ電極204に、タングステンや窒化チタンを用いることで電気的に良好な接触を得ることができる。
【0097】
また、タングステン等の高融点金属を用いる場合はシリコン基板との反応を防止する目的で窒化チタン等のバリヤメタル膜を下層に設けることが好ましい。
【0098】
(配線形成)
次に、配線205となる厚さ100nm程度の配線電極を堆積し、感光性材料膜厚が5000Åで膜中残留応力が7MPa/μmの感光性材料を用いて、ホトリソグラフィを行いパターン形成を行った。なお、配線電極の材料としては好ましくはタングステン等の高融点金属のシリサイド膜と多結晶シリコンの複合膜、もしくはタングステン等の高融点金属を用いることができる。
【0099】
次いで、厚さ200nm程度のボロンとリンを含んだシリコン酸化膜215をCVD法によって堆積し、800℃程度の温度でアニールを施すことにより表面をなだらかにする。
【0100】
最後に王冠型キャパシタ207と、層間絶縁膜のシリコン酸化膜と金属配線としてアルミニウム配線を形成して本発明の半導体記憶装置が完成する。
【0101】
以上本発明のパターン形成方法を用いてデバイスの製造工程を行った結果、パターン剥離や割れの少ないパターンを形成することができた。そのため、10%以上歩留まりの改善したダイナミックランダムアクセスメモリー半導体装置を得ることができた。
【0102】
以上、MOS LSIの基本パターンに本発明を適用した例について述べたが、本実施例にとらわれずLSIの他の工程や、さらに他の種類や材質の半導体装置、例えばバイポーラLSIやガリウム砒素系半導体、半導体レーザ等のオプトエレクトロニック素子等に適用することもできる。その場合、被加工材、感光材の種類、露光方法、現像方法、エッチング方法やガス等は変更されるが、これにともない、本発明による反射防止材料の組成及び処理条件等は、本発明の趣旨を逸脱しない限りにおいて最適化することが望ましい。
【0103】
【発明の効果】
以上詳述したように、本発明により、少なくとも感光性材料パターンに割れ、剥離が発生しにくい改良されたパターン形成方法及び0.2μm以下の微細構造を有し、かつ歩留まりが高く安価な半導体装置の製造方法を実現するという所期の目的を達成することができた。
【0104】
すなわち、本発明は、半導体装置の製造におけるリソグラフィ工程において、上記工程中での感光性材料の物理的破壊を防ぎ、上記半導体装置の歩留まり向上を可能とする。大量生産における歩留まり向上に対して、特に効果がある。
【図面の簡単な説明】
【図1】 パターン形成工程の手順を示した断面工程図。
【図2】 本発明の一実施例となる半導体装置の主要部構造及び製造工程を示す断面図。
【図3】 本発明を説明する膜中残留応力とパターン割れ、剥れとの関係を示した特性図。
【図4】 本発明を半導体装置の製造方法に適用したときのホール層とゲート層とに用いた感光性薄膜の膜中残留応力の差と歩留まりとの関係を示した特性図。
【図5】 感光性薄膜の膜中残留応力を熱処理前後で比較した特性図。
【符号の説明】
101、200…基体、 102…感光性材料薄膜、
104…放射線、 105…露光部、
106…形成した微細パターン、 201…ゲート絶縁膜、
202…ゲート電極、 203…ソース・ドレイン、
204…プラグ電極、 205…電極配線、
206、215…シリコン酸化膜、 207…王冠型キャパシタ、
208…フィールド酸化膜、 209…窒化ケイ素膜、
210…タングステンシリサイド膜、211…多結晶シリコン膜、
212…感光性材料パターン、 213…MISFET、
216…プラグ電極。
Claims (2)
- 基板上に感光性材料の薄膜を形成する工程、前記薄膜を波長10〜200nmの放射線に選択的に露光させる工程、及び前記露光部又は未露光部を現像処理して選択的に除去する工程を含む微細パターン形成方法において、前記感光性材料として、その中に含まれる総原子数、炭素原子数及び酸素原子数から次式に従って求められるK値が3.3以下、
K=総原子数/(炭素原子数−酸素原子数)
薄膜形成後の膜中残留応力15MPa/μm以下、放射線に対する吸収係数1/μm以下のものを用い、
前記感光性材料がシクロオレフィン系樹脂を主成分としてなり、
さらに、前記感光性材料に、コール酸エステルおよびリトコール酸エステルよりなる群から選ばれる一種以上の応力低下剤を10重量%以上添加してなることを特徴とする微細パターン形成方法。 - 半導体基板上に形成した絶縁層及び配線層の少なくとも1つの層上に、感光性材料の薄膜を形成し、前記薄膜を選択的に露光したのち、現像し、所定のレジストマスクパターンを形成する工程を含む半導体装置の製造方法において、請求項1記載の微細パターン形成方法を用いてレジストマスクパターンを形成させることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28513699A JP4368472B2 (ja) | 1999-10-06 | 1999-10-06 | パターン形成方法、それを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28513699A JP4368472B2 (ja) | 1999-10-06 | 1999-10-06 | パターン形成方法、それを用いた半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001109152A JP2001109152A (ja) | 2001-04-20 |
JP2001109152A5 JP2001109152A5 (ja) | 2006-12-14 |
JP4368472B2 true JP4368472B2 (ja) | 2009-11-18 |
Family
ID=17687580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28513699A Expired - Fee Related JP4368472B2 (ja) | 1999-10-06 | 1999-10-06 | パターン形成方法、それを用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4368472B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4765951B2 (ja) * | 2007-02-08 | 2011-09-07 | Jsr株式会社 | 絶縁膜を有する大型シリコンウエハおよびその製造方法 |
JP6065149B1 (ja) | 2016-06-01 | 2017-01-25 | コニカミノルタ株式会社 | 静電荷像現像用トナー |
-
1999
- 1999-10-06 JP JP28513699A patent/JP4368472B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001109152A (ja) | 2001-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7608386B2 (en) | Resist cover film-forming material, process for forming resist pattern, semiconductor device and process for manufacturing the same | |
KR100628824B1 (ko) | 리토그래피 반사방지 하드마스크 조성물 및 그것의 용도 | |
JP4420592B2 (ja) | 半導体素子の微細パターン形成方法 | |
US7855154B2 (en) | Methods of forming intermediate semiconductor device structures using spin-on, photopatternable, interlayer dielectric materials | |
TWI294991B (en) | Negative resist composition, method for the formation of resist patterns and process for the production of electronic devices | |
JP4852360B2 (ja) | 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法 | |
TW200901273A (en) | Method for forming fine pattern of semiconductor device | |
US8084185B2 (en) | Substrate planarization with imprint materials and processes | |
TW200428165A (en) | Water-soluble resin composition, pattern forming method and resist pattern inspection method | |
US7198886B2 (en) | Method for forming pattern | |
JP3504247B2 (ja) | 半導体装置の製造方法 | |
US6806021B2 (en) | Method for forming a pattern and method of manufacturing semiconductor device | |
US20070196772A1 (en) | Method for forming fine pattern of semiconductor device | |
TWI278915B (en) | Pattern forming method, lower layer film forming composition and manufacturing method of semiconductor device | |
JP2003163265A (ja) | 配線構造およびその製造方法 | |
JP2769038B2 (ja) | パターン形成方法 | |
JP2001272797A (ja) | パターン形成方法 | |
TW200421429A (en) | Manufacturing method of semiconductor device | |
JP4368472B2 (ja) | パターン形成方法、それを用いた半導体装置の製造方法 | |
JP2002198283A (ja) | レジストパターン形成方法 | |
JP5699086B2 (ja) | 傾斜型の光学的特性を有するbarcを用いるフォトリソグラフィを実行するための方法 | |
JP2001109152A5 (ja) | ||
TW200839944A (en) | Method for dual damascene process | |
JP2009105218A (ja) | パターン形成方法 | |
JP2004061665A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040309 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090604 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4368472 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |