JP4361707B2 - 薄膜トランジスタの液晶表示装置 - Google Patents
薄膜トランジスタの液晶表示装置 Download PDFInfo
- Publication number
- JP4361707B2 JP4361707B2 JP2001392076A JP2001392076A JP4361707B2 JP 4361707 B2 JP4361707 B2 JP 4361707B2 JP 2001392076 A JP2001392076 A JP 2001392076A JP 2001392076 A JP2001392076 A JP 2001392076A JP 4361707 B2 JP4361707 B2 JP 4361707B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- liquid crystal
- display device
- crystal display
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタの液晶表示装置にかかり、より詳細には、データラインのブロック駆動をする薄膜トランジスタの液晶表示装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置の駆動のためには様々な駆動方法を使用できる。駆動方法は液晶表示装置の表示装置としての特性、パネルのための配線構造、液晶の特性、画素をなす薄膜トランジスタの構成等を考慮する。具体的に、特定目的のために考案された様々な駆動方法が共に使用されて、全体液晶表示装置を駆動させる。液晶表示装置の駆動方法のうち、データラインを駆動する方法としてブロック駆動方法がある。ブロック駆動方法では、データラインの一定個数を１つのブロックにし、同一のブロック内のデータラインには共に信号を印加して、ブロック単位で画面を送出する。特に、ポリシリコン型薄膜トランジスタの液晶表示装置は、パネルの特性上、ブロック駆動方法を多く使用する。
【０００３】
一方、データラインを駆動する方法には、コラム転換方法（ｃｏｌｕｍｎ ｉｎｖｅｒｓｉｏｎ）とライン転換方法（ｌｉｎｅ ｉｎｖｅｒｓｉｏｎ）がある。このうち、コラム転換方法は、ポリシリコン型薄膜トランジスタの液晶表示装置が多く使用される中小型液晶表示装置に使用される場合、電力消費が多い。従って、中小型モバイル機器には適切ではないという短所がある。又、コラム転換方法の場合、信号ラインに沿って画面表示装置の鮮明性に影響を与えるクロストーク現象が発生しやすいという短所がある。
【０００４】
従って、モバイル機器に適合するポリシリコン型薄膜トランジスタの液晶表示装置は、ブロック駆動型であり、ライン転換方法を使用することが望ましい。しかしながらライン転換方法を使用するブロック駆動型の液晶表示装置にはブロック欠陥（ｂｌｏｃｋ ｄｅｆｅｃｔ）が発生する問題点がある。ブロック欠陥は、それぞれ画面を構成するブロック間の境界上に感知可能な線が形成される現象である。以下、図を参照してブロック欠陥を説明する。
【０００５】
図１は通常の薄膜トランジスタの液晶表示装置の画素構成レイアウトを示す平面図である。このような構成のために、先ず、下板にはアクティブパターン１１が形成され、ゲート絶縁膜が積層された後、ゲートライン１３とストレージライン１５が積層とパターニングによって形成される。そして、ソース／ドレインコンタクトホール１７，１９を有する層間絶縁膜の上にデータ配線２１とソース／ドレイン電極２３，２５が形成される。そして、画素電極コンタクトホール２７を有する絶縁膜の上に画素電極２９が形成される。
【０００６】
画素電極がアルミのような反射板で形成される場合、又は、データラインが画素電極の間の空間に設置される場合、通常、画面のコントラストを増加させるために、データラインと重なるようにパネルの上板にブラックマトリックス層が形成される。
【０００７】
図２は図１をI-Iラインに沿って切る場合の概略的な側断面図である。下板１０には画素電極２９が形成される。画素電極２９の下には、上から見る時、画素電極２９の両側と部分的に重なるようにデータライン２１が形成される。この間には絶縁膜が形成されており、１つの画素電極２９と両側のデータライン２１は図２に楕円点線で示すように、各々仮想のキャパシタで電気的に連結された状態をなす。この時、形成される仮想的静電容量又は寄生容量は、画素構成の対称的な形態によって、画素電極２９の左右両側の仮想キャパシタに対して同一に形成される。
【０００８】
上板４０には、上から見る時、データラインと重なるようにブラックマトリックス３５が形成され、画素電極２９と重なるようにカラーフィルタ３３が形成される。上板４０と下板１０の間には液晶層３１が存在し、上板の液晶に接する表面には、通常、図示しない透明な共通電極が形成される。
【０００９】
図３はブロック欠陥を示すためにブロック境界部の画素の構成を示す等価回路図である。境界部に接する画素はゲートラインに沿って形成されるｎ−１、ｎ番目の画素と、ｎ＋１、ｎ＋２番目の画素である。ブロック駆動のために画素又はデータラインをｎ個ずつ結んでブロックを形成すると、ｎ番目の画素は一番目のブロックに属し、ｎ＋１番目の画素は二番目のブロックに属する。画素にデータ信号を印加するデータラインは画素電極の右側に形成されると仮定すると、一番目のブロックにデータ信号を印加する時、ｎ番目の画素が左右両側のデータラインの信号印加によって受ける影響（即ち、印加電圧）は、二番目のブロックにデータ信号を印加する時、ｎ＋１番目の画素が左右側のデータラインの信号印加によって受ける影響（即ち、印加電圧）と異なることが分かる。
【００１０】
画素電極が受ける影響を計算するために、図３を参照して数式を整理すると次のとおりである。
【００１１】
［数式１］
Ｑ＝ＣＶ
【００１２】
［数式２］
Ｃｐ＝ｆ（ＣLD，ＣRD，ＣSTG，ＣLC，ＣG，ＣDG，ＣDS）
【００１３】
［数式３］
Ｃｐ△Ｖｐ＝ＣLD△ＶLD＋ＣRD△ＶRD
【００１４】
［数式１］はフローティングされた電極で電気量の保存を意味し、Ｑは電極に蓄積された電気量、Ｃは静電容量、Ｖは電圧である。よく絶縁され、短時間を仮定すると、画素電極は一種のフローティングされた導体である。全体画素電極の静電容量は、画素電極が他の画素内の要素と共に構成する静電容量によって決定される（数式２参照）。従って、この画素内の要素のうち、一部で電圧の変化が発生すると、画素電極にも電圧の変化が誘発される（数式３参照）。
【００１５】
加えて、画素が両側のデータラインから影響を受けることは、液晶に影響を与える画素電極が両側のデータラインの信号印加に伴う電圧変動を有することを意味する。従って、画素の電圧変化は画素電極の電圧変化Ｖｐを意味する。各画素で画素電極の静電容量Ｃｐは連関された構成要素の間の静電容量の寄与分の関数として［数式２］のように表現できる。Ｃｐは画素電極の全体静電容量、ＣLDは画素電極の左側のデータラインによる静電容量、ＣRDは画素電極の右側のデータラインによる静電容量、ＣSTGはストレージ電極による静電容量、ＣLCは液晶層による静電容量、ＣGはゲート電極による静電容量、ＣDGはデータとゲートとの間の静電容量、ＣDSはデータとストレージ電極との間の静電容量を示す。実質的に、これらの材質と形態は予め決定されるので、定数値であり、画素ごとに差がない。
【００１６】
一方、［数式３］は他の要素の変化なしに、データラインの信号だけを変化させる時、画素電極の電圧変化分と静電容量を掛け算した結果は、データラインの信号、即ち、電圧変化分各々に静電容量各々を掛け算した結果の合計と同一であることを示す。
【００１７】
この式に従って、一番目のブロックにデータ信号を印加する時、ｎ番目の画素電極の両側のデータラインとの寄生容量による電圧変化分と二番目のブロックにデータ信号を印加する時、ｎ＋１番目の画素電極の両側のデータラインとの寄生容量による電圧変化分を計算すると、［数式４］と［数式５］を得ることができる。
【００１８】
［数式４］
△Ｖｐ（ｎ）＝｛ＣLD△ＶD（ｎ−１）＋ＣRD△ＶD（ｎ）｝
／Ｃｐ（ｎ）
【００１９】
［数式５］
△Ｖｐ（ｎ＋１）＝｛ＣLD△ＶD（ｎ）＋ＣRD△ＶD（ｎ＋１）｝
／Ｃｐ（ｎ＋１）
【００２０】
この数式で、一番目のブロックの駆動の時、△ＶD（ｎ−１）と△ＶD（ｎ）は同一の値であり、二番目のブロックの駆動の時、△ＶD（ｎ）は０になり、△ＶD（ｎ＋１）は、一番目のブロックの駆動の時の△ＶD（ｎ）と同一の値である。又、ＣLDとＣRDは、そして、Ｃｐ（ｎ）とＣｐ（ｎ＋１）は図２に示すように画素構成の均一性及び対称性を考慮する時、通常、画素に対して全部同一の値を有するといえる。結果的に、［数式６］を得ることができる。
【００２１】
［数式６］
△ＶD（ｎ）＝２△ＶD（ｎ＋１）
【００２２】
これは、前述のようにブロックの一番目のデータラインに連結された画素で画素電極の電圧が、ブロックの他の画素電極の電圧と異なることを示す。そして、画素電極に印加される電圧の差は液晶配列及びそれによる画素の光透過性の差を意味する。このような差によってブロック欠陥が発生する。
【００２３】
【発明が解決しようとする課題】
本発明は、前述のように、従来のデータラインを駆動するにおいて、ライン転換方法でブロック駆動の時、ブロック欠陥が発生することを抑制するためのものであり、ライン転換方法ブロック駆動でブロック欠陥を防止できる液晶表示装置を提供することを目的とする。
【００２４】
従って、本発明はライン転換方法ブロック駆動で画像に境界線が形成される現象を抑制できる液晶表示装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】
前述の目的を達成するための本発明の液晶表示装置は、データラインをライン転換方法でブロック駆動する液晶表示装置において、データラインブロックの境界にある画素に寄生キャパシタの影響による電圧変化を均一に印加するために、該当画素にデータ信号を印加するデータラインに、上から見る時、各画素電極と重なるように延長片のような拡張部がさらに形成されることを特徴とする。
【００２６】
拡張部の位置と形態に対する特別な制約はないが、データラインが信号を供給する画素における拡張部が画素電極と重なる領域の面積は、画素電極が左右両側でデータラインと部分的に重なるように形成される画素において、画素電極が一方のデータラインと重なる面積に接近することが望ましい。即ち、拡張部による寄生容量が１つのデータラインと画素電極との間の寄生容量又は仮想的静電容量と同一であることが望ましい。拡張部は単純にデータラインの幅を増加させることによって形成することもできる。
【００２７】
一方、本発明でブロックの境界にある画素は、例えば、ブロックをなすように連関されるデータラインの個数をｎ個とし、ｉをブロック個数から１を引いた数の範囲内にある自然数とするとき、ｉｎ番目のデータラインとｉｎ＋１番目のデータラインとの間にある画素を意味する。従って、画素にデータ信号を供給するデータラインが画素の左側にある場合には、各ゲートラインに沿ってｉｎ番目の画素がブロックの境界部の画素となり、データラインが画素の右側にある場合には、各ゲートラインに沿ってｉｎ＋１番目の画素がブロックの境界部にある画素となる。
【００２８】
全ての画素の左右両側にデータラインが通過するように構成するために、画素の右側に該当画素のデータラインが設置される場合には、０番目のデータラインを一番目の画素電極の左側に形成することができる。同様に画素の左側に該当画素のデータラインが設置される場合には、ｍ＋１番目のデータラインを最後のｍ番目の画素の右側に形成することができる。このようにした場合には、付加されるデータラインを考慮して、ブロックの境界にある画素の位置を変更することができる。
【００２９】
前述の目的を達成するための本発明の薄膜トランジスタの液晶表示装置の一構成によると、本発明は基板、基板に形成されたポリシリコン型アクティブパターンをパターンとゲート絶縁膜に離隔されたゲート電極が横切る形態で画素ごとに形成され、複数が行列をなす薄膜トランジスタを備える。そして、本発明には行列の同一行の薄膜トランジスタのゲート電極に接続されて、ゲート電圧を印加するように、複数のゲートラインが互いに平行に形成され、薄膜トランジスタにデータ信号を印加するために行列の同一列の薄膜トランジスタのドレイン領域と電気的に接続される複数のデータラインが互いに並行に形成される。データラインは隣接した画素の周辺部を通過するように配置され、上から見る時、画素の中央部に形成される画素電極と、部分的に重なるように形成される。画素電極は薄膜トランジスタのソース領域に接続され、データラインとは絶縁膜層を通じて絶縁される。この時、データラインをライン転換方法でブロック単位で駆動する。
そして、特徴的に、ブロックの境界部の画素にデータ信号を印加する境界部データラインに境界部の画素の画素電極と重なる拡張部がさらに形成される。
【００３０】
このような構成で、通常、ブロックの境界部の画素は、ブロックをなすように連関されるデータラインの個数をｎとし、ｉを液晶表示装置の画面をなすブロック個数から１を引いた数の範囲内にある自然数としたとき、ｉｎ番目のデータラインとｉｎ＋１番目のデータラインとの間にある画素になる。
【００３１】
一方、画素電極は金属材質の反射板又は透明電極からなることができ、画素で画素電極が構成する静電容量を補充するように画素ごとに形成するストレージ電極を行列の行に連結するストレージラインをさらに備えることができる。又、画素電極はデータラインと有機絶縁膜に離隔され、有機絶縁膜の表面には画素電極がマイクロレンズを形成するようにエンボッシングが形成され得る。
【００３２】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
【００３３】
図４は本発明の一実施形態による薄膜トランジスタの液晶表示装置のブロックの境界部単位画素のレイアウトを示す平面図である。但し、本実施形態で駆動部を通じてデータラインがブロック駆動され、ライン転換方法を使用することが前提である。
【００３４】
図４に示すように、画素にはポリシリコン層活性領域パターン１１が備えられる。活性領域パターン１１は、数百Åの厚さで非晶質シリコン層を基板に積層し、レーザーアニーリングによってポリシリコンに変換した後、写真工程とエッチングによってパターニングする方法で形成できる。活性領域パターン１１はゲート電極を含むゲートライン１３によって分けられる。この時、ゲートライン１３は予め形成され、図示しないシリコン窒化膜又はシリコン酸化膜のゲート絶縁膜によって活性領域パターン１１と離隔された状態である。ゲートライン１３と並行にストレージライン１５が形成される。通常、ストレージライン１５はゲートライン１３と同一の導電層でゲートライン１３をパターニングする時、共に形成される。ストレージライン１５は画素電極２９を要素とするキャパシタの静電容量を補充するためのものであるので、画素電極２９が形成された画素部で静電容量を増加させるために、幅が広いストレージ電極１４を構成する。一方、ゲートライン１３に分けられた活性領域パターン１１の上のソース領域は、図示しない絶縁膜に形成されたソース電極コンタクト１７を通じてソース電極２３と連結される。活性領域パターン１１の下のドレイン領域は、図示しない絶縁膜に形成されたドレイン電極コンタクト１９を通じてドレイン電極２５と連結される。ドレイン電極２５はデータライン２１から突出された部分を通じてデータライン２１と連結される。ソース／ドレイン電極２３，２５とデータライン２１は同一の導電層をパターニングして形成される。ソース電極２３は、図示しない保護膜に形成された画素電極コンタクト２７を通じて画素領域の中央部で画素領域の大部分を覆う画素電極２９と連結される。保護膜は絶縁膜であり、感光性有機絶縁膜を使用する場合、露光工程だけでパターニングできるので、便利に使用できる。保護膜の表面に一定形態の突起を形成すると、その上に覆われる画素電極がマイクロレンズを形成して液晶表示装置の画質を増加させ得る。画素電極は反射型液晶表示装置ではアルミのような金属材質の反射板で形成され、透過型液晶表示装置ではＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）又はＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）のような透明電極を使用する。データライン２１は、画素電極２９の両側と平行に設けられており、各データライン２１は画素電極２９と部分的に重なって、仮想のキャパシタを形成する。画素の薄膜トランジスタにデータ信号を印加するものは、画素電極２９の右側に形成されたデータライン２１である。この右側のデータライン２１にはドレイン電極２５との連結のために突出された部分の外に、他の突出された部分である延長片３１が画素電極２９の上下部に画素電極２９と重なるように形成される。延長片３１とデータライン２１は同時に形成できる。
【００３５】
図５は本実施形態で図４の画素周辺の画素及び信号ラインを追加して示す等化回路図である。従来の実施形態を示す図３の構成と大部分同一である。即ち、薄膜トランジスタ及び画素電極とゲートライン、ストレージライン、液晶に関した変化はない。但し、ブロックの境界領域にある画素、即ち、ｎ番目のデータラインとｎ＋１番目のデータラインとの間に位置する画素にデータ信号を印加するｎ＋１番目のデータラインと画素電極との間にキャパシタＣLD’が１つ追加される。この時のキャパシタはデータラインから延長された延長片と画素電極が重なる部分に発生する仮想容量を示すためのものである。仮想容量は延長片の幾何学的な配置、面積に従って変化が多少あるが、層間絶縁膜とその厚さによって誘電膜の誘電率とキャパシタ電極の間の離隔距離が定まっている状態であるので、主に重なる面積によって追加的なキャパシタ容量が決定される。
【００３６】
従って、本発明によって延長片を有する場合、一番目のブロックにデータ信号を印加する時、ｎ番目の画素電極の両側のデータラインとの寄生容量による電圧変化分と、二番目のブロックにデータ信号を印加する時、ｎ＋１番目の画素電極の両側のデータラインとの寄生容量による電圧変化分とを計算すると、ｎ番目の画素電極の場合、変化がないので数式４が得られ、ｎ＋１番目の画素電極の場合、従来の数式５は次の数式７になる。
【００３７】
［数式７］
Ｖｐ（ｎ＋１）＝｛ＣLD’△ＶD（ｎ＋１）＋ＣRD△ＶD（ｎ＋１）｝
／ＣP（ｎ＋１）
【００３８】
そして、延長片が図４の画素電極の左側のデータラインの面積と同一であると、即ち、ＣLD’とＣLDが同一であると、△Ｖｐ（ｎ）は△Ｖｐ（ｎ＋１）になって、ブロック欠陥が発生しない。
【００３９】
図６及び図７は図４における延長片３１の形態を異にして形成した本発明の他の実施形態を示す図である。画素に隣接した他のデータラインに向けて延長片３１’，３１”を形成し、他の画素と同等の静電容量になるように試みている。本発明の実施形態で延長片は、通常データラインと同一の金属導電層からなるので、透明画素電極を利用する透過型液晶表示装置の場合、開口率の損失を招来する。従って、本発明の場合、透過型より反射型でさらにら効果的に利用できる。
【００４０】
図８はブロックの境界部画素の薄膜トランジスタにデータ信号を印加するデータライン２１’の幅を他のデータラインより広幅で形成した実施形態を示す。
【００４１】
【発明の効果】
本発明によると、データラインをライン転換方法でブロック駆動する薄膜トランジスタの液晶表示装置でブロックの境界部に暗い又は明るい線が見えるブロック欠陥を防止できる。
【図面の簡単な説明】
【図１】通常の薄膜トランジスタの液晶表示装置の画素構成レイアウトを示す平面図である。
【図２】図１をｉｉラインに沿って切る場合の概略的な側断面図である。
【図３】ブロック欠陥を示すためにブロックの境界部の画素の構成を示す等価回路図である。
【図４】本発明の一実施形態による薄膜トランジスタの液晶表示装置のブロックの境界部単位画素のレイアウトを示す平面図である。
【図５】本実施形態で図４の画素周辺の画素及び信号ラインを追加して示す等価回路図である。
【図６】本発明の他の実施形態を示す図である。
【図７】本発明の他の実施形態を示す図である。
【図８】本発明の他の実施形態を示す図である。
【発明の属する技術分野】
本発明は薄膜トランジスタの液晶表示装置にかかり、より詳細には、データラインのブロック駆動をする薄膜トランジスタの液晶表示装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置の駆動のためには様々な駆動方法を使用できる。駆動方法は液晶表示装置の表示装置としての特性、パネルのための配線構造、液晶の特性、画素をなす薄膜トランジスタの構成等を考慮する。具体的に、特定目的のために考案された様々な駆動方法が共に使用されて、全体液晶表示装置を駆動させる。液晶表示装置の駆動方法のうち、データラインを駆動する方法としてブロック駆動方法がある。ブロック駆動方法では、データラインの一定個数を１つのブロックにし、同一のブロック内のデータラインには共に信号を印加して、ブロック単位で画面を送出する。特に、ポリシリコン型薄膜トランジスタの液晶表示装置は、パネルの特性上、ブロック駆動方法を多く使用する。
【０００３】
一方、データラインを駆動する方法には、コラム転換方法（ｃｏｌｕｍｎ ｉｎｖｅｒｓｉｏｎ）とライン転換方法（ｌｉｎｅ ｉｎｖｅｒｓｉｏｎ）がある。このうち、コラム転換方法は、ポリシリコン型薄膜トランジスタの液晶表示装置が多く使用される中小型液晶表示装置に使用される場合、電力消費が多い。従って、中小型モバイル機器には適切ではないという短所がある。又、コラム転換方法の場合、信号ラインに沿って画面表示装置の鮮明性に影響を与えるクロストーク現象が発生しやすいという短所がある。
【０００４】
従って、モバイル機器に適合するポリシリコン型薄膜トランジスタの液晶表示装置は、ブロック駆動型であり、ライン転換方法を使用することが望ましい。しかしながらライン転換方法を使用するブロック駆動型の液晶表示装置にはブロック欠陥（ｂｌｏｃｋ ｄｅｆｅｃｔ）が発生する問題点がある。ブロック欠陥は、それぞれ画面を構成するブロック間の境界上に感知可能な線が形成される現象である。以下、図を参照してブロック欠陥を説明する。
【０００５】
図１は通常の薄膜トランジスタの液晶表示装置の画素構成レイアウトを示す平面図である。このような構成のために、先ず、下板にはアクティブパターン１１が形成され、ゲート絶縁膜が積層された後、ゲートライン１３とストレージライン１５が積層とパターニングによって形成される。そして、ソース／ドレインコンタクトホール１７，１９を有する層間絶縁膜の上にデータ配線２１とソース／ドレイン電極２３，２５が形成される。そして、画素電極コンタクトホール２７を有する絶縁膜の上に画素電極２９が形成される。
【０００６】
画素電極がアルミのような反射板で形成される場合、又は、データラインが画素電極の間の空間に設置される場合、通常、画面のコントラストを増加させるために、データラインと重なるようにパネルの上板にブラックマトリックス層が形成される。
【０００７】
図２は図１をI-Iラインに沿って切る場合の概略的な側断面図である。下板１０には画素電極２９が形成される。画素電極２９の下には、上から見る時、画素電極２９の両側と部分的に重なるようにデータライン２１が形成される。この間には絶縁膜が形成されており、１つの画素電極２９と両側のデータライン２１は図２に楕円点線で示すように、各々仮想のキャパシタで電気的に連結された状態をなす。この時、形成される仮想的静電容量又は寄生容量は、画素構成の対称的な形態によって、画素電極２９の左右両側の仮想キャパシタに対して同一に形成される。
【０００８】
上板４０には、上から見る時、データラインと重なるようにブラックマトリックス３５が形成され、画素電極２９と重なるようにカラーフィルタ３３が形成される。上板４０と下板１０の間には液晶層３１が存在し、上板の液晶に接する表面には、通常、図示しない透明な共通電極が形成される。
【０００９】
図３はブロック欠陥を示すためにブロック境界部の画素の構成を示す等価回路図である。境界部に接する画素はゲートラインに沿って形成されるｎ−１、ｎ番目の画素と、ｎ＋１、ｎ＋２番目の画素である。ブロック駆動のために画素又はデータラインをｎ個ずつ結んでブロックを形成すると、ｎ番目の画素は一番目のブロックに属し、ｎ＋１番目の画素は二番目のブロックに属する。画素にデータ信号を印加するデータラインは画素電極の右側に形成されると仮定すると、一番目のブロックにデータ信号を印加する時、ｎ番目の画素が左右両側のデータラインの信号印加によって受ける影響（即ち、印加電圧）は、二番目のブロックにデータ信号を印加する時、ｎ＋１番目の画素が左右側のデータラインの信号印加によって受ける影響（即ち、印加電圧）と異なることが分かる。
【００１０】
画素電極が受ける影響を計算するために、図３を参照して数式を整理すると次のとおりである。
【００１１】
［数式１］
Ｑ＝ＣＶ
【００１２】
［数式２］
Ｃｐ＝ｆ（ＣLD，ＣRD，ＣSTG，ＣLC，ＣG，ＣDG，ＣDS）
【００１３】
［数式３］
Ｃｐ△Ｖｐ＝ＣLD△ＶLD＋ＣRD△ＶRD
【００１４】
［数式１］はフローティングされた電極で電気量の保存を意味し、Ｑは電極に蓄積された電気量、Ｃは静電容量、Ｖは電圧である。よく絶縁され、短時間を仮定すると、画素電極は一種のフローティングされた導体である。全体画素電極の静電容量は、画素電極が他の画素内の要素と共に構成する静電容量によって決定される（数式２参照）。従って、この画素内の要素のうち、一部で電圧の変化が発生すると、画素電極にも電圧の変化が誘発される（数式３参照）。
【００１５】
加えて、画素が両側のデータラインから影響を受けることは、液晶に影響を与える画素電極が両側のデータラインの信号印加に伴う電圧変動を有することを意味する。従って、画素の電圧変化は画素電極の電圧変化Ｖｐを意味する。各画素で画素電極の静電容量Ｃｐは連関された構成要素の間の静電容量の寄与分の関数として［数式２］のように表現できる。Ｃｐは画素電極の全体静電容量、ＣLDは画素電極の左側のデータラインによる静電容量、ＣRDは画素電極の右側のデータラインによる静電容量、ＣSTGはストレージ電極による静電容量、ＣLCは液晶層による静電容量、ＣGはゲート電極による静電容量、ＣDGはデータとゲートとの間の静電容量、ＣDSはデータとストレージ電極との間の静電容量を示す。実質的に、これらの材質と形態は予め決定されるので、定数値であり、画素ごとに差がない。
【００１６】
一方、［数式３］は他の要素の変化なしに、データラインの信号だけを変化させる時、画素電極の電圧変化分と静電容量を掛け算した結果は、データラインの信号、即ち、電圧変化分各々に静電容量各々を掛け算した結果の合計と同一であることを示す。
【００１７】
この式に従って、一番目のブロックにデータ信号を印加する時、ｎ番目の画素電極の両側のデータラインとの寄生容量による電圧変化分と二番目のブロックにデータ信号を印加する時、ｎ＋１番目の画素電極の両側のデータラインとの寄生容量による電圧変化分を計算すると、［数式４］と［数式５］を得ることができる。
【００１８】
［数式４］
△Ｖｐ（ｎ）＝｛ＣLD△ＶD（ｎ−１）＋ＣRD△ＶD（ｎ）｝
／Ｃｐ（ｎ）
【００１９】
［数式５］
△Ｖｐ（ｎ＋１）＝｛ＣLD△ＶD（ｎ）＋ＣRD△ＶD（ｎ＋１）｝
／Ｃｐ（ｎ＋１）
【００２０】
この数式で、一番目のブロックの駆動の時、△ＶD（ｎ−１）と△ＶD（ｎ）は同一の値であり、二番目のブロックの駆動の時、△ＶD（ｎ）は０になり、△ＶD（ｎ＋１）は、一番目のブロックの駆動の時の△ＶD（ｎ）と同一の値である。又、ＣLDとＣRDは、そして、Ｃｐ（ｎ）とＣｐ（ｎ＋１）は図２に示すように画素構成の均一性及び対称性を考慮する時、通常、画素に対して全部同一の値を有するといえる。結果的に、［数式６］を得ることができる。
【００２１】
［数式６］
△ＶD（ｎ）＝２△ＶD（ｎ＋１）
【００２２】
これは、前述のようにブロックの一番目のデータラインに連結された画素で画素電極の電圧が、ブロックの他の画素電極の電圧と異なることを示す。そして、画素電極に印加される電圧の差は液晶配列及びそれによる画素の光透過性の差を意味する。このような差によってブロック欠陥が発生する。
【００２３】
【発明が解決しようとする課題】
本発明は、前述のように、従来のデータラインを駆動するにおいて、ライン転換方法でブロック駆動の時、ブロック欠陥が発生することを抑制するためのものであり、ライン転換方法ブロック駆動でブロック欠陥を防止できる液晶表示装置を提供することを目的とする。
【００２４】
従って、本発明はライン転換方法ブロック駆動で画像に境界線が形成される現象を抑制できる液晶表示装置を提供することを目的とする。
【００２５】
【課題を解決するための手段】
前述の目的を達成するための本発明の液晶表示装置は、データラインをライン転換方法でブロック駆動する液晶表示装置において、データラインブロックの境界にある画素に寄生キャパシタの影響による電圧変化を均一に印加するために、該当画素にデータ信号を印加するデータラインに、上から見る時、各画素電極と重なるように延長片のような拡張部がさらに形成されることを特徴とする。
【００２６】
拡張部の位置と形態に対する特別な制約はないが、データラインが信号を供給する画素における拡張部が画素電極と重なる領域の面積は、画素電極が左右両側でデータラインと部分的に重なるように形成される画素において、画素電極が一方のデータラインと重なる面積に接近することが望ましい。即ち、拡張部による寄生容量が１つのデータラインと画素電極との間の寄生容量又は仮想的静電容量と同一であることが望ましい。拡張部は単純にデータラインの幅を増加させることによって形成することもできる。
【００２７】
一方、本発明でブロックの境界にある画素は、例えば、ブロックをなすように連関されるデータラインの個数をｎ個とし、ｉをブロック個数から１を引いた数の範囲内にある自然数とするとき、ｉｎ番目のデータラインとｉｎ＋１番目のデータラインとの間にある画素を意味する。従って、画素にデータ信号を供給するデータラインが画素の左側にある場合には、各ゲートラインに沿ってｉｎ番目の画素がブロックの境界部の画素となり、データラインが画素の右側にある場合には、各ゲートラインに沿ってｉｎ＋１番目の画素がブロックの境界部にある画素となる。
【００２８】
全ての画素の左右両側にデータラインが通過するように構成するために、画素の右側に該当画素のデータラインが設置される場合には、０番目のデータラインを一番目の画素電極の左側に形成することができる。同様に画素の左側に該当画素のデータラインが設置される場合には、ｍ＋１番目のデータラインを最後のｍ番目の画素の右側に形成することができる。このようにした場合には、付加されるデータラインを考慮して、ブロックの境界にある画素の位置を変更することができる。
【００２９】
前述の目的を達成するための本発明の薄膜トランジスタの液晶表示装置の一構成によると、本発明は基板、基板に形成されたポリシリコン型アクティブパターンをパターンとゲート絶縁膜に離隔されたゲート電極が横切る形態で画素ごとに形成され、複数が行列をなす薄膜トランジスタを備える。そして、本発明には行列の同一行の薄膜トランジスタのゲート電極に接続されて、ゲート電圧を印加するように、複数のゲートラインが互いに平行に形成され、薄膜トランジスタにデータ信号を印加するために行列の同一列の薄膜トランジスタのドレイン領域と電気的に接続される複数のデータラインが互いに並行に形成される。データラインは隣接した画素の周辺部を通過するように配置され、上から見る時、画素の中央部に形成される画素電極と、部分的に重なるように形成される。画素電極は薄膜トランジスタのソース領域に接続され、データラインとは絶縁膜層を通じて絶縁される。この時、データラインをライン転換方法でブロック単位で駆動する。
そして、特徴的に、ブロックの境界部の画素にデータ信号を印加する境界部データラインに境界部の画素の画素電極と重なる拡張部がさらに形成される。
【００３０】
このような構成で、通常、ブロックの境界部の画素は、ブロックをなすように連関されるデータラインの個数をｎとし、ｉを液晶表示装置の画面をなすブロック個数から１を引いた数の範囲内にある自然数としたとき、ｉｎ番目のデータラインとｉｎ＋１番目のデータラインとの間にある画素になる。
【００３１】
一方、画素電極は金属材質の反射板又は透明電極からなることができ、画素で画素電極が構成する静電容量を補充するように画素ごとに形成するストレージ電極を行列の行に連結するストレージラインをさらに備えることができる。又、画素電極はデータラインと有機絶縁膜に離隔され、有機絶縁膜の表面には画素電極がマイクロレンズを形成するようにエンボッシングが形成され得る。
【００３２】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
【００３３】
図４は本発明の一実施形態による薄膜トランジスタの液晶表示装置のブロックの境界部単位画素のレイアウトを示す平面図である。但し、本実施形態で駆動部を通じてデータラインがブロック駆動され、ライン転換方法を使用することが前提である。
【００３４】
図４に示すように、画素にはポリシリコン層活性領域パターン１１が備えられる。活性領域パターン１１は、数百Åの厚さで非晶質シリコン層を基板に積層し、レーザーアニーリングによってポリシリコンに変換した後、写真工程とエッチングによってパターニングする方法で形成できる。活性領域パターン１１はゲート電極を含むゲートライン１３によって分けられる。この時、ゲートライン１３は予め形成され、図示しないシリコン窒化膜又はシリコン酸化膜のゲート絶縁膜によって活性領域パターン１１と離隔された状態である。ゲートライン１３と並行にストレージライン１５が形成される。通常、ストレージライン１５はゲートライン１３と同一の導電層でゲートライン１３をパターニングする時、共に形成される。ストレージライン１５は画素電極２９を要素とするキャパシタの静電容量を補充するためのものであるので、画素電極２９が形成された画素部で静電容量を増加させるために、幅が広いストレージ電極１４を構成する。一方、ゲートライン１３に分けられた活性領域パターン１１の上のソース領域は、図示しない絶縁膜に形成されたソース電極コンタクト１７を通じてソース電極２３と連結される。活性領域パターン１１の下のドレイン領域は、図示しない絶縁膜に形成されたドレイン電極コンタクト１９を通じてドレイン電極２５と連結される。ドレイン電極２５はデータライン２１から突出された部分を通じてデータライン２１と連結される。ソース／ドレイン電極２３，２５とデータライン２１は同一の導電層をパターニングして形成される。ソース電極２３は、図示しない保護膜に形成された画素電極コンタクト２７を通じて画素領域の中央部で画素領域の大部分を覆う画素電極２９と連結される。保護膜は絶縁膜であり、感光性有機絶縁膜を使用する場合、露光工程だけでパターニングできるので、便利に使用できる。保護膜の表面に一定形態の突起を形成すると、その上に覆われる画素電極がマイクロレンズを形成して液晶表示装置の画質を増加させ得る。画素電極は反射型液晶表示装置ではアルミのような金属材質の反射板で形成され、透過型液晶表示装置ではＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）又はＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）のような透明電極を使用する。データライン２１は、画素電極２９の両側と平行に設けられており、各データライン２１は画素電極２９と部分的に重なって、仮想のキャパシタを形成する。画素の薄膜トランジスタにデータ信号を印加するものは、画素電極２９の右側に形成されたデータライン２１である。この右側のデータライン２１にはドレイン電極２５との連結のために突出された部分の外に、他の突出された部分である延長片３１が画素電極２９の上下部に画素電極２９と重なるように形成される。延長片３１とデータライン２１は同時に形成できる。
【００３５】
図５は本実施形態で図４の画素周辺の画素及び信号ラインを追加して示す等化回路図である。従来の実施形態を示す図３の構成と大部分同一である。即ち、薄膜トランジスタ及び画素電極とゲートライン、ストレージライン、液晶に関した変化はない。但し、ブロックの境界領域にある画素、即ち、ｎ番目のデータラインとｎ＋１番目のデータラインとの間に位置する画素にデータ信号を印加するｎ＋１番目のデータラインと画素電極との間にキャパシタＣLD’が１つ追加される。この時のキャパシタはデータラインから延長された延長片と画素電極が重なる部分に発生する仮想容量を示すためのものである。仮想容量は延長片の幾何学的な配置、面積に従って変化が多少あるが、層間絶縁膜とその厚さによって誘電膜の誘電率とキャパシタ電極の間の離隔距離が定まっている状態であるので、主に重なる面積によって追加的なキャパシタ容量が決定される。
【００３６】
従って、本発明によって延長片を有する場合、一番目のブロックにデータ信号を印加する時、ｎ番目の画素電極の両側のデータラインとの寄生容量による電圧変化分と、二番目のブロックにデータ信号を印加する時、ｎ＋１番目の画素電極の両側のデータラインとの寄生容量による電圧変化分とを計算すると、ｎ番目の画素電極の場合、変化がないので数式４が得られ、ｎ＋１番目の画素電極の場合、従来の数式５は次の数式７になる。
【００３７】
［数式７］
Ｖｐ（ｎ＋１）＝｛ＣLD’△ＶD（ｎ＋１）＋ＣRD△ＶD（ｎ＋１）｝
／ＣP（ｎ＋１）
【００３８】
そして、延長片が図４の画素電極の左側のデータラインの面積と同一であると、即ち、ＣLD’とＣLDが同一であると、△Ｖｐ（ｎ）は△Ｖｐ（ｎ＋１）になって、ブロック欠陥が発生しない。
【００３９】
図６及び図７は図４における延長片３１の形態を異にして形成した本発明の他の実施形態を示す図である。画素に隣接した他のデータラインに向けて延長片３１’，３１”を形成し、他の画素と同等の静電容量になるように試みている。本発明の実施形態で延長片は、通常データラインと同一の金属導電層からなるので、透明画素電極を利用する透過型液晶表示装置の場合、開口率の損失を招来する。従って、本発明の場合、透過型より反射型でさらにら効果的に利用できる。
【００４０】
図８はブロックの境界部画素の薄膜トランジスタにデータ信号を印加するデータライン２１’の幅を他のデータラインより広幅で形成した実施形態を示す。
【００４１】
【発明の効果】
本発明によると、データラインをライン転換方法でブロック駆動する薄膜トランジスタの液晶表示装置でブロックの境界部に暗い又は明るい線が見えるブロック欠陥を防止できる。
【図面の簡単な説明】
【図１】通常の薄膜トランジスタの液晶表示装置の画素構成レイアウトを示す平面図である。
【図２】図１をｉｉラインに沿って切る場合の概略的な側断面図である。
【図３】ブロック欠陥を示すためにブロックの境界部の画素の構成を示す等価回路図である。
【図４】本発明の一実施形態による薄膜トランジスタの液晶表示装置のブロックの境界部単位画素のレイアウトを示す平面図である。
【図５】本実施形態で図４の画素周辺の画素及び信号ラインを追加して示す等価回路図である。
【図６】本発明の他の実施形態を示す図である。
【図７】本発明の他の実施形態を示す図である。
【図８】本発明の他の実施形態を示す図である。
Claims (9)
- 所定数ごとにブロックに分けられ、ライン転換方法でブロックごとに駆動されて異なるタイミングでデータ信号を伝送する複数のデータライン、
前記複数のデータラインのいずれかと周縁部が重なっている画素電極をそれぞれ含む複数の画素、及び、
異なるブロックに属する二本の隣接するデータラインのうち、それらの間に位置する境界部の画素に対してデータ信号を印加する方のデータラインから、前記境界部の画素の画素電極に重なるように拡がっている拡張部、
を有する液晶表示装置。 - 一つのブロックを成すデータラインの個数をｎとし、ブロックの総数から１を引いた数以下の自然数をｉとした場合、前記境界部の画素はｉｎ番目のデータラインとｉｎ＋１番目のデータラインの間に位置することを特徴とする、請求項１に記載の液晶表示装置。
- 前記拡張部は、前記境界部の画素に対してデータ信号を印加するデータラインの幅を前記境界部の画素の画素電極の方に拡張することによって形成されていることを特徴とする、請求項１に記載の液晶表示装置。
- 前記拡張部は、前記境界部の画素に対してデータ信号を印加するデータラインから前記境界部の画素の画素電極に向かって突出している延長片で構成されていることを特徴とする、請求項１に記載の液晶表示装置。
- 前記拡張部の面積は、前記境界部の画素の画素電極と重なっているデータラインのうち、前記境界部の画素に対してデータ信号を印加するデータラインではない方のデータラインが前記境界部の画素の画素電極と重なっている面積と等しいことを特徴とする、請求項１に記載の液晶表示装置。
- 基板、
前記基板の上に行列を成すように形成された複数の画素であり、薄膜トランジスタと画素電極とをそれぞれ含む複数の画素、
前記基板の上で前記複数の画素の間を行方向に延び、前記複数の画素のそれぞれに対してゲート電圧を印加する複数のゲートライン、及び、
前記基板の上で前記複数の画素の間を列方向に延び、所定数ごとにブロックに分けられ、ライン転換方法でブロックごとに駆動されて異なるタイミングで前記複数の画素に対してデータ信号を印加する複数のデータライン、
を備えている液晶表示装置であり、
前記薄膜トランジスタは、前記基板に形成されたポリシリコンのパターンから成るドレイン領域とソース領域、ゲート絶縁膜、及び、前記ドレイン領域と前記ソース領域とから前記ゲート絶縁膜によって絶縁された状態で前記ドレイン領域と前記ソース領域との間を横切っているゲート電極とを含み、
前記画素電極は各画素の中央部に形成されて前記薄膜トランジスタのソース領域に接続され、周縁部が隣接するデータラインと重なり、
複数のゲートラインはそれぞれ、同じ行の画素に含まれる薄膜トランジスタのゲート電極に接続され、
複数のデータラインはそれぞれ、同じ列の画素に含まれる薄膜トランジスタのドレイン領域に接続され、
異なるブロックに属する二本の隣接するデータラインのうち、それらの間に位置する境界部の画素に対してデータ信号を印加する方のデータラインは、前記境界部の画素の画素電極と重なるように拡がっている拡張部を含む、
液晶表示装置。 - 一つのブロックを成すデータラインの個数をｎとし、ブロックの総数から１を引いた数以下の自然数をｉとした場合、前記境界部の画素はｉｎ番目のデータラインとｉｎ＋１番目のデータラインの間に位置することを特徴とする、請求項６に記載の液晶表示装置。
- 各画素電極は、金属材質の反射板又は透明な電極のいずれかから形成されていることを特徴とする、請求項６に記載の液晶表示装置。
- 前記複数の画素はそれぞれ、画素電極との間で静電容量を形成するストレージ電極をさらに含み、
前記液晶表示装置は、前記複数の画素の行ごとにストレージ電極に連結された複数のストレージラインをさらに備えている
ことを特徴とする、請求項６に記載の液晶表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010003442A KR100771516B1 (ko) | 2001-01-20 | 2001-01-20 | 박막트랜지스터 액정표시장치 |
| KR2001-3442 | 2001-01-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002277901A JP2002277901A (ja) | 2002-09-25 |
| JP4361707B2 true JP4361707B2 (ja) | 2009-11-11 |
Family
ID=19704922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001392076A Expired - Fee Related JP4361707B2 (ja) | 2001-01-20 | 2001-12-25 | 薄膜トランジスタの液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7268767B2 (ja) |
| JP (1) | JP4361707B2 (ja) |
| KR (1) | KR100771516B1 (ja) |
| TW (1) | TW538278B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101768487B1 (ko) | 2011-05-03 | 2017-08-18 | 엘지디스플레이 주식회사 | 박막트랜지스터 및 그를 포함하는 트랜지스터 어레이 기판 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100528351B1 (ko) * | 2002-12-03 | 2005-11-15 | 학교법인 한양학원 | 액정표시장치의 구동방법 및 패널구조 |
| US7986296B2 (en) * | 2004-05-24 | 2011-07-26 | Au Optronics Corporation | Liquid crystal display and its driving method |
| JP2006189477A (ja) * | 2004-12-28 | 2006-07-20 | Koninkl Philips Electronics Nv | カラー液晶表示装置 |
| US7683988B2 (en) * | 2006-05-10 | 2010-03-23 | Au Optronics | Transflective liquid crystal display with gamma harmonization |
| CN101553755A (zh) * | 2006-12-12 | 2009-10-07 | 夏普株式会社 | 液晶显示装置 |
| US8252390B2 (en) * | 2009-05-22 | 2012-08-28 | Sharp Kabushiki Kaisha | Optical structure to reduce internal reflections |
| JP5404289B2 (ja) * | 2009-10-05 | 2014-01-29 | 株式会社ジャパンディスプレイ | 表示パネル |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680477B2 (ja) * | 1985-02-06 | 1994-10-12 | キヤノン株式会社 | 液晶表示パネル及び駆動方法 |
| US6313889B1 (en) * | 1993-03-04 | 2001-11-06 | Samsung Electronics Co., Ltd. | Matrix-type display device capable of being repaired in pixel unit |
| US5771031A (en) * | 1994-10-26 | 1998-06-23 | Kabushiki Kaisha Toshiba | Flat-panel display device and driving method of the same |
| US6372534B1 (en) * | 1995-06-06 | 2002-04-16 | Lg. Philips Lcd Co., Ltd | Method of making a TFT array with photo-imageable insulating layer over address lines |
| JP3376379B2 (ja) * | 1997-02-20 | 2003-02-10 | 富士通ディスプレイテクノロジーズ株式会社 | 液晶表示パネル、液晶表示装置及びその製造方法 |
| KR100569712B1 (ko) * | 1998-04-24 | 2006-09-20 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
| JP4180690B2 (ja) * | 1998-06-05 | 2008-11-12 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置 |
| KR100709699B1 (ko) * | 1998-08-21 | 2007-07-18 | 삼성전자주식회사 | 액정 표시 장치 |
| GB9827988D0 (en) * | 1998-12-19 | 1999-02-10 | Koninkl Philips Electronics Nv | Active matrix liquid crystal display devices |
| KR100284710B1 (ko) * | 1999-03-17 | 2001-03-15 | 구본준 | 액정표시장치 및 그의 제조방법 |
| KR100330363B1 (ko) * | 1999-03-18 | 2002-04-01 | 니시무로 타이죠 | 액티브 매트릭스형 액정표시장치 |
| JP3428511B2 (ja) * | 1999-07-02 | 2003-07-22 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| JP2001051303A (ja) * | 1999-08-05 | 2001-02-23 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| JP3570362B2 (ja) * | 1999-12-10 | 2004-09-29 | セイコーエプソン株式会社 | 電気光学装置の駆動方法、画像処理回路、電気光学装置および電子機器 |
-
2001
- 2001-01-20 KR KR1020010003442A patent/KR100771516B1/ko not_active IP Right Cessation
- 2001-12-04 TW TW090129997A patent/TW538278B/zh not_active IP Right Cessation
- 2001-12-25 JP JP2001392076A patent/JP4361707B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-22 US US10/051,226 patent/US7268767B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101768487B1 (ko) | 2011-05-03 | 2017-08-18 | 엘지디스플레이 주식회사 | 박막트랜지스터 및 그를 포함하는 트랜지스터 어레이 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7268767B2 (en) | 2007-09-11 |
| KR20020062444A (ko) | 2002-07-26 |
| KR100771516B1 (ko) | 2007-10-30 |
| JP2002277901A (ja) | 2002-09-25 |
| TW538278B (en) | 2003-06-21 |
| US20020097351A1 (en) | 2002-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101225440B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR101201017B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US8547513B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| TWI403812B (zh) | 薄膜電晶體陣列面板及包含該薄膜電晶體陣列面板之液晶顯示器 | |
| US10978529B2 (en) | Active matrix substrate and method for manufacturing the same | |
| RU2467367C2 (ru) | Жидкокристаллическая панель отображения | |
| EP1850386A1 (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
| US20110085121A1 (en) | Fringe Field Switching Mode Liquid Crystal Display Device and Method of Fabricating the Same | |
| US20060289867A1 (en) | Liquid crystal display device capable of reducing leakage current, and fabrication method thereof | |
| KR20060136287A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH0456828A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| US20060157705A1 (en) | Thin film transistor array panel | |
| CN100451782C (zh) | 液晶显示器装置、液晶显示器装置的面板及其制造方法 | |
| JP2008003118A (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
| KR20130015737A (ko) | 액정표시장치 | |
| US9564459B2 (en) | Liquid crystal display panel and method for manufacturing liquid crystal display panel | |
| JP2006023744A (ja) | 多重ドメイン液晶表示装置及びそれに用いられる表示板 | |
| KR20130015735A (ko) | 액정표시장치 | |
| JP4361707B2 (ja) | 薄膜トランジスタの液晶表示装置 | |
| JP2004085720A (ja) | アクティブマトリクス基板、反射透過型液晶表示パネル、および反射透過型液晶表示装置 | |
| US6822716B2 (en) | In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same | |
| KR101309434B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP4154880B2 (ja) | 電気光学装置及びその製造方法 | |
| JP2001092378A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041015 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041101 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081202 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090813 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4361707 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |