JP4361479B2 - 半導体光学素子及びその製造方法 - Google Patents
半導体光学素子及びその製造方法 Download PDFInfo
- Publication number
- JP4361479B2 JP4361479B2 JP2004377459A JP2004377459A JP4361479B2 JP 4361479 B2 JP4361479 B2 JP 4361479B2 JP 2004377459 A JP2004377459 A JP 2004377459A JP 2004377459 A JP2004377459 A JP 2004377459A JP 4361479 B2 JP4361479 B2 JP 4361479B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- material layer
- light
- quantum dot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、光子発生機能又は光子検出機能を有する半導体光学素子及びその製造方法に関し、具体的には、単一の量子ドットを有するいわゆる量子ドット素子や、半導体光検出体を有するいわゆる光ディテクタ素子等に適用して好適である。
近時では、微弱な光を発生するため、又は微弱な光を受光するために、光子授受機能を有する半導体光学素子の微細化が益々進行している。このような半導体光学素子としては、光子発生機能を有する量子ドット素子や、光子検出機能を有する光ディテクタ素子等が特に注目を集めている。以下、量子ドット素子を例に採り説明する。
量子ドット素子は、量子暗号通信の実用化のためのキーデバイスとなる素子であり、物理法則が暗号の安全性を保証する量子暗号を用いるため、計算機の能力の限界に依存しないほぼ究極の安全性保証が可能になる。この種の量子暗号は盗取者が１つの光子の状態を完全に知ることはできないことを安全性の基礎としている。それゆえ、量子暗号では、例えば１ビットの情報を伝送するのに一つの光子（単一光子）を用いることが安全性の保証に必要となる。そのため、単一光子を安定して高い効率で発生させる技術が開発されている（例えば、特許文献１，２参照）。
量子ドット素子の基本構造としては、単一光子を発生させる要請から、いわゆるメサ型構造及びピラー型構造の２種が提案されている。
メサ型構造の量子ドット素子は、図１０（ａ）に示すように、例えばＩｎＰ系半導体をエピタキシャル成長してなり、なだらかな側壁を有する突起状の半導体基体１０１を備え、突起部位に単一光子を発生させる量子ドット１０２が埋め込まれて構成されている。
ピラー型構造の量子ドット素子は、図１０（ｂ）に示すように、同様に例えばＩｎＰ系半導体をエピタキシャル成長してなり、急峻な側壁を有する突起状の半導体基体１０３を備え、突起部位に単一光子を発生させる量子ドット１０２が埋め込まれて構成されている。
メサ型構造の量子ドット素子は、図１０（ａ）に示すように、例えばＩｎＰ系半導体をエピタキシャル成長してなり、なだらかな側壁を有する突起状の半導体基体１０１を備え、突起部位に単一光子を発生させる量子ドット１０２が埋め込まれて構成されている。
ピラー型構造の量子ドット素子は、図１０（ｂ）に示すように、同様に例えばＩｎＰ系半導体をエピタキシャル成長してなり、急峻な側壁を有する突起状の半導体基体１０３を備え、突起部位に単一光子を発生させる量子ドット１０２が埋め込まれて構成されている。
図１０（ａ），（ｂ）のような従来の量子ドット素子では、外部からの入射光を取り入れ、これにより励起されて量子ドットから光子を出射する。このとき、量子ドット素子として有効な出射光は、図中矢印Ａで示す量子ドット１０２の直上方向のもののみであるが、突起部位から放射状に発光するため、各矢印Ｂで示す矢印Ａ以外の発光は言わば漏れ光となる。そのため、光子の取り出し効率が数パーセント以下と低く、正確な光学的評価が極めて困難となる。
この問題の対処法として、図１０（ａ），（ｂ）のような構造にレンズを付加することが考えられる。上記のようなキャビティー構造に比べ、レンズ構造を用いることにより波長帯への許容範囲が広がるという利点もある。しかしながら、量子ドット素子は極めて微細であるため、量子ドットに対するレンズの位置合わせは非常に困難である。
このような事情は、他の半導体光学素子である光ディテクタ素子等でも同様である。光ディテクタ素子では、光検出の際に、半導体光検出体の直上方向からの光しか検出することができず、集光効率が低いため、光ディテクタ素子にレンズを付加することが考えられるが、量子ドット素子と同様に極めて微細であるため、半導体光検出体に対するレンズの位置合わせは非常に困難である。
本発明は、上記の課題に鑑みてなされたものであり、光子授受体を有する極微細な半導体突起構造に容易且つ正確に集光手段を設け、取り出し効率乃至は集光効率を格段に向上させて歩留まりに優れた信頼性の高い半導体光学素子及びその製造方法を提供することを目的とする。
本発明の半導体光学素子は、半導体材料からなり、光子の授受を行う光子授受体を有する半導体突起構造と、前記半導体突起構造と同軸の光軸を有し、前記光子授受体と整合する位置に形成されてなる集光手段と、前記集光手段を覆うと共に前記半導体突起構造を囲むように形成されてなる、光透過性の材料からなる補強部材とを含み、前記半導体突起構造と前記補強部材との間に空隙が形成されている。
本発明の半導体光学素子の製造方法は、複数の量子ドットが並列形成されてなる量子ドット層を埋設するように半導体材料層を形成する工程と、前記半導体材料層上に集光材料層を形成する工程と、前記集光材料層上に、当該集光材料層の下方に前記複数の前記量子ドットのうちの少なくとも１つを内包するようにレンズ形状のマスクパターンを形成する工程と、前記マスクパターンを用いて前記集光材料層を加工し、前記レンズ形状の集光手段を形成する工程と、前記集光手段をマスクとして前記半導体材料層を加工し、前記集光手段に自己整合するように、単一の光子を発生する機能を有する前記量子ドットを１つ含む半導体突起構造を形成する工程とを含む。
本発明の半導体光学素子の製造方法は、ｉ層をｐ層とｎ層とで挟持してなるｐｉｎ接合体層を含む半導体材料層を形成する工程と、前記半導体材料層上に集光材料層を形成する工程と、前記集光材料層上にレンズ形状のマスクパターンを形成する工程と、前記マスクパターンを用いて前記集光材料層を加工し、前記レンズ形状の集光手段を形成する工程と、前記集光手段をマスクとして前記半導体材料層を加工し、前記集光手段に自己整合するように、光子を受光して検出する機能を有する半導体光検出体を含む半導体突起構造を形成する工程とを含む。
本発明によれば、極微細構造の半導体突起構造に対して容易且つ正確に集光手段を設け、取り出し効率または集光効率を格段に向上させて信頼性の高い半導体光学素子を実現することができる。
−本発明の基本骨子−
本発明者は、極微細構造の半導体突起構造に容易且つ正確に集光手段を設けるべく鋭意検討し、形成された極微細構造に対して集光手段を位置合わせして配する手法では、必然的にその精度に限界があることに鑑み、言わば半導体突起構造と集光手段との形成工程の順序を逆にし、先ず集光手段を所期のレンズ形状にパターン形成した後、下層の半導体材料層を集光手段と自己整合させて加工する手法に想到した。
本発明者は、極微細構造の半導体突起構造に容易且つ正確に集光手段を設けるべく鋭意検討し、形成された極微細構造に対して集光手段を位置合わせして配する手法では、必然的にその精度に限界があることに鑑み、言わば半導体突起構造と集光手段との形成工程の順序を逆にし、先ず集光手段を所期のレンズ形状にパターン形成した後、下層の半導体材料層を集光手段と自己整合させて加工する手法に想到した。
例えば、量子ドット素子の場合では、複数の量子ドットが並列形成されてなる量子ドット層を埋設する半導体材料層と、集光材料層とを順次積層した後、集光材料層を加工して集光手段を形成する。ここで、集光手段は集光作用を持つという性質上、当然に半導体突起構造よりも幅広に形成するものであることから、集光手段をパターン形成した段階でその下部には複数の量子ドットを内包する状態とされている。そして、集光手段をマスクとして、集光手段に自己整合させるように半導体材料層を例えばウェットエッチングし、半導体材料内に唯１つの量子ドットを含む状態まで半導体材料を細らせることにより、集光手段の光軸と一致する軸を有し、唯１つの量子ドットを含む半導体突起構造が自己整合的に形成される。
これは、光ディテクタ素子でも同様である。即ち光ディテクタ素子の場合では、ｉ層をｐ層とｎ層とで挟持してなるｐｉｎ接合体層を含む半導体材料層と、集光材料層とを順次積層した後、集光材料層を加工して集光手段を形成する。集光手段をマスクとして、集光手段に自己整合させるように半導体材料層を例えばウェットエッチングし、半導体材料内でｐｉｎ接合体層が所期のサイズとなるまで半導体材料を細らせることにより、集光手段の光軸と一致する軸を有し、所期のサイズのｐｉｎ接合体を含む半導体突起構造が自己整合的に形成される。
ここで、上記のように形成された構造体は、細い半導体突起構造が起立し、この半導体突起構造上に比較的大きな集光手段が載置接続された形となるため、力学的に不安定である。そこで、集光手段を覆うと共に半導体突起構造を囲むように、光透過性の材料からなる補強部材を形成する。この補強部材により、半導体光学素子は全体として損壊し難い安定な構造体となる。
この補強部材を形成する際に、半導体突起構造の側面に直接には光透過性材料を形成せず、集光手段上から半導体突起構造の周辺部位にかけて形成することが好適である。この構造により、半導体突起構造と補強部材との間に空隙が形成される。光の屈折率は真空が最小値となることから、この空隙内を可及的に真空状態とすることにより、極めて効率良く光子の授受を行うことができる。
半導体光学素子が量子ドット素子の場合、半導体突起構造の下面、更には半導体突起構造の下面から側面にかけて光反射膜を設けることが好適である。この構造により、外部からの入射光を効率良く取り入れることができ、光子の取り出し効率を可及的に向上させることが可能となる。
−本発明を適用した具体的な実施形態−
以下、本発明を適用した具体的な諸実施形態について、図面を用いて詳細に説明する。
以下、本発明を適用した具体的な諸実施形態について、図面を用いて詳細に説明する。
（第１の実施形態）
本実施形態では、本発明を量子ドット素子に適用した場合について例示する。ここでは便宜上、量子ドット素子の構成をその製造方法と共に説明する。
本実施形態では、本発明を量子ドット素子に適用した場合について例示する。ここでは便宜上、量子ドット素子の構成をその製造方法と共に説明する。
図１及び図２は、本実施形態による量子ドット素子の製造方法を工程順に示す概略断面図である。
先ず、半導体突起構造を形成するための各層を積層形成する。
具体的には、図１（ａ）に示すように、半導体基板１上に、エッチングストッパー膜２を介して半導体層３、量子ドット層４、半導体層５、バッファー層６、及びレンズ材料層７を順次成膜する。
先ず、半導体突起構造を形成するための各層を積層形成する。
具体的には、図１（ａ）に示すように、半導体基板１上に、エッチングストッパー膜２を介して半導体層３、量子ドット層４、半導体層５、バッファー層６、及びレンズ材料層７を順次成膜する。
半導体基板１は、ここでは例えばＩｎＰを光半導体材料としたエピタキシャル成長により形成されてなる基板である。
エッチングストッパー膜２は、後述するように半導体基板１を裏面からエッチングする際のストッパーとして機能するものであり、例えばＩｎＧａＡｓＰを材料として例えば膜厚５０ｎｍ程度に形成される。
エッチングストッパー膜２は、後述するように半導体基板１を裏面からエッチングする際のストッパーとして機能するものであり、例えばＩｎＧａＡｓＰを材料として例えば膜厚５０ｎｍ程度に形成される。
量子ドット層４は、例えばＩｎＡｓ／ＩｎＰを材料としてなり、表面には複数の量子ドット４ａが面内に散在するように例えば膜厚２ｎｍ〜３ｎｍ程度に形成されている。量子ドット４ａは、２０ｎｍ〜５０ｎｍ径程度の微細な点状突起であり、発生させるべき光子に対応したエネルギー準位を持ち、外光が照射されたときに１つの電子が励起されて、励起が飽和するものである。
半導体層３，５は、光半導体材料として、ここでは半導体基板１と同様に例えばＩｎＰからなる層である。例えば膜厚３００ｎｍ程度の半導体層３上に量子ドット層４が形成され、これを覆うように例えば膜厚３００ｎｍ程度の半導体層５が形成されることにより、半導体層３，５内に量子ドット層４が埋め込まれた形とされる。
バッファー層６は、量子ドット４ａから発生する光子に対して透明な材料、ここでは例えばＳｉＯ2を材料として、例えばイオンアシスト蒸着法により、例えば膜厚５００ｎｍ程度に形成される。
レンズ材料層７は、光子に対して透明であり、集光作用に優れた材料、ここではアモルファスシリコンを材料として、例えばイオンアシスト蒸着法により、例えば膜厚３．５μｍ程度に形成される。
続いて、レンズ材料層７を加工するためのマスクを形成する。
具体的には、図１（ｂ）に示すように、レンズ材料層７上にレジストを塗布し、リソグラフィーにより、形成すべき所期のレンズ形状にこのレジストを加工して、レンズ形状のレジストパターン８を形成する。その後、レンズ形成時の耐熱性を考慮して、アロイ炉を用いて３５０℃で数十分間マスク８をベーキングする。このレジストパターン８は、後述するソリッド・イマージョン・レンズと略同一のサイズであるため、その下層に存する量子ドット層４の量子ドット４ａを複数内包するように形成される。
具体的には、図１（ｂ）に示すように、レンズ材料層７上にレジストを塗布し、リソグラフィーにより、形成すべき所期のレンズ形状にこのレジストを加工して、レンズ形状のレジストパターン８を形成する。その後、レンズ形成時の耐熱性を考慮して、アロイ炉を用いて３５０℃で数十分間マスク８をベーキングする。このレジストパターン８は、後述するソリッド・イマージョン・レンズと略同一のサイズであるため、その下層に存する量子ドット層４の量子ドット４ａを複数内包するように形成される。
続いて、レンズ材料層７を加工する。
具体的には、図１（ｃ）に示すように、レジストパターン８をマスクとして用い、例えばイオンビームエッチング法によりＡｒガスを用いて最適な入射角度でレンズ材料層７を数時間エッチングし、加工する。このとき、レジストパターン８がエッチングされて消失するまでエッチングすることにより、レジストパターン８の形状・サイズに倣ってレンズ材料層７が加工され、バッファー層６上に半球状のソリッド・イマージョン・レンズ９が形成される。このとき、ソリッド・イマージョン・レンズ９の仕上がり寸法としては、例えば優位なレンズ効果が見込める波長（λ＝１．５５μｍとした場合）の４倍の直径となる約６μｍ強とする。
具体的には、図１（ｃ）に示すように、レジストパターン８をマスクとして用い、例えばイオンビームエッチング法によりＡｒガスを用いて最適な入射角度でレンズ材料層７を数時間エッチングし、加工する。このとき、レジストパターン８がエッチングされて消失するまでエッチングすることにより、レジストパターン８の形状・サイズに倣ってレンズ材料層７が加工され、バッファー層６上に半球状のソリッド・イマージョン・レンズ９が形成される。このとき、ソリッド・イマージョン・レンズ９の仕上がり寸法としては、例えば優位なレンズ効果が見込める波長（λ＝１．５５μｍとした場合）の４倍の直径となる約６μｍ強とする。
続いて、バッファー層６を加工する。
具体的には、図１（ｄ）に示すように、ソリッド・イマージョン・レンズ９をマスクとして、例えばＨＦ系のエッチャントを含むエッチング液を用いてバッファー層６をウェットエッチング（ケミカルエッチング）し、ソリッド・イマージョン・レンズ９よりも幅狭、ここでは例えば直径１．５μｍ程度となるようにバッファー層６を残存させる。このとき、バッファー層６は、その下層に内包する量子ドット４ａの数がソリッド・イマージョン・レンズ９よりも少数に絞り込まれる。
具体的には、図１（ｄ）に示すように、ソリッド・イマージョン・レンズ９をマスクとして、例えばＨＦ系のエッチャントを含むエッチング液を用いてバッファー層６をウェットエッチング（ケミカルエッチング）し、ソリッド・イマージョン・レンズ９よりも幅狭、ここでは例えば直径１．５μｍ程度となるようにバッファー層６を残存させる。このとき、バッファー層６は、その下層に内包する量子ドット４ａの数がソリッド・イマージョン・レンズ９よりも少数に絞り込まれる。
続いて、半導体層３，５及び量子ドット層４を加工する。
具体的には、図１（ｅ）に示すように、ソリッド・イマージョン・レンズ９及びバッファー層６をマスクとして、例えばＨＣｌ系のエッチャントを含むエッチング液を用いて半導体層３，５及び量子ドット層４をウェットエッチングする。このとき、バッファー層６よりも更に幅狭に、バッファー層６の下部に唯一つの量子ドット４ａが位置するまで幅狭となるように半導体層３の上部、半導体層５、及び量子ドット層４を細らせる。これにより、バッファー層６下に、半導体層３，５内に唯一つの量子ドット４ａを有する量子ドット層４が埋設され、ソリッド・イマージョン・レンズ９の光軸と略同軸となる例えば直径２００ｎｍ程度で高さ６００ｎｍ程度の半導体突起構造１１が、ソリッド・イマージョン・レンズ９及びバッファー層６と自己整合的に形成される。ここで、半導体突起構造１１は、エッチングストッパー膜２上を覆う半導体層３から起立するように形成されることになる。
具体的には、図１（ｅ）に示すように、ソリッド・イマージョン・レンズ９及びバッファー層６をマスクとして、例えばＨＣｌ系のエッチャントを含むエッチング液を用いて半導体層３，５及び量子ドット層４をウェットエッチングする。このとき、バッファー層６よりも更に幅狭に、バッファー層６の下部に唯一つの量子ドット４ａが位置するまで幅狭となるように半導体層３の上部、半導体層５、及び量子ドット層４を細らせる。これにより、バッファー層６下に、半導体層３，５内に唯一つの量子ドット４ａを有する量子ドット層４が埋設され、ソリッド・イマージョン・レンズ９の光軸と略同軸となる例えば直径２００ｎｍ程度で高さ６００ｎｍ程度の半導体突起構造１１が、ソリッド・イマージョン・レンズ９及びバッファー層６と自己整合的に形成される。ここで、半導体突起構造１１は、エッチングストッパー膜２上を覆う半導体層３から起立するように形成されることになる。
続いて、半導体突起構造１１及びソリッド・イマージョン・レンズ９の補強部材を形成する。
具体的には、図２（ａ）に示すように、ソリッド・イマージョン・レンズ９上から半導体突起構造１１の周辺部位にかけて覆うように、光子に対して透明な材料、ここではＳｉＯ2を例えば膜厚１μｍ程度に堆積し、補強部材１２を形成する。この補強部材１２により、半導体突起構造１１上にこれより幅広の比較的大きなソリッド・イマージョン・レンズ９が載置接続された形の力学的に不安定な構造体が安定に保持される。またこの場合、半導体突起構造１１の側面と補強部材１２の内壁面との間には空隙１３が形成される。この空隙１３内を可及的に真空状態とすることにより、極めて効率良く発光を行うことができる。
具体的には、図２（ａ）に示すように、ソリッド・イマージョン・レンズ９上から半導体突起構造１１の周辺部位にかけて覆うように、光子に対して透明な材料、ここではＳｉＯ2を例えば膜厚１μｍ程度に堆積し、補強部材１２を形成する。この補強部材１２により、半導体突起構造１１上にこれより幅広の比較的大きなソリッド・イマージョン・レンズ９が載置接続された形の力学的に不安定な構造体が安定に保持される。またこの場合、半導体突起構造１１の側面と補強部材１２の内壁面との間には空隙１３が形成される。この空隙１３内を可及的に真空状態とすることにより、極めて効率良く発光を行うことができる。
次に、半導体基板１を裏面から研削し、その厚みを調節する。
具体的には、半導体基板１のソリッド・イマージョン・レンズ９側を所定のレジストを用いて研磨治具に貼り付け、自動研磨装置により基板厚が１００μｍ程度になるまで削り込む。このとき、次工程を考慮して、半導体基板１の裏面を鏡面状に平坦化する。
具体的には、半導体基板１のソリッド・イマージョン・レンズ９側を所定のレジストを用いて研磨治具に貼り付け、自動研磨装置により基板厚が１００μｍ程度になるまで削り込む。このとき、次工程を考慮して、半導体基板１の裏面を鏡面状に平坦化する。
続いて、半導体基板１の裏面を加工するための各種パターンを形成する。
具体的には、図２（ｂ）に示すように、先ず、半導体基板１の裏面にマスク材料膜１４を形成する。マスク材料膜１４は、例えばＳｉＯ2を材料としてＬＰ−ＣＶＤ法により膜厚２００ｎｍ程度に成膜される。次に、マスク材料膜１４上にレジストを塗布し、リソグラフィーによりレジストを加工して、半導体突起構造１１を囲むように開口する形状のレジストパターン１５を形成する。
具体的には、図２（ｂ）に示すように、先ず、半導体基板１の裏面にマスク材料膜１４を形成する。マスク材料膜１４は、例えばＳｉＯ2を材料としてＬＰ−ＣＶＤ法により膜厚２００ｎｍ程度に成膜される。次に、マスク材料膜１４上にレジストを塗布し、リソグラフィーによりレジストを加工して、半導体突起構造１１を囲むように開口する形状のレジストパターン１５を形成する。
続いて、マスク材料膜１４を加工する。
具体的には、図２（ｃ）に示すように、レジストパターン１５をマスクとして、例えばＨＦ系のエッチャントを含むエッチング液を用いてマスク材料膜１４をウェットエッチングし、半導体基板１の裏面上に、レジストパターン１５に倣って半導体突起構造１１を囲むように開口する形状のマスク１６を形成する。
具体的には、図２（ｃ）に示すように、レジストパターン１５をマスクとして、例えばＨＦ系のエッチャントを含むエッチング液を用いてマスク材料膜１４をウェットエッチングし、半導体基板１の裏面上に、レジストパターン１５に倣って半導体突起構造１１を囲むように開口する形状のマスク１６を形成する。
続いて、半導体基板１の裏面を加工する。
具体的には、図２（ｄ）に示すように、先ずマスク１６を用い、エッチングストッパー膜２をストッパーとして、例えばＨＣｌ系のエッチャントを含むエッチング液を用いて半導体基板１の裏面をウェットエッチングして削り込む。
次に、残存した半導体基板１をマスクとして、例えばＨ2ＳＯ4系のエッチャントを含むエッチング液を用いてエッチングストッパー膜２をウェットエッチングし、エッチングストッパー膜２を除去する。
具体的には、図２（ｄ）に示すように、先ずマスク１６を用い、エッチングストッパー膜２をストッパーとして、例えばＨＣｌ系のエッチャントを含むエッチング液を用いて半導体基板１の裏面をウェットエッチングして削り込む。
次に、残存した半導体基板１をマスクとして、例えばＨ2ＳＯ4系のエッチャントを含むエッチング液を用いてエッチングストッパー膜２をウェットエッチングし、エッチングストッパー膜２を除去する。
続いて、半導体基板１の裏面に光反射膜を形成する。
具体的には、図２（ｅ）に示すように、半導体基板１の裏面を含む半導体層３の裏面を覆うように光反射膜１７を成膜する。光反射膜１７は、イオンアシスト蒸着法によりＳｉＯ2膜（膜厚：（（λ／４）ｎ＝（１．５５／４）×１．４５＝２６７ｎｍ程度）、アモルファスシリコン膜（膜厚：（λ／４）ｎ＝（１．５５／４）×３．５＝１１０ｎｍ程度）を順次積層した２層構造に形成される。この光反射膜１７により、外部からの入射光を効率良く取り入れることができ、光子の取り出し効率を可及的に向上させることが可能となる。
具体的には、図２（ｅ）に示すように、半導体基板１の裏面を含む半導体層３の裏面を覆うように光反射膜１７を成膜する。光反射膜１７は、イオンアシスト蒸着法によりＳｉＯ2膜（膜厚：（（λ／４）ｎ＝（１．５５／４）×１．４５＝２６７ｎｍ程度）、アモルファスシリコン膜（膜厚：（λ／４）ｎ＝（１．５５／４）×３．５＝１１０ｎｍ程度）を順次積層した２層構造に形成される。この光反射膜１７により、外部からの入射光を効率良く取り入れることができ、光子の取り出し効率を可及的に向上させることが可能となる。
しかる後、種々の配線や層間膜の形成等の後工程を経て、第１の実施形態による量子ドット素子を完成させる。
以上説明したように、本実施形態によれば、極微細構造の半導体突起構造１１に対して容易且つ正確にソリッド・イマージョン・レンズ９を配し、取り出し効率を格段に向上させて歩留まり（特に、ソリッド・イマージョン・レンズ９と単一の量子ドット４ａとの位置関係的な歩留まり）に優れた信頼性の高い量子ドット素子を実現することができる。この量子ドット素子では、量子暗号通信におけるビットレート、伝送距離、及び安全性において優位な性能を得ることが可能となる。
（変形例）
ここで、第１の実施形態の諸変形例について説明する。説明の便宜上、第１の実施形態で説明した構成部材等については同符号を記す。
ここで、第１の実施形態の諸変形例について説明する。説明の便宜上、第１の実施形態で説明した構成部材等については同符号を記す。
［変形例１］
図３及び図４は、第１の実施形態の変形例１による量子ドット素子の製造方法を工程順に示す概略断面図である。
先ず、半導体突起構造を形成するための各層を積層形成する。
具体的には、図３（ａ）に示すように、半導体基板１上に、エッチングストッパー膜２を介して半導体層３、量子ドット層４、半導体層５、バッファー層６、及びレンズ材料層７を順次成膜する。
図３及び図４は、第１の実施形態の変形例１による量子ドット素子の製造方法を工程順に示す概略断面図である。
先ず、半導体突起構造を形成するための各層を積層形成する。
具体的には、図３（ａ）に示すように、半導体基板１上に、エッチングストッパー膜２を介して半導体層３、量子ドット層４、半導体層５、バッファー層６、及びレンズ材料層７を順次成膜する。
半導体基板１は、ここでは例えばＩｎＰを光半導体材料としたエピタキシャル成長により形成されてなる基板である。
エッチングストッパー膜２は、後述するように、半導体層３をエッチングする際、及び半導体基板１を裏面からエッチングする際のストッパーとして機能するものであり、例えばＩｎＧａＡｓＰを材料として例えば膜厚５０ｎｍ程度に形成される。
エッチングストッパー膜２は、後述するように、半導体層３をエッチングする際、及び半導体基板１を裏面からエッチングする際のストッパーとして機能するものであり、例えばＩｎＧａＡｓＰを材料として例えば膜厚５０ｎｍ程度に形成される。
量子ドット層４は、例えばＩｎＡｓ／ＩｎＰを材料としてなり、表面には複数の量子ドット４ａが面内に散在するように例えば膜厚２ｎｍ〜３ｎｍ程度に形成されている。量子ドット４ａは、２０ｎｍ〜５０ｎｍ径程度の微細な点状突起であり、発生させるべき光子に対応したエネルギー準位を持ち、外光が照射されたときに１つの電子が励起されて、励起が飽和するものである。
半導体層３，５は、光半導体材料として、ここでは半導体基板１と同様に例えばＩｎＰからなる層である。例えば膜厚３００ｎｍ程度の半導体層３上に量子ドット層４が形成され、これを覆うように例えば膜厚３００ｎｍ程度の半導体層５が形成されることにより、半導体層３，５内に量子ドット層４が埋め込まれた形とされる。
バッファー層６は、量子ドット４ａから発生する光子に対して透明な材料、ここでは例えばＳｉＯ2を材料として、例えばイオンアシスト蒸着法により、例えば膜厚５００ｎｍ程度に形成される。
レンズ材料層７は、光子に対して透明であり、集光作用に優れた材料、ここではアモルファスシリコンを材料として、例えばイオンアシスト蒸着法により、例えば膜厚３．５μｍ程度に形成される。
続いて、レンズ材料層７を加工するためのマスクを形成する。
具体的には、図３（ｂ）に示すように、レンズ材料層７上にレジストを塗布し、リソグラフィーにより、形成すべき所期のレンズ形状にこのレジストを加工して、レンズ形状のレジストパターン８を形成する。その後、レンズ形成時の耐熱性を考慮して、アロイ炉を用いて３５０℃で数十分間マスク８をベーキングする。このレジストパターン８は、後述するソリッド・イマージョン・レンズと略同一のサイズであるため、その下層に存する量子ドット層４の量子ドット４ａを複数内包するように形成される。
具体的には、図３（ｂ）に示すように、レンズ材料層７上にレジストを塗布し、リソグラフィーにより、形成すべき所期のレンズ形状にこのレジストを加工して、レンズ形状のレジストパターン８を形成する。その後、レンズ形成時の耐熱性を考慮して、アロイ炉を用いて３５０℃で数十分間マスク８をベーキングする。このレジストパターン８は、後述するソリッド・イマージョン・レンズと略同一のサイズであるため、その下層に存する量子ドット層４の量子ドット４ａを複数内包するように形成される。
続いて、レンズ材料層７を加工する。
具体的には、図３（ｃ）に示すように、レジストパターン８をマスクとして用い、例えばイオンビームエッチング法によりＡｒガスを用いて最適な入射角度でレンズ材料層７を数時間エッチングし、加工する。このとき、レジストパターン８がエッチングされて消失するまでエッチングすることにより、レジストパターン８の形状・サイズに倣ってレンズ材料層７が加工され、バッファー層６上に半球状のソリッド・イマージョン・レンズ９が形成される。このとき、ソリッド・イマージョン・レンズ９の仕上がり寸法としては、例えば優位なレンズ効果が見込める波長（λ＝１．５５μｍとした場合）の４倍の直径となる約６μｍ強とする。
具体的には、図３（ｃ）に示すように、レジストパターン８をマスクとして用い、例えばイオンビームエッチング法によりＡｒガスを用いて最適な入射角度でレンズ材料層７を数時間エッチングし、加工する。このとき、レジストパターン８がエッチングされて消失するまでエッチングすることにより、レジストパターン８の形状・サイズに倣ってレンズ材料層７が加工され、バッファー層６上に半球状のソリッド・イマージョン・レンズ９が形成される。このとき、ソリッド・イマージョン・レンズ９の仕上がり寸法としては、例えば優位なレンズ効果が見込める波長（λ＝１．５５μｍとした場合）の４倍の直径となる約６μｍ強とする。
続いて、バッファー層６を加工する。
具体的には、図３（ｄ）に示すように、ソリッド・イマージョン・レンズ９をマスクとして、例えばＨＦ系のエッチャントを含むエッチング液を用いてバッファー層６をウェットエッチング（ケミカルエッチング）し、ソリッド・イマージョン・レンズ９よりも幅狭、ここでは例えば直径１．５μｍ程度となるようにバッファー層６を残存させる。このとき、バッファー層６は、その下層に内包する量子ドット４ａの数がソリッド・イマージョン・レンズ９よりも少数に絞り込まれる。
具体的には、図３（ｄ）に示すように、ソリッド・イマージョン・レンズ９をマスクとして、例えばＨＦ系のエッチャントを含むエッチング液を用いてバッファー層６をウェットエッチング（ケミカルエッチング）し、ソリッド・イマージョン・レンズ９よりも幅狭、ここでは例えば直径１．５μｍ程度となるようにバッファー層６を残存させる。このとき、バッファー層６は、その下層に内包する量子ドット４ａの数がソリッド・イマージョン・レンズ９よりも少数に絞り込まれる。
続いて、半導体層３，５及び量子ドット層４を加工する。
具体的には、図３（ｅ）に示すように、ソリッド・イマージョン・レンズ９及びバッファー層６をマスクとして、例えばＨＣｌ系のエッチャントを含むエッチング液を用いて半導体層３，５及び量子ドット層４をウェットエッチングする。このとき、バッファー層６よりも更に幅狭に、バッファー層６の下部に唯一つの量子ドット４ａが位置するまで幅狭となるように半導体層３，５量子ドット層４を細らせる。これにより、バッファー層６下に、半導体層３，５内に唯一つの量子ドット４ａを有する量子ドット層４が埋設され、ソリッド・イマージョン・レンズ９の光軸と略同軸となる例えば直径２００ｎｍ程度で高さ６００ｎｍ程度の半導体突起構造１１が、ソリッド・イマージョン・レンズ９及びバッファー層６と自己整合的に形成される。ここで、半導体突起構造１１は、エッチングストッパー膜２上に起立するように形成されることになる。
具体的には、図３（ｅ）に示すように、ソリッド・イマージョン・レンズ９及びバッファー層６をマスクとして、例えばＨＣｌ系のエッチャントを含むエッチング液を用いて半導体層３，５及び量子ドット層４をウェットエッチングする。このとき、バッファー層６よりも更に幅狭に、バッファー層６の下部に唯一つの量子ドット４ａが位置するまで幅狭となるように半導体層３，５量子ドット層４を細らせる。これにより、バッファー層６下に、半導体層３，５内に唯一つの量子ドット４ａを有する量子ドット層４が埋設され、ソリッド・イマージョン・レンズ９の光軸と略同軸となる例えば直径２００ｎｍ程度で高さ６００ｎｍ程度の半導体突起構造１１が、ソリッド・イマージョン・レンズ９及びバッファー層６と自己整合的に形成される。ここで、半導体突起構造１１は、エッチングストッパー膜２上に起立するように形成されることになる。
続いて、半導体突起構造１１及びソリッド・イマージョン・レンズ９の補強部材を形成する。
具体的には、図４（ａ）に示すように、ソリッド・イマージョン・レンズ９上から半導体突起構造１１の周辺部位にかけて覆うように、光子に対して透明な材料、ここではＳｉＯ2を例えば膜厚１μｍ程度に堆積し、補強部材１２を形成する。この補強部材１２により、半導体突起構造１１上にこれより幅広の比較的大きなソリッド・イマージョン・レンズ９が載置接続された形の力学的に不安定な構造体が安定に保持される。またこの場合、半導体突起構造１１の側面と補強部材１２の内壁面との間には空隙１３が形成される。この空隙１３内を可及的に真空状態とすることにより、極めて効率良く発光を行うことができる。
具体的には、図４（ａ）に示すように、ソリッド・イマージョン・レンズ９上から半導体突起構造１１の周辺部位にかけて覆うように、光子に対して透明な材料、ここではＳｉＯ2を例えば膜厚１μｍ程度に堆積し、補強部材１２を形成する。この補強部材１２により、半導体突起構造１１上にこれより幅広の比較的大きなソリッド・イマージョン・レンズ９が載置接続された形の力学的に不安定な構造体が安定に保持される。またこの場合、半導体突起構造１１の側面と補強部材１２の内壁面との間には空隙１３が形成される。この空隙１３内を可及的に真空状態とすることにより、極めて効率良く発光を行うことができる。
次に、半導体基板１を裏面から研削し、その厚みを調節する。
具体的には、半導体基板１のソリッド・イマージョン・レンズ９側を所定のレジストを用いて研磨治具に貼り付け、自動研磨装置により基板厚が１００μｍ程度になるまで削り込む。このとき、次工程を考慮して、半導体基板１の裏面を鏡面状に平坦化する。
具体的には、半導体基板１のソリッド・イマージョン・レンズ９側を所定のレジストを用いて研磨治具に貼り付け、自動研磨装置により基板厚が１００μｍ程度になるまで削り込む。このとき、次工程を考慮して、半導体基板１の裏面を鏡面状に平坦化する。
続いて、半導体基板１の裏面を加工するための各種パターンを形成する。
具体的には、図４（ｂ）に示すように、先ず、半導体基板１の裏面にマスク材料膜１４を形成する。マスク材料膜１４は、例えばＳｉＯ2を材料としてＬＰ−ＣＶＤ法により膜厚２００ｎｍ程度に成膜される。次に、マスク材料膜１４上にレジストを塗布し、リソグラフィーによりレジストを加工して、半導体突起構造１１を囲むように開口する形状のレジストパターン１５を形成する。
具体的には、図４（ｂ）に示すように、先ず、半導体基板１の裏面にマスク材料膜１４を形成する。マスク材料膜１４は、例えばＳｉＯ2を材料としてＬＰ−ＣＶＤ法により膜厚２００ｎｍ程度に成膜される。次に、マスク材料膜１４上にレジストを塗布し、リソグラフィーによりレジストを加工して、半導体突起構造１１を囲むように開口する形状のレジストパターン１５を形成する。
続いて、マスク材料膜１４を加工する。
具体的には、図４（ｃ）に示すように、レジストパターン１５をマスクとして、例えばＨＦ系のエッチャントを含むエッチング液を用いてマスク材料膜１４をウェットエッチングし、半導体基板１の裏面上に、レジストパターン１５に倣って半導体突起構造１１を囲むように開口する形状のマスク１６を形成する。
具体的には、図４（ｃ）に示すように、レジストパターン１５をマスクとして、例えばＨＦ系のエッチャントを含むエッチング液を用いてマスク材料膜１４をウェットエッチングし、半導体基板１の裏面上に、レジストパターン１５に倣って半導体突起構造１１を囲むように開口する形状のマスク１６を形成する。
続いて、半導体基板１の裏面を加工する。
具体的には、図４（ｄ）に示すように、先ずマスク１６を用い、エッチングストッパー膜２をストッパーとして、例えばＨＣｌ系のエッチャントを含むエッチング液を用いて半導体基板１の裏面をウェットエッチングして削り込む。
次に、残存した半導体基板１をマスクとして、例えばＨ2ＳＯ4系のエッチャントを含むエッチング液を用いてエッチングストッパー膜２をウェットエッチングし、エッチングストッパー膜２を除去する。このとき、補強部材１２の空隙１３から半導体突起構造１１が露出し、半導体突起構造１１の側面から下面にかけて空隙１３が広がった形となる。このように、空隙１３の領域を拡張させることにより、入射光が更に逃げ難い構造となり、光子の取り出し効率が向上する。
具体的には、図４（ｄ）に示すように、先ずマスク１６を用い、エッチングストッパー膜２をストッパーとして、例えばＨＣｌ系のエッチャントを含むエッチング液を用いて半導体基板１の裏面をウェットエッチングして削り込む。
次に、残存した半導体基板１をマスクとして、例えばＨ2ＳＯ4系のエッチャントを含むエッチング液を用いてエッチングストッパー膜２をウェットエッチングし、エッチングストッパー膜２を除去する。このとき、補強部材１２の空隙１３から半導体突起構造１１が露出し、半導体突起構造１１の側面から下面にかけて空隙１３が広がった形となる。このように、空隙１３の領域を拡張させることにより、入射光が更に逃げ難い構造となり、光子の取り出し効率が向上する。
しかる後、種々の配線や層間膜の形成等の後工程を経て、変形例１による量子ドット素子を完成させる。
以上説明したように、変形例１によれば、極微細構造の半導体突起構造１１に対して容易且つ正確にソリッド・イマージョン・レンズ９を配し、取り出し効率を格段に向上させて歩留まり（特に、ソリッド・イマージョン・レンズ９と単一の量子ドット４ａとの位置関係的な歩留まり）に優れた信頼性の高い量子ドット素子を実現することができる。この量子ドット素子では、量子暗号通信におけるビットレート、伝送距離、及び安全性において優位な性能を得ることが可能となる。
（変形例２）
本変形例では、第１の実施形態と同様に量子ドット素子を開示するが、光反射膜の成膜範囲が異なる点で相違する。
本変形例では、第１の実施形態と同様に量子ドット素子を開示するが、光反射膜の成膜範囲が異なる点で相違する。
図５は、第１の実施形態の変形例２による量子ドット素子の製造方法の主要工程のみを示す概略断面図である。
変形例２では、先ず変形例１の図３及び図４に示した各工程を全て行う。即ち、図４（ｄ）の工程により、補強部材１２の空隙１３から半導体突起構造１１が露出し、半導体突起構造１１の側面から下面にかけて空隙１３が広がった形とされる。
変形例２では、先ず変形例１の図３及び図４に示した各工程を全て行う。即ち、図４（ｄ）の工程により、補強部材１２の空隙１３から半導体突起構造１１が露出し、半導体突起構造１１の側面から下面にかけて空隙１３が広がった形とされる。
そして、半導体突起構造１１の裏面から光反射膜を形成する。
具体的には、図５に示すように、補強部材１２の空隙１３から露出する半導体突起構造１１に対して、空隙１３内で半導体突起構造１１を覆うように、光反射膜１８を成膜する。光反射膜１７は、イオンアシスト蒸着法によりＳｉＯ2膜（補強部材１２の下面における膜厚：（（λ／４）ｎ＝（１．５５／４）×１．４５＝２６７ｎｍ程度）、アモルファスシリコン膜（補強部材１２の下面における膜厚：（λ／４）ｎ＝（１．５５／４）×３．５＝１１０ｎｍ程度）を順次積層した２層構造に形成される。この光反射膜１８により、外部からの入射光を更に効率良く取り入れることができ、光子の取り出し効率を可及的に向上させることが可能となる。
具体的には、図５に示すように、補強部材１２の空隙１３から露出する半導体突起構造１１に対して、空隙１３内で半導体突起構造１１を覆うように、光反射膜１８を成膜する。光反射膜１７は、イオンアシスト蒸着法によりＳｉＯ2膜（補強部材１２の下面における膜厚：（（λ／４）ｎ＝（１．５５／４）×１．４５＝２６７ｎｍ程度）、アモルファスシリコン膜（補強部材１２の下面における膜厚：（λ／４）ｎ＝（１．５５／４）×３．５＝１１０ｎｍ程度）を順次積層した２層構造に形成される。この光反射膜１８により、外部からの入射光を更に効率良く取り入れることができ、光子の取り出し効率を可及的に向上させることが可能となる。
しかる後、種々の配線や層間膜の形成等の後工程を経て、変形例２による量子ドット素子を完成させる。
以上説明したように、変形例２によれば、極微細構造の半導体突起構造１１に対して容易且つ正確にソリッド・イマージョン・レンズ９を配し、取り出し効率を格段に向上させて歩留まり（特に、ソリッド・イマージョン・レンズ９と単一の量子ドット４ａとの位置関係的な歩留まり）に優れた信頼性の高い量子ドット素子を実現することができる。この量子ドット素子では、量子暗号通信におけるビットレート、伝送距離、及び安全性において優位な性能を得ることが可能となる。
（第２の実施形態）
本実施形態では、本発明を、微弱な放射光を通常使用される尺度の電気信号として供給するデバイスである光ディテクタ素子に適用した場合について例示する。ここでは便宜上、光ディテクタ素子の構成をその製造方法と共に説明する。
本実施形態では、本発明を、微弱な放射光を通常使用される尺度の電気信号として供給するデバイスである光ディテクタ素子に適用した場合について例示する。ここでは便宜上、光ディテクタ素子の構成をその製造方法と共に説明する。
図６〜図９は、本実施形態による光ディテクタ素子の製造方法を工程順に示す概略断面図である。
先ず、半導体突起構造を形成するための各層を積層形成する。
具体的には、図６（ａ）に示すように、半導体基板２１上に、エッチングストッパー膜２２を介してｐｉｎ層２４、バッファー層２５、及びレンズ材料層２６を順次成膜する。
先ず、半導体突起構造を形成するための各層を積層形成する。
具体的には、図６（ａ）に示すように、半導体基板２１上に、エッチングストッパー膜２２を介してｐｉｎ層２４、バッファー層２５、及びレンズ材料層２６を順次成膜する。
半導体基板２１は、ここでは例えばＩｎＧａＡｓを光半導体材料としたエピタキシャル成長により形成されてなる基板である。
エッチングストッパー膜２２は、後述するように、ｐｉｎ層２４をエッチングする際のストッパーとして機能するものであり、例えばｎ−ＩｎＰを材料として例えば膜厚２０００ｎｍ程度に形成される。
エッチングストッパー膜２２は、後述するように、ｐｉｎ層２４をエッチングする際のストッパーとして機能するものであり、例えばｎ−ＩｎＰを材料として例えば膜厚２０００ｎｍ程度に形成される。
ｐｉｎ層２４は、ｐ層２４ａとｎ層２４ｃによりｉ層２４ｂを上下で挟持するように積層形成されている。ｐ層２４ａはｐ−ＩｎＧａＡｓを材料として例えば膜厚２００ｎｍ程度に形成されている。ｉ層２４ｂはｉ−ＩｎＧａＡｓを材料として例えば膜厚２００ｎｍ程度に形成されている。ｎ層２４ｃはｎ−ＩｎＧａＡｓを材料として例えば膜厚１００ｎｍ程度に形成されている。
バッファー層２５は、導電体であり、ｐｉｎ層２４が検出する光子に対して透明な材料、ここでは例えばｐ+シリコンを材料として、例えばイオンアシスト蒸着法により、例えば膜厚５００ｎｍ程度に形成される。
レンズ材料層２６は、光子に対して透明であり、集光作用に優れた材料、ここではアモルファスシリコンを材料として、例えばイオンアシスト蒸着法により、例えば膜厚３．５μｍ程度に形成される。
続いて、レンズ材料層２６及びバッファー層２５を加工するためのマスクを形成する。
具体的には、図６（ｂ）に示すように、レンズ材料層２６上にレジストを塗布し、リソグラフィーにより、形成すべき所期のレンズ形状にこのレジストを加工して、レンズ形状のレジストパターン２７を形成する。その後、レンズ形成時の耐熱性を考慮して、アロイ炉を用いて３５０℃で数十分間マスク２７をベーキングする。
具体的には、図６（ｂ）に示すように、レンズ材料層２６上にレジストを塗布し、リソグラフィーにより、形成すべき所期のレンズ形状にこのレジストを加工して、レンズ形状のレジストパターン２７を形成する。その後、レンズ形成時の耐熱性を考慮して、アロイ炉を用いて３５０℃で数十分間マスク２７をベーキングする。
続いて、レンズ材料層７及びバッファー層２５を加工する。
具体的には、図６（ｃ）に示すように、レジストパターン２７をマスクとして用い、例えばイオンビームエッチング法によりＡｒガスを用いて最適な入射角度でレンズ材料層７を数時間エッチングし、加工する。このとき、レジストパターン２７がエッチングされて消失するまでエッチングすることにより、レジストパターン２７の形状・サイズに倣ってレンズ材料層２６及びバッファー層２５が加工され、ｐｉｎ層２４上に円盤状のバッファー層２５を介して半球状のソリッド・イマージョン・レンズ２８が形成される。このとき、ソリッド・イマージョン・レンズ２８の仕上がり寸法としては、例えば優位なレンズ効果が見込める波長（λ＝１．５５μｍとした場合）の４倍の直径となる約６μｍ強とする。
具体的には、図６（ｃ）に示すように、レジストパターン２７をマスクとして用い、例えばイオンビームエッチング法によりＡｒガスを用いて最適な入射角度でレンズ材料層７を数時間エッチングし、加工する。このとき、レジストパターン２７がエッチングされて消失するまでエッチングすることにより、レジストパターン２７の形状・サイズに倣ってレンズ材料層２６及びバッファー層２５が加工され、ｐｉｎ層２４上に円盤状のバッファー層２５を介して半球状のソリッド・イマージョン・レンズ２８が形成される。このとき、ソリッド・イマージョン・レンズ２８の仕上がり寸法としては、例えば優位なレンズ効果が見込める波長（λ＝１．５５μｍとした場合）の４倍の直径となる約６μｍ強とする。
続いて、ｐｉｎ層２４を加工する。
具体的には、図６（ｄ）に示すように、ソリッド・イマージョン・レンズ２８及びバッファー層２５をマスクとして、例えばＨ2ＳＯ4（硫酸）系のエッチャントを含むエッチング液を用いて、ｐｉｎ層２４をウェットエッチングする。このとき、ソリッド・イマージョン・レンズ２８よりも幅狭に、バッファー層２５の下部で所期の幅狭となるようにｐｉｎ層２４を細らせる。これにより、バッファー層２５下に、ｐｉｎ層２４からなる受光部２９を有し、ソリッド・イマージョン・レンズ２８の光軸と略同軸となる例えば直径２００ｎｍ程度で高さ６００ｎｍ程度の半導体突起構造３１が、ソリッド・イマージョン・レンズ２８及びバッファー層２５と自己整合的に形成される。ここで、半導体突起構造３１は、エッチングストッパー膜２２上に起立するように形成されることになる。
具体的には、図６（ｄ）に示すように、ソリッド・イマージョン・レンズ２８及びバッファー層２５をマスクとして、例えばＨ2ＳＯ4（硫酸）系のエッチャントを含むエッチング液を用いて、ｐｉｎ層２４をウェットエッチングする。このとき、ソリッド・イマージョン・レンズ２８よりも幅狭に、バッファー層２５の下部で所期の幅狭となるようにｐｉｎ層２４を細らせる。これにより、バッファー層２５下に、ｐｉｎ層２４からなる受光部２９を有し、ソリッド・イマージョン・レンズ２８の光軸と略同軸となる例えば直径２００ｎｍ程度で高さ６００ｎｍ程度の半導体突起構造３１が、ソリッド・イマージョン・レンズ２８及びバッファー層２５と自己整合的に形成される。ここで、半導体突起構造３１は、エッチングストッパー膜２２上に起立するように形成されることになる。
続いて、半導体突起構造１１及びソリッド・イマージョン・レンズ９の補強部材を形成する。
具体的には、図６（ｅ）に示すように、ソリッド・イマージョン・レンズ２８上から半導体突起構造３１の周辺部位にかけて覆うように、光子に対して透明な材料、ここではＳｉＯ2を例えば膜厚１μｍ程度に堆積し、補強部材３２を形成する。この補強部材３２により、半導体突起構造３１上にこれより幅広の比較的大きなソリッド・イマージョン・レンズ２８が載置接続された形の力学的に不安定な構造体が安定に保持される。またこの場合、半導体突起構造３１の側面と補強部材３２の内壁面との間には空隙３３が形成される。この空隙３３内を可及的に真空状態とすることにより、極めて効率良く集光を行うことができる。
具体的には、図６（ｅ）に示すように、ソリッド・イマージョン・レンズ２８上から半導体突起構造３１の周辺部位にかけて覆うように、光子に対して透明な材料、ここではＳｉＯ2を例えば膜厚１μｍ程度に堆積し、補強部材３２を形成する。この補強部材３２により、半導体突起構造３１上にこれより幅広の比較的大きなソリッド・イマージョン・レンズ２８が載置接続された形の力学的に不安定な構造体が安定に保持される。またこの場合、半導体突起構造３１の側面と補強部材３２の内壁面との間には空隙３３が形成される。この空隙３３内を可及的に真空状態とすることにより、極めて効率良く集光を行うことができる。
続いて、ｐ層２４ａの電気的接続を得るためのマスクを形成する。
具体的には、図７（ａ）に示すように、全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、バッファー層２５の一端に相当する補強部材３２の表面の一部を露出させる開口３４ａを有するレジストパターン３４を形成する。
具体的には、図７（ａ）に示すように、全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、バッファー層２５の一端に相当する補強部材３２の表面の一部を露出させる開口３４ａを有するレジストパターン３４を形成する。
続いて、リフトオフ法によりｐ層２４ａの電気的接続を得るための接続部を形成する。
具体的には、図７（ｂ）に示すように、先ずレジストパターン３４をマスクとして、ｐ層２４ａの表面の一部が露出するまで補強部材３２をエッチングする。次に、レジストパターン３４上に電極材料膜３５を形成する。このとき、開口３４ａにも電極材料膜３５が堆積され、バッファー層２５の一端と接続される接続部３６が形成される。その後、レジストパターン３４及びその上の電極材料膜３５を除去する。このとき、導電性のバッファー層２５を介してｐ層２４ａと電気的に接続された接続部３６が残存することになる。ここで、電極材料膜３５は、例えば（ＥＢ）蒸着法により、Ｔｉ膜３５ａ（膜厚１００ｎｍ程度）及びＡｕ膜３５ｂ（膜厚２００ｎｍ程度）が積層形成されてなるものである。
具体的には、図７（ｂ）に示すように、先ずレジストパターン３４をマスクとして、ｐ層２４ａの表面の一部が露出するまで補強部材３２をエッチングする。次に、レジストパターン３４上に電極材料膜３５を形成する。このとき、開口３４ａにも電極材料膜３５が堆積され、バッファー層２５の一端と接続される接続部３６が形成される。その後、レジストパターン３４及びその上の電極材料膜３５を除去する。このとき、導電性のバッファー層２５を介してｐ層２４ａと電気的に接続された接続部３６が残存することになる。ここで、電極材料膜３５は、例えば（ＥＢ）蒸着法により、Ｔｉ膜３５ａ（膜厚１００ｎｍ程度）及びＡｕ膜３５ｂ（膜厚２００ｎｍ程度）が積層形成されてなるものである。
続いて、リフトオフ法により接続部３６と接続されてなる引き出し電極を形成する。
具体的には、図８に示すように、全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、接続部３６の表面の一部を露出させる開口４１ａを有するレジストパターン４１を形成する。そして、レジストパターン４１上に電極材料膜３７を形成する。このとき、レジストパターン４１の開口４１ａにも電極材料膜３７が堆積され、接続部３６の一端と接続される引き出し電極３８が形成される。ここで、電極材料膜３７は、例えば（ＥＢ）蒸着法により、Ｔｉ膜３７ａ（膜厚１００ｎｍ程度）及びＡｕ膜３７ｂ（膜厚３００ｎｍ程度）が積層形成されてなるものである。
具体的には、図８に示すように、全面にレジストを塗布し、このレジストをリソグラフィーにより加工して、接続部３６の表面の一部を露出させる開口４１ａを有するレジストパターン４１を形成する。そして、レジストパターン４１上に電極材料膜３７を形成する。このとき、レジストパターン４１の開口４１ａにも電極材料膜３７が堆積され、接続部３６の一端と接続される引き出し電極３８が形成される。ここで、電極材料膜３７は、例えば（ＥＢ）蒸着法により、Ｔｉ膜３７ａ（膜厚１００ｎｍ程度）及びＡｕ膜３７ｂ（膜厚３００ｎｍ程度）が積層形成されてなるものである。
続いて、ｎ層２４ｃの電気的接続を得るための金属膜を形成する。
具体的には、図９に示すように、先ず、レジストパターン及びその上の電極材料膜３７を除去する。このとき、接続部３６及びバッファー層２５を介してｐ層２４ａと電気的に接続された引き出し電極３８が残存することになる。
次に、半導体基板２１の裏面を例えばＣＭＰ（Chemical Mechanical Polishing）法により、所定の厚みとなるまで研磨する。
そして、半導体基板２１の裏面上に金属膜３９を形成する。金属膜３９は、例えば（抵抗加熱）蒸着法により、ＡｕＧｅ膜３９ａ（膜厚１００ｎｍ程度）及びＡｕ膜３９ｂ（膜厚３００ｎｍ程度）が積層形成されてなるものである。
しかる後、種々の配線や層間膜の形成等の後工程を経て、第２の実施形態による光ディテクタ素子を完成させる。
具体的には、図９に示すように、先ず、レジストパターン及びその上の電極材料膜３７を除去する。このとき、接続部３６及びバッファー層２５を介してｐ層２４ａと電気的に接続された引き出し電極３８が残存することになる。
次に、半導体基板２１の裏面を例えばＣＭＰ（Chemical Mechanical Polishing）法により、所定の厚みとなるまで研磨する。
そして、半導体基板２１の裏面上に金属膜３９を形成する。金属膜３９は、例えば（抵抗加熱）蒸着法により、ＡｕＧｅ膜３９ａ（膜厚１００ｎｍ程度）及びＡｕ膜３９ｂ（膜厚３００ｎｍ程度）が積層形成されてなるものである。
しかる後、種々の配線や層間膜の形成等の後工程を経て、第２の実施形態による光ディテクタ素子を完成させる。
以上説明したように、第２の実施形態によれば、極微細構造の半導体突起構造３１に対して容易且つ正確にソリッド・イマージョン・レンズ２８を配し、集光効率を格段に向上させて歩留まり（特に、ソリッド・イマージョン・レンズ２８とｐｉｎ層２４との位置関係的な歩留まり）に優れた信頼性の高い光ディテクタ素子を実現することができる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）半導体材料からなり、光子の授受を行う光子授受体を有する半導体突起構造と、
前記半導体突起構造と同軸の光軸を有し、前記光子授受体と整合する位置に形成されてなる集光手段と
を含むことを特徴とする半導体光学素子。
前記半導体突起構造と同軸の光軸を有し、前記光子授受体と整合する位置に形成されてなる集光手段と
を含むことを特徴とする半導体光学素子。
（付記２）前記集光手段を覆うと共に前記半導体突起構造を囲むように形成されてなる、光透過性の材料からなる補強部材を更に含むことを特徴とする付記１に記載の半導体光学素子。
（付記３）前記半導体突起構造と前記補強部材との間に空隙が形成されていることを特徴とする付記２に記載の半導体光学素子。
（付記４）前記光子授受体は、単一の光子を発生する機能を有する量子ドットであることを特徴とする付記１〜３のいずれか１項に記載の半導体光学素子。
（付記５）前記光子授受体は、光子を受光し検出する機能を有する半導体光検出体であることを特徴とする付記１〜３のいずれか１項に記載の半導体光学素子。
（付記６）前記柱状構造の下部に光反射膜が形成されていることを特徴とする付記４に記載の半導体光学素子。
（付記７）前記光反射膜は、前記半導体突起構造を下方から覆うように形成されていることを特徴とする付記６に記載の半導体光学素子。
（付記８）前記半導体光検出体は、ｉ層をｐ層とｎ層とで挟持してなるｐｉｎ接合体であることを特徴とする付記５に記載の半導体光学素子。
（付記９）前記半導体突起構造が半導体基板上に形成されており、
前記半導体突起構造上で前記ｐ層と電気的に接続された第１の電極と、
前記半導体基板下で前記ｎ層と電気的に接続された第２の電極と
を更に含むことを特徴とする付記５に記載の半導体光学素子。
前記半導体突起構造上で前記ｐ層と電気的に接続された第１の電極と、
前記半導体基板下で前記ｎ層と電気的に接続された第２の電極と
を更に含むことを特徴とする付記５に記載の半導体光学素子。
（付記１０）複数の量子ドットが並列形成されてなる量子ドット層を埋設するように半導体材料層を形成する工程と、
前記半導体材料層上に集光材料層を形成する工程と、
前記集光材料層上に、当該集光材料層の下方に前記複数の前記量子ドットのうちの少なくとも１つを内包するようにレンズ形状のマスクパターンを形成する工程と、
前記マスクパターンを用いて前記集光材料層を加工し、前記レンズ形状の集光手段を形成する工程と、
前記集光手段をマスクとして前記半導体材料層を加工し、前記集光手段に自己整合するように、単一の光子を発生する機能を有する前記量子ドットを１つ含む半導体突起構造を形成する工程と
を含むことを特徴とする半導体光学素子の製造方法。
前記半導体材料層上に集光材料層を形成する工程と、
前記集光材料層上に、当該集光材料層の下方に前記複数の前記量子ドットのうちの少なくとも１つを内包するようにレンズ形状のマスクパターンを形成する工程と、
前記マスクパターンを用いて前記集光材料層を加工し、前記レンズ形状の集光手段を形成する工程と、
前記集光手段をマスクとして前記半導体材料層を加工し、前記集光手段に自己整合するように、単一の光子を発生する機能を有する前記量子ドットを１つ含む半導体突起構造を形成する工程と
を含むことを特徴とする半導体光学素子の製造方法。
（付記１１）前記半導体突起構造を形成するに際して、前記集光手段をマスクとしたウェットエッチングを行い、前記集光手段の幅よりも細く前記量子ドットが１つとなるまで前記半導体材料層を加工することを特徴とする付記１０に記載の半導体光学素子の製造方法。
（付記１２）前記集光手段を覆うと共に前記量子ドットを囲むように、光透過性の材料からなる補強部材を形成する工程を更に含むことを特徴とする付記１０又は１１に記載の半導体光学素子の製造方法。
（付記１３）前記半導体突起構造の下部に光反射膜を形成する工程を更に含むことを特徴とする付記１０〜１２のいずれか１項に記載の半導体光学素子の製造方法。
（付記１４）前記光反射膜を、前記半導体突起構造を下方から覆うように形成することを特徴とする付記１３に記載の半導体光学素子の製造方法。
（付記１５）前記補強部材を、当該補強部材と前記半導体突起構造との間に空隙が形成されるように形成することを特徴とする付記１１〜１４のいずれか１項に記載の半導体光学素子の製造方法。
（付記１６）ｉ層をｐ層とｎ層とで挟持してなるｐｉｎ接合体層を含む半導体材料層を形成する工程と、
前記半導体材料層上に集光材料層を形成する工程と、
前記集光材料層上にレンズ形状のマスクパターンを形成する工程と、
前記マスクパターンを用いて前記集光材料層を加工し、前記レンズ形状の集光手段を形成する工程と、
前記集光手段をマスクとして前記半導体材料層を加工し、前記集光手段に自己整合するように、光子を受光して検出する機能を有する半導体光検出体を含む半導体突起構造を形成する工程と
を含むことを特徴とする半導体光学素子の製造方法。
前記半導体材料層上に集光材料層を形成する工程と、
前記集光材料層上にレンズ形状のマスクパターンを形成する工程と、
前記マスクパターンを用いて前記集光材料層を加工し、前記レンズ形状の集光手段を形成する工程と、
前記集光手段をマスクとして前記半導体材料層を加工し、前記集光手段に自己整合するように、光子を受光して検出する機能を有する半導体光検出体を含む半導体突起構造を形成する工程と
を含むことを特徴とする半導体光学素子の製造方法。
（付記１７）前記半導体突起構造を形成するに際して、前記集光手段をマスクとしたウェットエッチングを行い、前記集光手段の幅よりも細く所定サイズの前記半導体光検出体となるまで前記半導体材料層を加工することを特徴とする付記１６に記載の半導体光学素子の製造方法。
（付記１８）前記集光手段を覆うと共に前記量子ドットを囲むように、光透過性の材料からなる補強部材を形成する工程を更に含むことを特徴とする付記１６又は１７に記載の半導体光学素子の製造方法。
（付記１９）前記補強部材を、当該補強部材と前記半導体突起構造との間に空隙が形成されるように形成することを特徴とする付記１８に記載の半導体光学素子の製造方法。
１，２１ 半導体基板
２，２２ エッチングストッパー膜
３，５ 半導体層
４ 量子ドット層
４ａ 量子ドット
６，２５ バッファー層
７，２６ レンズ材料層
８，１５，２７，３４ レジストパターン
９，２８ ソリッド・イマージョン・レンズ
１１，３１ 半導体突起構造
１２，３２ 補強部材
１３，３３ 空隙
１４ マスク材料膜
１６ マスク
１７，１８ 光反射膜
２４ ｐｉｎ層
２４ａ ｐ層
２４ｂ ｉ層
２４ｃ ｎ層
２９ 受光部
３５，３７ 電極材料膜
３６ 接続部
３８ 引き出し電極
３９ 金属膜
２，２２ エッチングストッパー膜
３，５ 半導体層
４ 量子ドット層
４ａ 量子ドット
６，２５ バッファー層
７，２６ レンズ材料層
８，１５，２７，３４ レジストパターン
９，２８ ソリッド・イマージョン・レンズ
１１，３１ 半導体突起構造
１２，３２ 補強部材
１３，３３ 空隙
１４ マスク材料膜
１６ マスク
１７，１８ 光反射膜
２４ ｐｉｎ層
２４ａ ｐ層
２４ｂ ｉ層
２４ｃ ｎ層
２９ 受光部
３５，３７ 電極材料膜
３６ 接続部
３８ 引き出し電極
３９ 金属膜
Claims (8)
- 半導体材料からなり、光子の授受を行う光子授受体を有する半導体突起構造と、
前記半導体突起構造と同軸の光軸を有し、前記光子授受体と整合する位置に形成されてなる集光手段と、
前記集光手段を覆うと共に前記半導体突起構造を囲むように形成されてなる、光透過性の材料からなる補強部材と
を含み、
前記半導体突起構造と前記補強部材との間に空隙が形成されていることを特徴とする半導体光学素子。 - 前記光子授受体は、単一の光子を発生する機能を有する量子ドットであることを特徴とする請求項１に記載の半導体光学素子。
- 前記光子授受体は、光子を受光し検出する機能を有する半導体光検出体であることを特徴とする請求項１に記載の半導体光学素子。
- 前記柱状構造の下部に光反射膜が形成されていることを特徴とする請求項２に記載の半導体光学素子。
- 複数の量子ドットが並列形成されてなる量子ドット層を埋設するように半導体材料層を形成する工程と、
前記半導体材料層上に集光材料層を形成する工程と、
前記集光材料層上に、当該集光材料層の下方に前記複数の前記量子ドットのうちの少なくとも１つを内包するようにレンズ形状のマスクパターンを形成する工程と、
前記マスクパターンを用いて前記集光材料層を加工し、前記レンズ形状の集光手段を形成する工程と、
前記集光手段をマスクとして前記半導体材料層を加工し、前記集光手段に自己整合するように、単一の光子を発生する機能を有する前記量子ドットを１つ含む半導体突起構造を形成する工程と
を含むことを特徴とする半導体光学素子の製造方法。 - 前記半導体突起構造を形成するに際して、前記集光手段をマスクとしたウェットエッチングを行い、前記集光手段の幅よりも細く前記量子ドットが１つとなるまで前記半導体材料層を加工することを特徴とする請求項５に記載の半導体光学素子の製造方法。
- 前記集光手段を覆うと共に前記量子ドットを囲むように、光透過性の材料からなる補強部材を形成する工程を更に含むことを特徴とする請求項５又は６に記載の半導体光学素子の製造方法。
- ｉ層をｐ層とｎ層とで挟持してなるｐｉｎ接合体層を含む半導体材料層を形成する工程と、
前記半導体材料層上に集光材料層を形成する工程と、
前記集光材料層上にレンズ形状のマスクパターンを形成する工程と、
前記マスクパターンを用いて前記集光材料層を加工し、前記レンズ形状の集光手段を形成する工程と、
前記集光手段をマスクとして前記半導体材料層を加工し、前記集光手段に自己整合するように、光子を受光して検出する機能を有する半導体光検出体を含む半導体突起構造を形成する工程と
を含むことを特徴とする半導体光学素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004377459A JP4361479B2 (ja) | 2004-12-27 | 2004-12-27 | 半導体光学素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004377459A JP4361479B2 (ja) | 2004-12-27 | 2004-12-27 | 半導体光学素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006186084A JP2006186084A (ja) | 2006-07-13 |
| JP4361479B2 true JP4361479B2 (ja) | 2009-11-11 |
Family
ID=36738981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004377459A Expired - Fee Related JP4361479B2 (ja) | 2004-12-27 | 2004-12-27 | 半導体光学素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4361479B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5241090B2 (ja) | 2006-10-04 | 2013-07-17 | 富士通株式会社 | 集光装置および単一光子発生装置 |
| CN105423172A (zh) * | 2016-01-13 | 2016-03-23 | 中国计量学院 | 一种基于量子点的色温可调led灯 |
| CN107942584A (zh) * | 2017-12-11 | 2018-04-20 | 南通惟怡新材料科技有限公司 | 一种具有隐形微透镜扩散结构的量子点薄膜 |
-
2004
- 2004-12-27 JP JP2004377459A patent/JP4361479B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006186084A (ja) | 2006-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11063172B2 (en) | Method for producing a device with light emitting and/or light receiving diodes and with self-aligned collimation grid | |
| WO2007105593A1 (ja) | フォトダイオード、およびその製造方法、ならびに光通信デバイスおよび光インタコネクションモジュール | |
| JP2010263153A (ja) | 半導体集積光デバイス及びその作製方法 | |
| US6521476B2 (en) | Method for manufacturing a semiconductor optical functional device | |
| JP2005286004A (ja) | 半導体光検出素子及びその製造方法 | |
| KR20200142523A (ko) | 광학 어셈블리 | |
| CN111863983B (zh) | 生产带金属光学分离栅的光电发射和/或接收装置的方法 | |
| JP5212605B2 (ja) | 半導体レーザ素子及びその作製方法 | |
| CN111987585B (zh) | 一种硅波导输出激光器 | |
| US20110233708A1 (en) | Semiconductor light receiving device and method of manufacturing the same | |
| US6335215B1 (en) | Self-alignment method of making | |
| US7470559B2 (en) | Semiconductor component comprising a buried mirror | |
| JP4361479B2 (ja) | 半導体光学素子及びその製造方法 | |
| JP2005167090A (ja) | 半導体受光素子及びその製造方法 | |
| JP2020184586A (ja) | 面発光レーザ、電子装置、面発光レーザの製造方法 | |
| CN113851924A (zh) | 用于加工激光器件的方法 | |
| JP5010253B2 (ja) | 半導体レンズおよびそれを用いた赤外線検出装置、半導体レンズの製造方法 | |
| US6623668B1 (en) | Method of forming micro lenses of a solid-state image pick-up device | |
| JP3778406B2 (ja) | フォトセンサおよびイメージセンサ | |
| US10461495B2 (en) | Substrate technology for quantum dot lasers integrated on silicon | |
| JP2014219442A (ja) | 半導体光素子の製造方法 | |
| WO2006095393A1 (ja) | 光半導体装置とその製造方法 | |
| JP4279650B2 (ja) | 半導体受光素子 | |
| CN114552366A (zh) | 一种soi基单片集成半导体激光器及其制作方法 | |
| US10734785B2 (en) | Silicon photonics co-integrated with quantum dot lasers on silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081023 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090812 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4361479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |