JP4357224B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4357224B2 JP4357224B2 JP2003199941A JP2003199941A JP4357224B2 JP 4357224 B2 JP4357224 B2 JP 4357224B2 JP 2003199941 A JP2003199941 A JP 2003199941A JP 2003199941 A JP2003199941 A JP 2003199941A JP 4357224 B2 JP4357224 B2 JP 4357224B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- dielectric thin
- silicon substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、誘電体薄膜を有する半導体装置に関する。
【０００２】
【従来の技術】
従来、ＺｒＯ2やＨｆＯ2などからなる誘電体薄膜は、Ｓｉ基板上にエピタキシャルに積層することができなかった。さらに、こうした材料は酸素伝導率が高温において高いため、酸素が誘電体薄膜中を移動して基板が酸化され、その結果、Ｓｉ基板と誘電体薄膜との間には界面層が形成されてしまう。例えば、Ｓｉ基板上に形成されたＨｆＳｉＯ膜をアニールした場合には、Ｓｉ基板とＨｆＳｉＯ膜との界面にＳｉＯ2層が成長することが報告されている（例えば、非特許文献１参照）。
【０００３】
それゆえ、こうした材料をトランジスタのゲート絶縁膜として用いようとしても、トランジスタ作製プロセスにおいてゲート絶縁膜中にムラが生じて特性ばらつきが発生したり、トランジスタ駆動力が低下してしまうという問題があった。
【０００４】
【非特許文献１】
Ｔ．Ｉｎｏ ｅｔ ａｌ．，ＩＳＴＣ， ９８（２００２）
【０００５】
【発明が解決しようとする課題】
本発明は、Ｓｉ基板上にエピタキシャル積層された誘電体薄膜を有し、しかも、特性ばらつきや駆動力の低下がない半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の一態様にかかる半導体装置は、シリコン基板と、前記基板上にエピタキシャル成膜されたロッキングカーブ半値幅が１度以内で膜厚が０．７ｎｍ以上１０．０ｎｍ以下の、ゲート絶縁膜である誘電体薄膜、前記誘電体薄膜上に形成された上部電極とを具備し、前記誘電体薄膜が、Ｚｒ2ＯＮ2 もしくはＨｆ 2 ＯＮ 2 からなることを特徴とする。
【０００７】
本発明の他の態様にかかる半導体装置は、シリコン基板と、前記基板上にロッキングカーブ半値幅が１度以上１５度以下の配向性をもって積層された微結晶構造を有する、膜厚が０．７ｎｍ以上１０．０ｎｍ以下の、ゲート絶縁膜である誘電体薄膜、前記誘電体薄膜上に形成された上部電極とを具備し、前記誘電体薄膜が、Ｚｒ2ＯＮ2 もしくはＨｆ 2 ＯＮ 2 からなることを特徴とする。
【０００９】
【発明の実施の形態】
ＺｒＯ2，ＨｆＯ2などの蛍石型立方晶構造の酸化物と、Ｙ2Ｏ3、Ｌａ2Ｏ3、およびＺｒ3Ｎ4などの欠陥蛍石型結晶構造の酸化物や窒化物は、互いにいかなる比率でも固溶することが可能である。例えば、蛍石型結晶構造を有するＺｒＯ2，ＨｆＯ2などに、欠陥蛍石型結晶構造の物質を混晶化させることによって格子定数を変化させ、Ｓｉ基板との格子整合が改善されるように調整すれば、Ｓｉ基板上にエピタキシャル成長させることが可能である。一方で、蛍石型酸化物に欠陥蛍石型窒化物を混晶化させた場合には、蛍石型酸化物結晶中の酸素の伝導経路を窒素で塞ぐことができる。したがって、酸素伝導率が低下して、高温における界面層成長が抑制される。エピタキシャル膜であれば、加熱微結晶発生による特性ばらつきの問題も発生しない。本発明は、こうした知見に基づいてなされたものである。
【００１０】
以下、図面を参照して本発明の実施形態を説明する。
【００１１】
（実施例１）
図１に、本実施例にかかる半導体装置における積層構造を表わす断面図を示す。
【００１２】
図示するように、基板１１上には誘電体薄膜１２および電極１３が順次形成されている。基板１１としては、例えばシリコン基板が用いられる。
【００１３】
誘電体薄膜１２を形成するに当たっては、まず、シリコン基板１１に希フッ酸処理を施して自然酸化膜を除去し、表面の電気伝導率を３〜６Ωｃｍ程度に制御しておく。こうして清浄化されたシリコン基板１１上に、スパッタリング法によってＺｒ2ＯＮ2をエピタキシャル積層する。例えば、Ｚｒ2ＯＮ2セラミックターゲットを用い、スパッタガスとしてアルゴンを使用する。基板温度を８００℃〜６００℃、ターゲットパワーを２００Ｗ〜５０Ｗ、およびスパッタガス圧を０．５Ｐａ〜０．２Ｐａといった条件でスパッタ成膜することで、誘電体薄膜１２としてのＺｒ2ＯＮ2膜を、シリコン基板１１上にエピタキシャル成長させることができる。
【００１４】
誘電体薄膜１２の膜厚は、０．７ｎｍ以上１０．０ｎｍ以下の範囲内である。０．７ｎｍ未満の場合には、ゲート絶縁膜の電気絶縁性が十分でなく、リーク電流が大きすぎてトランジスタ特性が低下する。一方、１０．０ｎｍを越えると、誘電率が大きいＺｒ2ＯＮ2であってもゲートチャネル領域に加わる電界が十分でなく、チャネル長が９０ｎｍ以下のトランジスタでは必要な特性が得られなくなる。
【００１５】
また、誘電体薄膜１２は、ロッキングカーブ半値幅が１度以内である。１度を越えると、エピタキシャルゲート絶縁膜中の欠陥密度が増えることにより、チャネル領域の移動度の低下などを引き起こすからである。
【００１６】
電極１３は、例えば次のような手法によりＺｒ2ＯＮ2膜１２の上に形成することができる。まず、Ｚｒ2ＯＮ2膜１２の上に多結晶Ｓｉを約２００ｎｍ成膜した後、不純物をインプラントする。不純物としては、例えばＡｓ，Ｂ，Ｐ等を用いることができる。続いて、８００℃〜１１００℃程度で活性化アニールを行なうことで電気伝導性を生じさせることによって、上部電極１３とする。上部電極１３とシリコン基板１１との間のキャパシタンスを測定すれば、Ｚｒ2ＯＮ2絶縁膜のＳｉＯ2換算膜厚が得られる。
【００１７】
本発明の実施形態にかかる半導体装置は、図２に示すようなＭＯＳＦＥＴとすることができる。図示する半導体装置においては、素子分離絶縁膜２６が形成されたシリコン基板２１の素子領域に、ゲート絶縁膜２２を介してゲート電極２３が配置されている。シリコン基板２１内のゲート絶縁膜２２を挟む位置には、高濃度不純物拡散領域からなるソース領域２４およびドレイン領域２５が形成され、これらによってＭＯＳトランジスタが構成される。
【００１８】
本実施例において誘電体薄膜１２として堆積されるＺｒ2ＯＮ2は、欠陥蛍石型の結晶構造であり、蛍石型結晶構造を有するＺｒＯ2と基本的な骨組みは同一である。図３を参照して、これについて説明する。図３には、ＭｅＯ2とＭｅ3Ｎ4との固溶の例を模式的に示した。図中、３１は、Ｍｅ原子（Ｍｅは、Ｓｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｔｈ，Ｔｉ，Ｇｅ，およびＳｎから選択される少なくとも一種の元素である。）の位置、３２は酸素原子または窒素原子の位置、３３は酸素原子または窒素原子が存在しない空隙の位置を表わしている。
【００１９】
ＺｒＯ2とＺｒ2ＯＮ2との違いは、結晶中の酸素のサイトが一部窒素と置換あるいは欠損していることのみである。したがって、ＺｒＯ2とＺｒ3Ｎ4とは、いかなる組成でも互いに固溶することが可能である。実際、Ｚｒ2ＯＮ2自身が（ＺｒＯ2＋Ｚｒ3Ｎ4）／２＝Ｚｒ2ＯＮ2と記述することが可能である。同様の任意組成における固溶現象は、ＭｅＯ2とＭｅ3Ｎ4との間にもみられる（ただしＭｅは、Ｓｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｓｍ，Ｔｈ，Ｕ，Ｔｉ，Ｇｅ，およびＳｎからなる群から選択される少なくとも一種の元素である）。
【００２０】
この系の化合物は、ＭｅＯ2およびＭｅ3Ｎ4に加えて、Ｌｎ2Ｏ3（ただしＬｎは、Ｙ，Ｌａ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，ＬｕおよびＳｃからなる群から選択される少なくとも一種の元素）も任意組成にて固溶することが可能であるという特徴を有する。Ｌｎ2Ｏ3も、Ｚｒ2ＯＮ2と同様に欠陥蛍石型結晶構造であり、基本的な結晶構造がＭｅＯ2やＭｅ3Ｎ4と同一であることによる。図４を参照して、これについて説明する。図４には、ＭｅＯ2とＬｎ2Ｏ3との固溶の例を模式的に示した。図中、４１は、Ｍｅ原子またはＬｎ原子の位置である。ＭｅはＳｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｔｈ，Ｔｉ，Ｇｅ，Ｓｎ，およびＰｂから選択される少なくとも一種の元素であり、Ｌｎは、Ｌａ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，およびＵから選択される少なくとも一種の元素である。４２は酸素原子の位置、４３は酸素原子が存在しない空隙の位置であり、４４は、酸素原子が本来の位置から矢印方向へ変位している様子を表わしている。
【００２１】
ＭｅＯ2の場合、Ｍｅ：Ｏ＝１：２なので、４３の空隙は存在しない。Ｌｎ2Ｏ3が固溶すると、（Ｍｅ＋Ｌｎ）：Ｏ 比が １：２よりは酸素が少ない状態になる。したがって４１の周囲に４３の空隙が一定の割合で存在するようになる。Ｌｎ2Ｏ3の濃度が高くなるにつれて空隙の存在割合は増大する。
【００２２】
酸素原子が本来の位置から変位することにより、エピタキシャル成長における格子定数のマッチングを任意に設計することができる。また、この物質系のバンドギャップを任意に設計できる点でも有利である。酸素原子が本来の位置から変位した結晶からなる絶縁膜は、例えば、トランジスタにおけるエピタキシャルなゲート絶縁膜や、キャパシタにおけるエピタキシャルな絶縁膜などとして有用である。
【００２３】
上述したようなＬｎ2Ｏ3を固溶させて混晶化することによって、結晶中に酸素空孔が発生するので、酸素移動度を高める効果がある。このため、Ｍｅ3Ｎ4を同時に混晶化させて、酸素移動度を下げることが不可欠である。
【００２４】
１００面を露出させたＳｉ基板の格子定数は０．５４３０ｎｍ程度であるから、１１０方向の格子定数は√２倍の０．７６７９ｎｍ程度となる。一方で、Ｚｒ2ＯＮ2は、厳密な意味での格子定数は１．０１４０ｎｍの立方晶であるが、蛍石型構造の立方晶ジルコニアに対して酸素や窒素における二倍周期の変調構造が発生しているだけである。このため、半分の０．５０７０ｎｍと見なすことができる。この値をａ’ＺｒＯＮとする。Ｓｉの格子定数ａＳｉとａ’ＺｒＯＮとは、以下のような関係式を満たす。
【００２５】
（３×ａ’ＺｒＯＮ−２×ａＳｉ）／（２×ａＳｉ）＝−０．９７％
すなわち、三格子長のＺｒ2ＯＮ2と、二格子長のＳｉとにおける格子定数の違いは０．９７％と極僅かである。このため、図５に示すようにＺｒ2ＯＮ2膜は、シリコン基板上にエピタキシャル成長する。図５（ａ）中、５１はシリコン基板の第一層を表わし、５３および５４は、それぞれシリコン基板の−１１０方向（ｂ軸ととる）および１１０方向（ａ軸ととる）を表わす。また、図５（ｂ）中、５２はＺｒ2ＯＮ2の第一層を表わし、５５および５６は、それぞれＺｒ2ＯＮ2の１００方向（ａ軸ととる）および０１０方法（ｂ軸ととる）を表わしている。
【００２６】
このとき、前述の数式（２）における有理数ｒは、既約分数表示で３／２と書ける。この場合は分子が３、分母が２であり、各々の絶対値が５以下であるとの条件に合致している。
【００２７】
このような長周期マッチングによるエピタキシャル成長の類似例として、Ｓｉ基板上のエピタキシャルＴｉＮ膜が存在する。この場合は、４格子長のＴｉＮ（ａＴｉＮ＝０．４２３５ｎｍ）と３格子長のＳｉが長周期マッチングすることでエピタキシャル成長した。したがって、格子定数の面からは、Ｚｒ2ＯＮ2がＳｉ基板上にエピタキシャル成長する可能性は充分に高いと言える。一方で、あまりに整合周期が長いマッチングは現実的ではなく、分子・分母の絶対値は５以下に限られると考えられる。
【００２８】
上述したようにＺｒ2ＯＮ2はＺｒＯ2とＺｒ3Ｎ4との混晶と見なすことができるので、両者の中間的な電気伝導性を示すことが予想される。ＺｒＯ2は比誘電率２０程度、バンドギャップ５．５ｅＶ程度の絶縁体である。一方のＺｒ3Ｎ4は、バンドギャップ０．４ｅＶ程度の絶縁体であるが、誘電率は測定されていない。しかしながら、一般的にバンドギャップが狭くなれば誘電率の電子寄与分が増大する。このため、Ｚｒ3Ｎ4の誘電率は、ＺｒＯ2より大きいことが予想される。すなわち、Ｚｒ2ＯＮ2は誘電率が２０以上の絶縁体であると予想される。
【００２９】
ＺｒＯ2とＺｒ3Ｎ4との混晶比率は任意に設定することができるので、誘電率やバンドギャップの値を両者の間の値に設定することも可能である。
【００３０】
以上に基づき、本発明の実施形態においては、下記一般式（１）で表わされる化合物が誘電体薄膜の一つとして用いられる。
【００３１】
Ｍｅ(1-y)ＬｎyＯ(2-2x-y/2)Ｎ(4x/3) 一般式（１）
上記一般式（１）中、Ｍｅは、Ｓｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｓｍ，Ｔｈ，Ｕ，Ｔｉ，Ｇｅ，およびＳｎからなる群から選択される少なくとも一種の元素であり、Ｌｎは、Ｙ，Ｌａ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，およびＳｃからなる群から選択される少なくとも一種の元素である。ｘおよびｙは、０＜ｘ＜０．７５，０≦ｙ＜１，０＜ｘ＋０．２５ｙ＜１，３＜８ｘ＋６ｙ＜６を満たす実数であり、かつ下記数式（２）で表わされる関係を、１．７％以内の精度で満たす。１．７％以内の精度で満たされていれば、エピタキシャル成長する例が存在するからである。
【００３２】
(aMe2ON2×4/3-aMeO2×2/3)×x+aLn2O3×y+aMeO2×2×(1-x-y)=r×aSi
数式（２）
ただし、ａＭｅ2ＯＮ2は欠陥蛍石型立方晶Ｍｅ2ＯＮ2結晶の面内格子定数、ａＬｎ2Ｏ3は欠陥蛍石型立方晶Ｌｎ2Ｏ3結晶の面内格子定数、ａＭｅＯ2は蛍石型立方晶ＭｅＯ２結晶の面内格子定数である。ｒは有理数であり、規約分数で表記した場合に、分子および分母のいずれの絶対値も５以下となる値である。
【００３３】
参考のために、Ｓｉ基板上にエピタキシャル成長ではないＺｒＳｉＯＮ膜を作製し、その熱的安定性を調べた。窒素が導入されていないＺｒＳｉＯ膜では、酸素透過性が高いことから、ＺｒＳｉＯ膜とＳｉ基板との間に界面ＳｉＯ2層が急激に成長してしまう。ＺｒＳｉＯＮ膜では、８００℃まではほとんど膜の電気的特性は変化せず、膜中酸素の透過阻止による界面ＳｉＯ2成長を抑制できたことが確認された。
【００３４】
エピタキシャル膜状態ではない場合でも酸素透過を抑制する効果を有しているので、エピタキシャル状態となっていれば酸素透過の抑制効果がさらに高いことが予測される。
【００３５】
（実施例２）
実施例１において誘電体薄膜として成長されたＺｒ2ＯＮ2におけるＺｒを、Ｈｆに変更することも可能である。Ｈｆ2ＯＮ2の格子定数は１０．０７となり、Ｚｒ2ＯＮ2より小さいので、ミスマッチは１．６５％と大きくなるが、エピタキシャル成長には支障がないと予想される。
【００３６】
この場合、１００％未満の任意の量でＹ2Ｏ3を固溶させてもよい。ＨｆＯ2にＹ2Ｏ3を混晶化させると、格子定数が大きくなることが知られている。こうした混晶化によって、上述したミスマッチを低減することが可能である。格子定数を大きくするための混晶化物質は、希土類酸化物ならばいずれを用いてもよい。例えば、Ｌａ、Ｃｅ、Ｐｍ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｓｃ等を混晶化させた場合も、同様の効果が期待される。
【００３７】
参考のために、Ｓｉ基板上にエピタキシャル成長ではないＨｆＳｉＯＮ膜を作製し、その熱的安定性を調べた。この場合も、ＺｒＳｉＯＮ膜と同様の効果があることが確認された。
【００３８】
（実施例３）
ＨｆＯＮ系混晶の格子定数を大きくする混晶化物質として、希土類においてはＬａ2Ｏ3が最大の効果が期待できる。このＬａ2Ｏ3を混晶化させることによって、Ｓｉ（００１）面上の１１０方向とのマッチングが可能になる。
【００４０】
（実施例４）
誘電体薄膜としてＣｅＯ2を成長させる場合は、Ｓｉ基板の１１１面上にエピタキシャル成長することが知られている。この場合も、Ｃｅ3Ｎ4を混晶化させることが可能である。しかしながら、ＣｅＯ2の格子定数はＳｉ基板とほとんど同じであるため、Ｃｅ3Ｎ4を混晶化させると格子定数が小さくなってしまう。前述の実施例１と類似した格子マッチングを取ることも可能である。また、前述の実施例２、３に示したように、Ｙ2Ｏ3などの希土類酸化物を混晶化させてもよい。
【００４１】
Ｃｅ3Ｎ4やＹ2Ｏ3などを混晶化させることによって、薄膜結晶の格子定数や結合手の状態などが変化し、Ｓｉ基板の１００面上にエピタキシャル成長するようになる可能性も高い。この際のＣｅＯ2，Ｃｅ3Ｎ4，およびＹ2Ｏ3各物質の混晶化比率は、前記一般式（１）においてＭｅをＣｅとし、ＬｎをＹとした場合の比率になる。
【００４２】
（実施例５）
図７に、本実施例にかかる半導体装置における積層構造を表わす断面図を示す。
【００４３】
図示するように、シリコン基板７１上には誘電体薄膜７２および電極７３が順次形成されている。
【００４４】
誘電体薄膜７２を形成するに当たっては、まず、シリコン基板７１に希フッ酸処理を施して自然酸化膜を除去し、表面の電気伝導率を３〜６Ωｃｍ程度に制御しておく。こうして清浄化されたシリコン基板７１上に、スパッタリング法によってＺｒ2ＯＮ2を高い配向性を持たせて積層する。例えば、Ｚｒ2ＯＮ2セラミックターゲットを用い、スパッタガスとしてアルゴンを使用する。基板温度を８００℃〜６００℃、ターゲットパワーを２００Ｗ〜５０Ｗ、およびスパッタガス圧を０．５Ｐａ〜０．２Ｐａといった条件でスパッタ成膜する。実施例１との違いは装置の到達真空度が低く、１×１０-4パスカル程度の簡易真空槽内で成膜することである。
【００４５】
到達真空度が低い簡易真空槽を用いる装置は、装置の価格が安いという点でプロセス上の利点がある。こうした装置でも、シリコン基板上にＺｒ2ＯＮ2薄膜を成膜することは可能である。しかしながら、Ｚｒ2ＯＮ2がＳｉ基板上にエピタキシャル成長をしたと言うよりはむしろ、シリコン基板に対してＺｒ2ＯＮ2微結晶の配向が認められる状態で積層されているという状態であることが予想される。こうした絶縁膜のロッキングカーブの半値幅は、１度以上１５度以下である。
【００４６】
例えばＸ線結晶回折法により誘電体薄膜７２を観察した結果、図７に示されるように、エピタキシャル成長が不完全で微結晶粒界が存在し、各微結晶の方位角度は、最頻方向に対して１５度以内の分散値に収まっていることが確認された。むしろ配向が認められると言うべき状態の薄膜でも、混晶化させる物質の組成によっては、その影響は実用上問題にならない程度である可能性が高い。
【００４７】
例えば、ＺｒＯ2，ＨｆＯ2などを主成分とするセラミックコンデンサなどにおいて、Ｙ2Ｏ3などを混晶化させた場合には、微結晶粒界に沿った伝導度を下げる効果を示すことが知られている。
【００４８】
ゲート絶縁膜の欠陥レベルが、配向が認められる程度より劣る場合には、実用にならない可能性が高い。膜の乱雑性が高く、膜中の微結晶粒子が様々な方向を向いた多結晶状態の薄膜をゲート絶縁膜として用いた場合、結晶の方向の違いによって誘電率などが異なることが予想される。そのような薄膜で微細なトランジスタのゲート絶縁膜を作製した場合には、各トランジスタ毎に特性がばらつくおそれがある。
【００４９】
したがって、不完全なエピタキシャル膜においても、薄膜結晶の配向が認められる状態であることが好ましい。非常に高い性能が要求される状態では、完全なエピタキシャル状態になっていることがより好ましい。
【００５０】
（実施例６）
図８に、本実施例の半導体装置における積層構造を表わす断面図を示す。図示するように、シリコン基板９１上には、エピタキシャル積層されたＨｆＯ2膜９２、エピタキシャル積層されたＨｆ2ＯＮ2膜９３および電極９４が形成される。本実施例においては、ＨｆＯ2膜９２およびＨｆ2ＯＮ2膜９３の積層構造によって、誘電体薄膜が形成される。こうした構造においては、シリコン基板９１近傍に窒素が存在しないといった特徴がある。
【００５１】
シリコン基板９１に接触する領域における窒素は、シリコン基板９１の表面平坦性に影響を及ぼすため、界面の窒素は充分に低減することが望まれる。多層構造の絶縁膜を作製することによって、シリコン基板９１との界面における窒素を十分に低減することができる。例えば、シリコン基板上にＨｆＯ2をエピタキシャルに積層し、さらに上にＨｆ2ＯＮ2をエピタキシャルに積層する。さらに、その上にＨｆＯ2をエピタキシャルに積層して、三層構造としてもよい。
【００５２】
また、Ｈｆの一部を、ＺｒやＣｅやＴｈなどの四価元素、あるいはＹやＬａなどの三価の希土類元素で置き換えても同様の効果が得られる。三価元素、四価元素で置き換えることもできる。一種のみの元素で置換しても、複数種の元素を用いてもよい。また、酸素と窒素との組成比も、上述した比率に限らず同様の効果が得られる比率が存在する。
【００５３】
（実施例７）
シリコン基板に接触する領域における窒素を低減するには、傾斜組成膜により絶縁膜を形成するといった手法も採用することができる。
【００５４】
図９には、本実施例の半導体装置における積層薄膜の断面図を示す。
【００５５】
図示するように、シリコン基板１０１上には、エピタキシャル積層されたＨｆ2ＯＮ2膜１０２および電極１０３が順次形成されている。Ｈｆ2ＯＮ2膜１０２は、シリコン基板１０１側の組成がＨｆＯ2であり、一方、シリコン基板から遠い部分の組成はＨｆ3Ｎ4であるような傾斜組成膜である。
【００５６】
この場合の組成傾斜効果、および各種元素の置換効果は、前述の実施例６の場合と同様であり同様の効果が得られる。
【００５７】
傾斜租成膜を成膜するには、例えばスパッタ成膜で行なう場合、成膜初期段階ではアルゴンガスを主成分とし、窒素および酸素を含有する雰囲気ガスを用いて、成膜中には雰囲気ガス中の酸素を減少させるといった手法を用いることができる。
【００５８】
（実施例８）
シリコン基板上にＨｆ2ＯＮ2をエピタキシャル積層した上に、さらにアモルファスなＳｉＯ2やＳｉ3Ｎ4などを積層させることも可能である。アモルファスＳｉＯ2やＳｉ3Ｎ4などを積層することによって、ゲート不純物が活性化アニール後にゲート絶縁膜中へ浸透することを抑制する効果が得られる。アモルファスなＳｉＯ2やＳｉ3Ｎ4などは、例えばスパッタリング法により形成することができる。Ｓｉターゲットを用いてアルゴンと酸素との混合雰囲気中で成膜する、または、ＳｉＯ2やＳｉ3Ｎ4などのターゲットを用いてアルゴン雰囲気中で成膜するといった方法などが挙げられる。あるいは、ゾルゲル法などを採用して、アモルファスなＳｉＯ2を積層することも可能である。
【００５９】
このようにして作製したＳｉＯ2やＳｉ3Ｎ4などの膜の上に電極を作製することによって、本実施例の半導体装置が得られる。
【００６０】
なお、Ｈｆ2ＯＮ2膜は、前述の実施例７において説明したような傾斜組成膜としてもよい。あるいは、前述の実施例６で説明したように窒素含有量の異なる複数の膜の積層膜とすることもできる。こうした場合には、シリコン基板に接触する領域の窒素を低減することができるので、基板の表面平坦性を向上させるという効果も得られる。
【００６１】
（実施例９）
シリコン基板上にエピタキシャルに（ＨｆＯ2）x（Ｌａ2Ｏ3）1-x膜などを作製し、このエピタキシャル膜の上に高配向のＨｆ2ＯＮ2などを積層することも可能である。この場合には、（ＨｆＯ2）x（Ｌａ2Ｏ3）1-xなどの高誘電率ではあるが高い酸素透過性と、Ｈｆ2ＯＮ2などの酸素透過率の低さといった、お互いの短所を補いながら長所を保つような効果が得られる。
【００６２】
高配向のＨｆ2ＯＮ2は、例えば（実施例５）で述べたような簡易真空装置にて低コストで成膜することができる。
【００６３】
このようにして作製した高配向のＨｆ2ＯＮ2膜の上に電極を作製することによって、本実施例の半導体装置が得られる。
【００６４】
（実施例１０）
シリコン基板上にＨｆ2ＯＮ2をエピタキシャル積層し、この上に酸素イオン導電性の低い物質からなる膜を積層させることも可能である。例えば、ＡｌＮやＭｇＯやＣａＯやＳｒＯやＢａＯなどが挙げられる。こうしたイオン非導電性膜を形成することによって、活性化アニール時の酸素移動による界面層形成を抑制する効果が得られる。
【００６５】
このようにして作製したイオン非導電性膜の上に電極を作製することによって、本実施例の半導体装置が得られる。
【００６６】
（実施例１１）
シリコン基板上に誘電体薄膜を成膜するにあたって、ＣＶＤ法を採用することもできる。例えば、原料ガスとしてＺｒ（ｔ−ＯＢｕ）4、アンモニアを使い、ガス圧０．２ｔｏｒｒ〜５．０ｔｏｒｒ、基板温度５００℃〜９００℃の条件において、Ｚｒ2ＯＮ2薄膜をシリコン基板上に作製することができる。原料ガスとしては、ｔｅｔｒａｋｉｓ−ｄｉｅｔｈｙｌａｍｉｄｏ−Ｈｆなどを用いることも可能ある。
【００６７】
ＡＬＤのようなＣＶＤの手法でも、主な成膜条件は同様とすることができる。
【００６８】
（実施例１２）
上述した実施例における誘電体薄膜は、ＭＢＥにより成膜することも可能である。ただしＨｆ金属などは融点が高く、抵抗加熱によって蒸発させることが困難であるので、低融点化合物を用いたり、高周波加熱などを用いる手法なども有用である。
【００６９】
【発明の効果】
以上詳述したように、本発明の一態様によれば、Ｓｉ基板上にエピタキシャル積層された誘電体薄膜を有し、しかも、特性ばらつきや駆動力の低下がない半導体装置が提供される。
【図面の簡単な説明】
【図１】 本発明の一実施形態にかかる半導体装置における積層構造を表わす断面図。
【図２】 本発明の一実施形態にかかる半導体装置の断面図。
【図３】 ＭｅＯ2とＭｅ3Ｎ4との固溶の例を表わす模式図。
【図４】 ＭｅＯ2とＬｎ2Ｏ3との固溶の例を表わす模式図。
【図５】 実施例１の誘電体薄膜におけるエピタキシャル接合部分の原子配列を表わす概略図。
【図６】 実施例３におけるＨｆ(1-y)ＬｎyＯ(2-2x-y/2)Ｎ(4x/3)の組成を表わすグラフ図。
【図７】 本発明の他の実施形態にかかる半導体装置における積層構造を表わす断面図。
【図８】 本発明の他の実施形態にかかる半導体装置における積層構造を表わす断面図。
【図９】 本発明の他の実施形態にかかる半導体装置における積層構造を示す断面図。
【符号の説明】
１１…シリコン基板，１２…誘電体薄膜，１３…電極，２１…シリコン基板，２２…ゲート絶縁膜，２３…ゲート電極，２４…ソース領域，２５…ドレイン領域，２６…素子分離絶縁膜，３１…Ｍｅ原子の位置，３２…酸素原子または窒素原子の位置，３３…酸素原子または窒素原子が存在しない空隙の位置，４１…Ｍｅ原子またはＬｎ原子の位置，４２…酸素原子の位置，４３…酸素原子が存在しない空隙の位置，４４…本来の位置からの酸素原子の変位，５１…シリコン基板の第一層，５２…Ｚｒ2ＯＮ2の第一層，５３…シリコン基板の−１１０方向（ｂ軸），５４…シリコン基板の１１０方向（ａ軸），５５…Ｚｒ2ＯＮ2の１００方向（ａ軸），５５…Ｚｒ2ＯＮ2の０１０方向（ｂ軸），７１…シリコン基板，７２…基板に対して高配向に接合されたＭｅ(1-y)ＬｎyＯ(2-2x-y/2)Ｎ(4x/3)膜，７３…電極，８１…シリコン基板，８２…多結晶状態のＭｅ(1-y)ＬｎｙＯ(2-2x-y/2)Ｎ(4x/3)，８３…電極，９１…シリコン基板，９２…ＨｆＯ2膜，９３…Ｈｆ2ＯＮ2膜，９４…電極，１０１…シリコン基板，１０２…組成傾斜膜（Ｈｆ(x+3z)Ｙ2yＯ(2x+3y)Ｎ4zなど），１０３…電極。
【発明の属する技術分野】
本発明は、誘電体薄膜を有する半導体装置に関する。
【０００２】
【従来の技術】
従来、ＺｒＯ2やＨｆＯ2などからなる誘電体薄膜は、Ｓｉ基板上にエピタキシャルに積層することができなかった。さらに、こうした材料は酸素伝導率が高温において高いため、酸素が誘電体薄膜中を移動して基板が酸化され、その結果、Ｓｉ基板と誘電体薄膜との間には界面層が形成されてしまう。例えば、Ｓｉ基板上に形成されたＨｆＳｉＯ膜をアニールした場合には、Ｓｉ基板とＨｆＳｉＯ膜との界面にＳｉＯ2層が成長することが報告されている（例えば、非特許文献１参照）。
【０００３】
それゆえ、こうした材料をトランジスタのゲート絶縁膜として用いようとしても、トランジスタ作製プロセスにおいてゲート絶縁膜中にムラが生じて特性ばらつきが発生したり、トランジスタ駆動力が低下してしまうという問題があった。
【０００４】
【非特許文献１】
Ｔ．Ｉｎｏ ｅｔ ａｌ．，ＩＳＴＣ， ９８（２００２）
【０００５】
【発明が解決しようとする課題】
本発明は、Ｓｉ基板上にエピタキシャル積層された誘電体薄膜を有し、しかも、特性ばらつきや駆動力の低下がない半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の一態様にかかる半導体装置は、シリコン基板と、前記基板上にエピタキシャル成膜されたロッキングカーブ半値幅が１度以内で膜厚が０．７ｎｍ以上１０．０ｎｍ以下の、ゲート絶縁膜である誘電体薄膜、前記誘電体薄膜上に形成された上部電極とを具備し、前記誘電体薄膜が、Ｚｒ2ＯＮ2 もしくはＨｆ 2 ＯＮ 2 からなることを特徴とする。
【０００７】
本発明の他の態様にかかる半導体装置は、シリコン基板と、前記基板上にロッキングカーブ半値幅が１度以上１５度以下の配向性をもって積層された微結晶構造を有する、膜厚が０．７ｎｍ以上１０．０ｎｍ以下の、ゲート絶縁膜である誘電体薄膜、前記誘電体薄膜上に形成された上部電極とを具備し、前記誘電体薄膜が、Ｚｒ2ＯＮ2 もしくはＨｆ 2 ＯＮ 2 からなることを特徴とする。
【０００９】
【発明の実施の形態】
ＺｒＯ2，ＨｆＯ2などの蛍石型立方晶構造の酸化物と、Ｙ2Ｏ3、Ｌａ2Ｏ3、およびＺｒ3Ｎ4などの欠陥蛍石型結晶構造の酸化物や窒化物は、互いにいかなる比率でも固溶することが可能である。例えば、蛍石型結晶構造を有するＺｒＯ2，ＨｆＯ2などに、欠陥蛍石型結晶構造の物質を混晶化させることによって格子定数を変化させ、Ｓｉ基板との格子整合が改善されるように調整すれば、Ｓｉ基板上にエピタキシャル成長させることが可能である。一方で、蛍石型酸化物に欠陥蛍石型窒化物を混晶化させた場合には、蛍石型酸化物結晶中の酸素の伝導経路を窒素で塞ぐことができる。したがって、酸素伝導率が低下して、高温における界面層成長が抑制される。エピタキシャル膜であれば、加熱微結晶発生による特性ばらつきの問題も発生しない。本発明は、こうした知見に基づいてなされたものである。
【００１０】
以下、図面を参照して本発明の実施形態を説明する。
【００１１】
（実施例１）
図１に、本実施例にかかる半導体装置における積層構造を表わす断面図を示す。
【００１２】
図示するように、基板１１上には誘電体薄膜１２および電極１３が順次形成されている。基板１１としては、例えばシリコン基板が用いられる。
【００１３】
誘電体薄膜１２を形成するに当たっては、まず、シリコン基板１１に希フッ酸処理を施して自然酸化膜を除去し、表面の電気伝導率を３〜６Ωｃｍ程度に制御しておく。こうして清浄化されたシリコン基板１１上に、スパッタリング法によってＺｒ2ＯＮ2をエピタキシャル積層する。例えば、Ｚｒ2ＯＮ2セラミックターゲットを用い、スパッタガスとしてアルゴンを使用する。基板温度を８００℃〜６００℃、ターゲットパワーを２００Ｗ〜５０Ｗ、およびスパッタガス圧を０．５Ｐａ〜０．２Ｐａといった条件でスパッタ成膜することで、誘電体薄膜１２としてのＺｒ2ＯＮ2膜を、シリコン基板１１上にエピタキシャル成長させることができる。
【００１４】
誘電体薄膜１２の膜厚は、０．７ｎｍ以上１０．０ｎｍ以下の範囲内である。０．７ｎｍ未満の場合には、ゲート絶縁膜の電気絶縁性が十分でなく、リーク電流が大きすぎてトランジスタ特性が低下する。一方、１０．０ｎｍを越えると、誘電率が大きいＺｒ2ＯＮ2であってもゲートチャネル領域に加わる電界が十分でなく、チャネル長が９０ｎｍ以下のトランジスタでは必要な特性が得られなくなる。
【００１５】
また、誘電体薄膜１２は、ロッキングカーブ半値幅が１度以内である。１度を越えると、エピタキシャルゲート絶縁膜中の欠陥密度が増えることにより、チャネル領域の移動度の低下などを引き起こすからである。
【００１６】
電極１３は、例えば次のような手法によりＺｒ2ＯＮ2膜１２の上に形成することができる。まず、Ｚｒ2ＯＮ2膜１２の上に多結晶Ｓｉを約２００ｎｍ成膜した後、不純物をインプラントする。不純物としては、例えばＡｓ，Ｂ，Ｐ等を用いることができる。続いて、８００℃〜１１００℃程度で活性化アニールを行なうことで電気伝導性を生じさせることによって、上部電極１３とする。上部電極１３とシリコン基板１１との間のキャパシタンスを測定すれば、Ｚｒ2ＯＮ2絶縁膜のＳｉＯ2換算膜厚が得られる。
【００１７】
本発明の実施形態にかかる半導体装置は、図２に示すようなＭＯＳＦＥＴとすることができる。図示する半導体装置においては、素子分離絶縁膜２６が形成されたシリコン基板２１の素子領域に、ゲート絶縁膜２２を介してゲート電極２３が配置されている。シリコン基板２１内のゲート絶縁膜２２を挟む位置には、高濃度不純物拡散領域からなるソース領域２４およびドレイン領域２５が形成され、これらによってＭＯＳトランジスタが構成される。
【００１８】
本実施例において誘電体薄膜１２として堆積されるＺｒ2ＯＮ2は、欠陥蛍石型の結晶構造であり、蛍石型結晶構造を有するＺｒＯ2と基本的な骨組みは同一である。図３を参照して、これについて説明する。図３には、ＭｅＯ2とＭｅ3Ｎ4との固溶の例を模式的に示した。図中、３１は、Ｍｅ原子（Ｍｅは、Ｓｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｔｈ，Ｔｉ，Ｇｅ，およびＳｎから選択される少なくとも一種の元素である。）の位置、３２は酸素原子または窒素原子の位置、３３は酸素原子または窒素原子が存在しない空隙の位置を表わしている。
【００１９】
ＺｒＯ2とＺｒ2ＯＮ2との違いは、結晶中の酸素のサイトが一部窒素と置換あるいは欠損していることのみである。したがって、ＺｒＯ2とＺｒ3Ｎ4とは、いかなる組成でも互いに固溶することが可能である。実際、Ｚｒ2ＯＮ2自身が（ＺｒＯ2＋Ｚｒ3Ｎ4）／２＝Ｚｒ2ＯＮ2と記述することが可能である。同様の任意組成における固溶現象は、ＭｅＯ2とＭｅ3Ｎ4との間にもみられる（ただしＭｅは、Ｓｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｓｍ，Ｔｈ，Ｕ，Ｔｉ，Ｇｅ，およびＳｎからなる群から選択される少なくとも一種の元素である）。
【００２０】
この系の化合物は、ＭｅＯ2およびＭｅ3Ｎ4に加えて、Ｌｎ2Ｏ3（ただしＬｎは、Ｙ，Ｌａ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，ＬｕおよびＳｃからなる群から選択される少なくとも一種の元素）も任意組成にて固溶することが可能であるという特徴を有する。Ｌｎ2Ｏ3も、Ｚｒ2ＯＮ2と同様に欠陥蛍石型結晶構造であり、基本的な結晶構造がＭｅＯ2やＭｅ3Ｎ4と同一であることによる。図４を参照して、これについて説明する。図４には、ＭｅＯ2とＬｎ2Ｏ3との固溶の例を模式的に示した。図中、４１は、Ｍｅ原子またはＬｎ原子の位置である。ＭｅはＳｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｔｈ，Ｔｉ，Ｇｅ，Ｓｎ，およびＰｂから選択される少なくとも一種の元素であり、Ｌｎは、Ｌａ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，およびＵから選択される少なくとも一種の元素である。４２は酸素原子の位置、４３は酸素原子が存在しない空隙の位置であり、４４は、酸素原子が本来の位置から矢印方向へ変位している様子を表わしている。
【００２１】
ＭｅＯ2の場合、Ｍｅ：Ｏ＝１：２なので、４３の空隙は存在しない。Ｌｎ2Ｏ3が固溶すると、（Ｍｅ＋Ｌｎ）：Ｏ 比が １：２よりは酸素が少ない状態になる。したがって４１の周囲に４３の空隙が一定の割合で存在するようになる。Ｌｎ2Ｏ3の濃度が高くなるにつれて空隙の存在割合は増大する。
【００２２】
酸素原子が本来の位置から変位することにより、エピタキシャル成長における格子定数のマッチングを任意に設計することができる。また、この物質系のバンドギャップを任意に設計できる点でも有利である。酸素原子が本来の位置から変位した結晶からなる絶縁膜は、例えば、トランジスタにおけるエピタキシャルなゲート絶縁膜や、キャパシタにおけるエピタキシャルな絶縁膜などとして有用である。
【００２３】
上述したようなＬｎ2Ｏ3を固溶させて混晶化することによって、結晶中に酸素空孔が発生するので、酸素移動度を高める効果がある。このため、Ｍｅ3Ｎ4を同時に混晶化させて、酸素移動度を下げることが不可欠である。
【００２４】
１００面を露出させたＳｉ基板の格子定数は０．５４３０ｎｍ程度であるから、１１０方向の格子定数は√２倍の０．７６７９ｎｍ程度となる。一方で、Ｚｒ2ＯＮ2は、厳密な意味での格子定数は１．０１４０ｎｍの立方晶であるが、蛍石型構造の立方晶ジルコニアに対して酸素や窒素における二倍周期の変調構造が発生しているだけである。このため、半分の０．５０７０ｎｍと見なすことができる。この値をａ’ＺｒＯＮとする。Ｓｉの格子定数ａＳｉとａ’ＺｒＯＮとは、以下のような関係式を満たす。
【００２５】
（３×ａ’ＺｒＯＮ−２×ａＳｉ）／（２×ａＳｉ）＝−０．９７％
すなわち、三格子長のＺｒ2ＯＮ2と、二格子長のＳｉとにおける格子定数の違いは０．９７％と極僅かである。このため、図５に示すようにＺｒ2ＯＮ2膜は、シリコン基板上にエピタキシャル成長する。図５（ａ）中、５１はシリコン基板の第一層を表わし、５３および５４は、それぞれシリコン基板の−１１０方向（ｂ軸ととる）および１１０方向（ａ軸ととる）を表わす。また、図５（ｂ）中、５２はＺｒ2ＯＮ2の第一層を表わし、５５および５６は、それぞれＺｒ2ＯＮ2の１００方向（ａ軸ととる）および０１０方法（ｂ軸ととる）を表わしている。
【００２６】
このとき、前述の数式（２）における有理数ｒは、既約分数表示で３／２と書ける。この場合は分子が３、分母が２であり、各々の絶対値が５以下であるとの条件に合致している。
【００２７】
このような長周期マッチングによるエピタキシャル成長の類似例として、Ｓｉ基板上のエピタキシャルＴｉＮ膜が存在する。この場合は、４格子長のＴｉＮ（ａＴｉＮ＝０．４２３５ｎｍ）と３格子長のＳｉが長周期マッチングすることでエピタキシャル成長した。したがって、格子定数の面からは、Ｚｒ2ＯＮ2がＳｉ基板上にエピタキシャル成長する可能性は充分に高いと言える。一方で、あまりに整合周期が長いマッチングは現実的ではなく、分子・分母の絶対値は５以下に限られると考えられる。
【００２８】
上述したようにＺｒ2ＯＮ2はＺｒＯ2とＺｒ3Ｎ4との混晶と見なすことができるので、両者の中間的な電気伝導性を示すことが予想される。ＺｒＯ2は比誘電率２０程度、バンドギャップ５．５ｅＶ程度の絶縁体である。一方のＺｒ3Ｎ4は、バンドギャップ０．４ｅＶ程度の絶縁体であるが、誘電率は測定されていない。しかしながら、一般的にバンドギャップが狭くなれば誘電率の電子寄与分が増大する。このため、Ｚｒ3Ｎ4の誘電率は、ＺｒＯ2より大きいことが予想される。すなわち、Ｚｒ2ＯＮ2は誘電率が２０以上の絶縁体であると予想される。
【００２９】
ＺｒＯ2とＺｒ3Ｎ4との混晶比率は任意に設定することができるので、誘電率やバンドギャップの値を両者の間の値に設定することも可能である。
【００３０】
以上に基づき、本発明の実施形態においては、下記一般式（１）で表わされる化合物が誘電体薄膜の一つとして用いられる。
【００３１】
Ｍｅ(1-y)ＬｎyＯ(2-2x-y/2)Ｎ(4x/3) 一般式（１）
上記一般式（１）中、Ｍｅは、Ｓｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｓｍ，Ｔｈ，Ｕ，Ｔｉ，Ｇｅ，およびＳｎからなる群から選択される少なくとも一種の元素であり、Ｌｎは、Ｙ，Ｌａ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，およびＳｃからなる群から選択される少なくとも一種の元素である。ｘおよびｙは、０＜ｘ＜０．７５，０≦ｙ＜１，０＜ｘ＋０．２５ｙ＜１，３＜８ｘ＋６ｙ＜６を満たす実数であり、かつ下記数式（２）で表わされる関係を、１．７％以内の精度で満たす。１．７％以内の精度で満たされていれば、エピタキシャル成長する例が存在するからである。
【００３２】
(aMe2ON2×4/3-aMeO2×2/3)×x+aLn2O3×y+aMeO2×2×(1-x-y)=r×aSi
数式（２）
ただし、ａＭｅ2ＯＮ2は欠陥蛍石型立方晶Ｍｅ2ＯＮ2結晶の面内格子定数、ａＬｎ2Ｏ3は欠陥蛍石型立方晶Ｌｎ2Ｏ3結晶の面内格子定数、ａＭｅＯ2は蛍石型立方晶ＭｅＯ２結晶の面内格子定数である。ｒは有理数であり、規約分数で表記した場合に、分子および分母のいずれの絶対値も５以下となる値である。
【００３３】
参考のために、Ｓｉ基板上にエピタキシャル成長ではないＺｒＳｉＯＮ膜を作製し、その熱的安定性を調べた。窒素が導入されていないＺｒＳｉＯ膜では、酸素透過性が高いことから、ＺｒＳｉＯ膜とＳｉ基板との間に界面ＳｉＯ2層が急激に成長してしまう。ＺｒＳｉＯＮ膜では、８００℃まではほとんど膜の電気的特性は変化せず、膜中酸素の透過阻止による界面ＳｉＯ2成長を抑制できたことが確認された。
【００３４】
エピタキシャル膜状態ではない場合でも酸素透過を抑制する効果を有しているので、エピタキシャル状態となっていれば酸素透過の抑制効果がさらに高いことが予測される。
【００３５】
（実施例２）
実施例１において誘電体薄膜として成長されたＺｒ2ＯＮ2におけるＺｒを、Ｈｆに変更することも可能である。Ｈｆ2ＯＮ2の格子定数は１０．０７となり、Ｚｒ2ＯＮ2より小さいので、ミスマッチは１．６５％と大きくなるが、エピタキシャル成長には支障がないと予想される。
【００３６】
この場合、１００％未満の任意の量でＹ2Ｏ3を固溶させてもよい。ＨｆＯ2にＹ2Ｏ3を混晶化させると、格子定数が大きくなることが知られている。こうした混晶化によって、上述したミスマッチを低減することが可能である。格子定数を大きくするための混晶化物質は、希土類酸化物ならばいずれを用いてもよい。例えば、Ｌａ、Ｃｅ、Ｐｍ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｓｃ等を混晶化させた場合も、同様の効果が期待される。
【００３７】
参考のために、Ｓｉ基板上にエピタキシャル成長ではないＨｆＳｉＯＮ膜を作製し、その熱的安定性を調べた。この場合も、ＺｒＳｉＯＮ膜と同様の効果があることが確認された。
【００３８】
（実施例３）
ＨｆＯＮ系混晶の格子定数を大きくする混晶化物質として、希土類においてはＬａ2Ｏ3が最大の効果が期待できる。このＬａ2Ｏ3を混晶化させることによって、Ｓｉ（００１）面上の１１０方向とのマッチングが可能になる。
【００４０】
（実施例４）
誘電体薄膜としてＣｅＯ2を成長させる場合は、Ｓｉ基板の１１１面上にエピタキシャル成長することが知られている。この場合も、Ｃｅ3Ｎ4を混晶化させることが可能である。しかしながら、ＣｅＯ2の格子定数はＳｉ基板とほとんど同じであるため、Ｃｅ3Ｎ4を混晶化させると格子定数が小さくなってしまう。前述の実施例１と類似した格子マッチングを取ることも可能である。また、前述の実施例２、３に示したように、Ｙ2Ｏ3などの希土類酸化物を混晶化させてもよい。
【００４１】
Ｃｅ3Ｎ4やＹ2Ｏ3などを混晶化させることによって、薄膜結晶の格子定数や結合手の状態などが変化し、Ｓｉ基板の１００面上にエピタキシャル成長するようになる可能性も高い。この際のＣｅＯ2，Ｃｅ3Ｎ4，およびＹ2Ｏ3各物質の混晶化比率は、前記一般式（１）においてＭｅをＣｅとし、ＬｎをＹとした場合の比率になる。
【００４２】
（実施例５）
図７に、本実施例にかかる半導体装置における積層構造を表わす断面図を示す。
【００４３】
図示するように、シリコン基板７１上には誘電体薄膜７２および電極７３が順次形成されている。
【００４４】
誘電体薄膜７２を形成するに当たっては、まず、シリコン基板７１に希フッ酸処理を施して自然酸化膜を除去し、表面の電気伝導率を３〜６Ωｃｍ程度に制御しておく。こうして清浄化されたシリコン基板７１上に、スパッタリング法によってＺｒ2ＯＮ2を高い配向性を持たせて積層する。例えば、Ｚｒ2ＯＮ2セラミックターゲットを用い、スパッタガスとしてアルゴンを使用する。基板温度を８００℃〜６００℃、ターゲットパワーを２００Ｗ〜５０Ｗ、およびスパッタガス圧を０．５Ｐａ〜０．２Ｐａといった条件でスパッタ成膜する。実施例１との違いは装置の到達真空度が低く、１×１０-4パスカル程度の簡易真空槽内で成膜することである。
【００４５】
到達真空度が低い簡易真空槽を用いる装置は、装置の価格が安いという点でプロセス上の利点がある。こうした装置でも、シリコン基板上にＺｒ2ＯＮ2薄膜を成膜することは可能である。しかしながら、Ｚｒ2ＯＮ2がＳｉ基板上にエピタキシャル成長をしたと言うよりはむしろ、シリコン基板に対してＺｒ2ＯＮ2微結晶の配向が認められる状態で積層されているという状態であることが予想される。こうした絶縁膜のロッキングカーブの半値幅は、１度以上１５度以下である。
【００４６】
例えばＸ線結晶回折法により誘電体薄膜７２を観察した結果、図７に示されるように、エピタキシャル成長が不完全で微結晶粒界が存在し、各微結晶の方位角度は、最頻方向に対して１５度以内の分散値に収まっていることが確認された。むしろ配向が認められると言うべき状態の薄膜でも、混晶化させる物質の組成によっては、その影響は実用上問題にならない程度である可能性が高い。
【００４７】
例えば、ＺｒＯ2，ＨｆＯ2などを主成分とするセラミックコンデンサなどにおいて、Ｙ2Ｏ3などを混晶化させた場合には、微結晶粒界に沿った伝導度を下げる効果を示すことが知られている。
【００４８】
ゲート絶縁膜の欠陥レベルが、配向が認められる程度より劣る場合には、実用にならない可能性が高い。膜の乱雑性が高く、膜中の微結晶粒子が様々な方向を向いた多結晶状態の薄膜をゲート絶縁膜として用いた場合、結晶の方向の違いによって誘電率などが異なることが予想される。そのような薄膜で微細なトランジスタのゲート絶縁膜を作製した場合には、各トランジスタ毎に特性がばらつくおそれがある。
【００４９】
したがって、不完全なエピタキシャル膜においても、薄膜結晶の配向が認められる状態であることが好ましい。非常に高い性能が要求される状態では、完全なエピタキシャル状態になっていることがより好ましい。
【００５０】
（実施例６）
図８に、本実施例の半導体装置における積層構造を表わす断面図を示す。図示するように、シリコン基板９１上には、エピタキシャル積層されたＨｆＯ2膜９２、エピタキシャル積層されたＨｆ2ＯＮ2膜９３および電極９４が形成される。本実施例においては、ＨｆＯ2膜９２およびＨｆ2ＯＮ2膜９３の積層構造によって、誘電体薄膜が形成される。こうした構造においては、シリコン基板９１近傍に窒素が存在しないといった特徴がある。
【００５１】
シリコン基板９１に接触する領域における窒素は、シリコン基板９１の表面平坦性に影響を及ぼすため、界面の窒素は充分に低減することが望まれる。多層構造の絶縁膜を作製することによって、シリコン基板９１との界面における窒素を十分に低減することができる。例えば、シリコン基板上にＨｆＯ2をエピタキシャルに積層し、さらに上にＨｆ2ＯＮ2をエピタキシャルに積層する。さらに、その上にＨｆＯ2をエピタキシャルに積層して、三層構造としてもよい。
【００５２】
また、Ｈｆの一部を、ＺｒやＣｅやＴｈなどの四価元素、あるいはＹやＬａなどの三価の希土類元素で置き換えても同様の効果が得られる。三価元素、四価元素で置き換えることもできる。一種のみの元素で置換しても、複数種の元素を用いてもよい。また、酸素と窒素との組成比も、上述した比率に限らず同様の効果が得られる比率が存在する。
【００５３】
（実施例７）
シリコン基板に接触する領域における窒素を低減するには、傾斜組成膜により絶縁膜を形成するといった手法も採用することができる。
【００５４】
図９には、本実施例の半導体装置における積層薄膜の断面図を示す。
【００５５】
図示するように、シリコン基板１０１上には、エピタキシャル積層されたＨｆ2ＯＮ2膜１０２および電極１０３が順次形成されている。Ｈｆ2ＯＮ2膜１０２は、シリコン基板１０１側の組成がＨｆＯ2であり、一方、シリコン基板から遠い部分の組成はＨｆ3Ｎ4であるような傾斜組成膜である。
【００５６】
この場合の組成傾斜効果、および各種元素の置換効果は、前述の実施例６の場合と同様であり同様の効果が得られる。
【００５７】
傾斜租成膜を成膜するには、例えばスパッタ成膜で行なう場合、成膜初期段階ではアルゴンガスを主成分とし、窒素および酸素を含有する雰囲気ガスを用いて、成膜中には雰囲気ガス中の酸素を減少させるといった手法を用いることができる。
【００５８】
（実施例８）
シリコン基板上にＨｆ2ＯＮ2をエピタキシャル積層した上に、さらにアモルファスなＳｉＯ2やＳｉ3Ｎ4などを積層させることも可能である。アモルファスＳｉＯ2やＳｉ3Ｎ4などを積層することによって、ゲート不純物が活性化アニール後にゲート絶縁膜中へ浸透することを抑制する効果が得られる。アモルファスなＳｉＯ2やＳｉ3Ｎ4などは、例えばスパッタリング法により形成することができる。Ｓｉターゲットを用いてアルゴンと酸素との混合雰囲気中で成膜する、または、ＳｉＯ2やＳｉ3Ｎ4などのターゲットを用いてアルゴン雰囲気中で成膜するといった方法などが挙げられる。あるいは、ゾルゲル法などを採用して、アモルファスなＳｉＯ2を積層することも可能である。
【００５９】
このようにして作製したＳｉＯ2やＳｉ3Ｎ4などの膜の上に電極を作製することによって、本実施例の半導体装置が得られる。
【００６０】
なお、Ｈｆ2ＯＮ2膜は、前述の実施例７において説明したような傾斜組成膜としてもよい。あるいは、前述の実施例６で説明したように窒素含有量の異なる複数の膜の積層膜とすることもできる。こうした場合には、シリコン基板に接触する領域の窒素を低減することができるので、基板の表面平坦性を向上させるという効果も得られる。
【００６１】
（実施例９）
シリコン基板上にエピタキシャルに（ＨｆＯ2）x（Ｌａ2Ｏ3）1-x膜などを作製し、このエピタキシャル膜の上に高配向のＨｆ2ＯＮ2などを積層することも可能である。この場合には、（ＨｆＯ2）x（Ｌａ2Ｏ3）1-xなどの高誘電率ではあるが高い酸素透過性と、Ｈｆ2ＯＮ2などの酸素透過率の低さといった、お互いの短所を補いながら長所を保つような効果が得られる。
【００６２】
高配向のＨｆ2ＯＮ2は、例えば（実施例５）で述べたような簡易真空装置にて低コストで成膜することができる。
【００６３】
このようにして作製した高配向のＨｆ2ＯＮ2膜の上に電極を作製することによって、本実施例の半導体装置が得られる。
【００６４】
（実施例１０）
シリコン基板上にＨｆ2ＯＮ2をエピタキシャル積層し、この上に酸素イオン導電性の低い物質からなる膜を積層させることも可能である。例えば、ＡｌＮやＭｇＯやＣａＯやＳｒＯやＢａＯなどが挙げられる。こうしたイオン非導電性膜を形成することによって、活性化アニール時の酸素移動による界面層形成を抑制する効果が得られる。
【００６５】
このようにして作製したイオン非導電性膜の上に電極を作製することによって、本実施例の半導体装置が得られる。
【００６６】
（実施例１１）
シリコン基板上に誘電体薄膜を成膜するにあたって、ＣＶＤ法を採用することもできる。例えば、原料ガスとしてＺｒ（ｔ−ＯＢｕ）4、アンモニアを使い、ガス圧０．２ｔｏｒｒ〜５．０ｔｏｒｒ、基板温度５００℃〜９００℃の条件において、Ｚｒ2ＯＮ2薄膜をシリコン基板上に作製することができる。原料ガスとしては、ｔｅｔｒａｋｉｓ−ｄｉｅｔｈｙｌａｍｉｄｏ−Ｈｆなどを用いることも可能ある。
【００６７】
ＡＬＤのようなＣＶＤの手法でも、主な成膜条件は同様とすることができる。
【００６８】
（実施例１２）
上述した実施例における誘電体薄膜は、ＭＢＥにより成膜することも可能である。ただしＨｆ金属などは融点が高く、抵抗加熱によって蒸発させることが困難であるので、低融点化合物を用いたり、高周波加熱などを用いる手法なども有用である。
【００６９】
【発明の効果】
以上詳述したように、本発明の一態様によれば、Ｓｉ基板上にエピタキシャル積層された誘電体薄膜を有し、しかも、特性ばらつきや駆動力の低下がない半導体装置が提供される。
【図面の簡単な説明】
【図１】 本発明の一実施形態にかかる半導体装置における積層構造を表わす断面図。
【図２】 本発明の一実施形態にかかる半導体装置の断面図。
【図３】 ＭｅＯ2とＭｅ3Ｎ4との固溶の例を表わす模式図。
【図４】 ＭｅＯ2とＬｎ2Ｏ3との固溶の例を表わす模式図。
【図５】 実施例１の誘電体薄膜におけるエピタキシャル接合部分の原子配列を表わす概略図。
【図６】 実施例３におけるＨｆ(1-y)ＬｎyＯ(2-2x-y/2)Ｎ(4x/3)の組成を表わすグラフ図。
【図７】 本発明の他の実施形態にかかる半導体装置における積層構造を表わす断面図。
【図８】 本発明の他の実施形態にかかる半導体装置における積層構造を表わす断面図。
【図９】 本発明の他の実施形態にかかる半導体装置における積層構造を示す断面図。
【符号の説明】
１１…シリコン基板，１２…誘電体薄膜，１３…電極，２１…シリコン基板，２２…ゲート絶縁膜，２３…ゲート電極，２４…ソース領域，２５…ドレイン領域，２６…素子分離絶縁膜，３１…Ｍｅ原子の位置，３２…酸素原子または窒素原子の位置，３３…酸素原子または窒素原子が存在しない空隙の位置，４１…Ｍｅ原子またはＬｎ原子の位置，４２…酸素原子の位置，４３…酸素原子が存在しない空隙の位置，４４…本来の位置からの酸素原子の変位，５１…シリコン基板の第一層，５２…Ｚｒ2ＯＮ2の第一層，５３…シリコン基板の−１１０方向（ｂ軸），５４…シリコン基板の１１０方向（ａ軸），５５…Ｚｒ2ＯＮ2の１００方向（ａ軸），５５…Ｚｒ2ＯＮ2の０１０方向（ｂ軸），７１…シリコン基板，７２…基板に対して高配向に接合されたＭｅ(1-y)ＬｎyＯ(2-2x-y/2)Ｎ(4x/3)膜，７３…電極，８１…シリコン基板，８２…多結晶状態のＭｅ(1-y)ＬｎｙＯ(2-2x-y/2)Ｎ(4x/3)，８３…電極，９１…シリコン基板，９２…ＨｆＯ2膜，９３…Ｈｆ2ＯＮ2膜，９４…電極，１０１…シリコン基板，１０２…組成傾斜膜（Ｈｆ(x+3z)Ｙ2yＯ(2x+3y)Ｎ4zなど），１０３…電極。
Claims (5)
- シリコン基板と、前記基板上にエピタキシャル成膜されたロッキングカーブ半値幅が１度以内で膜厚が０．７ｎｍ以上１０．０ｎｍ以下の、ゲート絶縁膜である誘電体薄膜、前記誘電体薄膜上に形成された上部電極とを具備し、前記誘電体薄膜が、Ｚｒ2ＯＮ2もしくはＨｆ2ＯＮ2からなることを特徴とする半導体装置。
- 前記誘電体薄膜はＨｆ 2 ＯＮ 2 であり、前記シリコン基板と前記Ｈｆ 2 ＯＮ 2 との間にエピタキシャル成膜されたＨｆＯ 2 膜をさらに具備することを特徴とする請求項１に記載の半導体装置。
- 前記誘電体薄膜はＨｆ 2 ＯＮ 2 であり、このＨｆ 2 ＯＮ 2 上に積層されたイオン非導電性膜をさらに具備することを特徴とする請求項１に記載の半導体装置。
- シリコン基板と、前記基板上にロッキングカーブ半値幅が１度以上１５度以下の配向性をもって積層された微結晶構造を有する、膜厚が０．７ｎｍ以上１０．０ｎｍ以下の、ゲート絶縁膜である誘電体薄膜、前記誘電体薄膜上に形成された上部電極とを具備し、前記誘電体薄膜が、Ｚｒ2ＯＮ2もしくはＨｆ2ＯＮ2からなることを特徴とする半導体装置。
- 前記シリコン基板は、ソース領域およびドレイン領域が離間して形成された半導体基板であり、前記誘電体薄膜は、その上にゲート電極が形成されたゲート絶縁膜であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003199941A JP4357224B2 (ja) | 2003-07-22 | 2003-07-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003199941A JP4357224B2 (ja) | 2003-07-22 | 2003-07-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005044835A JP2005044835A (ja) | 2005-02-17 |
| JP4357224B2 true JP4357224B2 (ja) | 2009-11-04 |
Family
ID=34260550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003199941A Expired - Fee Related JP4357224B2 (ja) | 2003-07-22 | 2003-07-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4357224B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135084A (ja) * | 2004-11-05 | 2006-05-25 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| KR100668753B1 (ko) | 2005-09-30 | 2007-01-29 | 주식회사 하이닉스반도체 | 고유전율의 게이트절연막을 갖는 반도체소자 및 그제조방법 |
| US20070237697A1 (en) * | 2006-03-31 | 2007-10-11 | Tokyo Electron Limited | Method of forming mixed rare earth oxide and aluminate films by atomic layer deposition |
| JP5092857B2 (ja) * | 2008-04-10 | 2012-12-05 | 信越半導体株式会社 | シリコンウェーハのｇｏｉ評価方法及びｍｏｓ型半導体装置の製造方法 |
| JP5692801B2 (ja) * | 2011-03-30 | 2015-04-01 | 独立行政法人産業技術総合研究所 | 半導体の製造方法及び半導体装置 |
| JP6194516B2 (ja) | 2014-08-29 | 2017-09-13 | 豊田合成株式会社 | Ｍｉｓ型半導体装置 |
| JP2021150523A (ja) | 2020-03-19 | 2021-09-27 | キオクシア株式会社 | 半導体記憶装置 |
-
2003
- 2003-07-22 JP JP2003199941A patent/JP4357224B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005044835A (ja) | 2005-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI720050B (zh) | 使用稀土金屬氧化物和磊晶氮化鋁製造的射頻濾波器的層結構及其製造方法 | |
| JP6297097B2 (ja) | 酸化物層及び半導体装置 | |
| TWI443712B (zh) | 半導體晶圓及其製造方法 | |
| US7432550B2 (en) | Semiconductor structure including mixed rare earth oxide formed on silicon | |
| US20020089023A1 (en) | Low leakage current metal oxide-nitrides and method of fabricating same | |
| US6501121B1 (en) | Semiconductor structure | |
| TWI313060B (en) | Feild effect transisitor and fabricating method thereof | |
| JP4177857B2 (ja) | 半導体装置およびその製造方法 | |
| WO2002061842A1 (fr) | Film cristallin a semi-conducteurs | |
| US20160240375A1 (en) | STRESS MITIGATING AMORPHOUS SiO2 INTERLAYER | |
| KR101767242B1 (ko) | 수소 원자 또는 수소 이온을 함유하는 단결정 금속막 및 그 제조방법 | |
| KR100707215B1 (ko) | 고배향성 실리콘 박막 형성 방법, 3ｄ 반도체소자 제조방법 및 3ｄ 반도체소자 | |
| US8759925B2 (en) | Method for reducing thickness of interfacial layer, method for forming high dielectric constant gate insulating film, high dielectric constant gate insulating film, high dielectric constant gate oxide film, and transistor having high dielectric constant gate oxide film | |
| WO2014059732A1 (zh) | 具有稀土氧化物的半导体结构 | |
| JP4357224B2 (ja) | 半導体装置 | |
| KR101861887B1 (ko) | 반도체 장치의 구동 방법 | |
| JP4258106B2 (ja) | 酸化物薄膜素子およびその製造方法 | |
| US7141857B2 (en) | Semiconductor structures and methods of fabricating semiconductor structures comprising hafnium oxide modified with lanthanum, a lanthanide-series metal, or a combination thereof | |
| Joseph et al. | Ferroelectric behavior of epitaxial Bi 2 VO 5.5 thin films on Si (100) formed by pulsed-laser deposition | |
| JPH10270653A (ja) | 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ | |
| US20070117407A1 (en) | Method for forming substrates for MOS transistor components and its products | |
| JP4126093B2 (ja) | 薄膜電子部品 | |
| JP3963446B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002100763A (ja) | 半導体装置及びその製造方法 | |
| JP2022072611A (ja) | 結晶性酸化物膜、該結晶性酸化物膜を有する構造体、及び該結晶性酸化物膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060901 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061106 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20061124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090804 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |