JP4356346B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP4356346B2 JP4356346B2 JP2003111635A JP2003111635A JP4356346B2 JP 4356346 B2 JP4356346 B2 JP 4356346B2 JP 2003111635 A JP2003111635 A JP 2003111635A JP 2003111635 A JP2003111635 A JP 2003111635A JP 4356346 B2 JP4356346 B2 JP 4356346B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- case
- multilayer wiring
- shape
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、多層の絶縁層を有すると共に、層間に形成された導体パターン及び層間接続部を有して構成される多層配線基板の製造方法に関する。
【0002】
【従来の技術】
例えば各種の小型電子機器に組込まれる実装基板にあっては、従来から、ガラエポ基板などが採用されていたが、硬い平板状の基板であるため、ケースの形状(大きさやデザイン等)の自由度が制限されるといった事情があった。これに対し、フレキシブルプリント基板(FPC)を用いれば、電子機器のケースの形状に合わせて、ケースの内面形状に倣うように成形することが可能となり、ケース内のスペースの有効利用を図ることが可能となる(例えば特許文献1参照)。
【0003】
【特許文献1】
特開平5−304373号公報
【0004】
【発明が解決しようとする課題】
しかしながら、フレキシブルプリント基板を用いた場合でも、せいぜい両面に電子部品を実装できる程度なので、実装密度を高めて回路の搭載量の増加を図る点では限界がある。なお、上記した特許文献1に記載された技術では、フレキシブルプリント基板の表面側に回路パターンを形成し、裏面側に電磁シールドを形成するようにしているが、これでは、基板の片面にしか電子部品を実装できないと共に、ケースの外部に対しての電磁シールドはできるが、内部における電磁シールド効果は得られないものとなっている。
【0005】
本発明は上記事情に鑑みてなされたもので、その目的は、電子機器のケース内に組込まれるものにあって、高い実装密度を得ることができながらも、ケースの小型化やデザインの自由度を高めることが可能な多層配線基板を、容易に製造することができる多層配線基板の製造方法を提供するにある。
【0006】
【課題を解決するための手段】
本出願人は、例えばポリエーテルエーテルケトン(PEEK)樹脂、ポリエーテルイミド(PEI)樹脂といった結晶転移型の熱可塑性樹脂製のフィルムを用いた多層配線基板の製造方法を開発してきている。このような熱可塑性樹脂は、例えば200℃付近では軟質となるが、それより低い温度でも高い温度でも硬質となり(さらに高い温度(約400℃)では溶解する)、また、高温から温度低下する際には、200℃付近でも硬質を保つ性状を呈するものとなっている(図4参照)。
【0007】
このため、このような熱可塑性樹脂製のフィルムに導体パターンや層間接続部を形成した基材を積層し、一括して約200℃で熱プレスすることにより、多層配線基板を容易に製造することができる。また、このような製造方法を用いることにより、例えば数十層もの多層のものを一括して製造できて生産性が大幅に向上すると共に、熱硬化性樹脂を用いた場合と比較して寸法精度が高く、リサイクル性にも優れるなどの多大なメリットを得ることができる。
【0008】
本発明者は、このような多層配線基板の製造方法の応用により、フィルム状の基材が軟質(フレキシブル)であって、熱プレス時に任意の形状に成形することが可能であること、しかもその際に、電子部品を内部に埋込んだ形態で備える多層配線基板を、容易に製造することができることを確認し、本発明を成し遂げたのである。
【0009】
即ち、本発明の多層配線基板の製造方法は、熱可塑性樹脂からなる多層の絶縁層を有すると共に、層間に形成された導体パターン及び層間接続部を有し、導体パターンに電気的に接続される電子部品を、絶縁層内に埋込んだ形態に備えて構成され、電子機器のケース内に組込まれる多層配線基板を製造するための方法であって、結晶転移型の熱可塑性樹脂からなり絶縁層を構成するフィルムに、導体パターンを形成すると共に、層間接続部となるビアホールを形成しその内部に導電ペーストを充填して基材を形成する基材形成工程と、形成された各基材を予めケースの内面形状に応じた多層配線基板の最終形状に近い形状に成形するプレ成形工程と、基材を多数枚積層すると共にそれら基材間の所定位置に電子部品を配置する積層工程と、積層された基材を一括して加熱しながら加圧することにより一体化する熱プレス工程とを含むと共に、熱プレス工程において、ケースの内面形状に対応した型面を有する金型を用いることにより、全体を、組込まれるべきケースの内面形状に応じた形状に成形したところに特徴を有する。
【0010】
これによれば、製造される多層配線基板は、絶縁層内に電子部品が埋込まれた形態で設けられることにより、その分、表面の面積を有効に利用することができるので、実装密度を高めて回路の搭載量の増加を図ることができる。しかも、多層配線基板全体が組込まれるべきケースの内面形状に応じた形状とされることにより、ケースの内面に倣って無駄なスペースを必要とせずに組込むことができ、省スペース化、ひいてはケースの小型化やデザインの自由度の向上を図ることができる。
このとき、熱可塑性樹脂のフィルムを主体とした基材をプレ成形した後、複数枚積層する際に、基材間の所定位置に電子部品を配置し、熱プレスを行うことにより、工程を特に複雑化することなく、絶縁層内に電子部品を埋込んだ形態で備える多層配線基板を容易に製造することができる。その熱プレス工程において、ケースの内面形状に対応した型面を有する金型を用いることにより、全体をケースの内面形状に応じた形状に容易に成形することができる。
【0011】
尚、本発明では、絶縁層の層数を部分的に相違させることによって、ケース内の配設スペースに応じて部分的に変化する厚みを有したものとすることができる。これにより、ケース内の高さ方向のスペースに応じて厚みを変化させたものとすることにより、ケース内のデッドスペースの有効利用を図ることが可能となり、より一層効果的となる。
【0012】
また、表裏両面側に位置して、電磁シールド用のシールドパターンを、導体パターンと一体的に設けることができる。基板の外部に対策部品等を設けずとも、ケース外及びケース内の双方に関して電磁シールドの効果を得ることができ、埋込まれた電子部品の放射ノイズが外部に悪影響を与えることを防止することができる。
【0015】
【発明の実施の形態】
以下、本発明の第1の実施例について、図1ないし図4を参照しながら説明する。まず、図2は、本実施例に係る多層配線基板1が、電子機器のケース2内に組込まれる様子を模式的に示している。ここで、前記ケース2は、底部中央部に上方に凸となる凸部を有する浅底容器状をなしており、前記多層配線基板1は、その内面形状に応じた(倣った)形状、即ち、底部中央部に上方に凸となる凸部を有する浅底容器状に構成されている。
【0016】
この多層配線基板1は、便宜上図3(g)にのみ示すように、後述する熱可塑性樹脂材料からなる多数の絶縁層8を積層して構成されており、その表面(図3(g)では下面)及び各絶縁層8間には、例えば銅箔からなる導体パターン9が形成されていると共に、要所に層間の導体パターン9を電気的に接続する層間接続部10が設けられている。尚、実際には、絶縁層8の層数は、十数層〜数十層にもなるが、ここでは便宜上7層で図示している。
【0017】
そして、前記絶縁層8内には、図1及び図2にも示すように、例えばICチップ(ベアチップ)等の複数個の電子部品3が埋込まれた形態で設けられるようになっている。これら電子部品3は、絶縁層8内にて前記導体パターン9に電気的に接続されており、また、図示はしないが、多層配線基板1の表面(導体パターン9が露出している側の面、図2で上面)にも必要に応じて電子部品が実装され、以て所定の電子回路が構成されるようになっている。尚、これも便宜上、図3では、前記各電子部品3の厚み寸法を、絶縁層8の1層分の厚みにほぼ等しいものとしている。
【0018】
ここで、上記構成の多層配線基板1を製造するための本実施例に係る製造方法について述べる。図3は、多層配線基板1を製造するための手順(基本的工程)を概略的に示しており、多層配線基板1を製造するにあたっては、まず、図3(a)〜(e)に示すような基材12を形成する基材形成工程が実行される。
【0019】
この基材12は、図3(e)に示すように、前記多層配線基板1の各絶縁層8を構成する結晶転移型の熱可塑性樹脂からなるフィルム13上に、必要な導体パターン9を形成してなり、また、要所に層間接続部10を構成するためのビアホール13a(図3(c)参照)が形成されると共にそのビアホール13a内に導電ペースト14を充填して構成される。
【0020】
このとき、前記フィルム13は、例えばポリエーテルエーテルケトン(PEEK)樹脂35〜65重量%と、ポリエーテルイミド(PEI)樹脂35〜65重量%とを含んだ材料からなり(商品名「PAL−CLAD」)、厚みが例えば25〜75ミクロンの、多層配線基板1の大きさ(形状)に対応した形状をなしている。この樹脂材料は、図4に示すように、例えば200℃付近では軟質となるが、それより低い温度でも高い温度でも硬質となる(さらに高い温度(約400℃)では溶解する)性状を呈し、また、高温から温度低下する際には、200℃付近でも硬質を保つものとなっている。
【0021】
この基材12を製作するにあたっては、まず、図3(a)に示すようにフィルム13の表面(上面)に貼付けられた導体箔この場合例えば厚さ18ミクロンの銅箔15に対して、エッチングにより導体パターン9を形成する工程が実行される。図3(b)に示すように、この導体パターン9の形成後、フィルム13の裏面(下面)には、例えばポリエチレンナフタレート(PEN)製の保護フィルム16が貼付される。
【0022】
次いで、図3(c)に示すように、保護フィルム16側からの例えば炭酸ガスレーザの照射により、フィルム13の要所に導体パターン9を底面とする有底のビアホール13aを形成する工程が実行される。この場合、炭酸ガスレーザの出力及び照射時間の調整により、導体パターン9に穴が開かないようにしている。尚、このビアホール13aの形成には、炭酸ガスレーザ以外にもエキシマレーザ等も使用可能である。また、ドリル加工等の機械的加工も可能であるが、微細な穴を開けるためには、レーザ加工が望ましい。
【0023】
引続き、図3(d)に示すように、前記ビアホール13a内に、導電ペースト14を充填する工程が実行される。この導電ペースト14は、銅、銀、スズ等の金属粒子に、バインダ樹脂や有機溶剤を加えて混練してペースト状としたものであり、例えばメタルマスクを用いたスクリーン印刷によりビアホール13a内に印刷充填される。導電ペースト14の充填後、図3(e)に示すように、フィルム13から保護フィルム16が剥がされ、基材12が完成する。
【0024】
次に、上記のようにして形成された複数枚の基材12を、多層配線基板1の最終形態に応じた形態に上下に積層する積層工程が実行される。この積層工程においては、図3(f)に示すように、多数枚(図では便宜上7枚)の基材12が、導体パターン9を下にして(図3(e)とは上下反転した状態で)上下に積層されるのであるが、このとき、基材12間の所定位置に、前記電子部品3が配置される。
【0025】
この場合、各電子部品3は、その各電極端子が導体パターン9あるいは層間接続部10(導電ペースト14)に接触するように位置合せされることは勿論である。その際、電極端子に導電ペースト14を塗布しておくこともできる。また、前記基材12(フィルム13)には、予めそれら部品が配置される部位に位置して切欠穴が設けられるようになっている。更に、この積層の際には、最下層を構成する基材12の下面(導体パターン9の露出面)側には、例えばポリエチレンナフタレート(PEN)製のフィルムからなるカバーレイヤ17が配置されるようになっている。このカバーレイヤ17は、例えば弾性率が1〜1000MPaのものが使用される。
【0026】
そして、上記した積層物を一括して熱プレスする工程が実行される。この熱プレス工程では、上記積層物が真空加圧プレス機(後述する金型)にセットされ、例えば200〜350℃に加熱されながら、0.1〜10Mpaの圧力で上下方向に加圧される。このとき、上記各基材12を構成するフィルム13は、図4に示すような温度に対する弾性率変化を生ずるので、この熱プレスの工程により、各フィルム13が熱により一旦軟化した状態で加圧されることによって相互に融着し、その後結晶化(硬化)して一体化するようになる。
【0027】
これにて、図3(g)に示すように、多層の絶縁層8間に導体パターン9が埋込まれると共に、ビアホール13a内の導電ペースト14が硬化して層間接続部10が形成されるようになる。これと共に、各電子部品3が、絶縁層8内の所定位置に埋込まれるようになるのである。この熱プレス工程後、前記カバーレイヤ17は取外される。
【0028】
さて、本実施例においては、上述のように、製造される多層配線基板1が、ケース2の内面形状に応じた形状とされる。そのために、前記基材形成工程の後、図1に示すように、形成された各基材12を予め最終形状に近い形状に成形するプレ成形工程が実行される。尚、この基材12に対するプレ成形の工程は、必要に応じて実行すれば良く、多層配線基板1の形状が比較的単純な場合(例えば平板に近く曲げ量が少ない場合等)では、省略することも可能である。
【0029】
そして、その状態で各基材12の積層工程が実行された後、熱プレス工程が行なわれるのであるが、この熱プレス工程では、図1に示すように、ケース2の内面形状に対応した型面を有する金型4(下型のみ図示)が用いられる。これにより、多層配線基板1は、全体がケース2の内面形状に応じた形状に成形されるのである。この後、成形された多層配線基板1の表面には、必要に応じて他の電子部品が実装される。
【0030】
このようにして製造された多層配線基板1は、図2に示すように、ケース2内の該ケース2の内面に倣うように組込まれる。このとき、本実施例の多層配線基板1は、絶縁層8内に電子部品3が埋込まれた形態で設けられることにより、その分、表面の面積を有効に利用することができるので、実装密度を高めて回路の搭載量の増加を図ることができる。そして、全体がケース2の内面形状に応じた形状とされることにより、ケース2の内面に倣って無駄なスペースを必要とせずに組込むことができ、省スペース化、ひいてはケース2の小型化やデザインの自由度の向上を図ることができる。
【0031】
また、本実施例の多層配線基板1の製造方法によれば、熱可塑性樹脂のフィルム13を主体とした基材12を複数枚積層する際に、基材12間の所定位置に電子部品3を配置し、熱プレスを行うことにより、工程を特に複雑化することなく、絶縁層8内に電子部品3を埋込んだ形態で備える多層配線基板1を容易に製造することができる。そして、熱プレス工程において、ケース2の内面形状に対応した型面を有する金型4を用いたことにより、ケース2の内面形状に応じた形状の多層配線基板1を容易に成形することができるものである。
【0032】
図5は、本発明の第2の実施例を示しており、ここでは、電子機器としての腕時計に本発明を適用するようにしている。図5(a)に示すように、腕時計のケース(外殻体)21は、ほぼ円形の本体部21aと、その本体部21aから図で左右両側に前後が対となって側方に延びるベルト支持部21bとを一体的に有して構成されている。ケース21内は、それら本体部21aとベルト支持部21bとが連続した空間部となっている。
【0033】
前記本体部21a内には、図示しない機構部が設けられるようになっている。そして、本実施例では、図5(b)に示すように、ケース21内の底部には、本体部21aと各ベルト支持部21bとに渡って、本実施例に係る多層配線基板22が組込まれている。この多層配線基板22は、前記本体部21a内の前記機構部の下側に位置される比較的薄肉な薄肉部22aと、その薄肉部22aに連続して各ベルト支持部21b内に位置される比較的厚肉な合計4個の厚肉部22bとを一体に有して構成されている。
【0034】
詳しく図示はしないが、これら薄肉部22a及び厚肉部22bは、やはり熱可塑性樹脂材料からなる多数の絶縁層23を積層して構成され、各絶縁層23間には、導体パターンが形成されていると共に、要所に層間の導体パターンを電気的に接続する層間接続部が設けられ、さらに、絶縁層23内には、複数個の電子部品24が埋込まれた形態で設けられるようになっている。
【0035】
このとき、薄肉部22aと厚肉部22bとの間では、絶縁層23の層数を異ならせることによって厚みが相違しており、図では便宜上、薄肉部22aを2層、厚肉部22bを4層で図示している。またこの場合、厚肉部22bは、その下側2層分が薄肉部22aと一体に連続しており、その上方に新たな2層分の絶縁層23が積上げられるように構成されている。これにて、多層配線基板22は、ケース21内の配設スペースに応じた形状及び厚みとされているのである。
【0036】
これも詳しい図示は省略するが、上記多層配線基板22を製造するにあたっては、薄肉部22aと4つの厚肉部22bの一部の層(図で下側の2層)とを一体に構成する複数枚(図では2枚)の連結基材と、各厚肉部22bの残りの層(図で上側の2層)を夫々構成する複数枚(合計8枚)の単独基材とを形成する工程が、上記第1の実施例と同様にして行なわれる。
【0037】
次いで、それら連結基材及び単独基材を、多層配線基板22の最終的な形状に応じた形態に積層すると共にそれら基材間の所定位置に電子部品24を配置する積層工程が実行され、その後、積層された基材を一括して加熱しながら加圧することにより一体化する熱プレス工程が実行される。この熱プレス工程では、多層配線基板22の最終的な形状に対応した型面を有する金型が用いられる。これにて、本体部21a内に配設される薄肉部22aと、各に配設され厚肉部22bとを一体に有した多層配線基板22が得られるのである。
【0038】
このような第2の実施例によれば、ケース21内の高さ方向のスペースに応じて多層配線基板22の厚みを変化させたものとすることにより、ケース21内のデッドスペース(各ベルト支持部21b内のスペース)の有効利用が可能となり、より一層のケース21の小型化や回路の搭載量の増加を図ることができるものである。
【0039】
図6は、本発明の第3の実施例に係る多層配線基板31の要部構成を概略的に示している。この多層配線基板31は、やはり結晶転移型の熱可塑性樹脂材料からなる多層(図では便宜上7層)の絶縁層32を積層して構成されており、導体パターン及び層間接続部を有すると共に、電子部品33が所定位置に埋込まれた形態に設けられている。
【0040】
そして、本実施例では、最上層に位置する絶縁層32の上面、及び、最下層に位置する絶縁層32の上面に、前記各電子部品33の上面側及び下面側を夫々覆うように、銅箔のべたパターンからなるからなる電磁シールド用のシールドパターン34及び35が、導体パターンと一体的に設けられている。詳しく図示はしないが、これらシールドパターン34、35は、基材形成工程において、フィルム表面の銅箔のエッチングにより導体パターンと一体的に形成される。尚、これらシールドパターン34、35は、グランドに接続されている。
【0041】
この第3の実施例の多層配線基板31によれば、表裏両面側に位置して、電磁シールド用のシールドパターン34、35を、導体パターンと一体的に設けたので、基板31の外部に対策部品等を設けずとも、ケース外及びケース内の双方に関して電磁シールドの効果を得ることができ、埋込まれた電子部品33の放射ノイズが外部に悪影響を与えることを防止することができる。
【0042】
尚、上記実施例では、絶縁層(基材のフィルム)を構成する結晶転移型の熱可塑性樹脂として、PEEK樹脂とPEI樹脂とを混合したものを採用したが、PEEK樹脂単体、あるいはPEI樹脂単体、さらにはそれらにフィラーを添加したもの等を採用することも可能である。その他、本発明は上記した各実施例に限定されるものではなく、例えば本発明の多層配線基板は電子機器全般に適用することができるなど、要旨を逸脱しない範囲内で適宜変更して実施し得るものである。
【図面の簡単な説明】
【図1】 本発明の第1の実施例を示すもので、熱プレスの工程における様子を概略的に示す縦断面図
【図2】 多層配線基板をケース内に組付ける際の様子を概略的に示す縦断面図
【図3】 多層配線基板の製造の基本工程を示す縦断面図
【図4】 熱可塑性樹脂材料の温度変化と弾性率との関係を示す図
【図5】 本発明の第2の実施例を示すもので、腕時計の本体部の概略的平面図(a)及び概略的拡大縦断正面図(b)
【図6】 本発明の第3の実施例を示す多層配線基板の部分的な縦断面図
【符号の説明】
図面中、1,22,31は多層配線基板、2,21はケース、3,24,33は電子部品、4は金型、8,23,32は絶縁層、9は導体パターン、10は層間接続部、12は基材、13はフィルム、13aはビアホール、14は導電ペースト、34,35はシールドパターンを示す。
Claims (1)
- 熱可塑性樹脂からなる多層の絶縁層を有すると共に、層間に形成された導体パターン及び層間接続部を有し、前記導体パターンに電気的に接続された電子部品を、前記絶縁層内に埋込まれた形態で備えて構成され、電子機器のケース内に組込まれる多層配線基板を製造するための方法であって、
結晶転移型の熱可塑性樹脂からなり前記絶縁層を構成するフィルムに、前記導体パターンを形成すると共に、前記層間接続部となるビアホールを形成しその内部に導電ペーストを充填して基材を形成する基材形成工程と、
形成された各基材を予め前記ケースの内面形状に応じた前記多層配線基板の最終形状に近い形状に成形するプレ成形工程と、
前記基材を多数枚積層すると共にそれら基材間の所定位置に前記電子部品を配置する積層工程と、
積層された前記基材を一括して加熱しながら加圧することにより一体化する熱プレス工程とを含むと共に、
前記熱プレス工程において、前記ケースの内面形状に対応した型面を有する金型が用いられることにより、全体が該ケースの内面形状に応じた形状に成形されることを特徴とする多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003111635A JP4356346B2 (ja) | 2003-04-16 | 2003-04-16 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003111635A JP4356346B2 (ja) | 2003-04-16 | 2003-04-16 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004319757A JP2004319757A (ja) | 2004-11-11 |
JP4356346B2 true JP4356346B2 (ja) | 2009-11-04 |
Family
ID=33472128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003111635A Expired - Fee Related JP4356346B2 (ja) | 2003-04-16 | 2003-04-16 | 多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4356346B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5186102B2 (ja) * | 2005-11-25 | 2013-04-17 | パナソニック株式会社 | マイクロホンパッケージの製造方法及びマイクロホンパッケージ |
WO2014185204A1 (ja) * | 2013-05-14 | 2014-11-20 | 株式会社村田製作所 | 部品内蔵基板及び通信モジュール |
-
2003
- 2003-04-16 JP JP2003111635A patent/JP4356346B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004319757A (ja) | 2004-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI466607B (zh) | 具有內埋元件的電路板及其製作方法 | |
JP4103549B2 (ja) | 多層配線基板の製造方法及び多層配線基板 | |
US7375421B2 (en) | High density multilayer circuit module | |
WO2010113448A1 (ja) | 回路基板の製造方法および回路基板 | |
US10660227B2 (en) | Electronic module and method of manufacturing electronic module | |
JP6501423B2 (ja) | インダクタの製造方法及びインダクタ | |
JP2004140018A (ja) | 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器 | |
US10609824B2 (en) | Manufacturing method of a multi-layer circuit board | |
CN1751547B (zh) | 多层基板及其制造方法 | |
JP4051989B2 (ja) | 多層配線基板の製造方法 | |
JP4356346B2 (ja) | 多層配線基板の製造方法 | |
JP5749235B2 (ja) | 回路部品内蔵基板の製造方法 | |
JP2007158045A (ja) | 部品内蔵基板、部品内蔵基板を備えた電子機器、および、部品内蔵基板の製造方法 | |
JP4114629B2 (ja) | 部品内蔵回路板及びその製造方法 | |
JP2005285945A (ja) | 導電路形成方法 | |
JP4000984B2 (ja) | 多層プリント基板および多層プリント基板の製造方法 | |
JP3941662B2 (ja) | 多層配線基板の製造方法 | |
KR100651568B1 (ko) | 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법 | |
JP5633256B2 (ja) | 部品内蔵基板の製造方法 | |
JP2010283268A (ja) | 部品内蔵基板の製造方法および部品内蔵基板 | |
JP3846209B2 (ja) | 多層印刷配線基板の製造方法及び多層印刷配線基板 | |
TW201125455A (en) | Method for manufacturing printed circuit board | |
TW201010558A (en) | Preformed printed circuit board and mounting method for printed circuit board | |
GB2260032A (en) | Printed wiring board provided with electromagnetic wave shielding | |
WO2019198154A1 (ja) | 部品内蔵基板、及び部品内蔵基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |