JP4352832B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP4352832B2 JP4352832B2 JP2003330389A JP2003330389A JP4352832B2 JP 4352832 B2 JP4352832 B2 JP 4352832B2 JP 2003330389 A JP2003330389 A JP 2003330389A JP 2003330389 A JP2003330389 A JP 2003330389A JP 4352832 B2 JP4352832 B2 JP 4352832B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- electronic component
- component element
- paste layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 238000012545 processing Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 6
- 238000011282 treatment Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 description 112
- 238000000034 method Methods 0.000 description 31
- 239000003985 ceramic capacitor Substances 0.000 description 22
- 239000000919 ceramic Substances 0.000 description 20
- 230000007547 defect Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229940116411 terpineol Drugs 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本願発明は電子部品の製造方法に関し、詳しくは、積層コンデンサ，チップ抵抗，チップインダクタなどのように、電子部品素子の表面に外部電極を備えた電子部品の製造方法に関する。
従来、例えば、図８に示すように、電子部品素子（セラミック素子）１中に、複数の内部電極２がセラミック層３を介して積層され、かつ、セラミック層３を介して互いに対向する内部電極２が交互にセラミック素子１の逆側の端面に引き出されて、端面に形成された外部電極４に接続された構造を有する積層セラミック電子部品を製造する工程において、外部電極４を形成する方法として、例えば、図１５(ａ)に示すように、平盤５１上に形成された導電性ペースト層５２に、電子部品素子１の端部を浸漬し、図１５(ｂ)に示すように、電子部品素子１の端部に導電性ペースト膜５３を付与し、両端部に導電性ペースト膜５３が付与された電子部品素子１を焼成することにより、電子部品素子１の両端側に一対の外部電極４（図８）を形成するようにしている。
なお、この場合において、電子部品素子１に外部電極４を形成するにあたっては、電子部品素子１の端部を導電性ペースト層５２に浸漬することにより、電子部品素子１の端面１ａだけでなく側面１ｂの一部にも導電性ペースト膜５３を付着させるようにしている。
なお、この場合において、電子部品素子１に外部電極４を形成するにあたっては、電子部品素子１の端部を導電性ペースト層５２に浸漬することにより、電子部品素子１の端面１ａだけでなく側面１ｂの一部にも導電性ペースト膜５３を付着させるようにしている。
しかしながら、導電性ペーストの粘性が比較的高い場合、電子部品素子１の端面１ａ及び側面１ｂに付着する導電性ペーストの量が多くなり、側面１ｂにおいて、導電性ペースト膜５３の幅方向の中央部５３ａが突出するような形状となる。この導電性ペースト膜５３の幅方向の中央部５３ａが突出する程度は、導電性ペーストの付着量によってばらつくため、場合によっては電子部品の実装時に電子部品を適正に実装することができなくなるという問題点がある。また、導電性ペーストの付着量が多くなりすぎると材料コストの増大を招くという問題点がある。
そこで、このような問題点を解決するために、図１６(ａ)〜(ｄ)に示すように、平盤６１上に第１の導電性ペースト層６２を形成し、第１の導電性ペースト層６２に電子部品素子１の端部を浸漬して、電子部品素子１に導電性ペースト膜６３を形成した後、平盤６１上に第１の導電性ペースト層６２より厚みの薄い第２の導電性ペースト層６４を形成し、第２の導電性ペースト層６４に電子部品素子１の導電性ペースト膜６３が形成された部分を浸漬し、導電性ペースト膜６３から余剰の導電性ペーストを第２の導電性ペースト層６４側に移行させることにより、導電性ペースト膜６３の厚みを均一化し、厚みばらつきの少ない外部電極を形成するようにした電子部品の製造方法が提案されている（例えば特許文献１参照）。
しかしながら、この方法の場合、第１の導電性ペースト層６２に電子部品素子１の端部を浸漬して、電子部品素子１に導電性ペースト膜６３を形成した後、平盤６１上に第２の導電性ペースト層６４を形成し、この第２の導電性ペースト層６４に電子部品素子１の導電性ペースト膜６３が形成された部分を浸漬して、余剰の導電性ペーストを第２の導電性ペースト層６４側に移行させるようにしているので、第１の導電性ペースト層６２に電子部品素子１を浸漬して導電性ペースト膜６３を形成した後、第２の導電性ペースト層６４に浸漬するまでに、電子部品素子１に付着した導電性ペースト膜６３の表面が乾燥してしまうため、第２の導電性ペースト層６４に浸漬しても、余剰の導電性ペーストを十分に第２の導電性ペースト層６４に移行させることができない場合が生じるという問題点がある。
また、電子部品素子１に付着した導電性ペースト膜６３の表面が乾燥してしまうと、第２の導電性ペースト層６４に浸漬した後に、導電性ペースト膜６３中にピンホールが生じる場合があるという問題点もある。
特開平５−１４４６６１号公報
また、電子部品素子１に付着した導電性ペースト膜６３の表面が乾燥してしまうと、第２の導電性ペースト層６４に浸漬した後に、導電性ペースト膜６３中にピンホールが生じる場合があるという問題点もある。
本願発明は上記問題点を解決するものであり、形状精度が高く、厚みばらつきが小さく、ピンホールの発生の少ない外部電極を備えた信頼性の高い電子部品を効率よく製造することが可能な電子部品の製造方法を提供することを目的とする。
上記目的を達成するために、本願発明（請求項１）の電子部品の製造方法は、
(ａ)平盤上に第１の導電性ペースト層を形成し、第１の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(ｂ)前記(ａ)の工程の後に、平盤上の第１の導電性ペースト層が形成されている領域と隣接する領域に、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層を形成し、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第２の導電性ペースト層側に移行させて除去する工程と、
(ｃ)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴としている。
(ａ)平盤上に第１の導電性ペースト層を形成し、第１の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(ｂ)前記(ａ)の工程の後に、平盤上の第１の導電性ペースト層が形成されている領域と隣接する領域に、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層を形成し、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第２の導電性ペースト層側に移行させて除去する工程と、
(ｃ)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴としている。
また、本願発明（請求項２）の電子部品の製造方法は、
(ａ)平盤上に第１の導電性ペースト層を形成し、第１の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(ｂ)前記(ａ)の工程の後に、平盤上の第１の導電性ペースト層が形成されている領域と隣接する領域に、前記(ａ)の工程で形成された第１の導電性ペースト層よりも厚みの薄い１以上の中間処理用の導電性ペースト層を形成し、該導電性ペースト層に電子部品素子の導電性ペースト膜が形成された部分を浸漬する工程と、
(ｃ)平盤上の中間処理用の導電性ペースト層が形成されている領域と隣接する領域に、第１の導電性ペースト層及び中間処理用の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層を形成し、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第２の導電性ペースト層側に移行させて除去する工程と、
(ｄ)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴としている。
(ａ)平盤上に第１の導電性ペースト層を形成し、第１の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(ｂ)前記(ａ)の工程の後に、平盤上の第１の導電性ペースト層が形成されている領域と隣接する領域に、前記(ａ)の工程で形成された第１の導電性ペースト層よりも厚みの薄い１以上の中間処理用の導電性ペースト層を形成し、該導電性ペースト層に電子部品素子の導電性ペースト膜が形成された部分を浸漬する工程と、
(ｃ)平盤上の中間処理用の導電性ペースト層が形成されている領域と隣接する領域に、第１の導電性ペースト層及び中間処理用の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層を形成し、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第２の導電性ペースト層側に移行させて除去する工程と、
(ｄ)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴としている。
また、請求項３の電子部品の製造方法は、前記(ａ)の工程の前に、前記(ａ)の工程で第１の導電性ペースト層が形成される領域と隣接する領域に１以上の前処理用の導電性ペースト層を形成し、該前処理用の導電性ペースト層に電子部品素子の所定の部分を浸漬する工程を備えていることを特徴としている。
また、本願発明（請求項４）の電子部品の製造方法は、
(ａ)平盤上の互いに隣接する領域に、電子部品素子を浸漬することにより、電子部品素子の所定の領域に導電性ペースト膜を形成することが可能な厚みを有する第１の導電性ペースト層と、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層を任意の順に形成する工程と、
(ｂ)第１の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(ｃ)前記(ｂ)の工程の後に、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第２の導電性ペースト層側に移行させて除去する工程と、
(ｄ)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴としている。
(ａ)平盤上の互いに隣接する領域に、電子部品素子を浸漬することにより、電子部品素子の所定の領域に導電性ペースト膜を形成することが可能な厚みを有する第１の導電性ペースト層と、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層を任意の順に形成する工程と、
(ｂ)第１の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(ｃ)前記(ｂ)の工程の後に、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第２の導電性ペースト層側に移行させて除去する工程と、
(ｄ)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴としている。
また、本願発明（請求項５）の電子部品の製造方法は、
(ａ)平盤上に、電子部品素子を浸漬することにより、電子部品素子の所定の領域に導電性ペースト膜を形成することが可能な厚みを有する第１の導電性ペースト層と、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層と、第１の導電性ペースト層よりも厚みの薄い１以上の第３の導電性ペースト層とを任意の順に、かつ、平盤上に形成される導電性ペースト層のいずれかに隣接する領域に形成する工程と、
(ｂ)第１及び第３の導電性ペースト層に任意の順序で電子部品素子の所定の部分を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(ｃ)前記(ｂ)の工程の後に、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第２の導電性ペースト層側に移行させて除去する工程と、
(ｄ)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴としている。
(ａ)平盤上に、電子部品素子を浸漬することにより、電子部品素子の所定の領域に導電性ペースト膜を形成することが可能な厚みを有する第１の導電性ペースト層と、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層と、第１の導電性ペースト層よりも厚みの薄い１以上の第３の導電性ペースト層とを任意の順に、かつ、平盤上に形成される導電性ペースト層のいずれかに隣接する領域に形成する工程と、
(ｂ)第１及び第３の導電性ペースト層に任意の順序で電子部品素子の所定の部分を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(ｃ)前記(ｂ)の工程の後に、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第２の導電性ペースト層側に移行させて除去する工程と、
(ｄ)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴としている。
また、請求項６の電子部品の製造方法は、各導電性ペースト層に電子部品素子を浸漬するにあたって、導電性ペースト層及び電子部品素子に形成された導電性ペースト膜が乾燥していない状態で電子部品素子を浸漬することを特徴としている。
上述のように、本願発明（請求項１）の電子部品の製造方法は、平盤上に第１の導電性ペースト層を形成し、これに電子部品素子を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成した後、平盤上の第１の導電性ペースト層が形成されている領域と隣接する領域に、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層を形成し、これに電子部品素子の導電性ペースト膜が形成された部分を浸漬するようにしているので、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを効率よく平盤上の第２の導電性ペースト層側に移行させて除去することが可能になる。
すなわち、第１の導電性ペースト層と第２の導電性ペースト層を、互いに隣接する領域に形成するようにしているので、電子部品素子を第１の導電性ペースト層に浸漬した後、第２の導電性ペースト層を速やかに形成することができるため、電子部品素子に形成された導電性ペースト膜が乾燥するまでに、電子部品素子の導電性ペースト膜が形成された部分を第２の導電性ペースト層に浸漬することが可能になり、余剰の導電性ペーストを効率よく平盤上の第２の導電性ペースト層側に移行させることが可能になる。
したがって、本願発明によれば、電子部品素子の端面から側面にまで回り込んだ導電性ペースト膜の幅方向の中央部が突出したりすることを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極を備えた信頼性の高い電子部品を効率よく製造することが可能になる。
すなわち、第１の導電性ペースト層と第２の導電性ペースト層を、互いに隣接する領域に形成するようにしているので、電子部品素子を第１の導電性ペースト層に浸漬した後、第２の導電性ペースト層を速やかに形成することができるため、電子部品素子に形成された導電性ペースト膜が乾燥するまでに、電子部品素子の導電性ペースト膜が形成された部分を第２の導電性ペースト層に浸漬することが可能になり、余剰の導電性ペーストを効率よく平盤上の第２の導電性ペースト層側に移行させることが可能になる。
したがって、本願発明によれば、電子部品素子の端面から側面にまで回り込んだ導電性ペースト膜の幅方向の中央部が突出したりすることを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極を備えた信頼性の高い電子部品を効率よく製造することが可能になる。
また、本願発明（請求項２）の電子部品の製造方法においては、平盤上に第１の導電性ペースト層を形成し、これに電子部品素子を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成した後、第１の導電性ペースト層が形成されている領域と隣接する領域に、第１の導電性ペースト層よりも厚みの薄い１以上の中間処理用の導電性ペースト層を形成し、該中間処理用の導電性ペースト層に電子部品素子の導電性ペースト膜が形成された部分を浸漬し、その後中間処理用の導電性ペースト層が形成されている領域と隣接する領域に、第１の導電性ペースト層及び中間処理用の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層を形成し、これに電子部品素子の導電性ペースト膜が形成された部分を浸漬するようにしているので、電子部品素子に形成された導電性ペースト膜と中間処理用の導電性ペースト層をよくなじませて気泡などを除去することが可能になるとともに、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを効率よく除去することが可能になる。
すなわち、第１の導電性ペースト層、中間処理用の導電性ペースト層、及び第２の導電性ペースト層を、それぞれ形成される順に隣接する領域に形成するようにしているので、各導電性ペースト層を速やかに形成することができるため、電子部品素子に形成された導電性ペースト膜表面が乾燥するまでに、電子部品素子の導電性ペースト膜が形成された部分を中間処理用の導電性ペースト層及び第２の導電性ペースト層に浸漬することが可能で、電子部品素子に形成された導電性ペースト膜と中間処理用の導電性ペースト層をよくなじませて気泡などを除去することができるとともに、余剰の導電性ペーストを効率よく平盤上の第２の導電性ペースト層側に移行させることが可能になり、形状精度が高く、かつ、ピンホールなどの欠陥のない外部電極を備えた信頼性の高い電子部品をより確実に製造することが可能になる。
すなわち、第１の導電性ペースト層、中間処理用の導電性ペースト層、及び第２の導電性ペースト層を、それぞれ形成される順に隣接する領域に形成するようにしているので、各導電性ペースト層を速やかに形成することができるため、電子部品素子に形成された導電性ペースト膜表面が乾燥するまでに、電子部品素子の導電性ペースト膜が形成された部分を中間処理用の導電性ペースト層及び第２の導電性ペースト層に浸漬することが可能で、電子部品素子に形成された導電性ペースト膜と中間処理用の導電性ペースト層をよくなじませて気泡などを除去することができるとともに、余剰の導電性ペーストを効率よく平盤上の第２の導電性ペースト層側に移行させることが可能になり、形状精度が高く、かつ、ピンホールなどの欠陥のない外部電極を備えた信頼性の高い電子部品をより確実に製造することが可能になる。
また、請求項３の電子部品の製造方法のように、上記(ａ)の工程の前に、上記(ａ)の工程で第１の導電性ペースト層が形成される領域と隣接する領域に、１以上の前処理用の導電性ペースト層を形成し、この前処理用の導電性ペースト層に電子部品素子の所定の部分を浸漬する工程を備えた構成とした場合、電子部品素子に前処理用の導電性ペースト層をなじませた後、第１の導電性ペースト層に浸漬することにより、電子部品素子に気泡などのない導電性ペースト膜を形成することが可能になるとともに、その後に第２の導電性ペースト層に浸漬することにより、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを第２の導電性ペースト層に移行させて効率よく除去することが可能になるため、形状精度が高く、かつ、ピンホールなどのない外部電極を備えた信頼性の高い電子部品をより確実に製造することが可能になる。
また、本願発明（請求項４）の電子部品の製造方法は、平盤上の互いに隣接する領域に、第１の導電性ペースト層と、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層を任意の順に形成するとともに、第１の導電性ペースト層に電子部品素子を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成した後、電子部品素子の導電性ペースト膜が形成された部分を第２の導電性ペースト層に浸漬するようにしているので、各導電性ペースト層を速やかに形成することができるため、電子部品素子に形成された導電性ペースト膜の乾燥を防止して、導電性ペースト膜から余剰の導電性ペーストを効率よく平盤上の第２の導電性ペースト層側に移行させることが可能になる。
したがって、本願発明によれば、電子部品素子の端面から側面にまで回り込んだ導電性ペースト膜の幅方向の中央部が突出したりすることを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極を備えた信頼性の高い電子部品を効率よく製造することが可能になる。
したがって、本願発明によれば、電子部品素子の端面から側面にまで回り込んだ導電性ペースト膜の幅方向の中央部が突出したりすることを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極を備えた信頼性の高い電子部品を効率よく製造することが可能になる。
また、本願発明（請求項５）の電子部品の製造方法は、平盤上に、第１の導電性ペースト層と、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層と、第１の導電性ペースト層よりも厚みの薄い１以上の第３の導電性ペースト層とを任意の順に、かつ、平盤上に形成される導電性ペースト層のいずれかに隣接する領域に形成し、第１及び第３の導電性ペースト層に任意の順序で電子部品素子の所定の部分を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成した後、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬するようにしているので、電子部品素子と導電性ペースト層あるいは電子部品素子に形成された導電性ペースト膜と導電性ペースト層を十分になじませて、電子部品素子への導電性ペースト膜の形成、導電性ペースト膜中の気泡の除去、余剰の導電性ペーストの除去などをより確実に行うことが可能になり、形状精度が高く、かつ、ピンホールなどのない外部電極を備えた信頼性の高い電子部品をさらに確実に製造することが可能になる。
また、請求項６の電子部品の製造方法のように、導電性ペースト層及び電子部品素子に形成された導電性ペースト膜が乾燥していない状態で電子部品素子を浸漬するようにした場合、電子部品素子と導電性ペースト層あるいは電子部品素子に形成された導電性ペースト膜と導電性ペースト層を十分になじませて、電子部品素子への導電性ペースト膜の形成、導電性ペースト膜中の気泡の除去、余剰の導電性ペーストの除去などをより確実に行うことが可能になり、形状精度が高く、かつ、ピンホールなどのない外部電極を備えた信頼性の高い電子部品をさらに確実に製造することが可能になる。
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
図１〜図７は本願発明の一実施形態（実施例１）にかかる電子部品の製造方法の主要な工程を示す図である。
なお、この実施例１では、図８に示すように、電子部品素子（セラミック素子）１中に、複数の内部電極２がセラミック層３を介して積層され、かつ、セラミック層３を介して互いに対向する内部電極２が交互にセラミック素子１の逆側の端面に引き出されて、端面に形成された外部電極４に接続された構造を有する積層セラミック電子部品を製造する場合を例にとって説明する。
なお、この実施例１では、図８に示すように、電子部品素子（セラミック素子）１中に、複数の内部電極２がセラミック層３を介して積層され、かつ、セラミック層３を介して互いに対向する内部電極２が交互にセラミック素子１の逆側の端面に引き出されて、端面に形成された外部電極４に接続された構造を有する積層セラミック電子部品を製造する場合を例にとって説明する。
(１)この実施例では、まず、図１及び図２に示すように、平盤１０を矢印Ａで示す方向に移動させることにより、側板３１、スキージブレード３２などを備えた導電性ペースト槽３３から、導電性ペーストＰを供給して平盤１０上に第１の導電性ペースト層１１を形成する。
なお、この実施例１では、導電性ペーストＰとして、Ｃｕ粉末を導電材料とし、これにガラスフリット、アクリル樹脂、及びターピネオール系溶剤を配合し、混練することにより作製した導電性ペーストを用いた。
なお、この実施例１では、導電性ペーストＰとして、Ｃｕ粉末を導電材料とし、これにガラスフリット、アクリル樹脂、及びターピネオール系溶剤を配合し、混練することにより作製した導電性ペーストを用いた。
(２)その後、第１の導電性ペースト層１１が乾燥しないうちに（例えば第１の導電性ペースト層１１を形成した後６０秒以内に）、図３に示すように、保持ヘッド２１の粘着シート２１ａに保持された電子部品素子１を保持ヘッド２１とともに下降させ、第１の導電性ペースト層１１に電子部品素子１の一方の端部を浸漬し、保持ヘッド２１とともに引き上げることにより、図４に示すように、電子部品素子１の端面１ａから、側面１ｂの所定の高さにまで回り込むように、導電性ペースト膜１３を形成する（図４）。
(３)次に、図５に示すように、スキージブレード３２を少し下降させた状態で平盤１０を矢印Ｂの方向に移動させ、平盤１０上の第１の導電性ペースト層１１が形成されている領域と隣接する領域に、第１の導電性ペースト層１１よりも厚みの薄い第２の導電性ペースト層１２を形成する。
(４)それから、電子部品素子１に形成された導電性ペースト膜１３及び第２の導電性ペースト層１２が乾燥しないうち（第１の導電性ペースト層１１が電子部品素子１に付着した膜である導電性ペースト膜１３が乾燥しないようにするためには、上記(１)の工程で第１の導電性ペースト層１１を形成した後６０秒以内）に、図６に示すように、保持ヘッド２１に保持された電子部品素子１を保持ヘッド２１とともに下降させ、第２の導電性ペースト層１２に、電子部品素子１の導電性ペースト膜１３が形成された部分を浸漬し、図７に示すように、保持ヘッド２１とともに引き上げることにより、電子部品素子１に形成された導電性ペースト膜１３から余剰の導電性ペーストを平盤１０上の第２の導電性ペースト層１２側に移行させて除去する。
(５)その後、導電性ペースト膜１３を乾燥させた後、電子部品素子１を上下逆向きにして保持ヘッド２１に保持させ、上記(１)〜(４)と同様の工程を経て、電子部品素子１の逆側の端部にも、導電性ペースト膜を付与する（図示せず）。
(６)それから、電子部品素子１に付与された導電性ペースト膜１３を焼き付けることにより外部電極４を形成する。これにより、図８に示すように、電子部品素子（セラミック素子）１中に、複数の内部電極２がセラミック層３を介して積層され、かつ、セラミック層３を介して互いに対向する内部電極２が交互にセラミック素子１の逆側の端面に引き出されて、端面に形成された外部電極４に接続された構造を有する積層セラミックコンデンサが得られる。
(６)それから、電子部品素子１に付与された導電性ペースト膜１３を焼き付けることにより外部電極４を形成する。これにより、図８に示すように、電子部品素子（セラミック素子）１中に、複数の内部電極２がセラミック層３を介して積層され、かつ、セラミック層３を介して互いに対向する内部電極２が交互にセラミック素子１の逆側の端面に引き出されて、端面に形成された外部電極４に接続された構造を有する積層セラミックコンデンサが得られる。
この実施例１では、平盤１０上に第１の導電性ペースト層１１を形成し、これに電子部品素子１を浸漬して、電子部品素子１の所定の領域に導電性ペースト膜１３を形成した後、平盤１０上の第１の導電性ペースト層１１が形成されている領域と隣接する領域に、第１の導電性ペースト層１１よりも厚みの薄い第２の導電性ペースト層１２を形成するようにしているので、第２の導電性ペースト層１２を速やかに形成することが可能になり、電子部品素子１の導電性ペースト膜１３が形成された部分を、導電性ペースト膜１３が乾燥していない状態で、乾燥していない第２の導電性ペースト層１２に浸漬して、電子部品素子１に形成された導電性ペースト膜１３から余剰の導電性ペーストを効率よく平盤１０上の第２の導電性ペースト層１２側に移行させて除去することが可能になる。
したがって、電子部品素子１の端面１ａから側面１ｂにまで回り込んだ導電性ペースト膜１３の幅方向の中央部１３ａが突出するようなことを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極４を備えた信頼性の高い積層セラミックコンデンサを効率よく製造することが可能になる。
したがって、電子部品素子１の端面１ａから側面１ｂにまで回り込んだ導電性ペースト膜１３の幅方向の中央部１３ａが突出するようなことを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極４を備えた信頼性の高い積層セラミックコンデンサを効率よく製造することが可能になる。
なお、上記実施例１の方法で外部電極を形成した電子部品について、外部電極へのピンホール不良の発生率を調べたところ、ピンホール不良の発生率が約１％であった。比較のため、図１６に示した従来の方法で形成した外部電極について、ピンホール不良の発生率を調べたところ、ピンホール不良の発生率は約１５％であり、上記実施例１の方法によれば、ピンホール不良の発生率を大幅に低減できることが確認された。
なお、上記実施例１では、第１の導電性ペースト層１１を形成し、これに電子部品素子１の一方の端部を浸漬して導電性ペースト膜１３を形成した後、第２の導電性ペースト層１２を形成し、これに電子部品素子１の導電性ペースト膜１３が形成された部分を浸漬することにより、電子部品素子１に形成された導電性ペースト膜１３から余剰の導電性ペーストＰを第２の導電性ペースト層１２側に移行させて除去するようにしているが、本願発明はこのような構成に限られるものではなく、例えば、第１の導電性ペースト層１１を形成し、これに電子部品素子１の一方の端部を浸漬して導電性ペースト膜１３を形成した後、第１の導電性ペースト層１１が形成されている領域と隣接する領域に、第１の導電性ペースト層１１よりも厚みの薄い１以上の中間処理用の導電性ペースト層（図示せず）を形成し、該導電性ペースト層に電子部品素子１の導電性ペースト膜１３が形成された部分を浸漬し、その後にこの中間処理用の導電性ペースト層が形成されている領域と隣接する領域に、第１の導電性ペースト層１１及び及び中間処理用の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層１２を形成し、これに電子部品素子１の導電性ペースト膜１３が形成された部分を浸漬して、電子部品素子１に形成された導電性ペースト膜１３から余剰の導電性ペーストを第２の導電性ペースト層１２側に移行させるように構成することも可能である。
このように構成された変形例の場合、第１の導電性ペースト層、中間処理用の導電性ペースト層、及び第２の導電性ペースト層を、それぞれ形成される順に隣接する領域に形成するようにしているので、各導電性ペースト層を速やかに形成することができるため、電子部品素子に形成された導電性ペースト膜が乾燥するまでに、電子部品素子の導電性ペースト膜が形成された部分を中間処理用の導電性ペースト層及び第２の導電性ペースト層に浸漬することが可能になり、電子部品素子に形成された導電性ペースト膜と中間処理用の導電性ペースト層をよくなじませて気泡などを除去することができるとともに、余剰の導電性ペーストを効率よく平盤上の第２の導電性ペースト層側に移行させることが可能になり、形状精度が高く、かつ、ピンホールなどの欠陥のない外部電極を備えた信頼性の高い電子部品をより確実に製造することができる。
さらに、第１の導電性ペースト層１１を形成し、これに電子部品素子１の一方の端部を浸漬して導電性ペースト膜１３を形成する前に、第１の導電性ペースト層１１が形成される領域と隣接する領域に、第１の導電性ペースト層よりも厚みの薄い１以上の前処理用の導電性ペースト層（図示せず）を形成し、該前処理用の導電性ペースト層に電子部品素子１を浸漬した後、上記実施例１、あるいは上記変形例の場合と同様の工程を実施することにより、電子部品素子に前処理用の導電性ペースト層をなじませた後、電子部品素子が第１の導電性ペースト層に浸漬されることになり、電子部品素子に気泡などのない導電性ペースト膜を形成することが可能になるとともに、その後に第２の導電性ペースト層に浸漬することにより、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを第２の導電性ペースト層に移行させて効率よく除去することが可能になり、形状精度が高く、かつ、ピンホールなどのない外部電極を備えた信頼性の高い電子部品をより確実に製造することができるようになる。
図９〜図１４は本願発明の他の実施形態（実施例２）にかかる電子部品の製造方法の主要な工程を示す図である。
なお、この実施例２でも、図８に示すような構造を有する積層セラミックコンデンサ（電子部品）を製造する場合を例にとって説明する。
なお、この実施例２でも、図８に示すような構造を有する積層セラミックコンデンサ（電子部品）を製造する場合を例にとって説明する。
(１)まず、図９及び図１０に示すように、平盤１０を矢印Ａで示す方向に移動させることにより、互いに隣接する位置に第１の導電性ペースト層１１と第１の導電性ペースト１１よりも厚みの薄い第２の導電性ペースト層１２を連続して形成する。
なお、この実施例２でも、実施例１と同様に、導電性ペーストＰとして、Ｃｕ粉末を導電材料とし、これにガラスフリット、アクリル樹脂、及びターピネオール系溶剤を配合し、混練することにより作製した導電性ペーストを用いた。
具体的には、導電性ペースト槽３３のスキージブレード３２の位置を第２の導電性ペースト層１２の厚みに対応した低い位置に下降させた状態で、平盤１０を矢印Ａで示す方向に移動させることにより、第１の導電性ペースト１１よりも厚みの薄い第２の導電性ペースト層１２を先に形成し、その後、スキージブレード３２を第１の導電性ペースト層１１の厚みに対応した高い位置に上昇させた状態で平盤１０を矢印Ａで示す方向に移動させることにより、第２の導電性ペースト層１２に隣接した位置に第１の導電性ペースト層１１を形成する。
なお、この実施例２でも、実施例１と同様に、導電性ペーストＰとして、Ｃｕ粉末を導電材料とし、これにガラスフリット、アクリル樹脂、及びターピネオール系溶剤を配合し、混練することにより作製した導電性ペーストを用いた。
具体的には、導電性ペースト槽３３のスキージブレード３２の位置を第２の導電性ペースト層１２の厚みに対応した低い位置に下降させた状態で、平盤１０を矢印Ａで示す方向に移動させることにより、第１の導電性ペースト１１よりも厚みの薄い第２の導電性ペースト層１２を先に形成し、その後、スキージブレード３２を第１の導電性ペースト層１１の厚みに対応した高い位置に上昇させた状態で平盤１０を矢印Ａで示す方向に移動させることにより、第２の導電性ペースト層１２に隣接した位置に第１の導電性ペースト層１１を形成する。
(２)それから、第１の導電性ペースト層１１が乾燥しないうちに（例えば第１の導電性ペースト層１１を形成した後６０秒以内に）、図１１に示すように、保持ヘッド２１の粘着シート２１ａに保持された電子部品素子１を保持ヘッド２１とともに下降させ、第１の導電性ペースト層１１に電子部品素子１の一方の端部を浸漬し、保持ヘッド２１とともに引き上げることにより、電子部品素子１の端面１ａから、側面１ｂの下部に回り込むように、導電性ペースト膜１３を形成する（図１２）。
(３)次に、図１２に示すように、平盤１０を矢印Ｂの方向に移動させ、電子部品素子１に形成された導電性ペースト膜１３及び第２の導電性ペースト層１２が乾燥しないうちに（例えば上記(１)の工程で第１及び第２の導電性ペースト層１１，１２を形成した後６０秒以内に）、図１３に示すように、保持ヘッド２１に保持された電子部品素子１を保持ヘッド２１とともに下降させ、第２の導電性ペースト層１２に、電子部品素子１の導電性ペースト膜１３が形成された部分を浸漬し、図１４に示すように、保持ヘッド２１とともに引き上げることにより、電子部品素子１に形成された導電性ペースト膜１３から余剰の導電性ペーストを平盤１０上の第２の導電性ペースト層１２側に移行させて除去する。
(４)その後、電子部品素子１を上下逆向きにして保持ヘッド２１に保持させ、上記(１)〜(３)の工程を経て、電子部品素子１の逆側の端部にも、導電性ペースト膜を付与する（図示せず）。
(５)それから、電子部品素子１に付与された導電性ペースト膜１３を焼き付けることにより外部電極４を形成する。
これにより、図８に示すように、電子部品素子（セラミック素子）１中に、複数の内部電極２がセラミック層３を介して積層され、かつ、セラミック層３を介して互いに対向する内部電極２が交互にセラミック素子１の逆側の端面に引き出されて、端面に形成された外部電極４に接続された構造を有する積層セラミックコンデンサが得られる。
これにより、図８に示すように、電子部品素子（セラミック素子）１中に、複数の内部電極２がセラミック層３を介して積層され、かつ、セラミック層３を介して互いに対向する内部電極２が交互にセラミック素子１の逆側の端面に引き出されて、端面に形成された外部電極４に接続された構造を有する積層セラミックコンデンサが得られる。
この実施例２では、平盤１０上の互いに隣接する領域に、第１の導電性ペースト層１１と、第１の導電性ペースト層１１よりも厚みの薄い第２の導電性ペースト層１２を形成するようにしているので、第１及び第２の導電性ペースト層１１，１２を速やかに形成することが可能で、電子部品素子１に形成された導電性ペースト膜１３及び第２の導電性ペースト層１２が乾燥するまでに、電子部品素子１の導電性ペースト膜１３が形成された部分を第２の導電性ペースト層１２に確実に浸漬することが可能になるため、電子部品素子１に形成された導電性ペースト膜１３から余剰の導電性ペーストＰを効率よく平盤上の第２の導電性ペースト層１２側に移行させて除去することが可能になる。
したがって、電子部品素子１の端面１ａから側面１ｂにまで回り込んだ導電性ペースト膜１３の幅方向の中央部１３ａが突出することを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極４を備えた信頼性の高い積層セラミックコンデンサを効率よく製造することが可能になる。
したがって、電子部品素子１の端面１ａから側面１ｂにまで回り込んだ導電性ペースト膜１３の幅方向の中央部１３ａが突出することを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極４を備えた信頼性の高い積層セラミックコンデンサを効率よく製造することが可能になる。
なお、上記実施例２では、平盤１０上の互いに隣接する領域に、第１の導電性ペースト層１１と、第１の導電性ペースト層１１よりも厚みの薄い第２の導電性ペースト層１２を形成した後、第１の導電性ペースト層１１に電子部品素子１を浸漬して、電子部品素子１に導電性ペースト膜１３を形成した後、電子部品素子１の導電性ペースト膜１３が形成された部分を第２の導電性ペースト層１２に浸漬することにより、電子部品素子１に形成された導電性ペースト膜１３から余剰の導電性ペーストを第２の導電性ペースト層１２側に移行させるようにしているが、以下のような変形を加えることも可能である。
すなわち、平盤１０上に、第１の導電性ペースト層１１と、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層１２と、第１の導電性ペースト層１１よりも厚みの薄い１以上の第３の導電性ペースト層（図示せず）とを任意の順に、かつ、平盤上に形成される導電性ペースト層のいずれかに隣接する領域に形成し、第１及び第３の導電性ペースト層に任意の順序で電子部品素子１の所定の部分を浸漬して、電子部品素子１の所定の領域に導電性ペースト膜１３を形成した後、電子部品素子１の導電性ペースト膜１３が形成された部分を第２の導電性ペースト層に浸漬して、電子部品素子１に形成された導電性ペースト膜１３から余剰の導電性ペーストを第２の導電性ペースト層１２側に移行させるように構成することも可能である。なお、この方法の場合、導電性ペースト層への電子部品素子の浸漬の工程の後に、電子部品素子が第２の導電性ペースト層に浸漬されることになり、この工程で余剰の導電性ペーストが第２の導電性ペースト層１２側に移行して除去されることになるため、第１及び第３の導電性ペースト層に電子部品素子を浸漬する際の順には特別の制約はなく、任意の順序で浸漬することが可能である。
なお、この変形例の場合、電子部品素子と導電性ペースト層あるいは電子部品素子に形成された導電性ペースト膜と導電性ペースト層を十分になじませて、電子部品素子への導電性ペースト膜の形成、導電性ペースト膜中の気泡の除去、余剰の導電性ペーストの除去などをより確実に行うことが可能になり、形状精度が高く、かつ、ピンホールなどのない外部電極を備えた信頼性の高い電子部品をさらに確実に製造することができるようになる。
なお、この変形例の場合、電子部品素子と導電性ペースト層あるいは電子部品素子に形成された導電性ペースト膜と導電性ペースト層を十分になじませて、電子部品素子への導電性ペースト膜の形成、導電性ペースト膜中の気泡の除去、余剰の導電性ペーストの除去などをより確実に行うことが可能になり、形状精度が高く、かつ、ピンホールなどのない外部電極を備えた信頼性の高い電子部品をさらに確実に製造することができるようになる。
なお、上記実施例２の方法で外部電極を形成した電子部品について、外部電極へのピンホール不良の発生率を調べたところ、ピンホール不良の発生率が約１％であり、図１６に示した従来の方法で形成した外部電極のピンホール不良の発生率（約１５％）に比べて、ピンホール不良の発生率を大幅に低減できることが確認された。
上記実施例１，２では積層セラミックコンデンサを製造する場合を例にとって説明したが、本願発明は、積層セラミックコンデンサに限らず、チップ型のインダクタ、複合電子部品その他の種々の電子部品を製造する場合に広く適用することが可能である。
また、本願発明においては、外部電極を形成するために用いる導電性ペーストの種類についても特別の制約はなく、電極形成に用いられる種々の導電性ペーストを用いる場合に広く本願発明を適用することが可能である。
本願発明は、さらにその他の点においても、上記実施例１及び２に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。
本願発明によれば、電子部品素子の端面から側面にまで回り込んだ導電性ペースト膜の幅方向の中央部が突出したりすることを抑制、防止して、形状精度が高く、厚みばらつきの小さい外部電極を備えた信頼性の高い電子部品を効率よく製造することが可能になる。したがって、本願発明は、積層コンデンサ、チップ抵抗、チップインダクタなどのように、電子部品素子の表面に外部電極を備えた電子部品を製造する場合に広く利用することが可能である。
１ 電子部品素子（セラミック素子）
１ａ 電子部品素子の端面
１ｂ 電子部品素子の側面
２ 内部電極
３ セラミック層
４ 外部電極
１０ 平盤
１１ 第１の導電性ペースト層
１２ 第２の導電性ペースト層
１３ 導電性ペースト膜
１３ａ 導電性ペースト膜の幅方向の中央部
２１ 保持ヘッド
２１ａ 粘着シート
３１ 側板
３２ スキージブレード
３３ 導電性ペースト槽
Ａ，Ｂ 平盤の移動方向を示す矢印
Ｐ 導電性ペースト
１ａ 電子部品素子の端面
１ｂ 電子部品素子の側面
２ 内部電極
３ セラミック層
４ 外部電極
１０ 平盤
１１ 第１の導電性ペースト層
１２ 第２の導電性ペースト層
１３ 導電性ペースト膜
１３ａ 導電性ペースト膜の幅方向の中央部
２１ 保持ヘッド
２１ａ 粘着シート
３１ 側板
３２ スキージブレード
３３ 導電性ペースト槽
Ａ，Ｂ 平盤の移動方向を示す矢印
Ｐ 導電性ペースト
Claims (6)
- (ａ)平盤上に第１の導電性ペースト層を形成し、第１の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(ｂ)前記(ａ)の工程の後に、平盤上の第１の導電性ペースト層が形成されている領域と隣接する領域に、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層を形成し、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第２の導電性ペースト層側に移行させて除去する工程と、
(ｃ)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴とする電子部品の製造方法。 - (ａ)平盤上に第１の導電性ペースト層を形成し、第１の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(ｂ)前記(ａ)の工程の後に、平盤上の第１の導電性ペースト層が形成されている領域と隣接する領域に、前記(ａ)の工程で形成された第１の導電性ペースト層よりも厚みの薄い１以上の中間処理用の導電性ペースト層を形成し、該導電性ペースト層に電子部品素子の導電性ペースト膜が形成された部分を浸漬する工程と、
(ｃ)平盤上の中間処理用の導電性ペースト層が形成されている領域と隣接する領域に、第１の導電性ペースト層及び中間処理用の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層を形成し、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第２の導電性ペースト層側に移行させて除去する工程と、
(ｄ)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴とする電子部品の製造方法。 - 前記(ａ)の工程の前に、前記(ａ)の工程で第１の導電性ペースト層が形成される領域と隣接する領域に、１以上の前処理用の導電性ペースト層を形成し、該前処理用の導電性ペースト層に電子部品素子の所定の部分を浸漬する工程を備えていることを特徴とする請求項１又は２記載の電子部品の製造方法。
- (ａ)平盤上の互いに隣接する領域に、電子部品素子を浸漬することにより、電子部品素子の所定の領域に導電性ペースト膜を形成することが可能な厚みを有する第１の導電性ペースト層と、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層を任意の順に形成する工程と、
(ｂ)第１の導電性ペースト層に電子部品素子の一部を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(ｃ)前記(ｂ)の工程の後に、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第２の導電性ペースト層側に移行させて除去する工程と、
(ｄ)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴とする電子部品の製造方法。 - (ａ)平盤上に、電子部品素子を浸漬することにより、電子部品素子の所定の領域に導電性ペースト膜を形成することが可能な厚みを有する第１の導電性ペースト層と、第１の導電性ペースト層よりも厚みの薄い第２の導電性ペースト層と、第１の導電性ペースト層よりも厚みの薄い１以上の第３の導電性ペースト層とを任意の順に、かつ、平盤上に形成される導電性ペースト層のいずれかに隣接する領域に形成する工程と、
(ｂ)第１及び第３の導電性ペースト層に任意の順序で電子部品素子の所定の部分を浸漬して、電子部品素子の所定の領域に導電性ペースト膜を形成する工程と、
(ｃ)前記(ｂ)の工程の後に、第２の導電性ペースト層に、電子部品素子の導電性ペースト膜が形成された部分を浸漬して、電子部品素子に形成された導電性ペースト膜から余剰の導電性ペーストを平盤上の第２の導電性ペースト層側に移行させて除去する工程と、
(ｄ)電子部品素子に付与された導電性ペースト膜を焼き付けることにより外部電極を形成する工程と
を具備することを特徴とする電子部品の製造方法。 - 各導電性ペースト層に電子部品素子を浸漬するにあたって、導電性ペースト層及び電子部品素子に形成された導電性ペースト膜が乾燥していない状態で電子部品素子を浸漬することを特徴とする請求項１〜５記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003330389A JP4352832B2 (ja) | 2003-09-22 | 2003-09-22 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003330389A JP4352832B2 (ja) | 2003-09-22 | 2003-09-22 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005101104A JP2005101104A (ja) | 2005-04-14 |
| JP4352832B2 true JP4352832B2 (ja) | 2009-10-28 |
Family
ID=34459374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003330389A Expired - Lifetime JP4352832B2 (ja) | 2003-09-22 | 2003-09-22 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4352832B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4529809B2 (ja) * | 2005-06-14 | 2010-08-25 | 株式会社村田製作所 | 電子部品の製造方法および電子部品の製造装置 |
| JP4720608B2 (ja) | 2006-05-10 | 2011-07-13 | パナソニック株式会社 | 部品実装装置および部品実装方法 |
| JP6825588B2 (ja) * | 2018-02-05 | 2021-02-03 | 株式会社村田製作所 | 電子部品の製造方法 |
-
2003
- 2003-09-22 JP JP2003330389A patent/JP4352832B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005101104A (ja) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101896286B1 (ko) | 적층 세라믹 콘덴서의 제조 방법 | |
| JP2012119616A (ja) | 電子部品の製造方法及び電子部品 | |
| JP5040983B2 (ja) | 電子部品の製造方法及び電子部品 | |
| JP4352832B2 (ja) | 電子部品の製造方法 | |
| JP2002289465A (ja) | セラミック電子部品およびその製造方法 | |
| JP5045734B2 (ja) | 電子部品の製造方法及び電子部品 | |
| JP2000182883A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH08130170A (ja) | 電子部品の端子電極形成方法 | |
| JP4412074B2 (ja) | セラミック電子部品の製造方法 | |
| WO2018123872A1 (ja) | 電子部品への被覆素材の選択的被覆方法および電子部品の製造方法 | |
| JP2002298649A (ja) | 導電性ペースト及びそれを用いたチップ型電子部品 | |
| JP4487849B2 (ja) | 電子部品の製造方法 | |
| JP2002289464A (ja) | セラミック電子部品およびその製造方法 | |
| JP2009059789A (ja) | 配線基板およびその製造方法 | |
| JPH05243074A (ja) | チップ状電子部品及びその端子電極形成方法 | |
| CN113593906B (zh) | 陶瓷电子部件以及陶瓷电子部件的制造方法 | |
| JP2004165294A (ja) | 電子部品およびその製造方法 | |
| JPH0864029A (ja) | 端子電極用ペースト | |
| JPH03241813A (ja) | チップ型電子部品の外装方法 | |
| JP2003347153A (ja) | 電子部品の製造方法 | |
| JP3470651B2 (ja) | セラミック電子部品の製造方法 | |
| CN110663088B (zh) | 导体形成用组合物、导体及其制造方法以及芯片电阻器 | |
| JP2006100498A (ja) | セラミック電子部品の製造方法 | |
| KR20230139317A (ko) | 전자부품의 제조 방법 및 전자부품의 제조 장치 | |
| JPH06176965A (ja) | チップ電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090720 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4352832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |