JP4351939B2 - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法 Download PDF

Info

Publication number
JP4351939B2
JP4351939B2 JP2004088236A JP2004088236A JP4351939B2 JP 4351939 B2 JP4351939 B2 JP 4351939B2 JP 2004088236 A JP2004088236 A JP 2004088236A JP 2004088236 A JP2004088236 A JP 2004088236A JP 4351939 B2 JP4351939 B2 JP 4351939B2
Authority
JP
Japan
Prior art keywords
wiring board
double
hole
multilayer wiring
sided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004088236A
Other languages
English (en)
Other versions
JP2005277112A (ja
Inventor
正直 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to JP2004088236A priority Critical patent/JP4351939B2/ja
Priority to TW94108587A priority patent/TW200541433A/zh
Priority to PCT/JP2005/005343 priority patent/WO2005094148A1/ja
Publication of JP2005277112A publication Critical patent/JP2005277112A/ja
Application granted granted Critical
Publication of JP4351939B2 publication Critical patent/JP4351939B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10234Metallic balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、例えばフレキシブル基板を用いて構成される多層配線基板及びその製造方法に関する。
従来、この種の多層配線基板において層間を電気的に接続する方法としては、種々のものが知られている。
例えば、スルーホールめっき法においては、導体層及び絶縁層を積層した積層板にドリルによって貫通孔を形成し、この貫通孔の内壁に導電材料によるめっき処理を施して層間の接続を行う。
また、ビアめっき法においては、導体層及び絶縁層を積層した積層板の絶縁層側を導体面が露出する箇所まで穴部を形成し、この穴部を含めた絶縁層全体に導電材料によるめっき処理を施して層間の接続を行う。
さらに、バンプ法の場合は、導体層上にエッチング、めっき、印刷等によってバンプを形成し、このバンプ上に導体層をプレス等によって積層して層間の接続を行う。
他方、両面基板に金型で孔を開け、この孔の内部に金型を用いて導体を埋め込んで層間の接続を行う所謂インプラント法も知られている。
また、下記特許文献1のように、ベース基材に形成した貫通孔に金属粒子及びその凝集体からなる導電性樹脂を充填して層間の接続を行うようにしたものも知られている。
特開2001−144398号公報
しかし、上述した従来技術の場合は、工程数が多いので、リードタイムが長く、また歩留まりが悪いという問題がある。
さらに、従来技術の場合は、製造設備が大がかりになる場合が多いことに加え、めっき液等の高価な材料を使用する場合等には、製造コストが高くなるという問題もある。
本発明は、このような従来の技術の課題を解決するためになされたもので、その目的とするところは、工程数が少なく効率良く短時間で製造でき、しかも高価な材料等を使用せずコストダウンを可能にする多層配線基板及びその製造方法を提供することにある。
上記目的を達成するためになされた請求項1記載の発明は、所定の開口部の縁部に配線パターンの接続端子部が設けられた複数の配線基板を備え、対向配置された前記複数の配線基板の開口部の縁部によって所定の導電性粒子が挟持され当該配線基板の接続端子部同士が電気的に接続されるとともに、前記複数の配線基板が絶縁性接着剤によって接着された多層配線基板であって、当該多層配線基板の内部に、前記配線基板として、シート状の絶縁性基材の両面に配線パターンが形成され且つ前記開口部としてめっきスルーホールを有する両面配線基板を備え、前記両面配線基板のめっきスルーホール内において、当該めっきスルーホールの両面側の縁部によって挟持された一対の導電性粒子同士が接触して電気的に接続されている多層配線基板である。
本発明の場合、開口部を設けた複数の配線基板を対向させ、これら開口部の縁部によって導電性粒子を挟んだ状態で絶縁性接着剤による圧着を行うだけで基板の多層化が可能になるため、従来技術に比べて工程数を大幅に削減することができ、これにより効率良く短時間で多層配線基板を安価に製造することが可能になる。
また、本発明によれば、工程数がかなり少ないので、各工程において発生する材料の寸法変化を最小限に抑えることができ、歩留まりを向上させることが可能になる。
さらに、従来技術では多層配線基板を製造する場合に各層について全面必要であるが、本発明によれば、部分的な多層化が可能になる。
すなわち、本発明によれば、ベース基板上の一部のみを多層化することができることに加え、ベース基板上の異なる領域おいて、層数の異なる多層配線基板を別個独立して積層させることもできるため、従来必要であった各基板材料が不要になり、基板の軽量化、省スペース化及びコストダウンを達成することが可能になる。
以上述べたように本発明によれば、従来技術に比べて工程数を大幅に削減することができ、効率良く短時間で多層配線基板を安価に製造することができる。
また、本発明によれば、基板上において部分的な多層化が可能になるため、基板の軽量化、省スペース化及びコストダウンを達成することができる。
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図1(a)〜(f)は、本発明の実施の形態で、4層の配線パターンを有するフレキシブル多層配線基板を製造する工程を示す断面図である。
図1(a)に示すように、シート状の絶縁性基材2の両面に金属箔3を積層させた両面配線基板用基材1を用意する。
本発明の場合、両面配線基板用基材1としては、例えば、ポリイミドからなる絶縁性基材2の両面に銅箔を積層させた銅張積層板を使用することができる。
本発明の場合、絶縁性基材2の厚さは特に限定されることはないが、12〜38μmのもの好適に使用することができ、また、金属箔3の厚さも特に限定されることはないが、8〜35μmのもの好適に使用することができる。
次いで、図1(b)に示すように、両面配線基板用基材1の所定の部位に例えばNCドリリングによって円形のスルーホール(開口部)4を形成する。
本発明の場合、スルーホール4の径は特に限定されることはないが、一般的には20〜300μmである。
そして、図1(c)に示すように、スルーホール4の内壁に例えば無電解銅めっきを施した後、その表面に例えば電解銅めっきによって接続端子層(接続端子部)5を形成する。
本発明の場合、接続端子層5の厚さは特に限定されることはないが、導通信頼性確保の観点からは、5〜20μmとすることが好ましい。
さらに、図1(d)に示すように、公知のリソグラフィ法によってパターニングを行い、スルーホール4の周囲に例えばランド部(配線パターン)30を形成し、これにより両面配線基板10を得る。
そして、このような方法によって作成した複数(本実施の形態の場合は2枚)の両面配線基板10a、10bのうち、図1(e)に示すように、第1の両面配線基板10aのスルーホール4aの縁部(接続端子層5a)上に1つの導電性粒子11を載置する。
本発明の場合、導電性粒子11の大きさは特に限定されることはないが、接続信頼性の確保及び基板作成後の厚さを考慮すると、その外径がスルーホール4の孔径より大きく、具体的には、スルーホール4(4a、4b)の孔径の105〜500%のもの、より好ましくは105〜200%のものを用いることが好ましい。
また、導電性粒子11の種類は特に限定されることはないが、長期間の導通信頼性確保の観点からは、例えば銅(Cu)等の金属からなる粒子や、例えば、ジビニルベンゼン系樹脂からなる樹脂粒子の表面に例えばSn/Agめっきを施した粒子を好適に用いることができる。
そして、図1(e)に示すように、第2の両面配線基板10bの一方の面上に絶縁性接着剤層12を例えば塗布によって形成する。
本発明の場合、絶縁性接着剤層12の厚さは特に限定されることはないが、接続信頼性の確保及び基板作成後の厚さを考慮すると、圧接後に第1及び第2の両面配線基板間10a、10b表面の距離が20〜500μmとなるようにすることが好ましい。
また、絶縁性接着剤の種類は特に限定されることはないが、耐熱性、加工性の観点からは、熱硬化型エポキシ系樹脂を主成分とするものや、熱可塑性ポリイミド系樹脂を主成分とするものを好適に用いることができる。
この場合、熱可塑性ポリイミド系樹脂としては、耐熱性、加工性の観点から、ガラス転移点が150℃〜300℃のものを用いることが好ましい。
そして、第1の両面配線基板10a上の導電性粒子11と第2の両面配線基板10b上の絶縁性接着剤層12を対向させた状態で双方のスルーホール4a、4bの位置合わせを行い、例えばホットプレス(図示せず)を用い、第1及び第2の両面配線基板10a、10bを加熱しつつ圧接を行う。
これにより、図1(f)に示すように、第1及び第2の両面配線基板10a、10bのスルーホール4a、4bの縁部、即ち接続端子層5a、5bによって導電性粒子11が挟持され、これにより導電性粒子11を介して第1及び第2の両面配線基板10a、10bのランド部30a、30bが電気的に接続されるとともに第1及び第2の配線基板10a、10bが接着され、目的とする4層の多層配線基板20を得る。
以上述べたように本実施の形態によれば、スルーホール4a、4bを設けた第1及び第2の配線基板10a、10bを対向させ、これらスルーホール4a、4bの縁部によって導電性粒子11を挟んだ状態で絶縁性接着剤による圧着を行うという少ない工程で基板の多層化が可能になるため、従来技術に比べて工程数を大幅に削減することができ、これにより効率良く短時間で多層配線基板20を安価に製造することができる。
また、本実施の形態によれば、工程数がかなり少ないので、各工程において発生する材料の寸法変化を最小限に抑えることができ、歩留まりを向上させることができる。
図2(a)〜(b)は、本発明の他の実施の形態で、6層の配線パターンを有するフレキシブル多層配線基板を製造する工程を示す断面図である。以下、上記実施の形態と対応する部分については同一の符号を付しその詳細な説明を省略する。
図2(a)に示すように、本実施の形態においては、上記図1(a)〜(f)に示す工程によって得られた多層配線基板20と、上記図1(a)〜(d)に示す工程によって得られた第3の両面配線基板10cを用意する。
そして、第3の両面配線基板10cのスルーホール4cの縁部(接続端子層5c)上に1つの導電性粒子11を載置する。
さらに、上述の実施の形態と同様に、第1の両面配線基板10aの外側面上に絶縁性接着剤層12を例えば塗布によって形成する。
そして、第3の両面配線基板10c上の導電性粒子11と第1の両面配線基板10a上の絶縁性接着剤層12を対向させた状態で双方のスルーホール4c、4aの位置合わせを行い、上記実施の形態と同様これらを加熱しつつ圧接する。
これにより、図2(b)に示すように、第1及び第3の両面配線基板10a、10cのスルーホール4a、4cの縁部、即ち接続端子層5a、5cによって導電性粒子11が挟持され、これにより導電性粒子11を介して第1及び第3の両面配線基板10a、10cのランド部30a、30cが電気的に接続されるとともに第1及び第3の配線基板10a、10cが接着される。
このような工程により、第1〜第3の両面配線基板10a〜10cの各ランド部30a〜30cが電気的に接続された6層の多層配線基板40を得る。
以上述べたように本実施の形態によれば、従来技術に比べて工程数を大幅に削減することができ、効率良く短時間で多層化を行うことができる。その他の構成及び作用効果については上述の実施の形態と同一であるのでその詳細な説明を省略する。
図3〜図6は、本発明の更に他の実施の形態であり、以下、上記実施の形態と対応する部分については同一の符号を付しその詳細な説明を省略する。
図3に示す多層配線基板20Aは、上記図1(a)〜(d)に示す工程によって得られた両面配線基板10と、絶縁性基材2の片面上にランド部30d等の配線パターンが形成された片面配線基板13とを組み合わせたものである。
ここで、片面配線基板13の絶縁性基材2には、両面配線基板10のスルーホール4と対応するように開口部4dが形成され、その内側壁部には上述した接続端子層5dが設けられている。
本実施の形態においても、上記実施の形態と同様に、片面配線基板13上の開口部4dの縁部の接続端子層5dに載置した導電性粒子11と両面配線基板10a上に形成した絶縁性接着剤層12を対向させた状態で、開口部4dとスルーホール4aの位置合わせを行い、これらを加熱しつつ圧接を行う。
一方、図4に示す多層配線基板20Bは、上述した片面配線基板13と、片面配線基板13より小さい両面配線基板10eとを組み合わせたものである。
本実施の形態においても、上記実施の形態の場合と同様の工程によって製造することができる。
また、図5に示す多層配線基板20Cは、上述した片面配線基板13同士を組み合わせたものである。
本実施の形態の場合は、外部接続端子部31、32が露出するように構成され、外部端子との接続を容易に行うことができるようになっている。
そして、本実施の形態おいても、上記実施の形態の場合と同様の工程によって製造することができる。
さらに、図6に示す多層配線基板50は、上述した片面配線基板13上に、片面配線基板13より小さい両面配線基板10eを、上述した工程を用いて複数積層させ導電性粒子11を介して接続させたものである。
特に本実施の形態の場合は、片面配線基板13上の複数の領域において、積層させる両面配線基板10eの数が異なるように構成したものである(例えば、2つと4つ)。
これらの実施の形態によれば、従来技術に比べて工程数を大幅に削減することができ、効率良く短時間で多層配線基板を安価に製造できることに加え、種々の電子機器に適用可能な様々な多層配線基板を得ることができる。
また、従来技術では多層配線基板を製造する場合に各層について全面必要であるが、図4〜図6に示す実施の形態によれば、基板上において部分的に多層化を行うことによって、基板の軽量化、省スペース化及びコストダウンを図ることができる。
殊に、図6に示す実施の形態によれば、ベースとなる基板上の異なる領域おいて、層数の異なる多層配線基板を別個独立して積層させることができ、これにより従来必要であった各基板材料が不要になるため、より一層の基板の軽量化、省スペース化及びコストダウンを図ることができる。
その他の構成及び作用効果については上述の実施の形態と同一であるのでその詳細な説明を省略する。
なお、本発明は上述の実施の形態に限られることなく、種々の変更を行うことができる。
例えば、上述の実施の形態においては、配線基板の開口部の縁部に形成した接続端子部によって導電性粒子を挟持するようにしたが、接続端子部を形成せず、開口部の縁部に位置する配線パターンによって直接導電性粒子を挟持することも可能である。
その場合には、スルーホール等のめっき処理が必要なくなるので、ファインパターンに対応できるとともに、コストダウンを図ることができる。
一方、導電性粒子及び接続端子部の表面に、はんだめっきを施すことも可能である。この場合には、配線基板の開口部の縁部に導電性粒子を配置した後にリフローを行うことにより導電性粒子を配線基板上に固定することができるので、その後の工程において基板の取り扱いが容易になるというメリットがある。
また、上記実施の形態においては、配線基板同士の圧接の際に加熱を行うようにしたが、絶縁性接着剤の種類等の条件に応じて加熱を行わず常温で圧接することも可能である。
さらに、本発明においては、導電性粒子を挟持するための開口部同士を対向配置できる限り、両面配線基板と片面配線基板を任意に組み合わせて多層配線基板を構成することができる。
さらにまた、本発明は、フレキシブル基板のみで多層配線基板を形成することができるものであるが、リジッド基板や、リジッド基板及びフレキシブル基板を混在させた多層配線基板にも適用することができる。
以下、本発明の実施例を詳細に説明する。
<実施例1>
ポリイミドからなる厚さ25μmの絶縁性基材の両面に厚さ12μmの銅箔を積層させた銅張積層板に孔径200μmのスルーホールを形成し、このスルーホールの内壁に無電解銅めっきを施した後、その表面に電解銅めっきによって厚さ10μmの接続端子層を形成した。
そして、この銅張積層板の両面をパターニングして両面配線基板を作成した。さらに、同一の工程によってこの両面配線基板をもう一つ作成した。
第1の両面配線基板のスルーホールの縁部(接続端子層)上に直径250μmの導電性粒子を載置し、第2の両面配線基板の一方の表面に熱硬化型エポキシ樹脂系接着剤を約130μmの厚さに印刷塗布した。
その後、第1及び第2の両面配線基板のスルーホールを位置合わせし、ホットプレスによって熱圧着(温度180℃、圧力10kg/cm、時間15分間)を行い、4層の多層配線基板を作成した。
<実施例2>
ポリイミドからなる厚さ25μmの絶縁性基材の両面に厚さ9μmの銅箔を積層させた銅張積層板に孔径150μmのスルーホールを形成し、このスルーホールの内壁にカーボン処理を施した後、その表面に電解銅めっきによって厚さ7μmの接続端子層を形成し、さらにパターニングを行って両面配線基板を作成した。
導電性粒子として直径200μmのPbフリーハンダめっき樹脂粒子を用い、実施例1と同様の積層工程によって4層の多層配線基板を作成した。
さらに、上述の両面配線基板をもう一つ作成し、上記積層工程によって4層の多層配線基板上にこれを積層して6層の多層配線基板を作成した。
<ホットオイル試験>
実施例1及び実施例2の多層配線基板を用い、20孔のディージーチェーンのパターンによってホットオイル試験(25℃,30秒→260℃,10秒)を50、100、150サイクル行い、その後、層間接合部分の抵抗値を測定した。その結果を表1に示す。
Figure 0004351939
表1に示すように、実施例1及び実施例2の多層配線基板の場合、抵抗値の変化は150サイクル後においても±10%以内であり、良好な結果が得られた。
<接着強度試験>
実施例1及び実施例2の多層配線基板を用い、熱硬化型エポキシ樹脂系接着剤によって接着されている層間の接着強度を測定した(50、100サイクル)。この場合、剥離角度は90度方向、剥離速度は50mm/分とした。
Figure 0004351939
表2に示すように、実施例1及び実施例2の多層配線基板の場合、接着強度は100サイクル後においてもほとんど低下せず、良好な結果が得られた。
(a)〜(f):本発明の実施の形態で、4層の配線パターンを有するフレキシブル多層配線基板を製造する工程を示す断面図である。 (a)〜(b):本発明の他の実施の形態で、6層の配線パターンを有するフレキシブル多層配線基板を製造する工程を示す断面図である。 本発明の更に他の実施の形態の構成を示す断面図である。 本発明の更に他の実施の形態の構成を示す断面図である。 本発明の更に他の実施の形態の構成を示す断面図である。 本発明の更に他の実施の形態の構成を示す断面図である。
符号の説明
1…両面配線基板用基材 2…絶縁性基材 3…金属箔 4…スルーホール(開口部) 5…接続端子層(接続端子部) 10…両面配線基板 11…導電性粒子 12…絶縁性接着剤層 20…多層配線基板 30…ランド部(配線パターン)

Claims (1)

  1. 所定の開口部の縁部に配線パターンの接続端子部が設けられた複数の配線基板を備え、対向配置された前記複数の配線基板の開口部の縁部によって所定の導電性粒子が挟持され当該配線基板の接続端子部同士が電気的に接続されるとともに、前記複数の配線基板が絶縁性接着剤によって接着された多層配線基板であって、
    当該多層配線基板の内部に、前記配線基板として、シート状の絶縁性基材の両面に配線パターンが形成され且つ前記開口部としてめっきスルーホールを有する両面配線基板を備え、
    前記両面配線基板のめっきスルーホール内において、当該めっきスルーホールの両面側の縁部によって挟持された一対の導電性粒子同士が接触して電気的に接続されている多層配線基板。
JP2004088236A 2004-03-25 2004-03-25 多層配線基板及びその製造方法 Expired - Fee Related JP4351939B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004088236A JP4351939B2 (ja) 2004-03-25 2004-03-25 多層配線基板及びその製造方法
TW94108587A TW200541433A (en) 2004-03-25 2005-03-21 Multilayer wiring boards and manufacturing process thereof
PCT/JP2005/005343 WO2005094148A1 (ja) 2004-03-25 2005-03-24 多層配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004088236A JP4351939B2 (ja) 2004-03-25 2004-03-25 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005277112A JP2005277112A (ja) 2005-10-06
JP4351939B2 true JP4351939B2 (ja) 2009-10-28

Family

ID=35056593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004088236A Expired - Fee Related JP4351939B2 (ja) 2004-03-25 2004-03-25 多層配線基板及びその製造方法

Country Status (3)

Country Link
JP (1) JP4351939B2 (ja)
TW (1) TW200541433A (ja)
WO (1) WO2005094148A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4904242B2 (ja) * 2007-10-12 2012-03-28 新光電気工業株式会社 配線基板及びその製造方法
CN107210287B (zh) * 2015-01-13 2020-04-14 迪睿合株式会社 多层基板
WO2016114318A1 (ja) * 2015-01-13 2016-07-21 デクセリアルズ株式会社 多層基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5895894A (ja) * 1981-12-02 1983-06-07 シャープ株式会社 多層回路配線基板の製造方法
JP3535746B2 (ja) * 1998-08-20 2004-06-07 ソニーケミカル株式会社 フレキシブル基板製造方法
JP2001077534A (ja) * 1999-09-08 2001-03-23 Sony Corp 積層配線基板ならびにその製造方法および製造装置
JP2002305382A (ja) * 2001-02-05 2002-10-18 Denso Corp プリント基板およびその製造方法
JP2003218526A (ja) * 2002-01-18 2003-07-31 Sumitomo Metal Mining Co Ltd 第一配線基材と第二配線基材間における配線層の接続方法

Also Published As

Publication number Publication date
TW200541433A (en) 2005-12-16
JP2005277112A (ja) 2005-10-06
WO2005094148A1 (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
US8158503B2 (en) Multilayer interconnection substrate and method of manufacturing the same
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JP3906225B2 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
WO1997019579A1 (fr) Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices
JP5355380B2 (ja) 多層配線基板
JP4201436B2 (ja) 多層配線基板の製造方法
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JP2010232249A (ja) 多層プリント配線板とその製造方法
JP3207663B2 (ja) プリント配線基板及びその製造方法
JP2002319750A (ja) プリント配線基板、半導体装置、及び、これらの製造方法
JP4351939B2 (ja) 多層配線基板及びその製造方法
JP3926064B2 (ja) プリント配線基板及びプリント配線基板の製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2014204088A (ja) 多層配線基板およびその製造方法
JP2004311909A (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
JPH06164148A (ja) 多層プリント配線板
JP2924194B2 (ja) 多層プリント配線板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
JP2007027504A (ja) 多層配線基板の製造方法及び製造装置並びに多層配線基板
JP2005039136A (ja) 回路基板および回路基板の接続方法
JPH0786749A (ja) 印刷配線板の製造方法
JP4968616B2 (ja) 多層プリント配線板の製造方法
JP2004063908A (ja) 多層フレキシブル配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090116

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090324

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090727

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees