JP4351939B2 - 多層配線基板及びその製造方法 - Google Patents
多層配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP4351939B2 JP4351939B2 JP2004088236A JP2004088236A JP4351939B2 JP 4351939 B2 JP4351939 B2 JP 4351939B2 JP 2004088236 A JP2004088236 A JP 2004088236A JP 2004088236 A JP2004088236 A JP 2004088236A JP 4351939 B2 JP4351939 B2 JP 4351939B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- double
- hole
- multilayer wiring
- sided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10234—Metallic balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Description
すなわち、本発明によれば、ベース基板上の一部のみを多層化することができることに加え、ベース基板上の異なる領域おいて、層数の異なる多層配線基板を別個独立して積層させることもできるため、従来必要であった各基板材料が不要になり、基板の軽量化、省スペース化及びコストダウンを達成することが可能になる。
また、本発明によれば、基板上において部分的な多層化が可能になるため、基板の軽量化、省スペース化及びコストダウンを達成することができる。
図1(a)〜(f)は、本発明の実施の形態で、4層の配線パターンを有するフレキシブル多層配線基板を製造する工程を示す断面図である。
図1(a)に示すように、シート状の絶縁性基材2の両面に金属箔3を積層させた両面配線基板用基材1を用意する。
本実施の形態においても、上記実施の形態の場合と同様の工程によって製造することができる。
そして、本実施の形態おいても、上記実施の形態の場合と同様の工程によって製造することができる。
例えば、上述の実施の形態においては、配線基板の開口部の縁部に形成した接続端子部によって導電性粒子を挟持するようにしたが、接続端子部を形成せず、開口部の縁部に位置する配線パターンによって直接導電性粒子を挟持することも可能である。
その場合には、スルーホール等のめっき処理が必要なくなるので、ファインパターンに対応できるとともに、コストダウンを図ることができる。
<実施例1>
ポリイミドからなる厚さ25μmの絶縁性基材の両面に厚さ12μmの銅箔を積層させた銅張積層板に孔径200μmのスルーホールを形成し、このスルーホールの内壁に無電解銅めっきを施した後、その表面に電解銅めっきによって厚さ10μmの接続端子層を形成した。
ポリイミドからなる厚さ25μmの絶縁性基材の両面に厚さ9μmの銅箔を積層させた銅張積層板に孔径150μmのスルーホールを形成し、このスルーホールの内壁にカーボン処理を施した後、その表面に電解銅めっきによって厚さ7μmの接続端子層を形成し、さらにパターニングを行って両面配線基板を作成した。
実施例1及び実施例2の多層配線基板を用い、20孔のディージーチェーンのパターンによってホットオイル試験(25℃,30秒→260℃,10秒)を50、100、150サイクル行い、その後、層間接合部分の抵抗値を測定した。その結果を表1に示す。
実施例1及び実施例2の多層配線基板を用い、熱硬化型エポキシ樹脂系接着剤によって接着されている層間の接着強度を測定した(50、100サイクル)。この場合、剥離角度は90度方向、剥離速度は50mm/分とした。
Claims (1)
- 所定の開口部の縁部に配線パターンの接続端子部が設けられた複数の配線基板を備え、対向配置された前記複数の配線基板の開口部の縁部によって所定の導電性粒子が挟持され当該配線基板の接続端子部同士が電気的に接続されるとともに、前記複数の配線基板が絶縁性接着剤によって接着された多層配線基板であって、
当該多層配線基板の内部に、前記配線基板として、シート状の絶縁性基材の両面に配線パターンが形成され且つ前記開口部としてめっきスルーホールを有する両面配線基板を備え、
前記両面配線基板のめっきスルーホール内において、当該めっきスルーホールの両面側の縁部によって挟持された一対の導電性粒子同士が接触して電気的に接続されている多層配線基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004088236A JP4351939B2 (ja) | 2004-03-25 | 2004-03-25 | 多層配線基板及びその製造方法 |
TW94108587A TW200541433A (en) | 2004-03-25 | 2005-03-21 | Multilayer wiring boards and manufacturing process thereof |
PCT/JP2005/005343 WO2005094148A1 (ja) | 2004-03-25 | 2005-03-24 | 多層配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004088236A JP4351939B2 (ja) | 2004-03-25 | 2004-03-25 | 多層配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005277112A JP2005277112A (ja) | 2005-10-06 |
JP4351939B2 true JP4351939B2 (ja) | 2009-10-28 |
Family
ID=35056593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004088236A Expired - Fee Related JP4351939B2 (ja) | 2004-03-25 | 2004-03-25 | 多層配線基板及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4351939B2 (ja) |
TW (1) | TW200541433A (ja) |
WO (1) | WO2005094148A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4904242B2 (ja) * | 2007-10-12 | 2012-03-28 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
CN107210287B (zh) * | 2015-01-13 | 2020-04-14 | 迪睿合株式会社 | 多层基板 |
WO2016114318A1 (ja) * | 2015-01-13 | 2016-07-21 | デクセリアルズ株式会社 | 多層基板 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5895894A (ja) * | 1981-12-02 | 1983-06-07 | シャープ株式会社 | 多層回路配線基板の製造方法 |
JP3535746B2 (ja) * | 1998-08-20 | 2004-06-07 | ソニーケミカル株式会社 | フレキシブル基板製造方法 |
JP2001077534A (ja) * | 1999-09-08 | 2001-03-23 | Sony Corp | 積層配線基板ならびにその製造方法および製造装置 |
JP2002305382A (ja) * | 2001-02-05 | 2002-10-18 | Denso Corp | プリント基板およびその製造方法 |
JP2003218526A (ja) * | 2002-01-18 | 2003-07-31 | Sumitomo Metal Mining Co Ltd | 第一配線基材と第二配線基材間における配線層の接続方法 |
-
2004
- 2004-03-25 JP JP2004088236A patent/JP4351939B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-21 TW TW94108587A patent/TW200541433A/zh unknown
- 2005-03-24 WO PCT/JP2005/005343 patent/WO2005094148A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
TW200541433A (en) | 2005-12-16 |
JP2005277112A (ja) | 2005-10-06 |
WO2005094148A1 (ja) | 2005-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8158503B2 (en) | Multilayer interconnection substrate and method of manufacturing the same | |
JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
JP3906225B2 (ja) | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 | |
JPWO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
WO1997019579A1 (fr) | Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices | |
JP5355380B2 (ja) | 多層配線基板 | |
JP4201436B2 (ja) | 多層配線基板の製造方法 | |
JPH1154934A (ja) | 多層プリント配線板およびその製造方法 | |
JP2010232249A (ja) | 多層プリント配線板とその製造方法 | |
JP3207663B2 (ja) | プリント配線基板及びその製造方法 | |
JP2002319750A (ja) | プリント配線基板、半導体装置、及び、これらの製造方法 | |
JP4351939B2 (ja) | 多層配線基板及びその製造方法 | |
JP3926064B2 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP2014204088A (ja) | 多層配線基板およびその製造方法 | |
JP2004311909A (ja) | 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法 | |
JPH06164148A (ja) | 多層プリント配線板 | |
JP2924194B2 (ja) | 多層プリント配線板 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP2004072125A (ja) | 印刷配線板の製造方法および印刷配線板 | |
JP2007027504A (ja) | 多層配線基板の製造方法及び製造装置並びに多層配線基板 | |
JP2005039136A (ja) | 回路基板および回路基板の接続方法 | |
JPH0786749A (ja) | 印刷配線板の製造方法 | |
JP4968616B2 (ja) | 多層プリント配線板の製造方法 | |
JP2004063908A (ja) | 多層フレキシブル配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090116 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090324 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |