JP4345937B2

JP4345937B2 - 画像拡大処理回路

Info

Publication number: JP4345937B2
Application number: JP31964198A
Authority: JP
Inventors: 徹相田; 英幸大森
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-11-10
Filing date: 1998-11-10
Publication date: 2009-10-14
Anticipated expiration: 2018-11-10
Also published as: EP1134722A1; CA2351206C; AU754190B2; EP1134722A4; WO2000028519A1; TW444504B; RU2222056C2; CN1324478A; JP2000148128A; AU6369599A; CN1161742C; KR100629886B1; US6970204B1; KR20010080403A; CA2351206A1

Description

【０００１】
【発明の属する技術分野】
本発明は、アスペクト比４：３のノーマル画面をアスペクト比１６：９のワイド画面の表示パネル（例えばＰＤＰ（プラズマディスプレイパネル））で拡大して表示する場合などに用いられるもので、表示画像を水平方向に拡大して表示するために、標本化されて入力した画像デ−タを水平方向に伸長処理する画像拡大処理回路に関するものである。
【０００２】
【従来の技術】
近年、アスペクト比１６：９のワイドテレビジョン装置やＰＤＰを用いた映像表示装置が増加している。アスペクト比４：３の映像ソースをアスペクト比１６：９の映像表示装置で全面表示（フルモード表示）するためには、元々の映像ソースを水平方向に引き伸ばすための画像拡大処理回路を設けなければならない。従来の画像拡大処理回路は、入力画像デ−タを水平方向に一定の倍率で伸長処理するか、又は水平方向の両端にいくほど倍率が大きくなるように入力画像デ−タを伸長処理していた。
【０００３】
【発明が解決しようとする課題】
しかしながら、入力画像デ−タを水平方向に一定の倍率で伸長処理していた従来例では、元々の映像を一定の倍率で水平方向に拡大表示するだけなので、表示画像をｎ等分した各領域について任意の倍率で水平方向に拡大表示することができず、様々な映像効果を発揮することができないという問題点があった。また、水平方向の両端にいくほど倍率が大きくなるように入力画像デ−タを伸長処理していた従来例では、表示画像をｎ等分した各領域を水平方向の両端にいくほど倍率が大きくなるように拡大表示していただけなので、表示画像をｎ等分した各領域について任意の倍率で水平方向に拡大表示することができず、様々な映像効果を発揮することができないという問題点があった。
【０００４】
本発明は、上述の問題点に鑑みなされたもので、表示画像をｎ等分した各領域について任意の倍率で水平方向に拡大表示することができ、様々な映像効果を発揮することができる画像拡大処理回路を提供することを目的とする。例えば、表示画像をｎ等分した各領域の倍率が両端にいくほど大きくなるようにしてパノラマ写真のような映像を表示したり、表示画像をｎ等分した各領域の倍率が両端にいくほど小さくなるようにして魚眼レンズを通したような映像を表示したりするなど、様々な映像効果を発揮することができるようにすることを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、表示画像を水平方向に拡大して表示するために、標本化されて入力した画像デ−タを水平方向に伸長処理する画像拡大処理回路において、前記入力画像デ−タを記憶する画像メモリと、複数の拡大率に対応したフィルタ係数を予め記憶した係数記憶部と、表示画面をｎ等分（ｎは２以上の整数）するために設定された領域幅ｗと、設定された前記ｎ個の各領域に対応する拡大率パラメータｍからなる拡大率データに基づいて、前記画像メモリから対応した画像デ−タを読み出すためのイネーブル信号を出力するとともに、前記係数記憶部から対応したフィルタ係数を読み出すための係数選択アドレスを出力するノンリニア拡大率制御部と、前記係数記憶部から読み出されたフィルタ係数に基づいて前記画像メモリから読み出された画像デ−タをフィルタリングし、水平方向に非線形拡大処理された画像デ−タを出力するフィルタとを具備してなり、前記ノンリニア拡大率制御部は、設定された領域幅ｗに基づいて、ｎ個の領域を順次選択するための領域選択信号を生成する領域選択信号生成部と、この領域選択信号生成部で生成した領域選択信号に基づいて対応する領域に設定された拡大率パラメータｍ（２ ⁿ ／ｍが拡大率を表し、ｍは２ ⁿ 以下の正の整数、ｎは２以上の整数）を選択して出力する第１セレクタと、この第１セレクタで選択された拡大率パラメータｍを一方の入力値とするｎビットの加算器と、前記ｎ個の領域のうちの選択開始領域に設定された拡大率パラメータｍの入力に基づき係数選択アドレスの始点を演算するアドレスオフセット演算器と、初期化信号の有無に基づいて前記アドレスオフセット演算器の演算値と前記加算器の和デ−タとを選択して出力する第２セレクタと、この第２セレクタの出力値を１標本化周期分遅延させ、係数選択アドレスとして出力するとともに前記加算器の他方の入力値とする第１遅延器と、前記加算器の桁上げ信号と前記初期化信号の論理和信号を出力する論理和回路と、この論理和回路の出力信号を１標本化周期分遅延させ画像メモリのイネーブル信号として出力する第２遅延器とからなり、
前記領域選択信号生成部は、初期化信号を計数値１としてロードするロード端子Ｌ１を有し、ドットクロックを計数するドットカウンタと、このドットカウンタの計数値と設定領域幅ｗを１又は２倍した値とを比較して一致を検出し、この検出信号を計数値１として前記ドットカウンタのロード端子Ｌ１へ出力する一致検出回路と、前記初期化信号でリセットされ、前記一致検出回路の検出信号をイネーブル信号として前記ドットクロックを計数し、計数値を領域選択信号として出力するアップ／ダウンカウンタと、このアップ／ダウンカウンタの計数値Ｋが０になったときにはＨレベル信号を出力して前記アップ／ダウンカウンタをアップカウントモードに制御し、前記アップ／ダウンカウンタの計数値Ｋが表示画面の中央部の領域に対応する値に変化した後の前記一致検出回路の検出信号に基づいて前記アップ／ダウンカウンタをダウンカウントモードに制御するアップ／ダウン制御部と、初期状態では設定領域幅ｗを比較値として前記一致検出回路へ出力し、前記アップ／ダウンカウンタの計数値Ｋが表示画面の中央部の領域に対応する値に変化したときに設定領域幅ｗを２倍した値を比較値として前記一致検出回路へ出力する領域幅制御部とからなることを特徴とする。
【０００６】
ノンリニア拡大率制御部が設定領域幅ｗと設定拡大率に基づいてイネーブル信号及び係数選択アドレスを出力することによって、画像メモリから対応した画像デ−タが読み出されるとともに係数記憶部から対応したフィルタ係数が読み出される。そして、フィルタがフィルタ係数に基づいて画像デ−タをフィルタリングし、水平方向に非線形拡大処理された画像デ−タを出力する。このとき、係数記憶部から読み出されたフィルタ係数は、表示画面を領域幅ｗでｎ等分する各領域に設定された拡大率に対応しているので、ｎ個の各領域について任意の倍率で水平方向に拡大表示することができ、様々な映像効果を発揮することができる。例えば、パノラマ写真のような映像を表示したり、魚眼レンズを通したような映像を表示することができる。また、拡大率パラメータを変化させることで、様々な映像効果を持たせることができる。
【０００７】
表示画面を領域幅ｗでｎ等分する各領域の拡大率の変更を容易にするために、係数記憶部を、複数の拡大率に対応したフィルタ係数を予め記憶した係数ＲＯＭ（リード・オンリ・メモリ）と、転送開始信号に基づいて係数ＲＯＭからフィルタ係数を読み出すとともに、係数書込アドレス及びＲ／Ｗ（リード／ライト）選択信号を出力するメモリ制御部と、メモリ制御部から出力するＲ／Ｗ選択信号に基づいて、ノンリニア拡大率制御部から出力する係数選択アドレスとメモリ制御部から出力する係数書込アドレスの一方を選択して出力するセレクタと、メモリ制御部から出力するＲ／Ｗ選択信号がＷ選択信号のときにはセレクタから出力する係数書込アドレスに基づいて係数ＲＯＭから読み出されたフィルタ係数を記憶し、メモリ制御部から出力するＲ／Ｗ選択信号がＲ選択信号のときにはセレクタから出力する係数選択アドレスに基づいてフィルタ係数が読み出される係数ＲＡＭ（ランダム・アクセス・メモリ）とで構成する。
【００１０】
係数記憶部が必要とするメモリ容量を少なくするとともに、ノンリニア拡大率制御部のセレクタの構成を簡単にするために、ｎ個の領域に設定された拡大率パラメータｍを、表示画面の中央部に対して左右対称な値とする。
【００１１】
左右端にいくほど拡大率が大きくなってパノラマ写真のような映像を映し出すことができるようにするために、ｎ個の領域に設定された拡大率パラメータｍを、表示画面の中央部に対して左右対称な値とするとともに、表示画面の中央部から左右に向かうにつれて順次小さな値とする。
【００１２】
左右端にいくほど拡大率が小さくなって魚眼レンズを通したような映像を映し出すことができるようにするために、ｎ個の領域に設定された拡大率パラメータｍを、表示画面の中央部に対して左右対称な値とするとともに、表示画面の中央部から左右に向かうにつれて順次大きな値とする。
【００１３】
【発明の実施の形態】
以下、本発明による画像拡大処理回路の一実施形態例を図１以下を用いて説明する。説明の便宜上、入力画像デ−タを８ビットとし、アスペクト比１６：９の表示画面を設定された領域幅ｗで１６等分（ｎ＝１６の場合）し、各領域に任意に設定された拡大率パラメータｍを、図４に示すように、表示画面の左端の領域０から中央部の領域７までをｍ０からｍ７までとし、中央部の領域８から右端の領域１５までをｍ７からｍ０までとし、表示画面の中央部に対して左右対称な値とする。拡大率パラメータｍは拡大率に対応した値で、２５６／ｍが拡大率に相当する。すなわち、拡大率パラメータｍ０〜ｍ７は拡大率デ−タに対応する。
【００１４】
図１において、１０は標本化周波数Ｆｓで標本化された画像デ−タを入力する入力端子、１２は入力画像デ−タを記憶する画像メモリの一例としてのフレームメモリである。このフレームメモリ１２はＦＩＦＯ（first-in first-out）動作可能、すなわち先入れ先出し動作可能な記憶素子で構成されている。１４は前記フレームメモリ１２から読み出した画像デ−タをフィルタリングしてノンリニア拡大された画像デ−タを出力端子１６へ出力するフィルタ、１８は複数の拡大率に対応したフィルタ係数を予め記憶した係数記憶部、２０はノンリニア拡大率制御部である。
【００１５】
前記係数記憶部１８は係数ＲＯＭ２２、メモリ制御部２４、セレクタ２６及び係数ＲＡＭ２８で構成されている。前記係数ＲＯＭ２２には複数の拡大率に対応したフィルタ係数が予め記憶されている。前記メモリ制御部２４は、転送開始信号（例えば、電源オンに応じて発生する信号、又はフィルタリング特性を変更するときに発生する信号）に基づいて予め決められた係数書込アドレスＡＤ１、ＲＯＭアドレスＡＤ２及びＲ／Ｗ選択信号を出力する。前記セレクタ２６は、Ｒ／Ｗ選択信号がＷ選択信号のときには前記メモリ制御部２４から出力する係数書込アドレスＡＤ１を選択して出力し、Ｒ／Ｗ選択信号がＲ選択信号のときには前記ノンリニア拡大率制御部２０から出力する係数選択アドレスＡＤ３（後述する）を選択して出力する。前記係数ＲＡＭ２８は、Ｒ／Ｗ選択信号がＷ選択信号のときには、前記セレクタ２６で選択された係数書込アドレスＡＤ１に基づいて前記係数ＲＯＭ２２から読み出されたフィルタ係数を書き込み、Ｒ／Ｗ選択信号がＲ選択信号のときには、前記セレクタ２６で選択された係数選択アドレスＡＤ３に基づいて対応したフィルタ係数を読み出す。
【００１６】
前記ノンリニア拡大率制御部２０は、図２に示すように、領域選択信号生成部３０、第１セレクタ３２、ｎビットの加算器３４、アドレスオフセット演算器３６、第２セレクタ３８、第１遅延器４０、論理和回路４２及び第２遅延器４４で構成されている。
【００１７】
前記領域選択信号生成部３０は、設定された領域幅ｗに基づいて１６個の領域を順次選択するための領域選択信号を生成し、前記第１セレクタ３２は前記領域選択信号生成部３０で生成した領域選択信号に基づいて領域０〜７、８〜１５に設定された拡大率パラメータｍ０〜ｍ７、ｍ７〜ｍ０を選択して出力する。
前記領域選択信号生成部３０は、具体的には、図３に示すように、ドットカウンタ４６、一致検出回路４８、アップ／ダウンカウンタ５０、アップ／ダウン制御部５２及び領域幅制御部５４で構成されている。
【００１８】
前記ドットカウンタ４６は初期化信号を計数値１としてロードするロード端子Ｌ１を有し、ＣＫ端子に入力するドットクロックを計数する。前記一致検出回路４８は前記ドットカウンタ４６の計数値と前記領域幅制御部５４から出力する比較値（設定領域幅ｗを１又は２倍した値）とを比較して一致を検出する。前記アップ／ダウンカウンタ５０は、初期化信号でリセットされ前記一致検出回路４８の検出信号をイネーブル信号としてドットクロックを計数し、計数値Ｋを領域選択信号として出力する。前記アップ／ダウン制御部５２は、前記アップ／ダウンカウンタ５０の計数値Ｋが０になったときにはＨレベル信号を出力して前記アップ／ダウンカウンタ５０をアップカウントモードに制御し、前記アップ／ダウンカウンタ５０の計数値Ｋが表示画面の領域６に対応する値から領域７に対応する値に変化した後の前記一致検出回路４８の検出信号に基づいて出力をＬレベル信号に変化させ前記アップ／ダウンカウンタ５０をダウンカウントモードに制御する。前記領域幅制御部５４は、初期状態では設定領域幅ｗを比較値として前記一致検出回路４８へ出力し、前記アップ／ダウンカウンタ５０の計数値Ｋが表示画面の領域６に対応する値から領域７に対応する値に変化したときに設定領域幅ｗを２倍した値を比較値として前記一致検出回路４８へ出力し、前記アップ／ダウン制御部５２の出力がＨレベルからＬレベルに変化したときに初期状態に戻る。
【００１９】
前記加算器３４は、前記第１セレクタ３２で選択された拡大率パラメータｍ（ｍ０〜ｍ７のうちの１つ）を一方の入力Ｂとし前記第１遅延器４０から出力する係数選択アドレスＡＤ３を他方の入力Ａとして加算し、前記アドレスオフセット演算器３６は１６個の領域のうちの選択開始の領域０に設定された拡大率パラメータｍ０の入力に基づき係数選択アドレスＡＤ３の始点を演算する。前記第２セレクタ３８は初期化信号によって前記アドレスオフセット演算器３６の演算値を選択して出力し、初期化信号がなくなった後には前記加算器３４の和出力Ｓを選択して出力する。前記第１遅延器４０は前記第２セレクタ３８の出力値を１標本化周期分遅延させ、係数選択アドレスＡＤ３として前記セレクタ２６へ出力するとともに前記加算器３４の他方の入力Ａとして出力する。前記論理和回路４２は前記加算器３４の桁上げ信号ＣＯと初期化信号の論理和信号を出力し、前記第２遅延器４４は前記論理和回路４２の出力信号を１標本化周期分遅延させ、イネーブル信号として前記フレームメモリ１２及びフィルタ１４に出力する。
【００２０】
前記アドレスオフセット演算器３６の演算は、拡大パラメータｍ０の下位ビット側から上位ビット側に向けて各ビットを参照し、最初に「１」がでるまで各ビットの「０」を「１」に変えるとともに、最初にでた「１」を「０」に変え、さらにその他の残りのビットを全て「０」にする演算に相当する。例えば、ｍ０＝１４８（拡大率＝２５６／１４８≒１．７３）を８ビット表示すると「１００１０１００」となるので、この各ビットに対して上述のビット変換による演算をすると、「００００００１１」（＝１６進数表示で０３ｈ）となり、領域０の係数選択アドレスＡＤ３に相当する。
【００２１】
前記フィルタ１４は、前記フレームメモリ１２から読み出した画像デ−タを順次１標本化周期Ｔ（Ｔ＝１／Ｆｓ）分遅延させて出力する複数の遅延器Ｄ１〜Ｄｐ（ｐは２以上の整数で、図示を省略する。）と、前記フレームメモリ１２から読み出した画像デ−タに前記係数ＲＡＭ２８から読み出した対応するフィルタ係数を掛けて出力する乗算器Ａ０（図示省略）と、複数の遅延器Ｄ１〜Ｄｐのそれぞれから出力する画像デ−タに前記係数ＲＡＭ２８から読み出した対応するフィルタ係数を掛けて出力する乗算器Ａ１〜Ａｐ（図示省略）と、乗算器Ａ０〜Ａｐの出力を加算し出力画像デ−タとして出力端子１６へ出力するする加算器（図示省略）とで構成されている。
【００２２】
つぎに、図１〜図３の作用を図４〜図５を併用して説明する。
Ａ：まず図３、図４を用いて、図２の領域選択信号生成部３０から領域選択信号が出力する作用について説明する。
（イ）図３において、ドットカウンタ４６は初期化信号に基づいて計数値１をロードしてドットクロックを計数する。一致検出回路４８はドットカウンタ４６の計数値を領域幅制御部５４から出力する比較値（初期状態では設定された領域幅ｗ）と比較し、一致したときに検出信号を出力する。この設定領域幅ｗは、１水平ラインの有効水平ドット数（例えば１９２０）を分割領域数１６で割った値（例えば１２０）である。
【００２３】
（ロ）アップ／ダウンカウンタ５０は、初期化信号でリセットされ一致検出回路４８の検出信号をイネーブル信号としてドットクロックを計数し、計数値を領域選択信号として出力する。アップ／ダウン制御部５２は、アップ／ダウンカウンタ５０の計数値Ｋが０のとき（初期状態）に出力をＬレベル信号からＨレベル信号に変化してアップ／ダウンカウンタ５０をアップカウントモードに制御し、アップ／ダウンカウンタ５０の計数値Ｋが６（領域６に対応）から７（領域７に対応）に変化した後の最初の一致検出回路４８の検出信号に基づいて出力をＨレベル信号からＬレベル信号に変化してアップ／ダウンカウンタ５０をダウンカウントモードに制御する。領域幅制御部５４は、初期状態では設定領域幅ｗを比較値として一致検出回路４８へ出力し、アップ／ダウンカウンタ５０の計数値Ｋが６から７に変化したときに設定領域幅ｗを２倍した値を比較値として一致検出回路４８へ出力し、アップ／ダウン制御部５２の出力がＨレベルからＬレベルに変化したときに初期状態に戻る。
【００２４】
（ハ）したがって、ドットカウンタ４６の計数値が設定領域幅ｗ（例えば１２０）に達するまではアップ／ダウンカウンタ５０の計数値０（Ｋ＝０）が領域選択信号として出力し、ドットカウンタ４６の計数値が設定領域幅ｗに達する毎に一致検出回路４８から検出信号が出力してアップ／ダウンカウンタ５０の計数値が＋１するので、表示画面の領域０から領域７までについては、アップ／ダウンカウンタ５０の計数値Ｋは０から７まで変化する。そして、アップ／ダウンカウンタ５０の計数値Ｋが６から７に変化したときに一致検出回路４８への比較値が設定領域幅ｗの２倍に変化し、アップ／ダウンカウンタ５０の計数値Ｋが６から７に変化した後の最初の一致検出回路４８の検出信号（出力するタイミングはＫが７から８に変化するときである。）でアップ／ダウンカウンタ５０がダウンカウントモードに変化するとともに、一致検出回路４８への比較値が初期状態の設定領域幅ｗに戻るので、表示画面の領域８から領域１５までについては、アップ／ダウンカウンタ５０の計数値Ｋが７から０まで変化する。
【００２５】
Ｂ：つぎに図２及び図５を用いて図１のノンリニア拡大率制御部２０から係数選択アドレスＡＤ３及びイネーブル信号が出力する作用について説明する。
（イ）図２において、第１セレクタ３２は、領域選択信号生成部３０で生成した領域選択信号に基づいて、１６個の領域０〜７、８〜１５に設定された拡大率パラメータｍ０〜ｍ７、ｍ７〜ｍ０を選択して出力する。パノラマ写真のような映像を映し出すときには、図５に示すように、表示画面の中央部の領域７、８のｍ７を最も大きな値（例えば２３７、拡大率＝２５６／２３７≒１．０８）とし、中央部に対して左右対称な値とするとともに左右に向かうにつれて順次小さな値（例えばｍ０＝１４８（拡大率＝２５６／１４８≒１．７３））とする。
【００２６】
（ロ）アドレスオフセット演算器３６は、拡大パラメータｍ０の下位ビット側から上位ビット側に向けて各ビットを参照し、最初に「１」がでるまで各ビットの「０」を「１」に変えるとともに、最初にでた「１」を「０」に変え、さらにその他の残りのビットを全て「０」にする演算に相当する。このため、ｍ０＝１４８（拡大率＝２５６／１４８≒１．７３）のときには、８ビット表示が「１００１０１００」となるので、この各ビットに対して上述のビット変換による演算をして「００００００１１」（＝１６進数表示で０３ｈ）を出力する。
【００２７】
（ハ）第２セレクタ３８は初期化信号によってアドレスオフセット演算器３６の演算値０３ｈを選択して出力し、この演算値０３ｈが第１遅延器４０で１ドットクロック分（１標本化周期分）遅延して加算器３４のＡ入力となリ、第１セレクタ３２で選択した９４ｈ（ｍ０＝１４８の１６進数表示）が加算器３４のＢ入力となるので、加算器３４は９７ｈを和出力Ｓとして出力する。そして、初期化信号がなくなる（例えばＨレベルからＬレベルに変化する）と、第２セレクタ３８は加算器３４の和出力Ｓの９７ｈを選択して出力する。この９７ｈ（和出力Ｓ）は、初期化信号がなくなった後の２番目のドットクロックのタイミングで係数選択アドレスＡＤ３として出力するとともに加算器３４のＡ入力となるので、３番目のドットクロックのタイミングではＡＢｈ（９７ｈ＋９４ｈ）が係数選択アドレスＡＤ３として出力するとともに加算器３４のＡ入力となる。同様にして４番目のドットクロックのタイミングでは３Ｆｈ（ＡＢｈ＋９４ｈ）が係数選択アドレスＡＤ３として出力するとともに加算器３４のＡ入力となる。この４番目のドットクロックのタイミングでは加算器３４のＣＯ端子にＨレベル信号が現われ、第２遅延器４４で１ドットクロック遅延しイネーブル信号として出力する。
【００２８】
（ニ）したがって、第１セレクタ３２が領域０に設定された拡大率パラメータｍ０を選択して出力しているときには、第２セレクタ３８から第１遅延器４０を介して出力する係数選択アドレスＡＤ３は、ドットクロック毎に０３ｈ、９７ｈ、ＡＢｈ、３Ｆｈ、…と変化し、係数記憶部１８のセレクタ２６を介して係数ＲＡＭ２８に読出アドレスとして入力する。同時に加算器３４のＣＯ端子にＨレベル信号が現われる毎に、１ドットクロック遅延したタイミングでイネーブル信号がフレームメモリ１２及びフィルタ１４に入力する。
同様にして、第１セレクタ３２が領域１〜７に設定された拡大率パラメータｍ１〜ｍ７を選択して出力しているときには、各拡大率パラメータについて、ドットクロック毎に変化する対応した係数選択アドレスＡＤ３が係数ＲＡＭ２８に読出アドレスとして入力し、加算器３４のＣＯ端子にＨレベル信号が現われる毎に、１ドットクロック遅延したタイミングでイネーブル信号がフレームメモリ１２及びフィルタ１４に入力する。
また、第１セレクタ３２が領域８〜１５に設定された拡大率パラメータｍ７〜ｍ０を選択して出力しているときも同様である。
【００２９】
Ｃ：つぎに、図５を用いて図１のフレームメモリ１２及びフィルタ１４の作用及び表示映像について説明する。
（イ）フレームメモリ１２は、標本化周波数Ｆｓで標本化されて入力端子１０に入力した画像デ−タを１フレーム分記憶する。そして、このフレームメモリ１２から画像デ−タを読み出すときには、ノンリニア拡大率制御部２０から出力するイネーブル信号によって画像デ−タを更新するか保持するかが決まり、読み出された画像デ−タはフィルタ１４に入力する。すなわち、ノンリニア拡大率制御部２０から出力するイネーブル信号がＨレベルのときには、１ドットクロック毎に新たな１画素分の画像デ−タが読み出されてフィルタ１４に入力し、ノンリニア拡大率制御部２０から出力するイネーブル信号がＬレベルのときには、直前に読み出された１画素分の画像デ−タが保持されてフィルタ１４に入力する。
【００３０】
（ロ）ノンリニア拡大率制御部２０から出力する係数選択アドレスＡＤ３によって、係数記憶部１８の係数ＲＡＭ２８から対応したフィルタ係数が読み出されフィルタ１４内の乗算器Ａ０〜Ａｐに入力する。
また、ノンリニア拡大率制御部２０から出力するイネーブル信号は、タイミング制御用（例えばタイミング一致用）の信号としてフィルタ１４内の遅延器Ｄ１〜ＤｐのＥＮ端子に入力する。
【００３１】
（ハ）したがって、フィルタ１４は、係数記憶部１８の係数ＲＡＭ２８から読み出されたフィルタ係数によって、フレームメモリ１２から読み出された画像デ−タをフィルタリングし、ノンリニア拡大された画像デ−タを出力端子１６に出力する。
例えば、ノンリニア拡大率制御部２０から出力する係数選択アドレスＡＤ３が領域０（拡大率パラメータｍ０）に対応しているとき（０３ｈ、９７ｈ、ＡＢｈ、３Ｆｈ、…）には、各アドレス毎に対応したフィルタ係数がフィルタ１４内の複数の乗算器Ａ０〜Ａｐに入力して対応した画像デ−タとの掛け算が行われ、ついで加算器で加算され出力端子１６に出力する。
同様にして、ノンリニア拡大率制御部２０から出力する係数選択アドレスＡＤ３が領域１（拡大率パラメータｍ１）に対応しているときには、各アドレス毎に対応したフィルタ係数がフィルタ１４内の複数の乗算器Ａ０〜Ａｐに入力して対応した画像デ−タとの掛け算が行われ、ついで加算器で加算され出力端子１６に出力する。ノンリニア拡大率制御部２０から出力する係数選択アドレスＡＤ３が領域２〜７（拡大率パラメータｍ１〜ｍ７）又は領域８〜１５（拡大率パラメータｍ７〜ｍ０）に対応しているときも同様である。
【００３２】
（ニ）出力端子１６に出力した画像デ−タがＰＤＰのような表示パネルに供給されると、この表示パネルはパノラマ写真のような映像を映し出す。
すなわち、図４に示すようなアスペクト比が１６：９のワイド画面を領域幅ｗで１６等分し、図５に示すように、表示画面の中央部の領域７、８の拡大率パラメータｍの値を相等しく、かつ最も大きな値（ｍ７＝２３７、拡大率は最も小さい（拡大率＝２５６／２３７≒１．０８））とし、中央部に対して左右対称な値とするとともに左右に向かうにつれて順次小さな値とし、左端と右端の領域０、１５のの拡大率パラメータｍの値を相等しく、かつ最も小さな値（ｍ０＝１４８、拡大率は最も大きい（拡大率＝２５６／１４８≒１．７３））とすると、ワイド画面の表示パネルでパノラマ写真のような映像をフルモードで映し出すことができる。
【００３３】
前記実施形態例では、表示画面を領域幅ｗで１６等分し、拡大率パラメータｍを表示画面の中央部に対して左右対称な値とするとともに、中央部から左右に向かうにつれて順次小さな値として、係数記憶部が必要とするメモリ容量を少なくするとともに、ノンリニア拡大率制御部のセレクタの構成を簡単にし、さらに表示パネルでパノラマ写真のような映像を映し出すことができるようにしたが、本発明はこれに限るものでなく、表示画面を領域幅ｗでｎ等分しｎ個の各領域の拡大率パラメータを任意な値として、様々な効果の映像を映し出すような場合について利用することができる。
例えば、表示画面を領域幅ｗで１６等分し、図６に示すように、拡大率パラメータｍを表示画面の中央部に対して左右対称な値とするとともに、中央部から左右に向かうにつれて順次大きな値としてた場合についても利用することができる。すなわち、表示画面の中央部の領域７、８の拡大率パラメータｍの値を相等しく、かつ最も小さな値（ｍ７＝１５２、拡大率は最も大きい（拡大率＝２５６／１５２≒１．６８））とし、中央部に対して左右対称な値とするとともに左右に向かうにつれて順次小さな値とし、左端と右端の領域０、１５のの拡大率パラメータｍの値を相等しく、かつ最も大きな値（ｍ０＝２３５、拡大率は最も小さい（拡大率＝２５６／２５３≒１．０９））とすると、表示パネルで魚眼レンズを通したような映像をフルモードで映し出すことができる。
【００３４】
前記実施形態例では、領域選択信号生成部の構成を簡単にするために、領域選択信号生成部をドットカウンタ、一致検出回路、アップ／ダウンカウンタ、アップ／ダウン制御部及び領域幅制御部で構成したが、本発明はこれに限るものでなく、設定された領域幅ｗに基づいてｎ個の領域を順次選択するための領域選択信号を生成するものであればよい。
【００３５】
前記実施形態例では、ノンリニア拡大率制御部の構成を簡単にするために、ノンリニア拡大率制御部を領域選択信号生成部、第１セレクタ、ｎビットの加算器、アドレスオフセット演算器、第２セレクタ、第１遅延器、論理和回路及び第２遅延器で構成したが、本発明はこれに限るものでなく、表示画面をｎ等分するために設定された領域幅ｗとｎ個の各領域に設定された拡大率に基づいて画像メモリから対応した画像デ−タを読み出すためのイネーブル信号を出力するとともに、係数記憶部から対応したフィルタ係数を読み出すための係数選択アドレスを出力するものであればよい。
【００３６】
前記実施形態例では、表示画面を領域幅ｗでｎ等分する各領域の拡大率の変更を容易にすることができるようにするために、係数記憶部を、係数ＲＯＭ、メモリ制御部、セレクタ及び係数ＲＡＭで構成したが、本発明はこれに限るものでなく、複数の拡大率に対応したフィルタ係数を予め記憶したものであればよい。
【００３７】
【発明の効果】
本発明による画像拡大処理回路は、画像メモリ、係数記憶部、ノンリニア拡大率制御部及びフィルタを具備し、ノンリニア拡大率制御部から出力するイネーブル信号、係数選択アドレスに基づいて画像メモリから対応した画像デ−タを読み出すとともに係数記憶部から対応したフィルタ係数を読み出し、フィルタによるフィルタ係数に基づく画像デ−タのフィルタリングにより、水平方向に非線形拡大処理された画像デ−タを出力するように構成した。このとき、係数記憶部から読み出されたフィルタ係数は、表示画面を領域幅ｗでｎ等分する各領域に設定された拡大率に対応しているので、表示画面をｎ等分する各領域について任意の倍率で水平方向に拡大表示することができ、様々な映像効果を発揮することができる。例えば、パノラマ写真のような映像を表示したり、魚眼レンズを通したような映像を表示することができる。
【００３８】
係数記憶部を、係数ＲＯＭ、メモリ制御部、セレクタ及び係数ＲＡＭで構成した場合には、表示画面を領域幅ｗでｎ等分する各領域の拡大率の変更を容易にすることができる。
【００３９】
ノンリニア拡大率制御部を、領域選択信号生成部、第１セレクタ、ｎビットの加算器、アドレスオフセット演算器、第２セレクタ、第１遅延器、論理和回路及び第２遅延器で構成した場合には、ノンリニア拡大率制御部の構成を簡単にすることができる。
【００４０】
領域選択信号生成部を、ドットカウンタ、一致検出回路、アップ／ダウンカウンタ、アップ／ダウン制御部及び領域幅制御部で構成した場合には、領域選択信号生成部の構成を簡単にすることができる。
【００４１】
ｎ個の領域に設定された拡大率パラメータｍを表示画面の中央部に対して左右対称な値とした場合には、係数記憶部が必要とするメモリ容量を少なくするとともに、ノンリニア拡大率制御部のセレクタの構成を簡単にすることができる。
【００４２】
ｎ個の領域に設定された拡大率パラメータｍを表示画面の中央部に対して左右対称な値とするとともに、表示画面の中央部から左右に向かうにつれて順次小さな値とした場合には、端にいくほど拡大率が大きくなってパノラマ写真のような映像を映し出すことができる。
【００４３】
ｎ個の領域に設定された拡大率パラメータｍを表示画面の中央部に対して左右対称な値とするとともに、表示画面の中央部から左右に向かうにつれて順次大きな値とした場合には、端にいくほど拡大率が小さくなって魚眼レンズを通したような映像を映し出すことができる。
【図面の簡単な説明】
【図１】本発明による画像拡大処理回路の一実施形態例を示すブロック図である。
【図２】図１中のノンリニア拡大率制御部２０の具体例を示すブロック図である。
【図３】図２中の領域選択信号生成部３０の具体例を示すブロック図である。
【図４】アスペクト比１６：９の表示画面を設定領域幅ｗで１６等分し、中央部の領域７、８の拡大率パラメータｍの値を同一のｍ７に設定し、その他の領域０〜６、１５〜９の拡大率パラメータｍの値を中央部に対して左右対称な値ｍ０〜ｍ６に設定した場合を示す説明図である。
【図５】図４において、パノラマ写真のような映像を表示するために、表示画面の中央部の領域７、８の拡大率パラメータｍの値を最も大きな値（拡大率（＝２５６／ｍ）では最も小さな値に対応する）とし、中央部から左右に向かうにつれて順次小さな値とし、左右端の領域０、１５の拡大率パラメータｍの値を最も小さな値（拡大率（＝２５６／ｍ）では最も大きな値に対応する）とした場合の、領域と拡大率の関係を示す図である。
【図６】図４において、魚眼レンズを通したような映像を表示するために、表示画面の中央部の領域７、８の拡大率パラメータｍの値を最も小さな値（拡大率（＝２５６／ｍ）では最も大きな値に対応する）とし、中央部から左右に向かうにつれて順次大きな値とし、左右端の領域０、１５の拡大率パラメータｍの値を最も大きな値（拡大率（＝２５６／ｍ）では最も小さな値に対応する）とした場合の、領域と拡大率の関係を示す図である。
【符号の説明】
１０…画像データの入力端子、１２…フレームメモリ（画像メモリの一例）、１４…フィルタ、１６…画像デ−タの出力端子、１８…係数記憶部、２０…ノンリニア拡大率制御部、２２…係数ＲＯＭ、２４…メモリ制御部、２６…セレクタ、２８…係数ＲＡＭ、３０…領域選択信号生成部、３２…第１セレクタ、３４…ＣＯ（桁上げ信号）出力付きの８ビットの加算器、３６…アドレスオフセット演算器、３８…第２セレクタ、４０…第１遅延器、４２…論理和回路、４４…第２遅延器、４６…ドットカウンタ、４８…一致検出回路、５０…アップ／ダウンカウンタ、５２…アップ／ダウン制御部、５４…領域幅制御部、ＡＤ１…係数書込アドレス、ＡＤ２…ＲＯＭアドレス、ＡＤ３…係数選択アドレス、ｍ０〜ｍ７…拡大率パラメータ、Ｒ／Ｗ選択信号…リード／ライト選択信号、ｗ…表示画面をｎ等分するために設定された領域幅。

Claims

表示画像を水平方向に拡大して表示するために、標本化されて入力した画像デ−タを水平方向に伸長処理する画像拡大処理回路において、前記入力画像デ−タを記憶する画像メモリと、複数の拡大率に対応したフィルタ係数を予め記憶した係数記憶部と、表示画面をｎ等分（ｎは２以上の整数）するために設定された領域幅ｗと、設定された前記ｎ個の各領域に対応する拡大率パラメータｍからなる拡大率データに基づいて、前記画像メモリから対応した画像デ−タを読み出すためのイネーブル信号を出力するとともに、前記係数記憶部から対応したフィルタ係数を読み出すための係数選択アドレスを出力するノンリニア拡大率制御部と、前記係数記憶部から読み出されたフィルタ係数に基づいて前記画像メモリから読み出された画像デ−タをフィルタリングし、水平方向に非線形拡大処理された画像デ−タを出力するフィルタとを具備してなり、
前記ノンリニア拡大率制御部は、設定された領域幅ｗに基づいて、ｎ個の領域を順次選択するための領域選択信号を生成する領域選択信号生成部と、この領域選択信号生成部で生成した領域選択信号に基づいて対応する領域に設定された拡大率パラメータｍ（２ ⁿ ／ｍが拡大率を表し、ｍは２ ⁿ 以下の正の整数、ｎは２以上の整数）を選択して出力する第１セレクタと、この第１セレクタで選択された拡大率パラメータｍを一方の入力値とするｎビットの加算器と、前記ｎ個の領域のうちの選択開始領域に設定された拡大率パラメータｍの入力に基づき係数選択アドレスの始点を演算するアドレスオフセット演算器と、初期化信号の有無に基づいて前記アドレスオフセット演算器の演算値と前記加算器の和デ−タとを選択して出力する第２セレクタと、この第２セレクタの出力値を１標本化周期分遅延させ、係数選択アドレスとして出力するとともに前記加算器の他方の入力値とする第１遅延器と、前記加算器の桁上げ信号と前記初期化信号の論理和信号を出力する論理和回路と、この論理和回路の出力信号を１標本化周期分遅延させ画像メモリのイネーブル信号として出力する第２遅延器とからなり、
前記領域選択信号生成部は、初期化信号を計数値１としてロードするロード端子Ｌ１を有し、ドットクロックを計数するドットカウンタと、このドットカウンタの計数値と設定領域幅ｗを１又は２倍した値とを比較して一致を検出し、この検出信号を計数値１として前記ドットカウンタのロード端子Ｌ１へ出力する一致検出回路と、前記初期化信号でリセットされ、前記一致検出回路の検出信号をイネーブル信号として前記ドットクロックを計数し、計数値を領域選択信号として出力するアップ／ダウンカウンタと、このアップ／ダウンカウンタの計数値Ｋが０になったときにはＨレベル信号を出力して前記アップ／ダウンカウンタをアップカウントモードに制御し、前記アップ／ダウンカウンタの計数値Ｋが表示画面の中央部の領域に対応する値に変化した後の前記一致検出回路の検出信号に基づいて前記アップ／ダウンカウンタをダウンカウントモードに制御するアップ／ダウン制御部と、初期状態では設定領域幅ｗを比較値として前記一致検出回路へ出力し、前記アップ／ダウンカウンタの計数値Ｋが表示画面の中央部の領域に対応する値に変化したときに設定領域幅ｗを２倍した値を比較値として前記一致検出回路へ出力する領域幅制御部とからなることを特徴とする画像拡大処理回路。
係数記憶部は、複数の拡大率に対応したフィルタ係数を予め記憶した係数ＲＯＭ（リード・オンリ・メモリ）と、転送開始信号に基づいて前記係数ＲＯＭからフィルタ係数を読み出すとともに、係数書込アドレス及びＲ／Ｗ（リード／ライト）選択信号を出力するメモリ制御部と、前記メモリ制御部から出力するＲ／Ｗ選択信号に基づいて、ノンリニア拡大率制御部から出力する係数選択アドレスと前記メモリ制御部から出力する係数書込アドレスの一方を選択して出力するセレクタと、前記メモリ制御部から出力するＲ／Ｗ選択信号がＷ選択信号のときには前記セレクタから出力する係数書込アドレスに基づいて前記係数ＲＯＭから読み出されたフィルタ係数を記憶し、前記メモリ制御部から出力するＲ／Ｗ選択信号がＲ選択信号のときには前記セレクタから出力する係数選択アドレスに基づいてフィルタ係数が読み出される係数ＲＡＭ（ランダム・アクセス・メモリ）とからなる請求項１記載の画像拡大処理回路。
ｎ個の領域に設定された拡大率パラメータｍは、表示画面の中央部に対して左右対称な値としてなる請求項１又は２記載の画像拡大処理回路。
ｎ個の領域に設定された拡大率パラメータｍは、表示画面の中央部から左右に向かうにつれて順次小さな値としてなる請求項３記載の画像拡大処理回路。
ｎ個の領域に設定された拡大率パラメータｍは、表示画面の中央部から左右に向かうにつれて順次大きな値としてなる請求項３記載の画像拡大処理回路。