JP4341380B2 - Flexible wiring board, manufacturing method of flexible wiring board, electronic device, and electronic apparatus - Google Patents

Flexible wiring board, manufacturing method of flexible wiring board, electronic device, and electronic apparatus Download PDF

Info

Publication number
JP4341380B2
JP4341380B2 JP2003390003A JP2003390003A JP4341380B2 JP 4341380 B2 JP4341380 B2 JP 4341380B2 JP 2003390003 A JP2003390003 A JP 2003390003A JP 2003390003 A JP2003390003 A JP 2003390003A JP 4341380 B2 JP4341380 B2 JP 4341380B2
Authority
JP
Japan
Prior art keywords
flexible wiring
wiring board
terminal
substrate
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003390003A
Other languages
Japanese (ja)
Other versions
JP2005150642A (en
Inventor
健夫 川瀬
光明 原田
里至 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003390003A priority Critical patent/JP4341380B2/en
Publication of JP2005150642A publication Critical patent/JP2005150642A/en
Application granted granted Critical
Publication of JP4341380B2 publication Critical patent/JP4341380B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、可撓性配線基板、可撓性配線基板の製造方法、電子デバイスおよび電子機器に関するものである。   The present invention relates to a flexible wiring board, a method for manufacturing a flexible wiring board, an electronic device, and an electronic apparatus.

例えば、液晶パネルには、ICチップが実装されたフレキシブル基板や、外部機器に接続ためのフレキシブル基板等が接続されている(例えば、特許文献1参照。)。
液晶パネルとフレキシブル基板との接続は、一般に、次のようにして行われている。
すなわち、まず、液晶パネル側の端子と、これと接続すべきフレキシブル基板側の端子とを、異方性導電フィルム(ACF)や異方性導電ペースト(ACP)を介して位置決めする。次に、この状態で、フレキシブル基板を液晶パネル側に向かって押圧(加圧)することにより、接続すべき端子同士を導電性粒子を介して接続する。
For example, a flexible substrate on which an IC chip is mounted, a flexible substrate for connection to an external device, or the like is connected to the liquid crystal panel (see, for example, Patent Document 1).
Connection between the liquid crystal panel and the flexible substrate is generally performed as follows.
That is, first, the terminal on the liquid crystal panel side and the terminal on the flexible substrate side to be connected to the terminal are positioned via an anisotropic conductive film (ACF) or anisotropic conductive paste (ACP). Next, in this state, the terminals to be connected are connected to each other through conductive particles by pressing (pressing) the flexible substrate toward the liquid crystal panel.

一般的な液晶パネル、あるいは表示素子の基板にはガラスのように硬質な材料が使われる。この基板の上に設けられた端子は、一般的に真空プロセスで形成され、1μm以下の厚さで形成されている。一方、フレキシブル基板の基材は、樹脂材料で構成されていて柔軟性が高い。この上に設けられた端子は、金属箔を貼り合わせて、あるいは、メッキで形成されていて、一般的に5μm、あるいは10μm以上の厚さがある。両者を導電性粒子を含むACFやACPを介して、押圧して貼り合わせると、それぞれの端子間が導電性粒子によって電気的に接続される。   A hard material such as glass is used for a general liquid crystal panel or a substrate of a display element. The terminals provided on the substrate are generally formed by a vacuum process and have a thickness of 1 μm or less. On the other hand, the base material of the flexible substrate is made of a resin material and has high flexibility. The terminals provided thereon are formed by bonding metal foils or plating, and generally have a thickness of 5 μm or 10 μm or more. When both are pressed and bonded through ACF or ACP containing conductive particles, the respective terminals are electrically connected by the conductive particles.

しかしながら、液晶パネルの基板が樹脂材料からなる場合は、上に述べたような接続が困難であるという問題があった。樹脂基板から構成される液晶パネルの端子と、フレキシブル基板とを、ACFやACPを介して、押圧して貼り合わせると、両者は接着されるものの、電気的な接続が得られないことが頻発する。発明者らはこの問題を解決するため、接続部について調査を行った。その結果、液晶パネル上の端子を導電性粒子が突き破って、端子を破壊していることが明らかになった。つまり、真空プロセスで形成された薄い(一般的に1μm以下)金属層(あるいは導電層)からなる端子は、それ自身の強度は小さい。しかも、その端子が柔らかい樹脂基板に形成されている場合、これを導電性粒子を含むACFやACPを介して、フレキシブル基板と押圧して貼り合わせると、導電性粒子が液晶パネルの端子を突き破って、端子が破壊されていることが明らかになった。   However, when the substrate of the liquid crystal panel is made of a resin material, there is a problem that the connection as described above is difficult. When a terminal of a liquid crystal panel composed of a resin substrate and a flexible substrate are pressed and bonded via an ACF or an ACP, both are bonded, but electrical connection is often not obtained. . Inventors investigated the connection part in order to solve this problem. As a result, it was revealed that the conductive particles broke through the terminals on the liquid crystal panel and destroyed the terminals. That is, a terminal made of a thin (generally 1 μm or less) metal layer (or conductive layer) formed by a vacuum process has a low strength. In addition, when the terminal is formed on a soft resin substrate, when the terminal is pressed and bonded to the flexible substrate through the ACF or ACP containing the conductive particles, the conductive particles break through the terminals of the liquid crystal panel. , It became clear that the terminal was destroyed.

これに対して、ガラス基板など硬質の基板を有する液晶パネル上の端子は非常に薄い金属層から成るものの、下地の基板が堅いために、導電性粒子が端子を突き破ることはない。また、フレキシブル基板の基板は柔らかいが、その上の端子の金属層が厚いため、端子自身の強度が高い。そのため、同じく、導電性粒子が端子を突き破ることがない。その結果、液晶パネル上の端子と、フレキシブル基板の端子とは、再現性良く接続されることになる。   On the other hand, although the terminal on the liquid crystal panel having a hard substrate such as a glass substrate is formed of a very thin metal layer, the conductive substrate does not break through the terminal because the base substrate is hard. Moreover, although the board | substrate of a flexible substrate is soft, since the metal layer of the terminal on it is thick, the intensity | strength of a terminal itself is high. Therefore, similarly, the conductive particles do not break through the terminals. As a result, the terminals on the liquid crystal panel and the terminals of the flexible substrate are connected with good reproducibility.

このように、従来主流であったガラス基板においては、フレキシブル基板あるいはICチップとの接続が、ACFやACPを用いることによって、再現性良く実現されていたが、基板を樹脂基板に変更するだけで、この工程が非常に困難で、再現性の乏しいものに変わってしまった。   As described above, in the conventional glass substrate, the connection with the flexible substrate or the IC chip has been realized with good reproducibility by using ACF or ACP. However, it is only necessary to change the substrate to a resin substrate. This process has become very difficult and has poor reproducibility.

特開2001−291738号公報Japanese Patent Laid-Open No. 2001-291737

本発明の目的は、強度に優れる端子を備える可撓性配線基板、かかる可撓性配線基板を容易かつ確実に製造することができる可撓性配線基板の製造方法、および、信頼性の高い電子デバイスおよび電子機器を提供することにある。   An object of the present invention is to provide a flexible wiring board having a terminal having excellent strength, a method for manufacturing a flexible wiring board that can easily and reliably manufacture such a flexible wiring board, and a highly reliable electronic device. To provide devices and electronic equipment.

このような目的は、下記の本発明により達成される。
本発明の可撓性配線基板は、可撓性を有する基板と、複数のスイッチング素子と、少なくとも一部が前記スイッチング素子に接続された配線と、該配線に接続された複数の端子とを有し、前記スイッチング素子、前記配線および前記端子のいずれもが前記基板上に設けられた可撓性配線基板であって、
前記端子は、外部機器および駆動用ICのうちの少なくとも一方が備える端子と、異方性導電フィルムまたは異方性導電ペーストに含まれる導電性粒子を介して電気的に接続されるものであり、
前記配線と一体的に形成された部分と、前記一体的に形成された部分に対応して設けられた導電性を有する補強層を備え、
前記配線と一体的に形成された部分の厚さが10〜500nmで、かつ前記補強層の厚さが3〜50μmに設定されていることを特徴とする。
これにより、強度に優れる端子を備える可撓性配線基板となる。
Such an object is achieved by the present invention described below.
The flexible wiring board of the present invention includes a flexible substrate, a plurality of switching elements, a wiring at least partially connected to the switching element, and a plurality of terminals connected to the wiring. The switching element, the wiring, and the terminal are all flexible wiring boards provided on the board,
The terminal is electrically connected to a terminal included in at least one of an external device and a driving IC via conductive particles contained in an anisotropic conductive film or an anisotropic conductive paste,
Comprising said wiring integrally formed portions, and a reinforcing layer having obtained conductive provided corresponding to said integrally formed part,
The thickness of the portion formed integrally with the wiring is set to 10 to 500 nm, and the thickness of the reinforcing layer is set to 3 to 50 μm .
Thereby, it becomes a flexible wiring board provided with the terminal excellent in intensity | strength.

本発明の可撓性配線基板では、前記基板は、前記スイッチング素子が設けられた第1の部分と、該第1の部分から側方へ突出する帯状の第2の部分とを有し、
該第2の部分に前記可撓性配線基板が有する端子の少なくとも一部が設けられていることが好ましい。
本発明の可撓性配線基板では、前記第1の部分と前記第2の部分とは、一体的に形成されていることが好ましい。
これにより、例えば、可撓性配線基板を屈曲または湾曲させた状態で使用しても、第1の部分と第2の部分とが分離してしまうことがないため、配線の切断が防止される。
In the flexible wiring board of the present invention, the substrate has a first portion provided with the switching element, and a strip-shaped second portion protruding laterally from the first portion,
It is preferable that at least a part of terminals of the flexible wiring board is provided in the second portion.
In the flexible wiring board of the present invention, it is preferable that the first portion and the second portion are integrally formed.
Accordingly, for example, even when the flexible wiring board is used in a bent or curved state, the first portion and the second portion are not separated, and thus cutting of the wiring is prevented. .

本発明の可撓性配線基板では、前記第1の部分と前記第2の部分との境界部付近で、屈曲または湾曲させた状態で使用されることが好ましい。
これにより、例えば、可撓性配線基板を用いて電子デバイスを構築し、かかる電子デバイスを電子機器に組み込む際には、電子デバイスを組み込む場所の小スペース化が可能であり、電子機器の小型化を図ることができる。
The flexible wiring board of the present invention is preferably used in a bent or curved state near the boundary between the first portion and the second portion.
As a result, for example, when an electronic device is constructed using a flexible wiring board and the electronic device is incorporated into an electronic apparatus, the space for incorporating the electronic device can be reduced, and the electronic apparatus can be reduced in size. Can be achieved.

本発明の可撓性配線基板では、前記スイッチング素子は、薄膜トランジスタであることが好ましい。
本発明の可撓性配線基板では、前記薄膜トランジスタは、主として有機半導体材料で構成される半導体層を有する有機薄膜トランジスタであることが好ましい。
これにより、薄膜トランジスタを別途作製する必要がなく、基板上に直接作製することができるようになり、可撓性配線基板の製造工程数の削減を図ることができる。
In the flexible wiring board of the present invention, the switching element is preferably a thin film transistor.
In the flexible wiring board of the present invention, the thin film transistor is preferably an organic thin film transistor having a semiconductor layer mainly composed of an organic semiconductor material.
Accordingly, it is not necessary to separately manufacture a thin film transistor, and the thin film transistor can be directly manufactured on the substrate, so that the number of manufacturing steps of the flexible wiring substrate can be reduced.

本発明の可撓性配線基板では、前記可撓性配線基板が有する端子は、その少なくとも表面付近がAuで構成されていることが好ましい。
これにより、可撓性配線基板が有する端子の酸化を防止することができる。また、駆動用ICの端子との接合をより確実に行うことができる。
In the flexible wiring board of the present invention, it is preferable that at least the vicinity of the surface of the terminal of the flexible wiring board is made of Au.
Thereby, the oxidation of the terminal which a flexible wiring board has can be prevented. Further, it is possible to perform the bonding with the terminal of the driving IC more reliably.

本発明の可撓性配線基板では、前記可撓性配線基板が有する端子は、基板と反対側にAuで構成される層を有し、該層は、置換メッキ法により形成されたものであることが好ましい。
これにより、端子用として適した金属で覆われた可撓性配線基板が有する端子とすることができる。
本発明の可撓性配線基板の製造方法は、本発明の可撓性配線基板を製造する可撓性配線基板の製造方法であって、
前記配線および前記可撓性配線基板が有する端子に対応する部分を有する導電体パターンを形成する工程と、
前記導電体パターンの前記可撓性配線基板が有する端子に対応する部分に、前記導電性を有する補強層を形成して、前記可撓性配線基板が有する端子を得る工程とを有することを特徴とする。
これにより、可撓性配線基板を容易かつ確実に製造することができる。
In the flexible wiring board of the present invention, the terminal of the flexible wiring board has a layer made of Au on the opposite side of the substrate, and the layer is formed by a displacement plating method. It is preferable.
Thereby, it can be set as the terminal which the flexible wiring board covered with the metal suitable for terminal uses has.
A manufacturing method of a flexible wiring board of the present invention is a manufacturing method of a flexible wiring board for manufacturing the flexible wiring board of the present invention,
Forming a conductor pattern having portions corresponding to the terminals of the wiring and the flexible wiring board ;
Characterized in that the portion corresponding to the terminal to which the flexible wiring board of the conductive pattern has, to form a reinforcing layer having the conductivity, and a step of obtaining a terminal to which the flexible wiring board has And
Thereby, a flexible wiring board can be manufactured easily and reliably.

本発明の可撓性配線基板の製造方法では、前記補強層を、メッキ法により形成することが好ましい。
これにより、真空装置等の大掛かりな装置を用いずに、高い成膜精度で、所望の膜厚の補強層を成膜することができる。
本発明の可撓性配線基板の製造方法では、前記メッキ法は、無電解メッキ法であることが好ましい。
これにより、より高い成膜精度で補強層を成膜することができる。
In the method for manufacturing a flexible wiring board according to the present invention, the reinforcing layer is preferably formed by a plating method.
Thereby, a reinforcing layer having a desired film thickness can be formed with high film forming accuracy without using a large-scale apparatus such as a vacuum apparatus.
In the flexible wiring board manufacturing method of the present invention, the plating method is preferably an electroless plating method.
Thereby, the reinforcing layer can be formed with higher film forming accuracy.

本発明の可撓性配線基板の製造方法では、前記導電体パターンは、その少なくとも前記可撓性配線基板が有する端子に対応する部分が触媒機能を有する触媒金属を主材料として形成されることが好ましい。
これにより、例えば補強層を無電解メッキで形成する際に、導電体パターンの表面へ触媒を付着させる工程を省略することができる。
In the flexible wiring board manufacturing method of the present invention, the conductor pattern may be formed using a catalytic metal having a catalytic function as a main material at least at a portion corresponding to a terminal of the flexible wiring board. preferable.
Thereby, for example, when the reinforcing layer is formed by electroless plating, the step of attaching the catalyst to the surface of the conductor pattern can be omitted.

本発明の可撓性配線基板の製造方法では、前記触媒金属は、Ni、Cu、Co、Pd、AuおよびPtのうちの少なくとも1種を主成分とするものであることが好ましい。
これらのものは、いずれも、高い触媒作用を有することから好ましい。
本発明の可撓性配線基板の製造方法では、前記基板に分割する前のシート状またはロール状の元板上に、導電体パターンおよび補強層を順次形成した後、前記元板を、複数の前記基板に分割することが好ましい。
これにより、生産性が著しく向上して、低コストで本発明の可撓性配線基板を提供することが可能になる。さらに、可撓性配線基板の形状に依存しない、製造設備を準備できるので、迅速に多様な形状に対応が可能になる。
本発明の電子デバイスは、本発明の可撓性配線基板を有することを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
In the method for producing a flexible wiring board of the present invention, it is preferable that the catalytic metal is mainly composed of at least one of Ni, Cu, Co, Pd, Au, and Pt.
These are all preferable because they have high catalytic action.
In the method for manufacturing a flexible wiring board according to the present invention, a conductor pattern and a reinforcing layer are sequentially formed on a sheet-shaped or roll-shaped base plate before being divided into the substrates, and then the base plate is formed with a plurality of base plates. It is preferable to divide the substrate.
Thereby, productivity is remarkably improved and the flexible wiring board of the present invention can be provided at low cost. Furthermore, since a manufacturing facility that does not depend on the shape of the flexible wiring board can be prepared, it is possible to quickly cope with various shapes.
The electronic device of the present invention has the flexible wiring board of the present invention.
Thereby, an electronic device with high reliability can be obtained.
An electronic apparatus according to the present invention includes the electronic device according to the present invention.
As a result, a highly reliable electronic device can be obtained.

以下、本発明の可撓性配線基板、可撓性配線基板の製造方法を添付図面に示す好適な実施形態に基づいて詳細に説明する。
<可撓性配線基板>
まず、本発明の可撓性配線基板の構成について説明する。
図1は、本発明の可撓性配線基板の実施形態を示す斜視図、図2は、図1中のA−A線における縦断面図である。なお、以下の説明では、図2中の上側を「上」、下側を「下」と言う。
Hereinafter, a flexible wiring board and a method of manufacturing the flexible wiring board of the present invention will be described in detail based on preferred embodiments shown in the accompanying drawings.
<Flexible wiring board>
First, the configuration of the flexible wiring board of the present invention will be described.
FIG. 1 is a perspective view showing an embodiment of a flexible wiring board according to the present invention, and FIG. 2 is a longitudinal sectional view taken along line AA in FIG. In the following description, the upper side in FIG. 2 is referred to as “upper” and the lower side is referred to as “lower”.

図1に示す可撓性配線基板1は、可撓性を有する基板2と、画素電極3と、薄膜トランジスタ(スイッチング素子)4と、配線5と、端子6とで構成され、前記各部3〜6が基板2上に設けられている。
基板2は、この上に設けられた各部3〜6を支持するための支持体である。
基板2は、図1に示すように、第1の部分21と、この第1の部分21と一体的に形成された帯状の第2の部分22とで構成されている。
A flexible wiring substrate 1 shown in FIG. 1 includes a flexible substrate 2, a pixel electrode 3, a thin film transistor (switching element) 4, a wiring 5, and a terminal 6. Is provided on the substrate 2.
The board | substrate 2 is a support body for supporting each part 3-6 provided on this.
As shown in FIG. 1, the substrate 2 includes a first portion 21 and a band-shaped second portion 22 formed integrally with the first portion 21.

第1の部分21には、画素電極3および薄膜トランジスタ(以下、「TFT」と略す。)4が設けられている。
また、第2の部分22は、第1の部分21から側方へ突出して設けられている。この第2の部分22には、端子6が設けられている。
なお、本実施形態では、端子6の全てが第2の部分22に設けられているが、一部の端子6は、第1の部分21に設けられていてもよい。
The first portion 21 is provided with a pixel electrode 3 and a thin film transistor (hereinafter abbreviated as “TFT”) 4.
The second portion 22 is provided so as to protrude laterally from the first portion 21. A terminal 6 is provided in the second portion 22.
In the present embodiment, all of the terminals 6 are provided in the second portion 22, but some of the terminals 6 may be provided in the first portion 21.

また、第2の部分および第2の部分から第1の部分にかけて、配線5が設けられ(引き回され)ている。
基板2の構成材料としては、可撓性を有するものであれば、特に限定されず、例えば、ポリイミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、芳香族ポリエステル(液晶ポリマー)、芳香族ポリアミド等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
A wiring 5 is provided (routed) from the second part and the second part to the first part.
The constituent material of the substrate 2 is not particularly limited as long as it is flexible. For example, polyimide, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), aromatic polyester (Liquid crystal polymer), aromatic polyamide and the like can be mentioned, and one or more of these can be used in combination.

また、基板2の平均厚さは、その構成材料等によって若干異なり、特に限定されないが、10〜2000μm程度であるのが好ましく、30〜300μm程度であるのがより好ましい。基板2の厚さが薄すぎると、基板2の強度が低下し、支持体としての機能が損なわれるおそれがあり、一方、基板2の厚さが厚過ぎると、基板2の可撓性が低下するおそれがある。   The average thickness of the substrate 2 is slightly different depending on the constituent material and the like, and is not particularly limited, but is preferably about 10 to 2000 μm, and more preferably about 30 to 300 μm. If the thickness of the substrate 2 is too thin, the strength of the substrate 2 may be reduced and the function as a support may be impaired. On the other hand, if the thickness of the substrate 2 is too thick, the flexibility of the substrate 2 is reduced. There is a risk.

画素電極3は、可撓性配線基板1を用いて後述する電気泳動表示装置20を構築した際に、各画素を駆動させるための電圧を印加する一方の電極を構成するものである。
画素電極3の構成材料としては、例えば、Ni、Pd、Pt、Li、Mg、Ca、Sr、La、Ce、Er、Eu、Sc、Y、Yb、Ag、Cu、Co、Al、Cs、Rb等の金属、これらを含むMgAg、AlLi、CuLi等の合金、ITO(Indium Tin Oxide)、SnO2、Sb含有SnO2、Al含有ZnO等の酸化物等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
The pixel electrode 3 constitutes one electrode for applying a voltage for driving each pixel when an electrophoretic display device 20 to be described later is constructed using the flexible wiring substrate 1.
Examples of the constituent material of the pixel electrode 3 include Ni, Pd, Pt, Li, Mg, Ca, Sr, La, Ce, Er, Eu, Sc, Y, Yb, Ag, Cu, Co, Al, Cs, and Rb. Metals such as these, alloys such as MgAg, AlLi, CuLi, etc., ITO (Indium Tin Oxide), SnO 2 , Sb-containing SnO 2 , oxides such as Al-containing ZnO, etc. Two or more kinds can be used in combination.

画素電極3には、TFT4が備えるドレイン電極が接続されている。TFT4の作動を制御することにより、後述する電気泳動表示装置20において各画素の駆動が制御される。
また、TFT4は、主として有機半導体材料で構成される半導体層を有する有機薄膜トランジスタであるのが好ましい。これにより、TFT4を基板2上に直接作製することができるようになり、可撓性配線基板1の製造工程数の削減を図ることができる。
A drain electrode provided in the TFT 4 is connected to the pixel electrode 3. By controlling the operation of the TFT 4, driving of each pixel is controlled in the electrophoretic display device 20 described later.
The TFT 4 is preferably an organic thin film transistor having a semiconductor layer mainly composed of an organic semiconductor material. As a result, the TFT 4 can be directly manufactured on the substrate 2, and the number of manufacturing steps of the flexible wiring substrate 1 can be reduced.

この有機半導体層の構成材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ(p−フェニレンビニレン)、ポリチニレンビニレン、ポリトリルアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリルアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料を用いるのが好ましい。   Examples of the constituent material of the organic semiconductor layer include naphthalene, anthracene, tetracene, pentacene, hexacene, phthalocyanine, perylene, hydrazone, triphenylmethane, diphenylmethane, stilbene, arylvinyl, pyrazoline, triphenylamine, triarylamine, oligo Low molecular organic semiconductor materials such as thiophene, phthalocyanine or derivatives thereof, poly-N-vinylcarbazole, polyvinylpyrene, polyvinylanthracene, polythiophene, polyhexylthiophene, poly (p-phenylenevinylene), polytinylenevinylene, Polytolylamine, pyrene formaldehyde resin, ethylcarbazole formaldehyde resin, fluorene-bithiophene copolymer, fluorene-allylamine copolymer Alternatively, a high molecular organic semiconductor material such as a derivative thereof can be used, and one or more of these can be used in combination, but it is particularly preferable to use a high molecular organic semiconductor material. .

高分子の有機半導体材料は、簡易な方法で成膜することができるとともに、比較的容易に配向させることができる。また、このうち、空気中で酸化され難く、安定であること等の理由から、フルオレン−ビチオフェン共重合体、あるいは、ポリアリールアミン誘導体を用いるのが特に好ましい。
また、高分子の有機半導体材料を主材料として構成される有機半導体層は、薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタへの適用に適している。
A polymer organic semiconductor material can be formed by a simple method and can be oriented relatively easily. Of these, it is particularly preferable to use a fluorene-bithiophene copolymer or a polyarylamine derivative because it is difficult to oxidize in air and is stable.
In addition, an organic semiconductor layer composed mainly of a polymer organic semiconductor material can be reduced in thickness and weight, and is excellent in flexibility. Therefore, the organic semiconductor layer can be applied to a thin film transistor used as a switching element of a flexible display. Suitable for application.

端子6は、第1の端子61、第2の端子62、第3の端子63および第4の端子64で構成されている。
これらのうち、第1の端子61、第2の端子62および第3の端子63は、それぞれ、駆動用ICを接続(実装)するための端子を構成する。また、第4の端子64は、外部機器との接続を行うための端子を構成する。
The terminal 6 includes a first terminal 61, a second terminal 62, a third terminal 63, and a fourth terminal 64.
Among these, the first terminal 61, the second terminal 62, and the third terminal 63 each constitute a terminal for connecting (mounting) the driving IC. The fourth terminal 64 constitutes a terminal for connecting to an external device.

また、配線5は、第1の配線51、第2の配線52および第3の配線53で構成されている。
これらのうち、第1の配線51は、それぞれ、第1の端子61とTFT4のゲート電極とを接続し、第2の配線52は、それぞれ、第2の端子61とTFT4のソース電極とを接続する。また、第3の配線53は、それぞれ、第3の端子63と第4の端子64とを接続する。
The wiring 5 includes a first wiring 51, a second wiring 52, and a third wiring 53.
Among these, the first wiring 51 connects the first terminal 61 and the gate electrode of the TFT 4, respectively, and the second wiring 52 connects the second terminal 61 and the source electrode of the TFT 4, respectively. To do. Further, the third wiring 53 connects the third terminal 63 and the fourth terminal 64, respectively.

このような可撓性配線基板1を用いて、電子デバイス(後述する電気泳動表示装置20)を構築することにより、かかる電子デバイスを電子機器に組み込む際には、例えば、第1の部分21と第2の部分22との境界部付近で、可撓性配線基板1を屈曲または湾曲させた状態で組み込むことができる。これにより、電子デバイスを組み込む場所の小スペース化が可能であり、電子機器の小型化を図ることができる。
また、特に、第1の部分21と第2の部分22とが一体的に形成されていることにより、可撓性配線基板1を屈曲または湾曲させた状態で使用しても、第1の部分21と第2の部分22とが分離してしまうことがないため、配線5の切断が防止され、信頼性の高い電子デバイス(電子機器)とすることができる。
By constructing an electronic device (electrophoretic display device 20 to be described later) using such a flexible wiring substrate 1, when incorporating the electronic device into an electronic device, for example, the first portion 21 and The flexible wiring board 1 can be incorporated in a bent or curved state in the vicinity of the boundary with the second portion 22. Thereby, it is possible to reduce the space where the electronic device is incorporated, and to reduce the size of the electronic device.
In particular, since the first portion 21 and the second portion 22 are integrally formed, even if the flexible wiring substrate 1 is used in a bent or curved state, the first portion Since the 21 and the second portion 22 are not separated, the wiring 5 is prevented from being cut, and a highly reliable electronic device (electronic apparatus) can be obtained.

さて、本発明では、前述した端子6が、導電性を有する補強層を備えることに特徴を有している。
具体的には、端子6は、図2に示すように、導電体パターン7の端部に補強層8が形成されて構成されている。
ここで、端子6と駆動用ICの端子(IC側端子)との接続には、一般に、異方性導電フィルム(ACF)や異方性導電ペースト(ACP)が用いられる。
Now, the present invention is characterized in that the terminal 6 described above includes a reinforcing layer having conductivity.
Specifically, as shown in FIG. 2, the terminal 6 is configured by forming a reinforcing layer 8 at the end of the conductor pattern 7.
Here, an anisotropic conductive film (ACF) or an anisotropic conductive paste (ACP) is generally used for connection between the terminal 6 and the terminal of the driving IC (IC side terminal).

補強層を備えない端子(基板側端子)は、基板上の配線を形成するのと同時に作製できるため、もっとも単純な構成として従来より用いられている。基板がガラスのような硬質の材料で構成される場合、この単純な構成でも、駆動用ICの端子(IC側端子)を導電性粒子を含むACFやACPを両者の端子の間に挿入して、押圧すると再現性良く端子同士が接続される。ところが、基板の基材が樹脂材料である場合、同じ方法を適用しても、端子同士の接続が困難である、あるいは、再現性に乏しいことが分かった。この原因を、発明者らが調査したところ、導電性粒子が、基板上の(補強層を備えない)端子を突き破ってしまい、端子を破壊していることが原因であることが分かった。   A terminal without a reinforcing layer (substrate-side terminal) can be manufactured at the same time as the wiring on the substrate is formed, and thus has been conventionally used as the simplest configuration. When the substrate is made of a hard material such as glass, even in this simple structure, the ACF and ACP containing conductive particles are inserted between the terminals of the driving IC terminal (IC side terminal). When pressed, the terminals are connected with good reproducibility. However, when the base material of the substrate is a resin material, it has been found that even if the same method is applied, it is difficult to connect the terminals or the reproducibility is poor. When the inventors investigated the cause, it was found that the conductive particles broke through the terminals (not provided with the reinforcing layer) on the substrate and destroyed the terminals.

これに対して、本発明では、端子6が補強層を有することにより、端子6に充分な強度が付与される。これにより、端子6(第1〜第3の端子61〜63)と駆動用ICの端子との接続を、特にNi粒子のように硬度の高い導電性粒子を含むACFやACPを用いた場合でも確実に行うことができる。
導電体パターン7の構成材料としては、導電性を有するものであれば、いかなるものであってもよいが、例えば、前記画素電極3の構成材料として挙げたものと同様のものを用いることができる。
On the other hand, in this invention, sufficient intensity | strength is provided to the terminal 6 because the terminal 6 has a reinforcement layer. As a result, the connection between the terminal 6 (first to third terminals 61 to 63) and the terminal of the driving IC can be performed even when ACF or ACP containing conductive particles having high hardness such as Ni particles is used. It can be done reliably.
The constituent material of the conductor pattern 7 may be any material as long as it has conductivity. For example, the same materials as those described as the constituent material of the pixel electrode 3 can be used. .

また、後述するように、補強層8を無電解メッキ法を用いて形成する場合には、少なくとも導電体パターン7の端子に対応する部分が、触媒機能を有する触媒金属で構成されるのが好ましい。これにより、後に詳述するが、補強層8を無電解メッキで形成する際の前処理として行われる、導電体パターン7の表面へ触媒を付着させる工程を省略することができる。その結果、製造工程数の削減を図ることができる。
このような触媒金属としては、Ni、Cu、Co、Pd、Au、Ptのうちの1種または2種以上を組み合わせて用いることができる。これらのものは、いずれも、高い触媒作用を有している。
As will be described later, when the reinforcing layer 8 is formed using an electroless plating method, it is preferable that at least a portion corresponding to the terminal of the conductor pattern 7 is made of a catalytic metal having a catalytic function. . Thereby, although mentioned in full detail later, the process of attaching a catalyst to the surface of the conductor pattern 7 performed as pretreatment at the time of forming the reinforcing layer 8 by electroless plating can be omitted. As a result, the number of manufacturing processes can be reduced.
As such a catalyst metal, one or more of Ni, Cu, Co, Pd, Au, and Pt can be used in combination. All of these have high catalytic action.

導電体パターン7の厚さ(平均)は、導電体パターン7の構成材料等によっても若干異なり限定されないが、10〜500nm程度であるのが好ましく、50〜200nm程度であるのがより好ましい。導電体パターン7の厚さが薄すぎると、可撓性配線基板1を折り曲げて使用する際に、配線5の折り曲げ部分が破断するおそれがある。また、導電体パターン7を前記上限値よりも厚くしても、それ以上の効果が望めないばかりか、導電体パターン7にクラックや皺が発生しやすくなる。また、導電体パターン7の一部は、有機薄膜トランジスタのソース・ドレインあるいはゲート電極にも成りうるが、トランジスタが必要な性能を発揮するように、導電体パターン7の膜厚は最適化される。そのために必要な膜厚は、上述した範囲にある。これを越えるような膜厚は、有機薄膜トランジスタの性能を低下させてしまうことが、分かった。   The thickness (average) of the conductor pattern 7 is slightly different depending on the constituent material of the conductor pattern 7 and is not limited, but is preferably about 10 to 500 nm, and more preferably about 50 to 200 nm. If the conductor pattern 7 is too thin, the bent portion of the wiring 5 may be broken when the flexible wiring board 1 is bent and used. Further, even if the conductor pattern 7 is made thicker than the upper limit, not only an effect can be expected, but cracks and wrinkles are likely to occur in the conductor pattern 7. A part of the conductor pattern 7 can also serve as the source / drain or gate electrode of the organic thin film transistor, but the film thickness of the conductor pattern 7 is optimized so that the transistor exhibits the required performance. The film thickness necessary for this is in the above-described range. It has been found that a film thickness exceeding this deteriorates the performance of the organic thin film transistor.

補強層8の構成材料としても、導電性を有するものであれば、いかなるものであってもよいが、例えば、前記画素電極3の構成材料として挙げたものと同様のものを用いることができる。
なお、後述するように、補強層8を無電解メッキ法により形成する場合には、無電解メッキ法によって成膜し得る材料が選択される。
The constituent material of the reinforcing layer 8 may be any material as long as it has conductivity. For example, the same materials as those described as the constituent material of the pixel electrode 3 can be used.
As will be described later, when the reinforcing layer 8 is formed by the electroless plating method, a material that can be formed by the electroless plating method is selected.

このような材料としては、Ni、Pd、Pt、Cu、Co、Au等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これらのものは、いずれも、無電解メッキ法により成膜し易く、また、得られる補強層8は、高い強度を有するものとなる。
補強層8の厚さ(平均)は、3〜50μm程度であるのが好ましく、5〜20μm程度であるのがより好ましい。これにより、端子6の厚さが必要以上に厚くなるのを防止しつつ、端子6に充分な強度を付与することができる。
さらに、端子6の少なくとも表面付近は、Auで構成されているのが好ましい。これにより、端子6の酸化を防止することができる。また、駆動用ICの端子との接合をより確実に行うことができる。
このような可撓性配線基板1は、例えば、次のようにして製造することができる。
Examples of such a material include Ni, Pd, Pt, Cu, Co, Au, and the like, and one or more of these can be used in combination. Any of these materials can be easily formed by an electroless plating method, and the resulting reinforcing layer 8 has high strength.
The thickness (average) of the reinforcing layer 8 is preferably about 3 to 50 μm, and more preferably about 5 to 20 μm. Thereby, sufficient strength can be imparted to the terminal 6 while preventing the terminal 6 from becoming unnecessarily thick.
Furthermore, at least the vicinity of the surface of the terminal 6 is preferably made of Au. Thereby, the oxidation of the terminal 6 can be prevented. Further, it is possible to perform the bonding with the terminal of the driving IC more reliably.
Such a flexible wiring board 1 can be manufactured as follows, for example.

<可撓性配線基板の製造方法>
図3および図4は、それぞれ、端子および配線の部分を形成する方法を説明するための図(縦断面図)である。なお、以下の説明では、図3および図4中の上側を「上」、下側を「下」と言う。
可撓性配線基板1の製造方法は、[1]導電体パターン形成工程と、[2]補強層形成工程と、[3]薄膜トランジスタ製造工程とを有している。
以下、これらの工程について、順次説明する。
<Method for manufacturing flexible wiring board>
FIG. 3 and FIG. 4 are views (longitudinal sectional views) for explaining a method of forming terminals and wiring portions, respectively. In the following description, the upper side in FIGS. 3 and 4 is referred to as “upper” and the lower side is referred to as “lower”.
The manufacturing method of the flexible wiring board 1 includes [1] a conductor pattern forming step, [2] a reinforcing layer forming step, and [3] a thin film transistor manufacturing step.
Hereinafter, these steps will be sequentially described.

[1]導電体パターン形成工程
まず、基板2上に導電体パターン7を形成する。基板2は図1に示すような、帯が突出した形状に予め加工しておいて、導電体パターン7の形成工程を行うこともできるが、より望ましくは、シート状、あるいはロール状の長尺プラスチックシート(基板2に分割する前の元板)を用いることが望ましい。そして、以下に述べる導電体パターン形成工程、補強層形成工程、薄膜トランジスタ製造工程が終了した後に、図1に示す目的の形状に打ち抜き加工(分割)を行う。また、薄膜トランジスタ製造工程が終了した後に、後述の電気泳動表示部を貼り合せた後に、打ち抜き加工を行うこともできる。
[1] Conductor Pattern Formation Step First, the conductor pattern 7 is formed on the substrate 2. As shown in FIG. 1, the substrate 2 can be previously processed into a shape with protruding bands, and the formation process of the conductor pattern 7 can be performed. More preferably, the substrate 2 is a long sheet or roll. It is desirable to use a plastic sheet (an original plate before being divided into the substrates 2). Then, after the conductor pattern forming step, the reinforcing layer forming step, and the thin film transistor manufacturing step described below are completed, punching (dividing) into a target shape shown in FIG. 1 is performed. In addition, after the thin film transistor manufacturing process is completed, a later-described electrophoretic display portion is attached, and then punching can be performed.

また、長尺プラスチックシートをシート状、ロール状として扱うことによって、生産性が著しく向上して、低コストで本発明の可撓性配線基板を提供することが可能になる。さらに、可撓性配線基板の形状に依存しない、製造設備を準備できるので、迅速に多様な形状に対応が可能になる。
この導電体パターン7は、配線5と、端子6と、TFT4が備えるソース電極およびドレイン電極と、画素電極3とに対応する形状に形成される。
Further, by treating the long plastic sheet as a sheet or roll, the productivity is remarkably improved, and the flexible wiring board of the present invention can be provided at a low cost. Furthermore, since a manufacturing facility that does not depend on the shape of the flexible wiring board can be prepared, it is possible to quickly cope with various shapes.
The conductor pattern 7 is formed in a shape corresponding to the wiring 5, the terminal 6, the source and drain electrodes provided in the TFT 4, and the pixel electrode 3.

この導電体パターン7は、例えば、基板2上に金属膜9を形成した後、この金属層9に対して、フォトリソグラフィー法等により形成したレジスト層をマスクとして、エッチングすることにより得ることができる。
まず、基板2上に、金属膜9を形成する(図3(a)参照。)。
The conductor pattern 7 can be obtained, for example, by forming a metal film 9 on the substrate 2 and then etching the metal layer 9 using a resist layer formed by a photolithography method or the like as a mask. .
First, the metal film 9 is formed on the substrate 2 (see FIG. 3A).

金属膜9は、例えば、プラズマCVD、熱CVD、レーザーCVDのような化学蒸着法(CVD)、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法、MOD法、金属箔の接合等を用いて形成することができる。
これらのうち、金属膜9は、特に無電解メッキ法を用いて形成するのが好ましい。これにより、真空装置等の大がかりな装置を用いずに、簡易な製造装置および工程により、低コストで金属膜9を形成することができる。
The metal film 9 is formed by, for example, chemical vapor deposition (CVD) such as plasma CVD, thermal CVD, laser CVD, dry plating such as vacuum deposition, sputtering, ion plating, electrolytic plating, immersion plating, electroless plating, or the like. It can be formed using a wet plating method, a thermal spraying method, a sol-gel method, a MOD method, a metal foil bonding, or the like.
Of these, the metal film 9 is particularly preferably formed using an electroless plating method. Thereby, the metal film 9 can be formed at low cost by a simple manufacturing apparatus and process without using a large-scale apparatus such as a vacuum apparatus.

次に、金属膜9上に、レジスト材料11’を塗布(供給)する(図3(b)参照。)。
レジスト材料11’(後述のレジスト材料13’)を塗布する方法としては、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
Next, a resist material 11 ′ is applied (supplied) onto the metal film 9 (see FIG. 3B).
As a method of applying the resist material 11 ′ (resist material 13 ′ described later), for example, a spin coating method, a casting method, a micro gravure coating method, a gravure coating method, a bar coating method, a roll coating method, a wire bar coating method, A dip coating method, a spray coating method, a screen printing method, a flexographic printing method, an offset printing method, an ink jet method, a microcontact printing method, and the like can be used, and one or more of these can be used in combination.

金属材料も2種類以上の材料を、積層することができる(すなわち、金属膜9は、2層以上の多層積層構造とすることができる)。例えば、CrまたはTiの下地層上に、AuあるいはPt、Pd、Niを形成した2層構造とすることによって、金属膜9の密着性を向上させることができる。
次いで、導電体パターン7の形状に対応するフォトマスクを介して露光した後、現像液で現像する。これにより、導電体パターン7に対応する形状にパターニングされたレジスト層11が得られる(図3(c)参照。)。
Two or more kinds of metal materials can be laminated (that is, the metal film 9 can have a multilayer laminated structure of two or more layers). For example, the adhesion of the metal film 9 can be improved by using a two-layer structure in which Au or Pt, Pd, and Ni are formed on a Cr or Ti underlayer.
Subsequently, after exposing through the photomask corresponding to the shape of the conductor pattern 7, it develops with a developing solution. As a result, a resist layer 11 patterned into a shape corresponding to the conductor pattern 7 is obtained (see FIG. 3C).

なお、フォトリソグラフィー法において用いるレジスト材料は、ネガ型のレジスト材料およびポジ型のレジスト材料のいずれであってもよい。
次に、このレジスト層11をマスクとして、金属膜9の不要部分をエッチングにより除去する(図3(d)参照。)。
次に、レジスト層11を除去することにより、導電体パターン7が得られる(図3(e)参照。)。
Note that the resist material used in the photolithography method may be either a negative resist material or a positive resist material.
Next, unnecessary portions of the metal film 9 are removed by etching using the resist layer 11 as a mask (see FIG. 3D).
Next, the conductor pattern 7 is obtained by removing the resist layer 11 (see FIG. 3E).

このエッチングには、プラズマエッチング、リアクティブエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうち1種または2種以上を組み合わせて行うことができる。このうち、ウェットエッチングを用いるのが好ましい。これにより、真空装置等の大がかりな装置を用いずに、簡易な装置および工程でエッチングを行うことができる。   This etching can be performed by combining one or more of physical etching methods such as plasma etching, reactive etching, beam etching, and light assisted etching, and chemical etching methods such as wet etching. Among these, it is preferable to use wet etching. Thus, etching can be performed with a simple apparatus and process without using a large-scale apparatus such as a vacuum apparatus.

ウェットエッチングに用いるエッチング液としては、例えば、塩化第二鉄を含む溶液(NiやCuのエッチング)、硫酸、硝酸、塩酸、王水、ヨウ化カリウム/ヨウ素混合水溶液(金のエッチング)、硝酸第二セリウムアンモン水溶液(Crのエッチング)等が挙げられる。
以上のように、フォトリソグラフィー法とエッチングとを組み合わせて用いることにより、寸法精度の高い導電体パターン7を、容易かつ確実に形成することができる。
Etching solutions used for wet etching include, for example, a solution containing ferric chloride (Ni or Cu etching), sulfuric acid, nitric acid, hydrochloric acid, aqua regia, potassium iodide / iodine mixed aqueous solution (gold etching), nitric acid Examples include dicerium ammon water solution (Cr etching).
As described above, by using a combination of photolithography and etching, the conductor pattern 7 with high dimensional accuracy can be easily and reliably formed.

[2]補強層形成工程
次に、導電体パターン7の端部、すなわち、導電体パターン7の端子6に対応する部分に補強層8を形成する。
補強層8も、前述した金属膜9と同様の方法により形成することができるが、補強層8は、メッキ法を用いて形成するのが好ましい。これにより、真空装置等の大掛かりな装置を用いずに、高い成膜精度で、所望の膜厚の補強層を成膜することができる。
また、メッキ法の中でも、無電解メッキ法を用いるのがより好ましい。これにより、より高い成膜精度で補強層8を成膜することができる。
なお、以下では、補強層8を形成する方法として、無電解メッキ法を用いる場合を代表して説明する。
[2] Step of forming reinforcing layer Next, the reinforcing layer 8 is formed at the end of the conductor pattern 7, that is, at the portion corresponding to the terminal 6 of the conductor pattern 7.
The reinforcing layer 8 can also be formed by the same method as the metal film 9 described above, but the reinforcing layer 8 is preferably formed using a plating method. Thereby, a reinforcing layer having a desired film thickness can be formed with high film forming accuracy without using a large-scale apparatus such as a vacuum apparatus.
Of the plating methods, it is more preferable to use an electroless plating method. Thereby, the reinforcing layer 8 can be formed with higher film forming accuracy.
In the following, a case where an electroless plating method is used as a method of forming the reinforcing layer 8 will be described as a representative.

[2−I] 例えば、フォトリソグラフィー法によって、導電体パターン7の端子6に対応する部分以外の部分を覆うようにレジスト層を形成する。
まず、図4(f)に示すように、基板2上に、導電体パターン7を覆うように、すなわち、基板2のほぼ全面にレジスト材料13’を塗布(供給)する。
次いで、端子6の形状に対応するフォトマスクを介して露光した後、現像液で現像する。これにより、図4(g)に示すように、端子6に対応する部分に凹部131を有する形状にパターニングされたレジスト層13が得られる。
[2-I] For example, a resist layer is formed by photolithography so as to cover a portion other than the portion corresponding to the terminal 6 of the conductor pattern 7.
First, as shown in FIG. 4 (f), a resist material 13 ′ is applied (supplied) on the substrate 2 so as to cover the conductor pattern 7, that is, on almost the entire surface of the substrate 2.
Subsequently, after exposing through the photomask corresponding to the shape of the terminal 6, it develops with a developing solution. As a result, as shown in FIG. 4G, a resist layer 13 patterned into a shape having a recess 131 in a portion corresponding to the terminal 6 is obtained.

この凹部131において、導電体パターン7は、レジスト層13から露出している。
このレジスト材料には、帯電制御剤を含み、正に帯電しているものを用いるのが好適である。これにより、次工程において用いるカチオン性界面活性剤がレジスト層13には吸着せず、導電体パターン7の端子6に対応する部分に選択的に吸着するようになる。
かかるレジスト材料としては、例えば、東京応化工業社製の「PMERシリーズ」等の市販品を用いることができる。
In the recess 131, the conductor pattern 7 is exposed from the resist layer 13.
As this resist material, it is preferable to use a positively charged material containing a charge control agent. Thereby, the cationic surfactant used in the next step is not adsorbed on the resist layer 13 but is selectively adsorbed on the portion corresponding to the terminal 6 of the conductor pattern 7.
As such a resist material, for example, a commercial product such as “PMER series” manufactured by Tokyo Ohka Kogyo Co., Ltd. can be used.

[2−II] 次に、凹部131においてレジスト層13から露出した導電体パターン7に、メッキ膜12を形成するための前処理を行う。
この前処理は、例えば、カチオン性界面活性剤を含む溶液(界面活性剤溶液)を導電体パターン7に接触させることにより行う。これにより、導電体パターン7表面にカチオン性界面活性剤を付着させる。
[2-II] Next, pretreatment for forming the plating film 12 is performed on the conductor pattern 7 exposed from the resist layer 13 in the recess 131.
This pretreatment is performed, for example, by bringing a solution containing a cationic surfactant (surfactant solution) into contact with the conductor pattern 7. Thereby, a cationic surfactant is adhered to the surface of the conductor pattern 7.

導電体パターン7の表面は、カチオン性界面活性剤が付着することによりプラスに帯電し、無電解メッキで用いる触媒が吸着し易いようになり、結果として、形成されるメッキ膜12(補強層8)と導電体パターン7との密着性が向上する。
界面活性剤溶液を導電体パターン7に接触させる方法としては、例えば、界面活性剤溶液中に導電体パターン7を浸漬させる方法(浸漬法)、界面活性剤溶液を導電体パターン7にシャワー(噴霧)する方法等が挙げられるが、特に、浸漬法を用いるのが好ましい、浸漬法によれば、大量の基板2を容易に処理することができる。
The surface of the conductor pattern 7 is positively charged by adhering the cationic surfactant, and the catalyst used in the electroless plating is easily adsorbed. As a result, the plated film 12 (reinforcing layer 8) to be formed is formed. ) And the conductor pattern 7 are improved.
Examples of the method of bringing the surfactant solution into contact with the conductor pattern 7 include a method of immersing the conductor pattern 7 in the surfactant solution (immersion method), and showering (spraying) the surfactant solution on the conductor pattern 7. In particular, it is preferable to use the dipping method. According to the dipping method, a large amount of the substrate 2 can be easily processed.

このように、液体を基板2に接触させる方法には、各種方法があるが、以下の各工程では、液体を接触させる方法として、浸漬法を用いる場合を代表に説明する。
カチオン性界面活性剤としては、例えば、塩化アルキルアンモニウム、塩化ベンザルコニウム、塩化ベンゼトニウム、ステアリン酸等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
As described above, there are various methods for bringing the liquid into contact with the substrate 2. In the following steps, the case where the immersion method is used as a method for bringing the liquid into contact will be described as a representative.
Examples of the cationic surfactant include alkyl ammonium chloride, benzalkonium chloride, benzethonium chloride, stearic acid, and the like, and one or more of these can be used in combination.

処理に際する界面活性剤溶液の温度は、0〜70℃程度であるのが好ましく、10〜40℃程度であるのがより好ましい。
また、界面活性剤溶液中での導電体パターン7の処理時間は、10〜90秒程度であるのが好ましく、30〜60秒程度であるのがより好ましい。
ここで、例えば、導電体パターン7がITO等の酸化物により構成されている場合、導電体パターン7の表面は、マイナスに帯電する傾向を示すが、マイナスに帯電した表面には、次工程における触媒が付着し難い。このため、酸化物で構成される導電体パターン7に対して、前述のような前処理を施すことは特に有効である。
このようにして、前処理が施された導電体パターン7を、例えば、純水(超純水)、イオン交換水、蒸留水、RO水等を用いて洗浄する。
The temperature of the surfactant solution during the treatment is preferably about 0 to 70 ° C, more preferably about 10 to 40 ° C.
Further, the treatment time of the conductor pattern 7 in the surfactant solution is preferably about 10 to 90 seconds, and more preferably about 30 to 60 seconds.
Here, for example, when the conductor pattern 7 is made of an oxide such as ITO, the surface of the conductor pattern 7 tends to be negatively charged. The catalyst is difficult to adhere. For this reason, it is particularly effective to perform the pretreatment as described above on the conductor pattern 7 made of oxide.
In this way, the pre-treated conductor pattern 7 is washed using, for example, pure water (ultra pure water), ion exchange water, distilled water, RO water, or the like.

[2−III] 次に、導電体パターン7の表面に、触媒を吸着させる。
触媒としては、Ni、Cu、Co、Pd、Ptのうちの1種または2種以上を組み合わせて用いることができる。
このうち、触媒としてPdを用いる場合には、Sn−Pd等のPd合金のコロイド液、または塩化パラジウム等のイオン系Pd触媒の溶液中に、基板2を浸漬することにより、Pd合金、またはイオン系Pd触媒を導電体パターン7の表面に吸着させる。その後、触媒に関与しない元素を除去することにより、Pdを導電体パターン7の表面に露出させる。
[2-III] Next, the catalyst is adsorbed on the surface of the conductor pattern 7.
As the catalyst, one or more of Ni, Cu, Co, Pd, and Pt can be used in combination.
Of these, when Pd is used as the catalyst, the substrate 2 is immersed in a colloidal solution of a Pd alloy such as Sn—Pd or an ionic Pd catalyst such as palladium chloride, so that the Pd alloy or ions The system Pd catalyst is adsorbed on the surface of the conductor pattern 7. Then, Pd is exposed on the surface of the conductor pattern 7 by removing elements not involved in the catalyst.

例えば、Sn−Pdコロイド液を用いる場合には、導電体パターン7をコロイド液に浸漬した後、酸溶液に浸漬する。これにより、Pdに配位しているSnが溶解して除去され、導電体パターン7の表面にPdが露出した状態になる。
酸溶液としては、例えば、HBF等の酸と、ブドウ糖等の還元剤とを含む溶液や、これに、さらに硫酸を添加した溶液等を用いることができる。
For example, when using a Sn—Pd colloidal solution, the conductor pattern 7 is immersed in the colloidal solution and then immersed in the acid solution. As a result, Sn coordinated to Pd is dissolved and removed, and Pd is exposed on the surface of the conductor pattern 7.
As the acid solution, for example, a solution containing an acid such as HBF 4 and a reducing agent such as glucose, or a solution obtained by further adding sulfuric acid to the solution can be used.

処理に際する触媒を含む溶液の温度は、0〜70℃程度であるのが好ましく、10〜40℃程度であるのがより好ましい。
触媒を含む溶液中での導電体パターン7の処理時間は、10秒〜5分程度であるのが好ましく、20秒〜3分程度であるのがより好ましい。
一方、処理に際する酸溶液の温度は、0〜70℃程度であるのが好ましく、10〜40℃程度であるのがより好ましい。
The temperature of the solution containing the catalyst in the treatment is preferably about 0 to 70 ° C, and more preferably about 10 to 40 ° C.
The treatment time of the conductor pattern 7 in the solution containing the catalyst is preferably about 10 seconds to 5 minutes, and more preferably about 20 seconds to 3 minutes.
On the other hand, the temperature of the acid solution during the treatment is preferably about 0 to 70 ° C, and more preferably about 10 to 40 ° C.

酸溶液中での基板2の処理時間は、10秒〜5分程度であるのが好ましく、30秒〜3分程度であるのがより好ましい。
このようにして、触媒を付着(吸着)させた導電体パターン7を、例えば、純水(超純水)、イオン交換水、蒸留水、RO水等を用いて洗浄する。
なお、導電体パターン7の少なくとも端部、すなわち端子6に対応する部分を、触媒性を有する金属材料を主成分として構成する場合には、導電体パターン7自体が触媒として作用するため、本工程[2−III]および前記工程[2−II]は省略するようにしてもよい。
The treatment time of the substrate 2 in the acid solution is preferably about 10 seconds to 5 minutes, and more preferably about 30 seconds to 3 minutes.
Thus, the conductor pattern 7 to which the catalyst is adhered (adsorbed) is washed using, for example, pure water (ultra pure water), ion exchange water, distilled water, RO water, or the like.
In the case where at least the end portion of the conductor pattern 7, that is, the portion corresponding to the terminal 6 is composed of a metal material having catalytic properties as a main component, the conductor pattern 7 itself acts as a catalyst. [2-III] and the step [2-II] may be omitted.

[2−IV] 次に、基板2をメッキ液に浸漬し、図4(i)に示すように、レジスト層13の凹部131内に、金属元素を析出させ、導電体パターン7の端子6に対応する部分に補強層8を形成する。
金属塩としては、例えば、硫酸塩、硝酸塩等が好適に用いられる。
還元剤としては、例えば、ヒドラジン、次亜隣酸アンモニウム、次亜燐酸ナトリウム等が挙げられるが、これらの中でも、ヒドラジンおよび次亜隣酸アンモニウムの少なくとも一方を主成分とするものが好ましい。還元剤としてこれらのものを用いることにより、メッキ膜12の成膜速度が適正なものとなり、補強層8において求められる最適な膜厚範囲に、容易に膜厚を制御できるようになる。また、形成されるメッキ膜12も、均一な膜厚、かつ、良好な表面性を有する(膜表面モフォロジーが高い)ものとなる。
[2-IV] Next, the substrate 2 is immersed in a plating solution, and as shown in FIG. 4 (i), a metal element is deposited in the recess 131 of the resist layer 13, and the terminal 6 of the conductor pattern 7 is thus deposited. The reinforcing layer 8 is formed in the corresponding part.
As the metal salt, for example, sulfate, nitrate and the like are preferably used.
Examples of the reducing agent include hydrazine, ammonium hypophosphite, sodium hypophosphite, and the like. Among these, those containing at least one of hydrazine and ammonium hypophosphite as a main component are preferable. By using these as reducing agents, the deposition rate of the plating film 12 becomes appropriate, and the film thickness can be easily controlled within the optimum film thickness range required for the reinforcing layer 8. The formed plating film 12 also has a uniform film thickness and good surface properties (high film surface morphology).

メッキ液10における金属塩の含有量(溶媒への金属塩の添加量)は、1〜50g/L程度であるのが好ましく、5〜25g/L程度であるのがより好ましい。金属塩の含有量が少な過ぎると、メッキ膜12を形成するのに長時間を要するおそれがある。一方、金属塩の含有量を前記上限値を超えて多くしても、それ以上の効果の増大が期待できない。
また、メッキ液10における還元剤の含有量(溶媒への還元剤の添加量)は、10〜200g/L程度であるのが好ましく、50〜150g/L程度であるのが好ましい。還元剤の含有量が少な過ぎると、還元剤の種類等によっては、金属イオンの効率のよい還元が困難になるおそれがある。一方、還元剤の含有量を前記上限値を超えて多くしても、それ以上の効果の増大が期待できない。
The content of the metal salt in the plating solution 10 (addition amount of the metal salt to the solvent) is preferably about 1 to 50 g / L, and more preferably about 5 to 25 g / L. If the content of the metal salt is too small, it may take a long time to form the plating film 12. On the other hand, even if the content of the metal salt is increased beyond the upper limit, no further increase in effect can be expected.
The content of the reducing agent in the plating solution 10 (the amount of the reducing agent added to the solvent) is preferably about 10 to 200 g / L, and preferably about 50 to 150 g / L. When there is too little content of a reducing agent, there exists a possibility that efficient reduction | restoration of a metal ion may become difficult depending on the kind etc. of reducing agent. On the other hand, even if the content of the reducing agent is increased beyond the upper limit, no further increase in effect can be expected.

このようなメッキ液10には、さらにpH調整剤(pH緩衝剤)を混合(添加)するのが好ましい。これにより、無電解メッキの進行に伴って、メッキ液10のpHが低下するのを防止または抑制することができ、その結果、成膜速度の低下や、メッキ膜12の組成、性状の変化を効果的に防止することができる。
このpH調整剤としては、各種のものが挙げられるが、アンモニア水、トリメチルアンモニウムハイドライド、水酸化ナトリウム、炭酸ナトリウムおよび硫化アンモニウムのうちの少なくとも1種を主成分とするものであるが好ましい。これらのものは、緩衝作用に優れるため、これらのものをpH調整剤として用いることにより、前記効果がより顕著に発揮される。
It is preferable to mix (add) a pH adjusting agent (pH buffering agent) to the plating solution 10. As a result, it is possible to prevent or suppress the pH of the plating solution 10 from being lowered as the electroless plating progresses. As a result, the film formation rate is lowered and the composition and properties of the plating film 12 are changed. It can be effectively prevented.
Examples of the pH adjuster include various agents, and those having at least one of ammonia water, trimethylammonium hydride, sodium hydroxide, sodium carbonate and ammonium sulfide as a main component are preferable. Since these things are excellent in a buffering effect, the said effect is exhibited more notably by using these things as a pH adjuster.

以上のようなメッキ液10に、図4(i)に示すように、レジスト層13が形成された基板2を浸漬すると、メッキ膜12が導電体パターン7上の端子6に対応する部分に形成される。
処理に際するメッキ液10のpHは、5〜12程度であるのが好ましく、6〜10程度であるのが好ましい。
処理に際するメッキ液10の温度は、30〜90℃程度であるのが好ましく、40〜80℃程度であるのがより好ましい。
As shown in FIG. 4I, when the substrate 2 on which the resist layer 13 is formed is immersed in the plating solution 10 as described above, the plating film 12 is formed in a portion corresponding to the terminal 6 on the conductor pattern 7. Is done.
The pH of the plating solution 10 during the treatment is preferably about 5 to 12, and preferably about 6 to 10.
The temperature of the plating solution 10 during the treatment is preferably about 30 to 90 ° C, and more preferably about 40 to 80 ° C.

メッキ液10中での基板2の処理時間は、10秒〜5分程度であるのが好ましく、20秒〜3分程度であるのがより好ましい。
メッキ液10のpH、温度、メッキ液10による処理時間を、それぞれ前記範囲とすることにより、成膜速度が特に適正なものとなり、均一な膜厚のメッキ膜12を高い精度で形成することができる。
The processing time of the substrate 2 in the plating solution 10 is preferably about 10 seconds to 5 minutes, and more preferably about 20 seconds to 3 minutes.
By setting the pH and temperature of the plating solution 10 and the processing time with the plating solution 10 within the above ranges, the film formation speed becomes particularly appropriate, and the plating film 12 having a uniform film thickness can be formed with high accuracy. it can.

なお、作業温度(メッキ液の温度)、作業時間(メッキ時間)、メッキ液の量、メッキ液のpH、メッキ回数(ターン数)等のメッキ条件を設定することにより、形成されるメッキ膜12の厚さを調整することができる。
また、メッキ液10中には、例えば、錯化剤、安定化剤等の添加物を、適宜添加するようにしてもよい。
The plating film 12 is formed by setting the plating conditions such as the working temperature (plating solution temperature), the working time (plating time), the amount of the plating solution, the pH of the plating solution, the number of times of plating (the number of turns). The thickness can be adjusted.
Further, for example, additives such as a complexing agent and a stabilizing agent may be appropriately added to the plating solution 10.

錯化剤としては、例えば、エチレンジアミン四酢酸、酢酸のようなカルボン酸類、酒石酸、クエン酸のようなオキシカルボン酸類、グリシンのようなアミノカルボン酸類、トリエタノールアミンのようなアミン類、グリセリン、ソルビトールのような多価アルコール類等が挙げられる。
安定化剤としては、例えば、2,2’−ビピリジル、シアン化合物、フェロシアン化合物、フェナントロリン、チオ尿素、メルカプトベンゾチアゾール、チオグリコール酸等が挙げられる。
このようにして、メッキ膜12が導電体パターン7の端子6に対応する部分上に形成された基板2を、例えば、純水(超純水)、イオン交換水、蒸留水、RO水等を用いて洗浄する。
Examples of complexing agents include carboxylic acids such as ethylenediaminetetraacetic acid and acetic acid, oxycarboxylic acids such as tartaric acid and citric acid, aminocarboxylic acids such as glycine, amines such as triethanolamine, glycerin and sorbitol. And polyhydric alcohols.
Examples of the stabilizer include 2,2′-bipyridyl, cyanide, ferrocyan compound, phenanthroline, thiourea, mercaptobenzothiazole, thioglycolic acid, and the like.
In this way, the substrate 2 on which the plating film 12 is formed on the portion corresponding to the terminal 6 of the conductor pattern 7 is made of, for example, pure water (ultra pure water), ion exchange water, distilled water, RO water or the like. Use to wash.

[2−V] 次に、レジスト層13を除去する。
このレジスト層13の除去は、好ましくはレジスト剥離液を用いて行うことができるが、その他、例えば、プラズマエッチング、リアクティブエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法を用いて行うようにしてもよい。
これにより、図4(j)に示すように、導電体パターン7の端子6に対応する部分上に補強層8が形成された端子6を得ることができる。
[2-V] Next, the resist layer 13 is removed.
The removal of the resist layer 13 can be preferably performed by using a resist stripping solution, but may be performed by other physical etching methods such as plasma etching, reactive etching, beam etching, and light-assisted etching. It may be.
Thereby, as shown in FIG. 4J, the terminal 6 in which the reinforcing layer 8 is formed on the portion corresponding to the terminal 6 of the conductor pattern 7 can be obtained.

以上のような無電解メッキ法を用いることにより、寸法精度の高い補強層8を、容易かつ確実に形成することができる。
これにより、駆動用のICとの接続をACFやACPにより行うことが充分可能な強度を有する端子6とすることができる。
本実施形態では、補強層8の形成は、無電解メッキ法を用いた方法について説明を行ったが、電解メッキ法を用いて補強層8を形成してもよい。
By using the electroless plating method as described above, it is possible to easily and reliably form the reinforcing layer 8 with high dimensional accuracy.
As a result, the terminal 6 can be made strong enough to be connected to the driving IC by ACF or ACP.
In the present embodiment, the reinforcing layer 8 is formed by the method using the electroless plating method, but the reinforcing layer 8 may be formed by using the electrolytic plating method.

なお、無電解メッキ法を用いる場合には、導電体パターン7の端子6に対応する部分の近傍に短絡線を設けておき電解浴槽中に入れて補強層8の成膜を行い、成膜の後に短絡線を除けばよい。電解メッキ法によれば、電気的に導電体パターン7の表面にメッキ膜を付着させ得るので、補強層8をより短時間で形成することができるという利点がある。
また、上述した[2−I]から[2−V]では無電解メッキに必要な触媒を、金属層9(導電体パターン7)上に付与する方法について説明したが、金属層9(導電体パターン7)自身を触媒として利用することによって、さらに簡便に補強層8を形成することができる。この工程について、次に説明する。
When the electroless plating method is used, a short-circuit wire is provided in the vicinity of the portion corresponding to the terminal 6 of the conductor pattern 7 and placed in the electrolytic bath to form the reinforcing layer 8. You can remove the short-circuit wire later. According to the electrolytic plating method, the plating film can be electrically attached to the surface of the conductor pattern 7, so that there is an advantage that the reinforcing layer 8 can be formed in a shorter time.
Further, in the above [2-I] to [2-V], the method for applying the catalyst necessary for electroless plating onto the metal layer 9 (conductor pattern 7) has been described. However, the metal layer 9 (conductor) By using the pattern 7) itself as a catalyst, the reinforcing layer 8 can be formed more easily. This process will be described next.

[1’]導電体パターン形成工程
触媒性を有する金属材料(触媒金属)、すなわち、Ni、Pt、Pd、Co、Cu、Auのうちの少なくとも1種を用いて、前記工程[1]と同様にして、基板2上に、触媒金属を主成分とする導電体パターン7を形成する。
[2’]補強層形成工程
[2’−I] 前記工程[2−I]と同様にして、導電体パターン7の端子6に対応する部分以外の部分を覆うように、レジスト層を形成する。
[1 ′] Conductor pattern forming step Similar to the above step [1] using at least one of catalytic metal materials (catalytic metals), that is, Ni, Pt, Pd, Co, Cu, and Au. Thus, the conductor pattern 7 containing the catalyst metal as a main component is formed on the substrate 2.
[2 ′] Reinforcing Layer Formation Step [2′-I] In the same manner as in the step [2-I], a resist layer is formed so as to cover a portion other than the portion corresponding to the terminal 6 of the conductor pattern 7. .

[2’−IV] 次に、前記工程[2−IV]と同様にして、図4(i)に示すように、レジスト層13の凹部131内に、金属元素を析出させ、導電体パターン7の端子6に対応する部分に補強層8を形成する。
[2’−V] 次に、前記工程[2’−V]と同様にして、レジスト層13を除去する。
以上のように、導電体パターン7を、触媒性を有する金属材料を主成分として構成することにより、寸法精度の高い補強層8を、容易かつ確実に形成することができる。
[2′-IV] Next, in the same manner as in the above step [2-IV], as shown in FIG. 4 (i), a metal element is deposited in the recess 131 of the resist layer 13, thereby conducting the conductor pattern 7. A reinforcing layer 8 is formed in a portion corresponding to the terminal 6.
[2′-V] Next, the resist layer 13 is removed in the same manner as in the step [2′-V].
As described above, by forming the conductor pattern 7 with a catalytic metal material as a main component, the reinforcing layer 8 with high dimensional accuracy can be easily and reliably formed.

次に、補強層8の少なくとも表面付近をAuで構成する場合、このAuで構成される部分(Au層)は、例えば、置換メッキ法により形成することができる。
この置換メッキ法は、メッキ液中の金属成分を卑金属と置換、あるいは接触させて、表面に還元析出させる方法である。
Next, when at least the vicinity of the surface of the reinforcing layer 8 is made of Au, the portion made of Au (Au layer) can be formed by, for example, a displacement plating method.
This displacement plating method is a method in which a metal component in a plating solution is replaced with or brought into contact with a base metal to be reduced and deposited on the surface.

なお、以下では、Ni層上にAu層を有する補強層8を形成する場合を代表に説明する。
この場合、まず、基板2をNiメッキ液に浸漬して、Ni膜(Ni層)を成長させた後、基板2をNiメッキ液から引き上げ、次に、Auメッキ液に浸漬する。これにより、Auメッキ液中のAuイオンがNi膜の表面の溶出するNiと置換されて、Au薄膜(Au層)がNi膜表面に析出する。
In the following, a case where the reinforcing layer 8 having the Au layer is formed on the Ni layer will be described as a representative.
In this case, first, the substrate 2 is immersed in a Ni plating solution to grow a Ni film (Ni layer), then the substrate 2 is pulled up from the Ni plating solution, and then immersed in an Au plating solution. As a result, Au ions in the Au plating solution are replaced with Ni eluting on the surface of the Ni film, and an Au thin film (Au layer) is deposited on the surface of the Ni film.

処理に際するAuメッキ液の温度は、30〜90℃程度であるのが好ましい。このような温度範囲とすることにより、Ni膜の全面がAuで覆われると、自動的(ほぼ同時)にAuの析出(置換メッキ)は止まり、通常30〜70nm程度の厚さのAu薄膜を得ることができる。
これにより、端子用として適した金属で覆われた端子6とすることができる。
The temperature of the Au plating solution during the treatment is preferably about 30 to 90 ° C. By setting such a temperature range, when the entire surface of the Ni film is covered with Au, the Au deposition (substitution plating) automatically stops (substantially simultaneously), and an Au thin film having a thickness of about 30 to 70 nm is usually formed. Obtainable.
Thereby, it can be set as the terminal 6 covered with the metal suitable for terminals.

[3]薄膜トランジスタ製造工程
次に、導電体パターン形成工程において形成されたソース電極およびドレイン電極上に有機半導体層、ゲート絶縁層およびゲート電極を順次形成してTFT4を完成させる。
薄膜トランジスタの構成およびその製造方法は、公知の手法を用いて作製すれば、いかなる方法であってもよいが、以下では一例を挙げて説明する。
[3] Thin Film Transistor Manufacturing Process Next, the organic semiconductor layer, the gate insulating layer, and the gate electrode are sequentially formed on the source electrode and the drain electrode formed in the conductor pattern forming process to complete the TFT 4.
The structure of the thin film transistor and the method for manufacturing the thin film transistor may be any method as long as they are manufactured using a known method, but an example will be described below.

まず、ソース電極およびドレイン電極が形成された基板2上に、ソース電極およびドレイン電極を覆うように、有機半導体層を形成する。
このとき、ソース電極とドレイン電極との間(ゲート電極に対応する領域)には、チャネル領域が形成される。
有機半導体層は、有機高分子材料またはその前駆体を含む溶液を、例えば、塗布法を用いて、基板2上にソース電極およびドレイン電極を覆うように塗布(供給)した後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
First, an organic semiconductor layer is formed on the substrate 2 on which the source electrode and the drain electrode are formed so as to cover the source electrode and the drain electrode.
At this time, a channel region is formed between the source electrode and the drain electrode (region corresponding to the gate electrode).
For the organic semiconductor layer, a solution containing an organic polymer material or a precursor thereof is applied (supplied) on the substrate 2 so as to cover the source electrode and the drain electrode using, for example, a coating method, and then as necessary. The coating film can be formed by subjecting it to a post-treatment (for example, heating, infrared irradiation, application of ultrasonic waves, etc.).

ここで、例えば、前記溶液の塗布には、レジスト材料11’の塗布方法で挙げたのと同様の方法を用いることができる。
なお、有機半導体層は、少なくともソース電極とドレイン電極との間の領域(チャネル領域)に、これらと接触するように形成すればよい。チャンネル領域に有機半導体層を選択的に形成することにより、同一基板上に、複数のTFT4を並設する場合には、リーク電流の発生、各素子間のクロストークの発生等を抑えることができる。また、有機半導体材料の使用量を削減することができ、製造コストの削減を図ることもできる。
なお、有機半導体材料として低分子のものを用いる場合には、有機半導体層は、例えば、真空蒸着法等を用いて形成することもできる。
Here, for example, the same method as mentioned in the application method of the resist material 11 ′ can be used for the application of the solution.
Note that the organic semiconductor layer may be formed at least in a region (channel region) between the source electrode and the drain electrode so as to be in contact therewith. By selectively forming an organic semiconductor layer in the channel region, when a plurality of TFTs 4 are arranged in parallel on the same substrate, generation of leakage current, generation of crosstalk between elements, and the like can be suppressed. . Moreover, the usage-amount of organic-semiconductor material can be reduced and manufacturing cost can also be reduced.
In addition, when using a low molecular thing as an organic-semiconductor material, an organic-semiconductor layer can also be formed using a vacuum evaporation method etc., for example.

次に、有機半導体層上に、ゲート絶縁層を形成する。
例えば、ゲート絶縁層の構成材料(絶縁材料)として有機高分子材料(樹脂材料)を用いる場合には、ゲート絶縁層は、前記有機半導体層と同様にして形成することができる。
次に、ゲート絶縁層上に、ゲート電極を形成する。
例えば、ゲート電極の構成材料(導電材料)として有機高分子材料(樹脂材料)を用いる場合には、ゲート電極は、前記有機半導体層と同様にして形成することができる。
Next, a gate insulating layer is formed on the organic semiconductor layer.
For example, when an organic polymer material (resin material) is used as a constituent material (insulating material) of the gate insulating layer, the gate insulating layer can be formed in the same manner as the organic semiconductor layer.
Next, a gate electrode is formed over the gate insulating layer.
For example, when an organic polymer material (resin material) is used as a constituent material (conductive material) of the gate electrode, the gate electrode can be formed in the same manner as the organic semiconductor layer.

また、電極材料として各種金属材料を用いる場合には、ゲート電極は、例えば、次のようにしてを形成することができる。
まず、ゲート絶縁層上に金属膜(金属層)を形成する。これは、例えば、プラズマCVD、熱CVD、レーザーCVDのような化学蒸着法(CVD)、真空蒸着、スパッタリング(低温スパッタリング)、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法、MOD法、金属箔の接合等により形成することができる。
Moreover, when using various metal materials as an electrode material, a gate electrode can be formed as follows, for example.
First, a metal film (metal layer) is formed over the gate insulating layer. This includes, for example, chemical vapor deposition (CVD) such as plasma CVD, thermal CVD, and laser CVD, vacuum deposition, sputtering (low temperature sputtering), dry plating methods such as ion plating, electrolytic plating, immersion plating, and electroless plating. It can be formed by a wet plating method such as a thermal spraying method, a sol-gel method, a MOD method, or a metal foil bonding.

この金属膜上に、レジスト材料を塗布(供給)する。次いで、ゲート電極の形状に対応するフォトマスクを介して露光した後、現像液で現像する。これにより、ゲート電極に対応する形状にパターニングされたレジスト層が得られる。
このレジスト層をマスクとして、金属膜の不要部分をエッチングにより除去する。このエッチングには、前記導電体パターン7で挙げたのと同様の方法を用いることができる。
A resist material is applied (supplied) onto the metal film. Subsequently, after exposing through the photomask corresponding to the shape of a gate electrode, it develops with a developing solution. Thereby, a resist layer patterned into a shape corresponding to the gate electrode is obtained.
Using this resist layer as a mask, unnecessary portions of the metal film are removed by etching. For this etching, the same method as mentioned for the conductor pattern 7 can be used.

その後、例えばレジスト剥離液を用いて、レジスト層を除去することにより、ゲート電極が得られる。
以上のような工程を経て、ソース電極およびドレイン電極が、ゲート絶縁層を介してゲート電極よりも基板2側に設けられたトップゲート構造のTFT4が得られる。
次に、ゲート電極と配線51とを接続する接続線を形成する。
Thereafter, the gate electrode is obtained by removing the resist layer using, for example, a resist stripping solution.
Through the steps as described above, a top gate TFT 4 in which the source electrode and the drain electrode are provided closer to the substrate 2 than the gate electrode through the gate insulating layer is obtained.
Next, a connection line connecting the gate electrode and the wiring 51 is formed.

この接続線は、例えば、金属コロイド液をインクジェット法により、パターニングした後、熱処理等を施すことにより形成することができる。
以上の製造工程の説明は、トップゲート構造に基く薄膜トランジスタを備える可撓性配線基板の製造方法について示したものである。同様にして、ボトムゲート構造の薄膜トランジスタを有する可撓性配線基板の製造も可能である。
この場合、例えば、以下の[A]および[B]の方法により製造することができる。
This connection line can be formed, for example, by performing a heat treatment after patterning the metal colloid liquid by an ink jet method.
The above description of the manufacturing process shows a method for manufacturing a flexible wiring board including a thin film transistor based on a top gate structure. Similarly, a flexible wiring substrate having a bottom-gate thin film transistor can be manufactured.
In this case, for example, it can be produced by the following methods [A] and [B].

[A] まず、基板2上に導電体パターン7を形成する。
この導電体パターン7は、配線5と、端子6と、TFT4が備えるゲート電極とに対応する形状に形成される。
次に、導電体パターン7の端部、すなわち、導電体パターン7の端子6に対応する部分に補強層8を形成する。
次に、導電体パターン形成工程おいて形成されたゲート電極上にゲート絶縁層、ソース電極およびドレイン電極、有機半導体層を順次形成してTFT4を完成させる。
[A] First, the conductor pattern 7 is formed on the substrate 2.
The conductor pattern 7 is formed in a shape corresponding to the wiring 5, the terminal 6, and the gate electrode provided in the TFT 4.
Next, the reinforcing layer 8 is formed on the end portion of the conductor pattern 7, that is, the portion corresponding to the terminal 6 of the conductor pattern 7.
Next, a gate insulating layer, a source electrode and a drain electrode, and an organic semiconductor layer are sequentially formed on the gate electrode formed in the conductor pattern forming step to complete the TFT 4.

[B] まず、基板2上に導電体パターン7を形成する。
この導電体パターン7は、配線5と、端子6と、TFT4が備えるゲート電極とに対応する形状に形成される。
次に、導電体パターン形成工程おいて形成されたゲート電極上にゲート絶縁層、ソース電極およびドレイン電極を順次形成させる。
[B] First, the conductor pattern 7 is formed on the substrate 2.
The conductor pattern 7 is formed in a shape corresponding to the wiring 5, the terminal 6, and the gate electrode provided in the TFT 4.
Next, a gate insulating layer, a source electrode, and a drain electrode are sequentially formed on the gate electrode formed in the conductor pattern forming step.

次に、導電体パターン7の端部、すなわち、導電体パターン7の端子6に対応する部分に補強層8を形成する。
次に、ソース電極、ドレイン電極を覆うように、有機半導体層を形成してTFT4を完成させる。
以上のような工程を経て、可撓性配線基板1が製造される。
Next, the reinforcing layer 8 is formed on the end portion of the conductor pattern 7, that is, the portion corresponding to the terminal 6 of the conductor pattern 7.
Next, an organic semiconductor layer is formed so as to cover the source electrode and the drain electrode, and the TFT 4 is completed.
The flexible wiring board 1 is manufactured through the steps as described above.

ここで、図5に、可撓性配線基板1の他の構成例を示す。
図5に示す可撓性配線基板1は、全体形状が図1に示す可撓性配線基板1と異なっている。
すなわち、図1の可撓性配線基板1は、1つの帯状の第2の部分22が、第1の部分21から側方へ突出した形状である。
これに対して、図5の可撓性配線基板1は、複数の矩形状の第2の部分22が第1の部分からほぼ等間隔で側方へ突出した形状をなしている。これにより、複数の駆動用IC、RAM、ROM、FRAM等を実装可能な可撓性配線基板1とすることができる
Here, FIG. 5 shows another configuration example of the flexible wiring board 1.
The flexible wiring board 1 shown in FIG. 5 is different from the flexible wiring board 1 shown in FIG.
That is, the flexible wiring board 1 of FIG. 1 has a shape in which one band-like second portion 22 protrudes from the first portion 21 to the side.
On the other hand, the flexible wiring board 1 of FIG. 5 has a shape in which a plurality of rectangular second portions 22 protrude laterally from the first portion at substantially equal intervals. Thereby, the flexible wiring board 1 on which a plurality of driving ICs, RAMs, ROMs, FRAMs and the like can be mounted can be obtained.

<電子デバイス>
次に、前述したような可撓性配線基板1が組み込まれた電子デバイスについて、電気泳動装置を一例に説明する。
図6は、本発明の電子デバイスを電気泳動表示装置に適用した場合の実施形態を示す縦断面図である。
図6に示す電気泳動表示装置20は、可撓性配線基板1と、この可撓性配線基板1上に設けられた電気泳動表示部25とで構成されている。
<Electronic device>
Next, an electrophoretic apparatus will be described as an example of an electronic device in which the flexible wiring board 1 as described above is incorporated.
FIG. 6 is a longitudinal sectional view showing an embodiment when the electronic device of the present invention is applied to an electrophoretic display device.
The electrophoretic display device 20 shown in FIG. 6 includes a flexible wiring board 1 and an electrophoretic display unit 25 provided on the flexible wiring board 1.

図6に示すように、電気泳動表示部25は、透明基板251と、透明電極(共通電極)252と、マイクロカプセル40と、バインダ材45とを有している。
透明基板251上に、透明電極252が積層され、マイクロカプセル40がバインダ材45により、透明電極252上に固定されている。
さらに、この電気泳動表示部25と可撓性配線基板1とが、バインダ材45を介して接合されている。
As shown in FIG. 6, the electrophoretic display unit 25 includes a transparent substrate 251, a transparent electrode (common electrode) 252, a microcapsule 40, and a binder material 45.
A transparent electrode 252 is laminated on the transparent substrate 251, and the microcapsule 40 is fixed on the transparent electrode 252 with a binder material 45.
Further, the electrophoretic display unit 25 and the flexible wiring substrate 1 are bonded via a binder material 45.

画素電極3は、マトリクス状に、すなわち、縦横に規則正しく配列するように分割されている。
また、各カプセル40内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色(色相)の異なる2種の電気泳動粒子401、402を含む電気泳動分散液400が封入されている。
The pixel electrodes 3 are divided so as to be regularly arranged in a matrix, that is, vertically and horizontally.
In each capsule 40, an electrophoretic dispersion liquid 400 includes a plurality of types of electrophoretic particles having different characteristics, and in this embodiment, two types of electrophoretic particles 401 and 402 having different charges and colors (hues). Is enclosed.

さらに、可撓性配線基板1が有する端子6(端子61〜63)には、駆動用ICの端子が接続され、これにより、可撓性配線基板1に駆動用ICが実装されている。
このような電気泳動表示装置20では、1本あるいは複数本の配線51に選択信号(選択電圧)を供給すると、この選択信号(選択電圧)が供給された配線51に接続されているTFT4がONとなる。
Further, the terminals of the driving IC are connected to the terminals 6 (terminals 61 to 63) of the flexible wiring board 1, whereby the driving IC is mounted on the flexible wiring board 1.
In such an electrophoretic display device 20, when a selection signal (selection voltage) is supplied to one or a plurality of wirings 51, the TFT 4 connected to the wiring 51 to which the selection signal (selection voltage) is supplied is turned on. It becomes.

これにより、かかるTFT4に接続されている配線52と画素電極3とは、実質的に導通する。このとき、配線52に所望のデータ(電圧)を供給した状態であれば、このデータ(電圧)は画素電極3に供給される。
このとき、画素電極3と透明電極252との間に電界が生じ、この電界の方向、強さ、電気泳動粒子401、402の特性等に応じて、電気泳動粒子401、402は、いずれかの電極の方向に向かって電気泳動する。
Thereby, the wiring 52 connected to the TFT 4 and the pixel electrode 3 are substantially conducted. At this time, if desired data (voltage) is supplied to the wiring 52, this data (voltage) is supplied to the pixel electrode 3.
At this time, an electric field is generated between the pixel electrode 3 and the transparent electrode 252, and the electrophoretic particles 401, 402 have either one of the electrophoretic particles 401, 402 depending on the direction and strength of the electric field, the characteristics of the electrophoretic particles 401, 402, etc. Electrophoresis in the direction of the electrode.

一方、この状態から、配線51への選択信号(選択電圧)の供給を停止すると、TFT4はOFFとなり、かかるTFT4に接続されている配線52と画素電極3とは非導通状態となる。
したがって、配線51への選択信号の供給および停止、あるいは、配線52へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置20の表示面側(透明基板)には、所望の画像(情報)を表示させることができる。
On the other hand, when the supply of the selection signal (selection voltage) to the wiring 51 is stopped from this state, the TFT 4 is turned off, and the wiring 52 connected to the TFT 4 and the pixel electrode 3 are in a non-conductive state.
Therefore, the display surface side (transparent substrate) of the electrophoretic display device 20 is provided with a desired signal by appropriately combining the supply and stop of the selection signal to the wire 51 or the supply and stop of data to the wire 52. An image (information) can be displayed.

特に、本実施形態の電気泳動表示装置20では、電気泳動粒子401、402の色を異ならせていることにより、多階調の画像を表示することが可能となっている。
また、本実施形態の電気泳動表示装置20は、本発明の可撓性配線基板1を有することにより、特定の配線51に接続されたTFT4を選択的にON/OFFすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高い品質の画像(情報)を得ることができる。
In particular, in the electrophoretic display device 20 of the present embodiment, it is possible to display a multi-tone image by making the colors of the electrophoretic particles 401 and 402 different.
In addition, since the electrophoretic display device 20 of the present embodiment has the flexible wiring substrate 1 of the present invention, the TFT 4 connected to the specific wiring 51 can be selectively turned on / off. Since the problem of talk hardly occurs and the speed of circuit operation can be increased, a high-quality image (information) can be obtained.

また、本実施形態の電気泳動表示装置20は、低い駆動電圧で作動するため、省電力化が可能である。
このような電気泳動表示装置20は、可撓性配線基板1と電気泳動表示部25とを予め作製しておき、可撓性配線基板1の画素電極3と、電気泳動表示部25のマイクロカプセル40とを接触させた状態で、例えば、可撓性配線基板1と電気泳動表示部25とが接近するように加圧しつつ、加熱することにより製造することができる。
なお、本発明の電子デバイスは、このような電気泳動表示装置20への適用に限定されるものではなく、液晶表示装置、有機または無機EL表示装置等に適用することもできる。
In addition, since the electrophoretic display device 20 of the present embodiment operates with a low driving voltage, power saving can be achieved.
In the electrophoretic display device 20, the flexible wiring substrate 1 and the electrophoretic display unit 25 are prepared in advance, and the pixel electrode 3 of the flexible wiring substrate 1 and the microcapsules of the electrophoretic display unit 25 are formed. For example, the flexible wiring board 1 and the electrophoretic display unit 25 can be manufactured by being heated while being pressed while being in contact with each other.
Note that the electronic device of the present invention is not limited to the application to the electrophoretic display device 20, and can be applied to a liquid crystal display device, an organic or inorganic EL display device, and the like.

<電子機器>
このような電気泳動表示装置20は、各種電子機器に組み込むことができる。以下、電気泳動表示装置20を備える本発明の電子機器について説明する。
<<電子ペーパー>>
まず、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。
<Electronic equipment>
Such an electrophoretic display device 20 can be incorporated into various electronic devices. Hereinafter, the electronic apparatus of the present invention including the electrophoretic display device 20 will be described.
<< Electronic Paper >>
First, an embodiment when the electronic apparatus of the present invention is applied to electronic paper will be described.

図7は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
この図に示す電子ペーパー600は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体601と、表示ユニット602とを備えている。
このような電子ペーパー600では、表示ユニット602が、前述したような電気泳動表示装置20で構成されている。
FIG. 7 is a perspective view showing an embodiment when the electronic apparatus of the present invention is applied to electronic paper.
An electronic paper 600 shown in this figure includes a main body 601 composed of a rewritable sheet having the same texture and flexibility as paper, and a display unit 602.
In such an electronic paper 600, the display unit 602 includes the electrophoretic display device 20 as described above.

<<ディスプレイ>>
次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。
図8は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図であり、(a)は断面図、(b)は平面図である。
この図に示すディスプレイ800は、本体部801と、この本体部801に対して着脱自在に設けられた電子ペーパー600とを備えている。なお、この電子ペーパー600は、前述したような構成、すなわち、図7に示す構成と同様のものである。
<< Display >>
Next, an embodiment when the electronic apparatus of the present invention is applied to a display will be described.
8A and 8B are diagrams showing an embodiment in which the electronic apparatus of the present invention is applied to a display. FIG. 8A is a cross-sectional view and FIG. 8B is a plan view.
A display 800 shown in this figure includes a main body 801 and an electronic paper 600 that is detachably attached to the main body 801. The electronic paper 600 has the same configuration as described above, that is, the configuration shown in FIG.

本体部801は、その側部(図中、右側)に電子ペーパー600を挿入可能な挿入口805が形成され、また、内部に二組の搬送ローラ対802a、802bが設けられている。電子ペーパー600を、挿入口805を介して本体部801内に挿入すると、電子ペーパー600は、搬送ローラ対802a、802bにより挟持された状態で本体部801に設置される。   The main body 801 has an insertion port 805 into which the electronic paper 600 can be inserted on the side (right side in the drawing), and two pairs of conveying rollers 802a and 802b are provided inside. When the electronic paper 600 is inserted into the main body 801 through the insertion port 805, the electronic paper 600 is installed in the main body 801 in a state of being sandwiched between the pair of conveyance rollers 802a and 802b.

また、本体部801の表示面側(下図(b)中、紙面手前側)には、矩形状の孔部803が形成され、この孔部803には、透明ガラス板804が嵌め込まれている。これにより、本体部801の外部から、本体部801に設置された状態の電子ペーパー600を視認することができる。すなわち、このディスプレイ800では、本体部801に設置された状態の電子ペーパー600を、透明ガラス板804において視認させることで表示面を構成している。   Further, a rectangular hole 803 is formed on the display surface side of the main body 801 (the front side in the drawing (b) below), and a transparent glass plate 804 is fitted into the hole 803. Thereby, the electronic paper 600 installed in the main body 801 can be viewed from the outside of the main body 801. That is, in the display 800, the display surface is configured by visually recognizing the electronic paper 600 installed in the main body 801 on the transparent glass plate 804.

また、電子ペーパー600の挿入方向先端部(図中、左側)には、端子部806が設けられており、本体部801の内部には、電子ペーパー600を本体部801に設置した状態で端子部806が接続されるソケット807が設けられている。このソケット807には、コントローラー808と操作部809とが電気的に接続されている。
このようなディスプレイ800では、電子ペーパー600は、本体部801に着脱自在に設置されており、本体部801から取り外した状態で携帯して使用することもできる。
In addition, a terminal portion 806 is provided at the leading end portion (left side in the drawing) of the electronic paper 600, and the terminal portion with the electronic paper 600 installed on the main body portion 801 is provided inside the main body portion 801. A socket 807 to which 806 is connected is provided. A controller 808 and an operation unit 809 are electrically connected to the socket 807.
In such a display 800, the electronic paper 600 is detachably installed on the main body 801, and can be carried and used while being detached from the main body 801.

また、このようなディスプレイ800では、電子ペーパー600が、前述したような電気泳動表示装置20で構成されている。
なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置20を適用することが可能である。
In such a display 800, the electronic paper 600 is configured by the electrophoretic display device 20 as described above.
Note that the electronic apparatus of the present invention is not limited to the application to the above, and for example, a television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, an electronic Examples include newspapers, word processors, personal computers, workstations, videophones, POS terminals, and devices equipped with touch panels. The electrophoretic display device 20 can be applied to the display units of these various electronic devices. is there.

以上、本発明の可撓性配線基板、可撓性配線基板の製造方法、電子デバイスおよび電子機器について説明したが、本発明は、これらに限定されるものではない。
また、本発明は、前述したような工程に、必要に応じて、1または2以上の任意の目的の工程を追加することもできる。
また、本発明の可撓性配線基板、可撓性配線基板の製造方法、電子デバイスおよび電子機器の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
また、前記実施形態では、スイッチング素子として薄膜トランジスタを代表に説明したが、スイッチング素子は、これに限定されず、例えば、薄膜ダイオード(TFD)等であってもよい。
As described above, the flexible wiring board, the manufacturing method of the flexible wiring board, the electronic device, and the electronic apparatus of the present invention have been described, but the present invention is not limited to these.
Moreover, this invention can also add the process of 1 or 2 or more arbitrary objectives to the process as mentioned above as needed.
In addition, the configuration of each part of the flexible wiring board, the manufacturing method of the flexible wiring board, the electronic device, and the electronic apparatus of the present invention can be replaced with any one that can exhibit the same function, or Arbitrary configurations can also be added.
Moreover, in the said embodiment, although the thin film transistor was typically demonstrated as a switching element, a switching element is not limited to this, For example, a thin film diode (TFD) etc. may be sufficient.

本発明の可撓性配線基板の実施形態を示す斜視図である。It is a perspective view which shows embodiment of the flexible wiring board of this invention. 図1中のA−A線における縦断面図である。It is a longitudinal cross-sectional view in the AA line in FIG. 端子および配線の部分を形成する方法を説明するための図(縦断面図)である。It is a figure (longitudinal sectional view) for demonstrating the method of forming the part of a terminal and wiring. 端子および配線の部分を形成する方法を説明するための図(縦断面図)である。It is a figure (longitudinal sectional view) for demonstrating the method of forming the part of a terminal and wiring. 可撓性配線基板の他の構成例を示す平面図である。It is a top view which shows the other structural example of a flexible wiring board. 本発明の可撓性配線基板を電気泳動表示装置に適用した場合の実施形態を示す縦断面図である。It is a longitudinal cross-sectional view which shows embodiment at the time of applying the flexible wiring board of this invention to an electrophoretic display apparatus. 本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。It is a perspective view which shows embodiment at the time of applying the electronic device of this invention to electronic paper. 本発明の電子機器をディスプレイに適用した場合の実施形態を示す図であり、(a)は断面図、(b)は平面図である。It is a figure which shows embodiment at the time of applying the electronic device of this invention to a display, (a) is sectional drawing, (b) is a top view.

符号の説明Explanation of symbols

1‥‥可撓性配線基板 2‥‥基板 21‥‥第1の部分 22‥‥第2の部分 3‥‥画素電極 4‥‥薄膜トランジスタ(スイッチング素子) 5‥‥配線 51‥‥第1の配線 52‥‥第2の配線 53‥‥第3の配線 6‥‥端子 61‥‥第1の端子 62‥‥第2の端子 63‥‥第3の端子 64‥‥第4の端子 7‥‥導電体パターン 8‥‥補強層 9‥‥金属膜 10‥‥メッキ液 11、13‥‥レジスト層 11’、13’‥‥レジスト材料 12‥‥メッキ膜 20‥‥電気泳動表示装置 25‥‥電気泳動表示部 251‥‥透明基板 252‥‥透明電極(共通基板) 40‥‥マイクロカプセル 400‥‥電気泳動分散液 401、402‥‥電気泳動粒子 45‥‥バインダ材 600‥‥電子ペーパー 601‥‥本体 602‥‥表示ユニット 800‥‥ディスプレイ 801‥‥本体部 802a、802b‥‥搬送ローラ対 803‥‥孔部 804‥‥透明ガラス板 805‥‥挿入口 806‥‥端子部 807‥‥ソケット 808‥‥コントローラー 809‥‥操作部   DESCRIPTION OF SYMBOLS 1 ... Flexible wiring board 2 ... Substrate 21 ... 1st part 22 ... 2nd part 3 ... Pixel electrode 4 ... Thin-film transistor (switching element) 5 ... Wiring 51 ... 1st wiring 52 ... 2nd wiring 53 ... 3rd wiring 6 ... Terminal 61 ... 1st terminal 62 ... 2nd terminal 63 ... 3rd terminal 64 ... 4th terminal 7 ... Conductivity Body pattern 8 ... Reinforcement layer 9 ... Metal film 10 ... Plating solution 11, 13 ... Resist layer 11 ', 13' ... Resist material 12 ... Plating film 20 ... Electrophoretic display device 25 ... Electrophoresis Display unit 251 ... Transparent substrate 252 ... Transparent electrode (common substrate) 40 ... Microcapsule 400 ... Electrophoretic dispersion liquid 401, 402 ... Electrophoretic particles 45 ... Binder material 600 ... Electronic paper 601 ... Body602 ... Display unit 800 ... Display 801 ... Main body 802a, 802b ... Conveying roller pair 803 ... Hole 804 ... Transparent glass plate 805 ... Insertion slot 806 ... Terminal part 807 ... Socket 808 ... Controller 809 Operation unit

Claims (16)

可撓性を有する基板と、複数のスイッチング素子と、少なくとも一部が前記スイッチング素子に接続された配線と、該配線に接続された複数の端子とを有し、前記スイッチング素子、前記配線および前記端子のいずれもが前記基板上に設けられた可撓性配線基板であって、
前記端子は、外部機器および駆動用ICのうちの少なくとも一方が備える端子と、異方性導電フィルムまたは異方性導電ペーストに含まれる導電性粒子を介して電気的に接続されるものであり、
前記配線と一体的に形成された部分と、前記一体的に形成された部分に対応して設けられた導電性を有する補強層を備え、
前記配線と一体的に形成された部分の厚さが10〜500nmで、かつ前記補強層の厚さが3〜50μmに設定されていることを特徴とする可撓性配線基板。
A flexible substrate; a plurality of switching elements; a wiring at least partially connected to the switching element; and a plurality of terminals connected to the wiring; the switching element, the wiring, and the wiring Any of the terminals is a flexible wiring board provided on the board,
The terminal is electrically connected to a terminal included in at least one of an external device and a driving IC via conductive particles contained in an anisotropic conductive film or an anisotropic conductive paste,
Comprising said wiring integrally formed portions, and a reinforcing layer having obtained conductive provided corresponding to said integrally formed part,
A flexible wiring board , wherein a thickness of a portion integrally formed with the wiring is 10 to 500 nm, and a thickness of the reinforcing layer is set to 3 to 50 μm .
前記基板は、前記スイッチング素子が設けられた第1の部分と、該第1の部分から側方へ突出する帯状の第2の部分とを有し、
該第2の部分に前記可撓性配線基板が有する端子の少なくとも一部が設けられている請求項1に記載の可撓性配線基板。
The substrate has a first portion provided with the switching element, and a strip-shaped second portion protruding laterally from the first portion,
The flexible wiring board according to claim 1, wherein at least a part of terminals of the flexible wiring board is provided in the second portion.
前記第1の部分と前記第2の部分とは、一体的に形成されている請求項2に記載の可撓性配線基板。   The flexible wiring board according to claim 2, wherein the first portion and the second portion are integrally formed. 前記第1の部分と前記第2の部分との境界部付近で、屈曲または湾曲させた状態で使用される請求項2または3に記載の可撓性配線基板。   The flexible wiring board according to claim 2, wherein the flexible wiring board is used in a bent or curved state near a boundary portion between the first portion and the second portion. 前記スイッチング素子は、薄膜トランジスタである請求項1ないし4のいずれかに記載の可撓性配線基板。   The flexible wiring board according to claim 1, wherein the switching element is a thin film transistor. 前記薄膜トランジスタは、主として有機半導体材料で構成される半導体層を有する有機薄膜トランジスタである請求項1ないし5のいずれかに記載の可撓性配線基板。   6. The flexible wiring substrate according to claim 1, wherein the thin film transistor is an organic thin film transistor having a semiconductor layer mainly composed of an organic semiconductor material. 前記可撓性配線基板が有する端子は、その少なくとも表面付近がAuで構成されている請求項1ないしのいずれかに記載の可撓性配線基板。 Flexible wiring board according to the terminal that flexible wiring board having the any one of the near at least the surface of claims 1 is composed of Au 6. 前記可撓性配線基板が有する端子は、基板と反対側にAuで構成される層を有し、該層は、置換メッキ法により形成されたものである請求項に記載の可撓性配線基板。 The flexible wiring board according to claim 7 , wherein the terminal of the flexible wiring board has a layer made of Au on the opposite side of the board, and the layer is formed by a displacement plating method. substrate. 請求項1ないしのいずれかに記載の可撓性配線基板を製造する可撓性配線基板の製造方法であって、
前記配線および前記可撓性配線基板が有する端子に対応する部分を有する導電体パターンを形成する工程と、
前記導電体パターンの前記可撓性配線基板が有する端子に対応する部分に、前記導電性を有する補強層を形成して、前記可撓性配線基板が有する端子を得る工程とを有することを特徴とする可撓性配線基板の製造方法。
A method of manufacturing a flexible wiring board for producing a flexible wiring board according to any one of claims 1 to 8,
Forming a conductor pattern having portions corresponding to the terminals of the wiring and the flexible wiring board ;
Characterized in that the portion corresponding to the terminal to which the flexible wiring board of the conductive pattern has, to form a reinforcing layer having the conductivity, and a step of obtaining a terminal to which the flexible wiring board has A method for manufacturing a flexible wiring board.
前記補強層を、メッキ法により形成する請求項に記載の可撓性配線基板の製造方法。 The method for manufacturing a flexible wiring board according to claim 9 , wherein the reinforcing layer is formed by a plating method. 前記メッキ法は、無電解メッキ法である請求項10に記載の可撓性配線基板の製造方法。 The method for manufacturing a flexible wiring board according to claim 10 , wherein the plating method is an electroless plating method. 前記導電体パターンは、その少なくとも前記可撓性配線基板が有する端子に対応する部分が触媒機能を有する触媒金属を主材料として形成される請求項ないし11のいずれかに記載の可撓性配線基板の製造方法。 The conductor pattern is flexible wire according to any one of at least the flexible wiring to substrate portions corresponding to the terminals of the claims 9 to form a catalytic metal as a main material having a catalytic function 11 A method for manufacturing a substrate. 前記触媒金属は、Ni、Cu、Co、Pd、AuおよびPtのうちの少なくとも1種を主成分とするものである請求項12に記載の可撓性配線基板の製造方法。 The method for manufacturing a flexible wiring board according to claim 12 , wherein the catalytic metal is mainly composed of at least one of Ni, Cu, Co, Pd, Au, and Pt. 前記基板に分割する前のシート状またはロール状の元板上に、導電体パターンおよび補強層を順次形成した後、前記元板を、複数の前記基板に分割する請求項ないし13のいずれかに記載の可撓性配線基板の製造方法。 On the sheet-like or roll-like original plate before dividing the substrate, after sequentially forming a conductive pattern and the reinforcing layer, the original plate, any one of claims 9 to 13 into a plurality of said substrates The manufacturing method of the flexible wiring board as described in any one of. 請求項1ないしのいずれかに記載の可撓性配線基板を有することを特徴とする電子デバイス。 An electronic device characterized by having a flexible wiring board according to any one of claims 1 to 8. 請求項15に記載の電子デバイスを備えることを特徴とする電子機器。 An electronic apparatus comprising the electronic device according to claim 15 .
JP2003390003A 2003-11-19 2003-11-19 Flexible wiring board, manufacturing method of flexible wiring board, electronic device, and electronic apparatus Expired - Fee Related JP4341380B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003390003A JP4341380B2 (en) 2003-11-19 2003-11-19 Flexible wiring board, manufacturing method of flexible wiring board, electronic device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003390003A JP4341380B2 (en) 2003-11-19 2003-11-19 Flexible wiring board, manufacturing method of flexible wiring board, electronic device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2005150642A JP2005150642A (en) 2005-06-09
JP4341380B2 true JP4341380B2 (en) 2009-10-07

Family

ID=34696522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003390003A Expired - Fee Related JP4341380B2 (en) 2003-11-19 2003-11-19 Flexible wiring board, manufacturing method of flexible wiring board, electronic device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4341380B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5700761B2 (en) * 2010-07-13 2015-04-15 日本電子材料株式会社 Electrical connection device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01303789A (en) * 1988-06-01 1989-12-07 Hitachi Ltd Formation of partial thickening gold film of ceramic wiring substrate
JPH1115008A (en) * 1997-06-19 1999-01-22 Seiko Instr Inc Method for plating display panel
JP2001358182A (en) * 2000-06-14 2001-12-26 Seiko Epson Corp Method of manufacturing wiring board, semiconductor device and manufacturing method therefor, circuit board and electronic apparatus
JP2002261416A (en) * 2001-03-01 2002-09-13 Denso Corp Connection structure of electrode
JP2003177682A (en) * 2001-09-05 2003-06-27 Konica Corp Display panel and its manufacturing method
JP3810064B2 (en) * 2002-03-15 2006-08-16 松下電器産業株式会社 Liquid crystal display
JP2003280548A (en) * 2002-03-25 2003-10-02 Toshiba Corp Flexible display panel

Also Published As

Publication number Publication date
JP2005150642A (en) 2005-06-09

Similar Documents

Publication Publication Date Title
US6897135B2 (en) Method for fabricating metal interconnections
KR100841170B1 (en) Method of preparing low resistance metal line, patterned metal line structure, and display devices using the same
US6798032B2 (en) Metal film pattern and manufacturing method thereof
KR100847985B1 (en) Method of preparing metal line
CN103295970B (en) Array substrate and manufacturing method thereof and display device
US6319741B1 (en) Method for fabricating metal interconnections and wiring board having the metal interconnections
US20130005120A1 (en) Organic thin film transistor, production method thereof, and electronic device
US20210202464A1 (en) Electrostatic Discharge Unit, Array Substrate and Display Panel
US20060062978A1 (en) Film forming method, electronic device and electronic apparatus
KR100377440B1 (en) Metal line, method for fabricating the metal line, thin film transistor employing the metal line and display device
JP3567142B2 (en) Metal wiring and active matrix substrate using the same
EP2863435A1 (en) Array substrate, manufacturing method of same, and display device
KR100807948B1 (en) Method of preparing low resistance metal pattern, patterned metal wire structure, and display devices using the same
JP6043295B2 (en) Electronic devices
JP4341380B2 (en) Flexible wiring board, manufacturing method of flexible wiring board, electronic device, and electronic apparatus
JP2006259383A (en) Fabricating method for substrate for electronic device, substrate for electronic device, electronic device, and electronic equipment
JP2003051463A (en) Method of forming metal wiring and metal wiring substrate using the method
US8853687B2 (en) Precursor composition of oxide semiconductor and thin film transistor substrate including oxide semiconductor
JP2001135168A (en) Production of metal wiring
US6806189B2 (en) Method of silver (AG) electroless plating on ITO electrode
KR101412990B1 (en) Method for manufacturing touch screen panel
JP2008235607A (en) Thin film transistor, wiring substrate, display unit, and electronic equipment
KR100333248B1 (en) A method for fabricating a TFT
JP2005146400A (en) Electrode forming method, thin film transistor, thin film transistor circuit, electronic device, and electronic apparatus
JPH11340289A (en) Manufacture of flexible circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4341380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees